IT201600086321A1 - Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente - Google Patents

Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente

Info

Publication number
IT201600086321A1
IT201600086321A1 IT102016000086321A IT201600086321A IT201600086321A1 IT 201600086321 A1 IT201600086321 A1 IT 201600086321A1 IT 102016000086321 A IT102016000086321 A IT 102016000086321A IT 201600086321 A IT201600086321 A IT 201600086321A IT 201600086321 A1 IT201600086321 A1 IT 201600086321A1
Authority
IT
Italy
Prior art keywords
layer
die pad
copper
die
providing
Prior art date
Application number
IT102016000086321A
Other languages
English (en)
Inventor
Paolo Crema
Paolo Casati
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102016000086321A priority Critical patent/IT201600086321A1/it
Priority to EP17162016.4A priority patent/EP3285295A1/en
Priority to CN201720324451.XU priority patent/CN207398133U/zh
Priority to CN201710199049.8A priority patent/CN107768256A/zh
Priority to US15/474,814 priority patent/US20180053709A1/en
Publication of IT201600086321A1 publication Critical patent/IT201600086321A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08057—Shape in side view
    • H01L2224/08058—Shape in side view being non uniform along the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

“Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente”
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione si riferisce alla realizzazione di dispositivi a semiconduttore quali, ad esempio, circuiti integrati.
Una o più forme di attuazione possono applicarsi alla realizzazione di contatti elettricamente conduttivi, ad esempio di rame, in tali dispositivi.
Sfondo tecnologico
Il mercato dei circuiti a semiconduttore, in particolare dei circuiti integrati, pone ai produttori richieste sempre più stringenti, ad esempio in settori quali il settore veicolistico (automotive).
Ad esempio, è avvertita l'esigenza di fare in modo che i package dei circuiti a semiconduttore basati sull'impiego di cosiddette lead frame (LF) metalliche siano in grado di resistere alle sollecitazioni termomeccaniche, quali quelle indotte da processi di assemblaggio o da vari cicli di attivazione/disattivazione (on/off).
Ad esempio è auspicabile conseguire un buon livello di robustezza intrinseca nei confronti di fenomeni quali la delaminazione, così da poter pervenire a soluzioni suscettibili di essere definite esenti da delaminazione (“delamination free”), vale a dire con una struttura di package in grado di resistere a fenomeni di delaminazione tra materiali diversi quali, ad esempio, il materiale elettricamente conduttivo (rame) della lead frame e la resina o compound del package.
Documenti quali ad es. US 2009/0315159 A1 sono rappresentativi della tecnica nota.
Scopo e sintesi
Una o più forme di attuazione hanno lo scopo di contribuire ad affrontare i problemi delineati in precedenza.
Secondo una o più forme di attuazione, tale scopo può essere raggiunto grazie ad un procedimento avente le caratteristiche richiamate nelle rivendicazioni che seguono.
Una o più forme di attuazione possono anche riguardare un corrispondente dispositivo a semiconduttore.
Le rivendicazioni formano parte integrante della descrizione di esempi di attuazione qui fornita.
Una o più forme di attuazione possono prevedere di ricorrere ad un materiale (ad es. rame) di tipo rugoso o ruvido (rough) suscettibile di migliorare l'adesione alla resina/composto del package facendo sì che la struttura complessiva risulti poco sensibile a fenomeni di delaminazione (ad esempio fra materiale di rame e la resina) suscettibile di essere indotti da cicli termici che si manifestano ad es. a seguito dell'accensione e spegnimento del dispositivo durante la sua vita operativa.
In una o più forme di attuazione, l'adesione fra i due materiali diversi può essere ricondotta al manifestarsi di meccanismi di natura meccanica e di natura chimica, ossia alla presenza di asperità (picchi o valli) su cui si può avere un aggancio della resina ed all'aumento della superficie di contatto suscettibile di consentire un'interazione chimica più elevata per unità di superficie.
Una o più forme di attuazione si possono basare sull'osservazione del fatto che, rispetto ad una superficie ad es. di rame di tipo standard, ricorrendo ad una versione rugosa è possibile ottenere un aumento della superficie effettiva ad es. dell'ordine del 100-150%.
Una superficie rugosa può peraltro portare al manifestarsi di fenomeni indesiderati quali ad esempio una modifica delle caratteristiche di bagnabilità, con aumento dell'effetto denominato EBO (Epoxy Bleed Out).
Una o più forme di attuazione possono pertanto prevedere di realizzare una pila (stack) di due strati di materiale ad es. di rame: il primo strato di rame del tipo brite, ad esempio elettroplaccato sull'intera superficie della lead frame, ad esempio per uno spessore minimo di 1 micron (1 micron = 10<-6>m), suscettibile anche di consentire un attacco stabile ad esempio del die a semiconduttore, ed uno strato di rame rugoso, formato, ad es. per elettroplaccatura anche in questo caso per uno spessore minimo di circa 1 micron (1 micron = 10<-6>m) su aree dedicate della lead frame, ad esempio per consentire un collegamento del tipo wire bonding stabile, utilizzando ad esempio fili di rame.
Una o più forme di attuazione si possono basare sul riconoscimento del fatto che le tecniche in cui si realizza una deposizione spot di argento (ad esempio di tipo semibrite) possono non offrire un grado di adesione sufficiente alla resina/compound del package; si tratta oltretutto di strati difficilmente depositabili con una morfologia rugosa, il che può dare origine a delaminazione fra l’argento e la resina, con i fili (ad esempio di rame) di bonding suscettibili di andare soggetti a rottura in presenza di cicli termici.
Breve descrizione delle figure
Una o più forme di attuazione saranno ora descritte, a puro titolo di esempio non limitativo, con riferimento alle figure annesse, in cui:
- la Figura 1 è una vista in sezione schematica di un dispositivo a semiconduttore,
- la Figura 2 è una vista circa corrispondente alla freccia II della Figura 1, che illustra caratteristiche di forme di attuazione, e
- la Figura 3 è una sintetica rappresentazione di modalità di realizzazione di forme di attuazione.
Si apprezzerà che, per chiarezza e semplicità di illustrazione, le varie figure e le parti in esse visibili possano non essere rappresentate nella stessa scala.
Descrizione particolareggiata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione. Le forme di attuazione possono essere ottenute senza uno o più dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, strutture, materiali o operazioni note non sono illustrate o descritte in dettaglio in modo che i vari aspetti delle forme di attuazione non saranno resi poco chiari.
Un riferimento a “una forma di attuazione” nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura o caratteristica descritta in relazione alla forma di attuazione è compresa in almeno una forma di attuazione. Per cui, frasi come “in una forma di attuazione” che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente alla stessa forma di attuazione. Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o più forme di attuazione.
I riferimenti qui utilizzati sono forniti semplicemente per comodità e quindi non definiscono l’ambito di protezione o la portata delle forme di attuazione.
La Figura 1 illustra schematicamente un dispositivo a semiconduttore 10, quale ad esempio un circuito integrato.
In una o più forme di attuazione, il dispositivo 10 può comprendere un chip o die a semiconduttore (costituente il circuito integrato vero e proprio) 12 montato su un cosiddetto die pad 14 suscettibile di essere collegato all'esterno attraverso contatti elettricamente conduttivi (lead tip) 16, l’insieme essendo suscettibile di essere organizzato in una cosiddetta “lead frame” (LF) cui possono fare capo fili di collegamento elettrico 18 costituenti una cosiddetta configurazione di wire bonding estendentesi fra la lead frame (lead tip) 16 e piazzole di contatto elettrico (bonding pad - non visibili nelle figure) provviste sulla superficie del die 12.
L’insieme di parti descritto può poi essere collocato in un involucro o package 20 comprendente una resina o compound suscettibile di consentire lo stampaggio (moulding) del package del dispositivo 10.
Quanto schematicamente descritto in precedenza corrisponde a soluzioni note nella tecnica, il che rende superfluo fornire in questa sede una descrizione di maggior dettaglio.
Come già discusso in precedenza, una o più forme di attuazione affrontano i possibili fenomeni di delaminazione suscettibili di insorgere, ad esempio, fra le strutture di materiale metallico (ad esempio rame) dei lead 16 e la resina del package 20.
Una o più forme di attuazione affrontano tale aspetto migliorando l'adesione fra questi materiali aumentando la compenetrazione fra tali materiali (approccio meccanico) e creando legami suscettibili di formare ponti fra i due materiali (approccio chimico).
In una o più forme di attuazione, per aumentare la compenetrazione fra i materiali è possibile irruvidire la superficie del materiale metallico (ad esempio rame) in modo tale per cui, quando il materiale del package (resina) 20 viene ad esempio iniettato sulla lead frame comprendente i lead 16, questo materiale possa trovare un numero maggiore di siti di aggancio.
In una o più forme di attuazione è possibile prevedere la crescita di più strati di materiale metallico.
Nel seguito, una o più forme di attuazione saranno esemplificate facendo riferimento, quale materiale metallico, al rame. Questo prevedendo che la crescita di strati di materiale sia applicata alla lead frame, ad es. ai lead 16, con particolare attenzione - ad esempio - ai siti di collegamento dei fili di wire bonding 18.
Questa esemplificazione è tale e non va quindi intesa in senso limitativo della portata delle forme di attuazione, ad es. per quanto riguarda la scelta del materiale metallico.
Ad esempio, in una o più forme di attuazione, il rame può essere sostituito con ad es. argento o nickel.
Ad esempio, in una o più forme di attuazione è possibile prevedere che sullo strato di base ad es. di rame, indicato con 100 (in pratica il materiale di rame che altrimenti costituirebbe la struttura di base tanto del die pad 14 quanto dei lead 16 della lead frame), vengano formati, ad esempio con le tecniche di crescita esemplificate nel seguito:
- un primo strato 102 con morfologia flat (ad esempio del tipo definito, nel caso del rame, brite copper), e
- secondo strato 104 (localizzato) con morfologia ruvida o rugosa (rough).
In una o più forme di attuazione (si osservi ad esempio la Figura 2, per semplicità di rappresentazione) il primo strato flat 102 può comprendere rame depositato sulla struttura di rame di base (Raw Cu) 100 ad esempio per via elettrolitica con una struttura a grano fine (fine grain), ad esempio per uno spessore di 1 - 2 micron (1 micron = 10<-6>m) e una rugosità - espressa come Surface Ratio – SR, ossia come rapporto fr= Ar/Agfra l’area superficie reale (vera, effettiva) Are l’area di superficie geometrica Ag-pari a circa 1.
Il secondo strato 104 (anch'esso, in una o più forme di attuazione, elettrodepositato) può presentare una struttura granulare (nodulare) con una rugosità SR (sempre definita come surface ratio, ossia come rapporto Ar/Ag) compresa, ad esempio, nel campo 1,2 - 3,0 per uno spessore compreso, ad esempio, fra 1 e 3 micron (1 micron = 10<-6>m).
Naturalmente, il fatto di riferirsi ad una deposizione per via elettrolitica non va inteso in senso limitativo delle forme di attuazione.
In una o più forme di attuazione è infatti possibile ricorrere, tanto per lo strato 102, quanto per lo strato 104, all'impiego di altri metodi quali ad esempio deposizione chimica da vapore (Chemical Vapor Deposition CVD), sputtering, placcatura di tipo electroless, spray coating, ecc..
In una o più forme di attuazione (si osservi ad esempio la Figura 1), il primo strato 102 (ossia quello di tipo flat) può essere depositato sull'intera superficie della struttura di base 100, ossia sulla superficie dei lead frame (e, opzionalmente, sulla superficie del die pad 14).
In una o più forme di attuazione, il secondo strato -quello rugoso o ruvido (rough) 104 - può essere invece depositato selettivamente (ad esempio tramite una maschera meccanica o tramite altra tecnica di riserva o mascheratura) così da estendersi solo su aree selettivamente determinate ad esempio dei lead 16.
Ciò può avvenire (si parla evidentemente della deposizione selettiva) su un lato o su entrambi i lati della lead frame, con deposizione selettiva su una o più aree di interesse.
Ad esempio la Figura 1 fa riferimento alla possibilità di depositare lo strato rugoso 104 in corrispondenza delle estremità “prossimali” dei lead 16 della lead frame là dove si può realizzare il collegamento con i fili di wire bonding 18.
In una o più forme di attuazione, l'area di interesse su cui viene depositato (anche) lo strato rugoso o ruvido 104 può coinvolgere altre zone dei lead 16 e/o zone del die pad 14, ad es. con una morfologia di deposizione ad esempio di tipo anulare (ring) nel caso della lead frame 16 e una deposizione localizzata ad esempio nel caso del die pad 14.
Una o più forme di attuazione così come esemplificate possono offrire vantaggi di varia natura.
Ad esempio, in una o più forme di attuazione è possibile realizzare un attacco (Die Attach – DA) del chip o die 12 sul die pad 14 di rame senza correre il rischio di dare origine ad effetti di “creeping”.
In particolare, in una o più forme di attuazione è possibile evitare di ricorrere, per attaccare il die 12 al die pad 14, a tecniche di die attach DA con leghe altofondenti, ad esempio a base di piombo Pb suscettibili di dare origine a fenomeni di creeping, con migrazione del piombo fuso oltre l'area del die pad con conseguente possibile scarto del dispositivo.
In una o più forme di attuazione, è possibile realizzare un die attach per via adesiva senza dare origine a rischi apprezzabili di innescare fenomeni del tipo denominato EBO (Epoxy Bleed Out). In particolare, nel caso di un attacco di tipo adesivo, ad esempio con colle epossidiche, è possibile evitare l'insorgere di fenomeni di bleed-out dei solventi suscettibili di indurre delaminazioni, fenomeno - quest'ultimo – che può manifestarsi in modo particolarmente accentuato in superfici molto rugose.
Una o più forme di attuazione possono poi facilitare il collegamento di wire bonding dei fili 18 (ad esempio di rame) ai lead 16. In una o più forme di attuazione, la saldatura dei fili di wire bonding 18 ai lead della leadframe 16 può aver ivi luogo senza rischi apprezzabili di dare origine al fenomeno indicato come outer lead tip de-wetting, ossia il fenomeno suscettibile di insorgere principalmente nel caso di leadframes pre-placcate con alta rugosità destinata ad essere ridotta attraverso pretrattamenti piuttosto forti prima della saldatura, con l'esigenza altresì di aumentare lo spessore della massa di saldatura per aumentare il livellamento delle asperità.
Tutto questo con l’area ruvido-rugosa 104 suscettibile di migliorare l'adesione al compound (resina) del package 20 riducendo (e virtualmente eliminando) i rischi di delaminazione.
In una o più forme di attuazione, una struttura multistrato 102, 104 così come esemplificata nelle figure permette di risolvere vari problemi suscettibili di emergere qualora si utilizzasse unicamente una struttura di tipo ruvido o rugoso, ad esempio in considerazione del fatto che l'aumentata rugosità può talvolta favorire fenomeni indesiderati di capillarità.
È possibile altresì evitare fenomeni legati all'alta rugosità del rame nel suo complesso e suscettibili di aumentare l'adesione con la resina del package 20 sfavorendo però la rimozione dei cosiddetti runner destinati ad essere rimossi.
Considerazioni simili valgono anche per il cosiddetto deflashing, ossia il meccanismo legato al fatto che i residui di flash risultano di difficile rimozione specialmente sugli slug dei package di potenza.
Una o più forme di attuazione evitano tali inconvenienti grazie alla possibilità di realizzare la rugosità solo nelle zone ove ciò è richiesto (ad esempio le punte o tip dove avviene il collegamento di bonding dei fili 18). E' così possibile raggiungere un’ideale sintesi fra l'aumento della adesione ed il fatto di evitare la delaminazione e gli inconvenienti delineati in precedenza.
Il possibile ricorso, per lo strato 102, a rame flat (brite) permette altresì di conseguire vari vantaggi legati alla sua intrinseca purezza.
Ad esempio esso agevola un collegamento die attach del die 12 sul die pad 14 con una tecnica di saldatura "soft" (Soft Solder Die Attach), con la possibilità di operare con una più ampia finestra operativa.
Per quanto riguarda la realizzazione del wire bonding 18, una o più forme di attuazione possono rendere possibile il bonding con filo di rame anche qui con finestre operative più ampie grazie alla maggiore duttilità e minore durezza rispetto al rame di base.
In più, trattandosi, ad esempio, di uno strato elettrodepositato, è possibile conseguire un buon livello di assenza di difetti e porosità.
Una o più forme di attuazione possono comprendere le fasi operative schematicamente rappresentate nel diagramma della Figura 3.
Dopo una fase iniziale di sgrassatura (degreasing) 1000 è possibile procedere ad una fase di attivazione 1002 seguita dalla deposizione, in un passo 1004, dello strato 102 ad esempio di rame brite (spessore ad esempio 2 micron; 1 micron = 10<-6>m) e poi, in un passo 1006, al deposito (ad esempio spot) del rame ruvido o rugoso 104 (anche qui ad esempio per uno spessore dell'ordine di 2 micron; 1 micron = 10<-6>m).
Nella pratica, processi quali processi di elettrodeposizione ben si prospettano per l'applicazione di strati di rame sia in modalità full, ossia su tutta la superficie (ad es. strato 102) sia di tipo selettivo (ad es. strato rugoso o rough 104). Le tecnologie di deposito chimico si prospettano anch'esse come soluzioni tecnicamente valide.
Nelle tecniche correnti, la placcatura delle lead frame può utilizzare macchine del tipo reel-to-reel (R2R) con maschere meccaniche suscettibili di produrre depositi localizzati (spot) di argento.
Tale tecnologia può essere adattata, con ridotte variazioni a livello di impianto, ad un deposito localizzato del materiale rugoso 104.
Una o più forme di attuazione possono pertanto prevedere un procedimento per realizzare dispositivi a semiconduttore (ad es. 10) comprendenti almeno un elemento metallico elettricamente conduttivo (ad es. i lead 16 della lead frame) in un materiale di package non-conduttivo (ad es. 20), il procedimento comprendendo:
- provvedere un primo strato metallico (ad es. 102) che copre detto almeno un elemento metallico, detto primo strato presentando una morfologia liscia (flat), e
- provvedere un secondo strato metallico (ad es. 104) che copre in parte detto primo strato lasciando scoperta almeno una porzione della superficie del primo strato, detto secondo strato presentando una morfologia rugosa.
Una o più forme di attuazione possono comprendere collegare, preferibilmente per saldatura, fili elettricamente conduttivi (ad es. 18) a detto secondo strato.
In una o più forme di attuazione:
- detto primo strato può presentare uno spessore di 1-2 micron (1-2.10<-6>m), e/o
- detto secondo strato può presentare uno spessore di 1-3 micron (1-3.10<-6>m).
In una o più forme di attuazione:
- detto primo strato può presentare una rugosità con rapporto di superficie (SR) di circa 1, e/o
- detto secondo strato può presentare una rugosità con rapporto di superficie o SR di 1,2 a 3,0.
In una o più forme di attuazione, almeno uno, e preferibilmente tutti, fra detto elemento metallico, detto primo strato e detto secondo strato possono comprendere rame.
In una o più forme di attuazione detto primo strato può comprendere rame brite.
Una o più forme di attuazione possono comprendere provvedere detto primo strato e detto secondo strato con una fra deposizione elettrolitica, deposizione chimica da vapore, sputtering, placcatura electroless e spray coating.
In una o più forme di attuazione, detto elemento metallico può comprendere almeno un piedino di contatto (ad es. 16) provvisto di un’estremità (lead tip), in cui il procedimento comprende provvedere detto secondo strato (ad es. solo) in corrispondenza di detta estremità.
Una o più forme di attuazione possono comprendere provvedere un die pad (ad es. 14) per il montaggio di un die a semiconduttore (ad es. 12) in detto package, ed il procedimento può comprendere:
- provvedere detto primo strato a copertura di detto die pad, e
- attaccare un die a semiconduttore in corrispondenza di detto primo strato su detto die pad.
Una o più forme di attuazione possono riguardare un dispositivo a semiconduttore comprendente:
- almeno un elemento metallico elettricamente conduttivo in un materiale di package non conduttivo,
- un primo strato metallico a copertura di detto elemento metallico, detto primo strato presentando una morfologia liscia, e
- un secondo strato metallico che copre in parte detto primo strato lasciando scoperta almeno una porzione della superficie di detto primo strato (102), detto secondo strato presentando una morfologia rugosa.
Una o più forme di attuazione possono comprendere:
- un die pad (ad es. 14) per il montaggio di un die a semiconduttore in detto package,
- detto primo strato a copertura di detto die pad, e - un die a semiconduttore attaccato su detto die pad in corrispondenza di detto primo strato.
In una o più forme di attuazione, detto elemento metallico può comprendere almeno un piedino di contatto provvisto di un’estremità, con detto secondo strato (104) provvisto (ad es. solo) in corrispondenza di detta estremità.
Fermi restando i principi di fondo, i particolari di realizzazione e le forme di attuazione potranno variare, anche in modo significativo, rispetto a quanto qui illustrato a puro titolo di esempio non limitativo, senza per questo uscire dall'ambito di protezione.
Tale ambito di protezione è definito dalle rivendicazioni annesse.

Claims (12)

  1. RIVENDICAZIONI 1. Procedimento per realizzare dispositivi a semiconduttore (10) comprendenti almeno un elemento metallico elettricamente conduttivo (16) in un materiale di package non-conduttivo (20), il procedimento comprendendo: - provvedere un primo strato metallico (102) che copre detto almeno un elemento metallico (16), detto primo strato (102) presentando una morfologia liscia (flat), e - provvedere un secondo strato metallico (104) che copre in parte detto primo strato (102) lasciando scoperta almeno una porzione della superficie del primo strato (102), detto secondo strato (104) presentando una morfologia rugosa.
  2. 2. Procedimento secondo la rivendicazione 1, comprendente collegare, preferibilmente per saldatura, fili elettricamente conduttivi (18) a detto secondo strato (104).
  3. 3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, in cui: - detto primo strato (102) presenta uno spessore di 1-2 micron (1-2.10<-6>m), e/o - detto secondo strato (104) presenta uno spessore di 1-3 micron (1-3.10<-6>m).
  4. 4. Procedimento secondo una qualsiasi delle rivendicazioni 1 a 3, in cui: - detto primo strato (102) presenta una rugosità con rapporto di superficie o SR di circa 1, e/o - detto secondo strato (104) presenta una rugosità con rapporto di superficie o SR di 1,2 a 3,0.
  5. 5. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, in cui almeno uno, e preferibilmente tutti fra detto elemento metallico (16), detto primo strato (102) e detto secondo strato (104) comprendono rame.
  6. 6. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, in cui detto primo strato (102) comprende rame brite.
  7. 7. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente provvedere detto primo strato (102) e detto secondo strato (104) con una fra deposizione elettrolitica, deposizione chimica da vapore, sputtering, placcatura electroless e spray coating.
  8. 8. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, in cui detto elemento metallico comprende almeno un piedino di contatto (16) provvisto di un’estremità (lead tip), in cui il procedimento comprende provvedere detto secondo strato (104) in corrispondenza di detta estremità.
  9. 9. Procedimento secondo una qualsiasi delle precedenti rivendicazioni, comprendente provvedere un die pad (14) per il montaggio di un die a semiconduttore (12) in detto package (20), in cui il procedimento comprende: - provvedere detto primo strato (102) a copertura di detto die pad (14), e - attaccare un die a semiconduttore (12) su detto die pad (14) in corrispondenza di detto primo strato (102).
  10. 10. Dispositivo a semiconduttore (10) comprendente: - almeno un elemento metallico elettricamente conduttivo (16) in un materiale di package non conduttivo (20), - un primo strato metallico a copertura di detto elemento metallico (16), detto primo strato (102) presentando una morfologia liscia, e - un secondo strato metallico (104) che copre in parte detto primo strato (102) lasciando scoperta almeno una porzione della superficie di detto primo strato (102), detto secondo strato (104) presentando una morfologia rugosa.
  11. 11. Dispositivo a semiconduttore (10) secondo la rivendicazione 10, comprendente: - un die pad (14) per il montaggio di un die a semiconduttore (12) in detto package (20), - detto primo strato (102) a copertura di detto die pad (14), e - un die a semiconduttore (12) attaccato su detto die pad (14) in corrispondenza di detto primo strato (102).
  12. 12. Dispositivo a semiconduttore (10) secondo la rivendicazione 10 o la rivendicazione 11, in cui detto elemento metallico comprende almeno un piedino di contatto (16) provvisto di un’estremità (lead tip), con detto secondo strato (104) provvisto in corrispondenza di detta estremità.
IT102016000086321A 2016-08-19 2016-08-19 Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente IT201600086321A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT102016000086321A IT201600086321A1 (it) 2016-08-19 2016-08-19 Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
EP17162016.4A EP3285295A1 (en) 2016-08-19 2017-03-21 A method for manufacturing semiconductor devices, and corresponding device
CN201720324451.XU CN207398133U (zh) 2016-08-19 2017-03-29 半导体器件
CN201710199049.8A CN107768256A (zh) 2016-08-19 2017-03-29 制造半导体器件的方法和半导体器件
US15/474,814 US20180053709A1 (en) 2016-08-19 2017-03-30 Method for manufacturing semiconductor devices, and corresponding device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102016000086321A IT201600086321A1 (it) 2016-08-19 2016-08-19 Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente

Publications (1)

Publication Number Publication Date
IT201600086321A1 true IT201600086321A1 (it) 2018-02-19

Family

ID=57851201

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102016000086321A IT201600086321A1 (it) 2016-08-19 2016-08-19 Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente

Country Status (4)

Country Link
US (1) US20180053709A1 (it)
EP (1) EP3285295A1 (it)
CN (2) CN207398133U (it)
IT (1) IT201600086321A1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018056451A (ja) * 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
JP6744020B1 (ja) * 2019-03-22 2020-08-19 大口マテリアル株式会社 リードフレーム
JP6733941B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
JP6736719B1 (ja) * 2019-03-28 2020-08-05 大口マテリアル株式会社 半導体素子搭載用部品、リードフレーム及び半導体素子搭載用基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153596A1 (en) * 2001-03-30 2002-10-24 Kunihiro Tsubosaki Lead frame and semiconductor package formed using it
EP1480270A2 (en) * 2003-05-22 2004-11-24 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2007266047A (ja) * 2006-03-27 2007-10-11 Denso Corp 樹脂封止型半導体装置およびその製造方法
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015580B2 (en) * 2003-11-25 2006-03-21 International Business Machines Corporation Roughened bonding pad and bonding wire surfaces for low pressure wire bonding
JP2008098478A (ja) * 2006-10-13 2008-04-24 Renesas Technology Corp 半導体装置及びその製造方法
US20090315159A1 (en) 2008-06-20 2009-12-24 Donald Charles Abbott Leadframes having both enhanced-adhesion and smooth surfaces and methods to form the same
JP6555927B2 (ja) * 2015-05-18 2019-08-07 大口マテリアル株式会社 半導体素子搭載用リードフレーム及び半導体装置の製造方法
TWI637470B (zh) * 2016-04-19 2018-10-01 東芝股份有限公司 半導體封裝及其之製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020153596A1 (en) * 2001-03-30 2002-10-24 Kunihiro Tsubosaki Lead frame and semiconductor package formed using it
EP1480270A2 (en) * 2003-05-22 2004-11-24 Shinko Electric Industries Co., Ltd. Packaging component and semiconductor package
JP2007266047A (ja) * 2006-03-27 2007-10-11 Denso Corp 樹脂封止型半導体装置およびその製造方法
JP2010287741A (ja) * 2009-06-11 2010-12-24 Nagasaki Univ リードフレームとその製造方法、及び半導体装置

Also Published As

Publication number Publication date
CN207398133U (zh) 2018-05-22
CN107768256A (zh) 2018-03-06
EP3285295A1 (en) 2018-02-21
US20180053709A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
IT201600086321A1 (it) Procedimento per realizzare dispositivi a semiconduttore e dispositivo corrispondente
KR102333434B1 (ko) 리드 프레임 및 그 제조방법
US20020153596A1 (en) Lead frame and semiconductor package formed using it
KR101773260B1 (ko) 리드 프레임의 제조 방법
TWI462253B (zh) 導線架基板及其製造方法
KR20100103015A (ko) 리드 프레임 및 그 제조방법
KR101628785B1 (ko) 리드 프레임 및 그 제조방법
JP2006093559A (ja) リードフレームおよびその製造方法
JP2006196922A (ja) 半導体装置、その製造方法、及び電着フレーム
JP5387374B2 (ja) リードフレームの製造方法
JP6366032B2 (ja) リードフレームおよびその製造方法
US10916448B2 (en) Method for creating a wettable surface for improved reliability in QFN packages
JP4715772B2 (ja) 半導体装置
KR100828490B1 (ko) 리드프레임 제조방법
KR20030063835A (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
JP2011044748A (ja) リードフレームの製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
JP2008042100A (ja) 半導体装置及びリードフレーム組立体の製法
JP2004165573A (ja) 配線基板の製造方法
JP2022122426A (ja) アルミニウム－セラミックス回路基板の製造方法
KR101903554B1 (ko) 인쇄회로기판
JP5168998B2 (ja) 半導体装置用基板及びその製造方法
JP2004140190A (ja) 配線基板の製造方法
JP2002164365A (ja) 半導体パッケージ部品の製造方法およびリードフレーム
JP2004140109A (ja) 配線基板の製造方法