CN100392850C - 一种引线框架以及具有所述引线框架的半导体器件 - Google Patents

一种引线框架以及具有所述引线框架的半导体器件 Download PDF

Info

Publication number
CN100392850C
CN100392850C CNB200610051762XA CN200610051762A CN100392850C CN 100392850 C CN100392850 C CN 100392850C CN B200610051762X A CNB200610051762X A CN B200610051762XA CN 200610051762 A CN200610051762 A CN 200610051762A CN 100392850 C CN100392850 C CN 100392850C
Authority
CN
China
Prior art keywords
layer
lead frame
copper
metal layer
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200610051762XA
Other languages
English (en)
Other versions
CN1851914A (zh
Inventor
袁近
朱冬生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CNB200610051762XA priority Critical patent/CN100392850C/zh
Publication of CN1851914A publication Critical patent/CN1851914A/zh
Application granted granted Critical
Publication of CN100392850C publication Critical patent/CN100392850C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明涉及一种引线框架，用于半导体器件，至少具有内引线部分和外引线部分，其特征在是：所述引线框架由包含铁为主要元素的基底金属层构成；以及在所述基底金属层上至少有第一镀覆层，第一镀覆层形成于所述基底金属层的所有表面或局部表面上。一种半导体器件，由引线框架、半导体芯片、键合引线和密封树脂构成，其特征是：所述引线框架是由包含铁为主要元素的基底金属层构成，在所述基底金属层上至少有第一镀覆层、第一镀覆层形成于所述基底金属层的所有表面或局部表面上。本发明的优点是用铁为基底金属层构成的引线框架，通过镀覆铜或其它金属后用于半导体器件，与目前的主流制造方法有很好的相容性，降低了半导体器件生产成本，并可缓解全球的铜资源枯竭的危险。

Description

一种引线框架以及具有所述引线框架的半导体器件
技术领域
本发明涉及一种电子零件，特别涉及利用铁Fe作为基底金属层的引线框架和利用密封树脂封装安装在所述引线框架上的半导体芯片形成的半导体器件。
背景技术
在半导体器件后部封装的制造过程中，利用粘接材料或共晶焊接技术将半导体芯片固定到引线框架的载片台上，半导体芯片的各电极通过键合线连接到引线框架的内引线上，密封树脂封装半导体芯片、内引线载片台和键合引线，引线框架的外部引线从密封树脂中伸出。外部引线通过焊接技术把半导体器件安装到任何电路或线路板上。
通常由于需要考虑电特性和导热性，使用铜Cu或铜Cu合金、以及铁Fe镍Ni合金(或称42合金，镍Ni42％铁Fe58％)作为基底金属层，通过冲压或刻蚀方法等图形化处理而形成引线框架。为了确保半导体芯片与引线框架焊接性能和引线与引线框架的键合性能，需要进一步在基底金属层上全部或局部电镀一层银Ag、金Au或其它贵金属，采用全镀银Ag的方法比较简单而且银Ag具有良好的润锡性，但银Ag与铜Cu基体的结合是不良的、同时还浪费了宝贵的稀有金属资源。改进的方法是在引线框架内引线上局部电镀银Ag或其它贵金属以保证引线框架与芯片、键合引线的焊接，半导体芯片、内引线载片台、键合引线被封装在密封树脂内，因此从密封树脂伸出的外引线是裸铜Cu，通过电镀或热浸的方法在所述裸铜Cu的表面镀覆一层锡Sn或铅Pb锡Sn合金使其也具有了良好的润锡性。所述使用铜Cu引线框架并进行镀覆处理的半导体器件的制造方法目前已成为全世界的主流制造方法。
但是，从资源保护的角度出发，在世界范围内每年需要不可再生地消耗几十万吨甚至上百万吨稀有金属铜Cu或镍Ni的主流半导体器件制造方法已受到严重的挑战，资源枯竭的危险日益迫近。
发明内容
为克服现有技术的上述缺点，本发明提供一种引线框架以及具有所述引线框架的半导体器件，这种半导体器件所用的引线框架的基底金属层是铁Fe，在基底金属层表面镀覆一层铜Cu或其它金属与目前的主流制造方法有良好的相容性。同时由于基底金属层是一种普通金属铁Fe，缓解了铜Cu和镍Ni资源枯竭的危险。
本发明实现上述目的的技术方案为：一种引线框架，用于半导体器件，至少具有内引线部分和外引线部分，其特征在是：所述引线框架由包含铁Fe为主要元素的基底金属层构成；以及在所述基底金属层上至少有第一镀覆层，第一镀覆层形成于所述基底金属层的所有表面或局部表面上。
所述引线框架是一种半导体三极管的引线框架，通过冲压或刻蚀方法等图形化处理而形成引线框架。
所述铁Fe为主要元素的基底金属层是至少含有一种或含有多种成分组合而成的作为添加剂元素的材料，所述添加剂元素由碳C、锰Mn、磷P、铬Cr、锌Zn组成。
所述第一镀覆层由铜Cu或镍Ni或银Ag单体层、或铜Cu镍Ni混合层构成，电镀形成的厚度为0.0002～0.05mm。第一镀覆层是铜Cu或镍Ni单体层、或铜Cu镍Ni混合层，在第一镀覆体(12)上局部或全部电镀第二镀覆层银Ag或金Au。
一种半导体器件，由引线框架、半导体芯片、键合引线和密封树脂构成，其特征是：所述引线框架是由包含铁Fe为主要元素的基底金属层构成，在所述基底金属层上至少有第一镀覆层、第一镀覆层形成于所述基底金属层的所有表面或局部表面上。
所述半导体器件是一种半导体三极管，所述半导体芯片安装在所述引线框架的载片台上，以及所述键合引线用于半导体芯片与引线框架的电联接，以及所述密封树脂用于封装半导体器件。
所述铁Fe为主要元素的基底金属层是至少含有一种或含有多种成分组合而成的作为添加剂元素的材料，所述添加剂元素由碳C、锰Mn、磷P、铬Cr、锌Zn组成。
所述第一镀覆层是铜Cu或镍Ni或银Ag单体层、或铜Cu镍Ni混合层构成，电镀形成的厚度为0.0002～0.05mm。第一镀覆层是铜Cu或镍Ni单体层、或铜Cu镍Ni混合层时，在第一镀覆层上局部或全部电镀第二镀覆层银Ag或金Au。
与现有技术相比，本发明的优点在于：一种用铁Fe为基底金属层构成的引线框架，通过镀覆铜Cu或其它金属后用于半导体器件，与目前的主流制造方法有很好的相容性，降低了半导体器件生产成本，并可缓解全球的铜Cu和镍Ni资源枯竭的危险。
附图说明
图1为本发明半导体器件中一种半导体三极管的结构示意图；
图2为图1的左视图。
图3为本发明铁Fe引线框架镀铜Cu和局部镀银Ag的局部结构示意图；
图4为本发明铁Fe引线框架混合镀镍Ni铜Cu镍Ni和局部镀银Ag的局部结构示意图；
图5为本发明铁Fe引线框架镀银Ag的局部结构示意图。
具体实施方案
以下结合附图1、附图2、附图3、附图4和附图5实施例对本发明作进一步详细描述。
如图1～图2所示，是经后部封装制程后的本发明的一种半导体三极管，利用粘接材料或共晶焊接技术将半导体芯片4固定到引线框架2的载片台3上，所述引线框架2分为内引线6和外引线7，半导体芯片4的各电极通过键合引线5连接到引线框架2的内引线6上，密封树脂1封装半导体芯片4、载片台3、键合引线5和内引线6。引线框架2的外引线7从密封树脂2中伸出。外引线7可以通过焊接技术把半导体器件安装到任何电路或线路板上。所述半导体三极管的引线框架2的基底金属层11是铁Fe并至少有第一镀覆层。
用于制造引线框架2的薄铁层，其韧性和弹性与所含碳C的重量百分比有关。所述韧性是指有较强的抗折断性，所述弹性是指受力形变后的恢复程度，是所述引线框架制造中必须考虑的二种特性。低碳C的铁Fe与铜Cu或铜Cu合金相比较在韧性和弹性上显得稍差，为弥补上述缺陷可采用铁Fe中添加至少一种元素或由多种元素组合而成的添加剂元素，所述添加剂元素包括碳C、锰Mn、磷P、铬Cr、锌Zn。以提高基底金属层11的韧性和弹性。
所述第一镀覆层是铜Cu、镍Ni或银Ag单体层、或铜Cu镍Ni混合层构成，电镀形成的厚度为0.0002～0.05mm。当第一镀覆层是铜Cu或镍Ni单体层、或铜Cu镍Ni混合层时，在第一镀覆层上局部或全部电镀第二镀覆层银Ag或金Au。铁是一种易氧化的金属并且润锡性差，因此引线框架2的外引线7从密封树脂2中伸出后需要有第一镀覆层保持其有良好的润锡性和抗氧化性。同时第一镀覆层形成在内引线6和载片台3上有利于第二镀覆层的形成。第二镀覆层的作用是有得于载片台3与半导体芯片4背面的粘合和键合引线5与内引线6的键合。
如图3所示，是本发明铁引线框架2上镀覆层构成的实施例。所述铁Fe构成的基底金属层11上的第一镀覆层12是铜Cu，第一镀覆层12上局部电镀第二镀覆层13是银Ag。
如图4所示，是本发明铁引线框架2上另一种镀覆层构成的实施例。所述铁Fe构成的基底金属层11上第一镀覆层12是镍Ni铜Cu镍Ni混合层，基底金属层11上先镀镍Ni层121、再镀铜Cu层12、在铜Cu上再镀镍Ni层122。也可把基底金属层11与铜Cu层12之间的镍Ni层121省略，形成铜Cu镍Ni混合层、或者把铜Cu层12上的镍Ni层122省略形成镍Ni铜Cu混合层，增加镍Ni镀层是为了阻档内层材料中的元素扩散或迁移到外层材料以影响其性能。第一镀覆层12上局部电镀第二镀覆层13是银Ag。
如图5所示，是本发明铁引线框架2上又一种镀覆层构成的实施例。所述铁Fe构成的基底金属层11上第一镀覆层12是银Ag。
本发明者通过一种用铁Fe为基底金属层构成的引线框架，通过镀覆铜Cu或其它金属后用于半导体器件，与目前的主流制造方法有很好的相容性，同时大大降低了半导体器件生产成本和缓解全球的铜Cu和镍Ni资源枯竭的危险。

Claims (6)

1.一种引线框架，用于半导体器件，至少具有内引线部分(6)和外引线部分(7)，其特征是：所述引线框架(2)由包含铁Fe为主要元素的基底金属层(11)构成，所述铁Fe为主要元素的基底金属层(11)是至少含有一种或含有多种成分组合而成的作为添加剂元素的材料，所述添加剂元素由碳C、锰Mn、磷P、铬Cr、锌Zn组成；以及在所述基底金属层(11)上至少有第一镀覆层(12)，所述第一镀覆层(12)由铜Cu或镍Ni或银Ag单体层、或铜Cu镍Ni混合层构成，电镀形成的厚度为0.0002～0.05mm；第一镀覆层(12)形成于所述基底金属层(11)的所有表面或局部表面上。
2.根据权利要求1所述的一种引线框架，其特征是：所述引线框架(2)是一种半导体三极管的引线框架(2)，通过冲压或刻蚀方法图形化处理而形成引线框架(2)。
3.根据权利要求1所述的一种引线框架，其特征是：第一镀覆层(12)是铜Cu或镍Ni单体层、或铜Cu镍Ni混合层，在第一镀覆体(12)上局部或全部电镀第二镀覆层(13)银Ag或金Au。
4.一种半导体器件，由引线框架(2)、半导体芯片(4)、键合引线(5)和密封树脂(1)构成，其特征是：所述引线框架(2)是由包含铁Fe为主要元素的基底金属层(11)构成，所述铁Fe为主要元素的基底金属层(11)是至少含有一种或含有多种成分组合而成的作为添加剂元素的材料，所述添加剂元素由碳C、锰Mn、磷P、铬Cr、锌Zn组成；在所述基底金属层(11)上至少有第一镀覆层(12)，所述第一镀覆层(12)由铜Cu或镍Ni或银Ag单体层、或铜Cu镍Ni混合层构成，电镀形成的厚度为0.0002～0.05mm；第一镀覆层(12)形成于所述基底金属层(11)的所有表面或局部表面上。
5.根据权利要求4所述的一种半导体器件，其特征是：所述半导体器件是一种半导体三极管，所述半导体芯片(4)安装在所述引线框架(2)的载片台(3)上，以及所述键合引线(5)用于半导体芯片(4)与引线框架(2)的电联接，以及所述密封树脂(1)用于封装半导体器件。
6.根据权利要求4所述一种半导体器件，其特征是：第一镀覆层(12)是铜Cu或镍Ni单体层、或铜Cu镍Ni混合层，在第一镀覆层(12)上局部或全部电镀第二镀覆层(13)银Ag或金Au。
CNB200610051762XA 2006-05-29 2006-05-29 一种引线框架以及具有所述引线框架的半导体器件 Expired - Fee Related CN100392850C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200610051762XA CN100392850C (zh) 2006-05-29 2006-05-29 一种引线框架以及具有所述引线框架的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200610051762XA CN100392850C (zh) 2006-05-29 2006-05-29 一种引线框架以及具有所述引线框架的半导体器件

Publications (2)

Publication Number Publication Date
CN1851914A CN1851914A (zh) 2006-10-25
CN100392850C true CN100392850C (zh) 2008-06-04

Family

ID=37133387

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200610051762XA Expired - Fee Related CN100392850C (zh) 2006-05-29 2006-05-29 一种引线框架以及具有所述引线框架的半导体器件

Country Status (1)

Country Link
CN (1) CN100392850C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102366853A (zh) * 2011-09-22 2012-03-07 武汉昊昱微电子股份有限公司 一种焊接方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100466245C (zh) * 2007-04-29 2009-03-04 江苏长电科技股份有限公司 有效改善半导体塑料封装体内元器件分层的封装方法
CN100483705C (zh) * 2007-04-29 2009-04-29 江苏长电科技股份有限公司 可以防止半导体塑料封装体内元器件分层的封装方法
CN100470785C (zh) * 2007-04-29 2009-03-18 江苏长电科技股份有限公司 改善半导体塑料封装体内元器件分层的有效封装方法
CN100464416C (zh) * 2007-04-29 2009-02-25 江苏长电科技股份有限公司 防止半导体塑料封装体内元器件分层的封装方法
CN103779287B (zh) * 2014-02-11 2016-10-12 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
KR102216738B1 (ko) * 2019-04-17 2021-02-18 제엠제코(주) 반도체 패키지용 클립구조체
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238543A (ja) * 1988-07-29 1990-02-07 Nippon Steel Corp 半導体用リード素材
JPH0974159A (ja) * 1995-09-07 1997-03-18 Dainippon Printing Co Ltd 鉄系リードフレームの処理方法及びリードフレーム
CN1191392A (zh) * 1997-02-20 1998-08-26 三星航空产业株式会社 多层镀层引线架

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0238543A (ja) * 1988-07-29 1990-02-07 Nippon Steel Corp 半導体用リード素材
JPH0974159A (ja) * 1995-09-07 1997-03-18 Dainippon Printing Co Ltd 鉄系リードフレームの処理方法及びリードフレーム
CN1191392A (zh) * 1997-02-20 1998-08-26 三星航空产业株式会社 多层镀层引线架

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102366853A (zh) * 2011-09-22 2012-03-07 武汉昊昱微电子股份有限公司 一种焊接方法
CN102366853B (zh) * 2011-09-22 2013-06-05 武汉昊昱微电子股份有限公司 一种焊接方法

Also Published As

Publication number Publication date
CN1851914A (zh) 2006-10-25

Similar Documents

Publication Publication Date Title
CN100392850C (zh) 一种引线框架以及具有所述引线框架的半导体器件
TW200832658A (en) Semiconductor device and manufacturing method of the same
CN101314832B (zh) 铁合金材料、由铁合金材料制成的半导体引线框架及其制备方法
CN103187382B (zh) 应用在功率半导体元器件中的铝合金引线框架
US20100127047A1 (en) Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints
WO2012154374A1 (en) Corrosion resistant electrical conductor
JP2002124533A (ja) 電極材料、半導体装置及び実装装置
MY138109A (en) Electronic part and surface treatment method of the same
CN111278232B (zh) Pcb板多种表面处理工艺
CN100508173C (zh) 用于半导体封装的引线框及其生产方法
CN103988301A (zh) 引线框架和使用该引线框架制造的半导体封装件
WO2008075908A1 (en) Method of manufacturing semiconductor package
CN101764116A (zh) 芯片封装凸块结构及其实现方法
CN111834322B (zh) 半导体封装用夹具结构体及包括其的半导体封装件
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
TW201604980A (zh) 封裝結構的形成方法
CN203434149U (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
CN104465573A (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
US10121753B2 (en) Enhanced solder pad
CN105355567A (zh) 双面蚀刻水滴凸点式封装结构及其工艺方法
US20070205493A1 (en) Semiconductor package structure and method for manufacturing the same
KR100544274B1 (ko) 스터드 범프용 기판의 금속 적층구조
TWI704659B (zh) 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
CN201638810U (zh) 芯片封装凸块结构
CN213601634U (zh) 一种极细多绞股铜线

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080604

Termination date: 20110529