CN101764116A - 芯片封装凸块结构及其实现方法 - Google Patents

芯片封装凸块结构及其实现方法 Download PDF

Info

Publication number
CN101764116A
CN101764116A CN201010003026A CN201010003026A CN101764116A CN 101764116 A CN101764116 A CN 101764116A CN 201010003026 A CN201010003026 A CN 201010003026A CN 201010003026 A CN201010003026 A CN 201010003026A CN 101764116 A CN101764116 A CN 101764116A
Authority
CN
China
Prior art keywords
chip
transition zone
lug structure
chemical deposit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201010003026A
Other languages
English (en)
Inventor
陈栋
赖志明
陈锦辉
张黎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201010003026A priority Critical patent/CN101764116A/zh
Publication of CN101764116A publication Critical patent/CN101764116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]

Landscapes

  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本发明涉及一种芯片封装凸块结构及其实现方法，所述凸块结构包括芯片本体(1)、芯片电极(2)、芯片表面保护层(3)、种子层(4)、化学镀层(5)、过渡层(6)和焊球(7)，所述芯片电极(2)嵌置于芯片本体(1)上，芯片表面保护层(3)复合在芯片本体(1)表面及芯片电极(2)外周边的表面，而芯片电极(2)表面的部分区域则露出芯片表面保护层(3)，种子层(4)复合在芯片电极(2)表面露出芯片表面保护层(3)的区域及与芯片电极(2)表面露出芯片表面保护层(3)的接合位置处的芯片表面保护层(3)表面，化学镀层(5)复合在种子层(4)的表面，过渡层(6)复合在化学镀层(5)的表面。本发明芯片封装凸块结构具有封装设计灵活性和高可靠性的特点；其实现方法具有工艺简单、低成本的特点。

Description

芯片封装凸块结构及其实现方法
(一)技术领域
本发明涉及一种芯片封装凸块结构及其实现方法。属于芯片封装技术领域。
(二)背景技术
随着芯片封装技术的发展，对芯片封装凸块结构及其实现方法都提出了较高的要求。具有封装设计灵活性好、可靠性高的芯片封装凸块结构及具有工艺简单、生产成本低的相应实现方法越来越受到半导体封装行业的青睐。
传统的芯片封装凸块大致可以分为包含化学镀层及利用到化学镀工艺获得的封装凸块，包含电镀层及利用到电镀工艺获得的封装凸块。前者由于化学镀层只能在露出芯片表面保护层的芯片电极表面形成，从而导致化学镀层形成受限到限制；而且化学镀层与芯片表面保护层没有结合力，从而导致芯片表面保护层不能分散应力、应力集中于芯片电极以及容易受到外界环境的侵蚀；所以会导致封装设计灵活性差、可靠性差的问题。后者由于电镀需要用到相对较厚的光刻胶，增加了生产成本；而电镀工艺引入本身也增加了成本及封装凸块实现方法的复杂性。
(三)发明内容
本发明的目的在于克服上述传统的芯片封装凸块及其实现方法的不足，提供具有封装设计灵活性、高可靠性的新型芯片封装凸块结构，以及实现这种芯片封装凸块结构的具有工艺简单、生产成本低的新的工艺方法。
本发明的目的是这样实现的：一种芯片封装凸块结构，所述凸块结构包括芯片本体、芯片电极、芯片表面保护层、种子层、化学镀层、过渡层和焊球，所述芯片电极嵌置于芯片本体上，芯片表面保护层复合在芯片本体表面及芯片电极外周边的表面，而芯片电极表面的部分区域则露出芯片表面保护层，种子层复合在所述芯片电极表面露出芯片表面保护层的区域及与芯片电极表面露出芯片表面保护层的接合位置处的芯片表面保护层的表面，化学镀层复合在种子层的表面，过渡层复合在化学镀层的表面；或者所述过渡层不存在，此时所述焊球直接设置于化学镀层的表面。
所述芯片封装凸块结构的实现过程包括：
a)通过沉积或生长结合光刻及蚀刻的方法，在芯片电极表面露出芯片表面保护层的区域及与芯片电极表面露出芯片表面保护层的接合位置处的芯片表面保护层的表面形成种子层。
b)通过化学镀的方法，在种子层的表面形成化学镀层，
c)通过置换或沉积或生长的方法，在化学镀层的表面形成过渡层，或者过渡层不存在；
d)通过印刷焊料或植置焊球并回流的方法，在过渡层表面形成焊球；或者在过渡层不存在情况下，焊球直接形成在化学镀层表面。
本发明的有益效果是：
1、本发明提出的芯片封装凸块结构的化学镀层生长在种子层表面，而种子层可以根据需要进行设计和制作，化学镀层可以根据种子层的形状大小进行生长。由此可以克服传统的包含化学镀层的封装凸块中化学镀层直接生长在芯片电极露出芯片表面保护层的区域、导致生长受限的不利影响，从而为封装灵活设计创造了条件。
2、本发明提出的芯片封装凸块结构的种子层与芯片表面保护层紧密连接，而不是传统的包含化学镀层的封装凸块中化学镀层与芯片表面保护层没有结合力、仅与芯片电极连接。从而可以避免应力集中在芯片电极处，以及可以保护芯片电极不受外界环境的侵蚀，使得整个封装具有更好的可靠性。
3、与传统封装凸块实现过程需要采用厚胶工艺及电镀工艺比较，本发明提出的所述新型封装凸块的实现方法可以用生产成本相对较低的薄胶工艺，以及省略电镀工艺，因此具有工艺简单，生产成本低的优点。
(四)附图说明
图1为本发明芯片封装凸块结构(过渡层存在情况下，焊球设置于过渡层表面)切面示意图。
图2为芯片封装凸块结构(过渡层分解或溶于化学镀层或焊球情况下，或者本身不存在情况下，焊球直接设置于化学镀层表面)切面示意图。
图中：
芯片本体1、芯片电极2、芯片表面保护层3、种子层4、化学镀层5、过渡层6、焊球7。
(五)具体实施方式
参见图1～2，图1为本发明芯片封装凸块结构(过渡层存在情况下，焊球设置于过渡层表面)切面示意图。图2为芯片封装凸块结构(过渡层分解或溶于化学镀层或焊球情况下，或者本身不存在情况下，焊球直接设置于化学镀层表面)切面示意图。由图1和图2可以看出，本发明芯片封装凸块结构，包括芯片本体1、芯片电极2、芯片表面保护层3、种子层4、化学镀层5、过渡层6和焊球7，所述芯片电极2嵌置于芯片本体1上，芯片表面保护层3复合在芯片本体1表面及芯片电极2外周边的表面，而芯片电极2表面的部分区域则露出芯片表面保护层3，种子层4复合在所述芯片电极2表面露出芯片表面保护层3的区域及与芯片电极2表面露出芯片表面保护层3的接合位置处的芯片表面保护层3的表面，化学镀层5复合在种子层4的表面，过渡层6复合在化学镀层5的表面；或者所述过渡层6不存在，此时所述焊球7直接设置于化学镀层5的表面。
其实现过程为：
1、可以通过沉积或生长结合光刻及蚀刻的方法，在芯片电极表面露出芯片表面保护层的区域及与芯片电极表面露出芯片表面保护层的接合位置处的芯片表面保护层的表面形成种子层。
2、通过化学镀的方法，在种子层的表面形成化学镀层。
3、可以通过置换或沉积或生长的方法，在化学镀层的表面形成过渡层；或者由于工艺改进或者化学镀层与焊球材料相容性好的前提下，过渡层不必要存在。
4、通过印刷焊料或植置焊球并回流的方法，在过渡层表面形成焊球(如图1)；或者由于过渡层经过后续装配或使用过程中分解或溶于化学镀层或焊球情况下，焊球直接形成在化学镀层表面(如图2)；或者在过渡层不存在情况下，焊球直接形成在化学镀层表面(如图2)。
所述种子层4可以是单层、双层或多层。所述种子层4的材料可以由下列元素的至少一种元素组成：铝Al、硅Si、铜Cu、铁Fe、钴Co和镍Ni，以及可以是与所述化学镀层5具有结合力的其它金属或金属合金材料构成。
所述化学镀层5可以是单层、双层或多层。所述化学镀层5的材料可以由下列元素的至少一种元素组成：铜Cu、铁Fe、钴Co、镍Ni、磷P和硼B，以及可以是与所述种子层4可以具有结合力的其它金属或金属合金材料构成。
所述过渡层6可以是单层、双层或多层。所述过渡层6的材料可以由下列元素的至少一种元素组成：钯Pd、金Au、锡Sn、银Ag、铜Cu、铁Fe、钴Co和镍Ni，以及可以是能起到保护化学镀层5及不影响焊球7与过渡层6或者在所述过渡层6不存在情况下与化学镀层5结合能力的金属或金属合金或非金属构成。
所述焊球7的材料由下列元素的至少一种元素组成：锡Sn、银Ag、铜Cu、磷P、金Au、铅Pb、铋Bi和铟In。

Claims (9)

1.一种芯片封装凸块结构，其特征在于所述凸块结构包括芯片本体(1)、芯片电极(2)、芯片表面保护层(3)、种子层(4)、化学镀层(5)、过渡层(6)和焊球(7)，所述芯片电极(2)嵌置于芯片本体(1)上，芯片表面保护层(3)复合在芯片本体(1)表面及芯片电极(2)外周边的表面，而芯片电极(2)表面的部分区域则露出芯片表面保护层(3)，种子层(4)复合在所述芯片电极(2)表面露出芯片表面保护层(3)的区域及与芯片电极(2)表面露出芯片表面保护层(3)的接合位置处的芯片表面保护层(3)的表面，化学镀层(5)复合在种子层(4)的表面，过渡层(6)复合在化学镀层(5)的表面；或者所述过渡层(6)不存在，此时所述焊球(7)直接设置于化学镀层(5)的表面。
2.一种如权利要求1所述的一种芯片封装凸块结构的实现过程，其特征在于所述实现过程包括：
a)通过沉积或生长结合光刻及蚀刻的方法，在芯片电极表面露出芯片表面保护层的区域及与芯片电极表面露出芯片表面保护层的接合位置处的芯片表面保护层的表面形成种子层，
b)通过化学镀的方法，在种子层的表面形成化学镀层，
c)通过置换或沉积或生长的方法，在化学镀层的表面形成过渡层，或者过渡层不存在；
d)通过印刷焊料或植置焊球并回流的方法，在过渡层表面形成焊球；或者在过渡层不存在情况下，焊球直接形成在化学镀层表面。
3.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述种子层(4)是单层、双层或多层。
4.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述种子层(4)的材料由下列元素的至少一种元素组成：铝Al、硅Si、铜Cu、铁Fe、钴Co和镍Ni。
5.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述化学镀层(5)是单层、双层或多层。
6.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述化学镀层(5)的材料由下列元素的至少一种元素组成：铜Cu、铁Fe、钴Co、镍Ni、磷P和硼B。
7.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述过渡层(6)是单层、双层或多层。
8.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述过渡层(6)的材料由下列元素的至少一种元素组成：钯Pd、金Au、锡Sn、银Ag、铜Cu、铁Fe、钴Co和镍Ni。
9.根据权利要求1或2所述的一种芯片封装凸块结构，其特征在于所述焊球(7)的材料由下列元素的至少一种元素组成：锡Sn、银Ag、铜Cu、磷P、金Au、铅Pb、铋Bi和铟In。
CN201010003026A 2010-01-01 2010-01-01 芯片封装凸块结构及其实现方法 Pending CN101764116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010003026A CN101764116A (zh) 2010-01-01 2010-01-01 芯片封装凸块结构及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010003026A CN101764116A (zh) 2010-01-01 2010-01-01 芯片封装凸块结构及其实现方法

Publications (1)

Publication Number Publication Date
CN101764116A true CN101764116A (zh) 2010-06-30

Family

ID=42495188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010003026A Pending CN101764116A (zh) 2010-01-01 2010-01-01 芯片封装凸块结构及其实现方法

Country Status (1)

Country Link
CN (1) CN101764116A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629597A (zh) * 2011-02-08 2012-08-08 台湾积体电路制造股份有限公司 用于半导体器件的伸长凸块结构
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102945836A (zh) * 2012-11-08 2013-02-27 南通富士通微电子股份有限公司 半导体封装结构
US9620468B2 (en) 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629597A (zh) * 2011-02-08 2012-08-08 台湾积体电路制造股份有限公司 用于半导体器件的伸长凸块结构
US9093332B2 (en) 2011-02-08 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated bump structure for semiconductor devices
CN105762128A (zh) * 2011-02-08 2016-07-13 台湾积体电路制造股份有限公司 用于半导体器件的伸长凸块结构
CN102931097A (zh) * 2012-11-08 2013-02-13 南通富士通微电子股份有限公司 半导体封装结构的形成方法
CN102945836A (zh) * 2012-11-08 2013-02-27 南通富士通微电子股份有限公司 半导体封装结构
CN102945836B (zh) * 2012-11-08 2016-03-16 南通富士通微电子股份有限公司 半导体封装结构
US9620468B2 (en) 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same

Similar Documents

Publication Publication Date Title
TW201232673A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN101335217B (zh) 半导体封装件及其制法
CN103907185B (zh) 具有多材料印刷形成的包装部件的引线载体
TWI414049B (zh) 半導體裝置之製造方法
JP3866503B2 (ja) 半導体装置
CN104009006B (zh) 半导体封装件的制法
CN104409437B (zh) 双面bump芯片包封后重布线的封装结构及其制作方法
CN100392850C (zh) 一种引线框架以及具有所述引线框架的半导体器件
CN103715165B (zh) 半导体封装件及其制法
TW201203397A (en) Semiconductor package without chip carrier and fabrication method thereof
CN102290357A (zh) 键合封装及其方法
US20130221507A1 (en) Aluminum alloy lead-frame and its use in fabrication of power semiconductor package
CN101764116A (zh) 芯片封装凸块结构及其实现方法
CN102231372B (zh) 多圈排列无载体ic芯片封装件及其生产方法
CN113241338B (zh) 一种无引线预塑封半导体封装支架制备方法
CN102543908A (zh) 倒装芯片封装件及其制造方法
CN103779303A (zh) 凸点式封装及其形成方法
CN103426855B (zh) 半导体封装件及其制法
CN201638810U (zh) 芯片封装凸块结构
CN104465573B (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
CN207818561U (zh) 一种半导体芯片的封装结构
US8951841B2 (en) Clip frame semiconductor packages and methods of formation thereof
CN107919333A (zh) 一种三维pop封装结构及其封装方法
CN203859932U (zh) 铜基材的化学镀层结构
CN102646658A (zh) 半导体封装件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100630