CN104465573B - 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 - Google Patents

一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 Download PDF

Info

Publication number
CN104465573B
CN104465573B CN201310415003.7A CN201310415003A CN104465573B CN 104465573 B CN104465573 B CN 104465573B CN 201310415003 A CN201310415003 A CN 201310415003A CN 104465573 B CN104465573 B CN 104465573B
Authority
CN
China
Prior art keywords
layer
nickel
conducting metal
interface layer
reaction interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310415003.7A
Other languages
English (en)
Other versions
CN104465573A (zh
Inventor
刘志权
郭敬东
祝清省
曹丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Metal Research of CAS
Original Assignee
Institute of Metal Research of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Metal Research of CAS filed Critical Institute of Metal Research of CAS
Priority to CN201310415003.7A priority Critical patent/CN104465573B/zh
Publication of CN104465573A publication Critical patent/CN104465573A/zh
Application granted granted Critical
Publication of CN104465573B publication Critical patent/CN104465573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明公开了一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构,属于半导体器件封装领域。该封装结构包括半导体衬底、导电金属柱、氧化层、反应界面层和焊料凸点;所述半导体衬底的上表面设有焊盘和钝化层,焊盘开口上方设有导电金属柱,其材质为铜或铜合金;所述导电金属柱的侧面裹有氧化层,导电金属柱的上方设有反应界面层,反应界面层的材料为铁镍合金或铁镍磷合金;所述反应界面层上方设有焊料凸点,所述焊料凸点的材料为锡或锡合金。本发明利用FeNi合金或FeNiP合金具有的优良可焊性、界面层生长速度慢以及其热膨胀系数可以通过调整合金成分变化的特性,提高了互连体的力学、电学、热学性能及服役可靠性。

Description

一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封 装结构
技术领域
本发明涉及半导体器件封装技术领域,具体涉及一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构。
背景技术
近年来,由于芯片的封装向高功率、高密度、轻薄与微小化的方向发展,凸点封装结构已成为目前应用最广泛的封装结构。凸点封装结构的互连工艺一般为:首先在芯片上制作焊料凸点,然后将芯片凸点对准金属化陶瓷或多层陶瓷基板上的金属化焊盘,于保护气氛及合适温度下进行回流焊。现有的凸点封装结构一般采用铜和镍作为界面反应层,但随着封装密度的日益提高,焊球的尺寸变得越来越小,界面金属间化合物的脆性对互连体可靠性的影响也变得越来越严重。铜作为界面反应层虽具有电导率高及与焊料间优异的润湿性等优势,可实现良好的冶金结合,但同时还存在诸如界面层生长过快、Cu层消耗过快、易形成Kirkendall孔洞以及由于与芯片间热膨胀系数的不匹配引起大的应力等缺陷。镍作为界面反应层可以有效阻挡Cu的扩散,且具有操作简单、成本低等优势,但依然存在诸如黑垫、Kirkendall孔洞、界面层快速生长使焊点脆化以及与芯片间热膨胀系数差异产生的热应力等缺陷。具有更优性能的界面反应层的探索已成为当前电子封装领域研究的热点问题之一,如国内外诸多学者欲通过添加其它合金元素以形成二元或多元镀层的途径改善现有NiP层的性能。
发明内容
本发明的目的在于利用FeNi合金或FeNiP合金具有的优良可焊性、界面层生长速度慢以及合金热膨胀系数可以通过合金成分调整而变化的特性,提供一种以FeNi合金或FeNiP合金作为界面反应层的柱状凸点封装结构,提高互连体的力学、电学、热学性能及服役可靠性。
为实现上述目的,本发明所采用的技术方案如下:
一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构,该柱状凸点封装结构包括半导体衬底、导电金属柱、氧化层、反应界面层和焊料凸点,所述半导体衬底的上表面设有焊盘和钝化层,所述钝化层覆于半导体衬底上焊盘开口以外的上表面;所述焊盘开口上方设有金属种子层,金属种子层上设有导电金属柱,所述导电金属柱的材料为铜或铜合金;所述导电金属柱的上方设有反应界面层,反应界面层的材料为铁镍合金或铁镍磷合金;所述反应界面层上方设有焊料凸点,焊料凸点的材料为锡或锡合金。
所述铁镍合金的化学成分按原子百分含量计为:铁元素为25-85%可调,其余为镍元素及不可避免的杂质。
所述铁镍磷合金的化学成分按原子百分含量计为:铁元素为25-85%可调,镍元素为14%-74%可调,铁、镍两者原子百分含量之和为85%-99%,其余为磷元素及不可避免的杂质。
所述反应界面层的厚度为1-5μm可调。
所述导电金属柱的厚度为30-70μm可调。
所述导电金属柱的侧面还可以包覆氧化层。
所述导电金属柱和反应界面层之间还可以嵌有过渡层,所述过渡层为镍层,所述镍层的厚度为0.5-1.5μm可调。
所述金属种子层材料为铜或钛,金属种子层的厚度介于100埃到10000埃之间。
所述焊料凸点的直径为10-300μm。
与现有技术相比,本发明的有益效果是:
1、FeNi合金或FeNiP合金与Sn基无铅焊料之间具有良好的润湿性能。FeNi合金或FeNiP合金与Sn基焊料界面反应生成的金属间化合物FeSn2具有生长速度慢、致密度好等优点。选用FeNi合金或FeNiP合金代替传统技术中Cu、Ni或NiP合金作为反应界面层,可以抑制界面反应生产的金属间化合物层的快速生长及接焊层的快速消耗,大幅度提高柱状凸点封装结构的服役寿命。
2、FeNi合金或FeNiP合金的热膨胀系数可以通过改变合金成分予以调整,从而降低互连封装柱状凸点封装结构的热失配,降低热应力,提高柱状凸点封装结构的可靠性。
附图说明
图1是本发明一种柱状凸点封装结构的结构示意图。
图2是本发明一种柱状凸点封装结构的结构示意图。
图3是本发明一种柱状凸点封装结构的具体实施方式流程图。
图4是Fe30Ni/Sn3.5Ag0.7Cu界面的扫描电镜照片。
图5是不同成分FeNi合金与Sn3.5Ag0.7Cu界面形成金属间化合物IMC厚度与时效时间的关系曲线。
图6是FeNiP/Sn3.8Ag0.7Cu界面上FeSn2金属间化合物的生长动力学曲线。
图中:1-半导体衬底;2-焊盘;3-钝化层;4-金属种子层;5-导电金属柱;6-过渡层;7-反应界面层;8-焊料凸点;9-氧化层。
具体实施方式
下面结合附图及实施例对本发明作进一步详细说明。
图1是本发明一种柱状凸点封装结构的一优选方案,该柱状凸点封装结构包括半导体衬底1、导电金属柱5、氧化层9、反应界面层7和焊料凸点8,所述半导体衬底1的上表面设有焊盘2和钝化层3,所述钝化层3覆于半导体衬底1上焊盘2开口以外的上表面;所述焊盘2开口上方设有金属种子层4,金属种子层4材料为铜或钛;金属种子层4上设有导电金属柱5,所述导电金属柱5的材料为铜或铜合金;所述导电金属柱5的上方设有反应界面层7,反应界面层7的材料为铁镍合金或铁镍磷合金;所述反应界面层7上方设有焊料凸点8,焊料凸点8的材料为锡或锡合金;所述导电金属柱5的侧面还可以包覆氧化层9。
所述铁镍合金的化学成分按原子百分含量计为:铁元素为25-85%可调,其余为镍元素及不可避免的杂质。所述铁镍磷合金的化学成分按原子百分含量计为:铁元素为25-85%可调,镍元素为14%-74%可调,铁、镍两者原子百分含量之和为85%-99%,其余为磷元素及不可避免的杂质。
所述反应界面层7的厚度为1-5μm可调,所述导电金属柱5的厚度为30-70μm可调,所述金属种子层4的厚度介于100埃到10000埃之间,所述焊料凸点8的直径为10-300μm。
图2是本发明一种柱状凸点封装结构的另一优选方案,与图1所示方案不同之处在于,在所述导电金属柱5和反应界面层7之间嵌有过渡层6,所述过渡层6为镍层,所述镍层的厚度为0.5-1.5μm可调。
图3是本发明上述柱状凸点封装结构的制备工艺流程图,该工艺首先在芯片(半导体衬底)上表面形成焊盘和钝化层,钝化层覆于芯片焊盘开口以外的上表面上;然后在焊盘上形成金属种子层;在金属种子层上形成导电金属柱;然后在导电金属柱上形成界面反应层,在导电金属柱和界面反应层之间可以嵌有过渡层;界面反应层上形成焊料凸点;在裸露的导电金属柱外侧形成氧化层;最后去除焊料凸点表面的氧化物,并回流焊料凸点。
实施例1
为进一步说明本发明封装结构之优点,以本实施例中封装方法对本发明封装结构作进一步介绍。
首先在芯片上表面形成焊盘和钝化层,焊盘一般由铜、铝、铜合金或其他导电材料形成,主要用于接合工艺以使各自芯片中的集成电路和外部部件连接。钝化层由氧化硅、氮化硅、氮氧化硅等材料或它们的混合物形成,用于保护芯片中的线路。一般先在芯片及焊盘上形成钝化层,再利用光刻法和蚀刻工艺,将钝化层图案化以形成露出焊盘开口。需要说明的是,所述芯片的焊盘和钝化层可以是芯片的初始焊盘和初始钝化层,也可以是根据线路布图设计需要而形成的过渡焊盘和钝化层。
在焊盘上形成金属种子层,形成方法包括物理气相沉积(PVD)或溅射;金属种子层为铜或钛;金属种子层的厚度介于100埃到10000埃之间。
然后在上述焊盘开口内的金属种子层上形成导电金属柱,具体工艺可以通过用电镀或化学镀的方式。导电金属柱的材料为铜或铜合金,例如可由铜和铬组成的合金形成。导电金属柱的厚度一般介于30μm-70μm之间。
然后在导电金属柱上形成过渡层,所述过渡层为镍层,镍层的厚度为0.5-1.5μm。厚度适宜的镍过渡层可以加强铁镍合金界面反应层和导电金属柱之间的结合强度,同时可以阻止导电金属柱中的铜在温度较高时穿过铁镍合金界面反应层直接与焊料反应形成厚的CuSn金属间化合物,影响产品性能。
然后在过渡层上形成界面反应层,亦可以不采用过渡层,直接在导电金属柱上形成界面反应层。所述反应界面层为铁镍合金或铁镍磷合金,铁镍合金中铁原子百分含量为25-85%;铁镍磷合金中铁原子百分含量为25-85%,镍原子百分含量为14-74%,铁和镍两者原子百分含量之和为85%-99%,其余为磷元素及不可避免的杂质。具体工艺可以通过用电镀或化学镀的方式,如:直接在铜柱上化学镀55Fe43Ni2P合金,或在Ni过渡层上电镀Fe30Ni合金。回流后界面上会形成FeSn2金属间化合物,而不是通常的Cu6Sn5或Ni3Sn4金属间化合物。由于FeSn2的生长速度缓慢,保证了凸点中的焊料层不易在长时间的使用过程中被快速消耗掉并形成厚的脆性金属间化合物层,从而可以提高封装互连体的可靠性。图4为Fe30Ni/Sn3.5Ag0.7Cu界面的扫描电镜照片,可以看出界面上形成的金属间化合物层为FeSn2层;图5为不同成分FeNi合金与Sn3.5Ag0.7Cu界面形成金属间化合物IMC厚度与时效时间的关系曲线,可以看出FeNi/Sn3.5Ag0.7Cu界面金属间化合物的生长速度远低于Cu/Sn3.5Ag0.7Cu界面。图6为FeNiP/Sn3.8Ag0.7Cu界面上FeSn2金属间化合物的生长动力学曲线,可以看出其生长速度远低于NiP/Sn3.8Ag0.7Cu界面上Ni3Sn4的生长速度。
然后在界面反应层上形成焊料凸点,形成焊料凸点的方法可以采用电镀、丝网印刷或植球等方式。采用的焊料为为纯锡或锡合金,如锡银合金、锡铜合金、锡银铜合金等。
然后在裸露的导电金属柱外侧形成氧化层。由于导电金属柱采用的材料一般为铜和铜合金,利用铜在空气中易氧化的特性,通过有氧烘烤的方式使裸露的导电金属柱周围形成氧化层,使铜柱表面绝缘。
最后,去除焊料凸点表面的氧化物,并回流焊料凸点,形成柱状凸点封装结构。
以上提供的实施例仅仅是解释说明的方式,不应认为是对本发明的范围限制,任何根据本发明的技术方案及其发明构思加以等同替换或改变的方法,都应涵盖在本发明的保护范围之内。

Claims (6)

1.一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构,其特征在于:该柱状凸点封装结构包括半导体衬底、导电金属柱、氧化层、反应界面层和焊料凸点,所述半导体衬底的上表面设有焊盘和钝化层,所述钝化层覆于半导体衬底上焊盘开口以外的上表面;所述焊盘开口上方设有金属种子层,金属种子层上设有导电金属柱,所述导电金属柱的材料为铜或铜合金;所述导电金属柱的上方设有反应界面层,反应界面层的材料为铁镍合金或铁镍磷合金;所述反应界面层上方设有焊料凸点,焊料凸点的材料为锡或锡合金;
所述铁镍合金的化学成分按原子百分含量计为:铁元素为25-85%可调,其余为镍元素及不可避免的杂质;所述铁镍磷合金的化学成分按原子百分含量计为:铁元素为25-85%可调,镍元素为14%-74%可调,铁、镍两者原子百分含量之和为85%-99%,其余为磷元素及不可避免的杂质。
2.根据权利要求1所述的柱状凸点封装结构,其特征在于:所述反应界面层的厚度为1-5μm可调;所述导电金属柱的厚度为30-70μm可调;所述焊料凸点的直径为10-300μm。
3.根据权利要求1所述的柱状凸点封装结构,其特征在于:所述导电金属柱的侧面包覆氧化层。
4.根据权利要求1所述的柱状凸点封装结构,其特征在于:所述导电金属柱和反应界面层之间嵌有过渡层,所述过渡层为镍层。
5.根据权利要求4所述的柱状凸点封装结构,其特征在于:所述镍层的厚度为0.5-1.5μm可调。
6.根据权利要求1所述的柱状凸点封装结构,其特征在于:所述金属种子层材料为铜或钛,金属种子层的厚度介于100埃到10000埃之间。
CN201310415003.7A 2013-09-12 2013-09-12 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构 Active CN104465573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310415003.7A CN104465573B (zh) 2013-09-12 2013-09-12 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310415003.7A CN104465573B (zh) 2013-09-12 2013-09-12 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构

Publications (2)

Publication Number Publication Date
CN104465573A CN104465573A (zh) 2015-03-25
CN104465573B true CN104465573B (zh) 2017-08-25

Family

ID=52911391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310415003.7A Active CN104465573B (zh) 2013-09-12 2013-09-12 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构

Country Status (1)

Country Link
CN (1) CN104465573B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018525727A (ja) * 2015-08-06 2018-09-06 シン フィルム エレクトロニクス エーエスエー 印刷スタッドバンプを有する無線タグ、ならびにそれを作製および使用する方法
US20170179058A1 (en) * 2015-12-16 2017-06-22 Lite-On Semiconductor Corporation Bump structure having first portion of copper and second portion of pure tin covering the first portion, and interconnect structure using the same
CN113635648B (zh) * 2021-08-10 2023-06-09 宁波施捷电子有限公司 一种界面导热材料的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02348A (ja) * 1987-05-28 1990-01-05 Hitachi Cable Ltd 半導体装置
US8227918B2 (en) * 2009-09-16 2012-07-24 International Business Machines Corporation Robust FBEOL and UBM structure of C4 interconnects
CN202749359U (zh) * 2011-12-19 2013-02-20 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102496606B (zh) * 2011-12-19 2014-11-12 南通富士通微电子股份有限公司 一种高可靠圆片级柱状凸点封装结构
CN102543898A (zh) * 2012-01-17 2012-07-04 南通富士通微电子股份有限公司 一种柱状凸点封装结构
CN203434149U (zh) * 2013-09-12 2014-02-12 中国科学院金属研究所 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构

Also Published As

Publication number Publication date
CN104465573A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
US10083928B2 (en) Metal bump joint structure
US7391112B2 (en) Capping copper bumps
TWI390642B (zh) 穩定之金凸塊焊料連接
US7361990B2 (en) Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
CN102738107B (zh) 电子部件、半导体封装件和电子器件
CN102157478B (zh) 集成电路封装及其制造方法
TW490773B (en) Semiconductor device and its manufacture method
US20110101526A1 (en) Copper Bump Joint Structures with Improved Crack Resistance
TW201108355A (en) Semiconductor device and method of forming dual-active sided semiconductor die in fan-out wafer level chip scale package
JP2001308129A (ja) 鉛フリーバンプの形成方法
JP4130508B2 (ja) 半田接合方法及び電子装置の製造方法
CN104465573B (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
TWI242866B (en) Process of forming lead-free bumps on electronic component
CN202917474U (zh) 半导体封装结构
TW201133662A (en) Copper-Manganese compound structure for electronic packaging application
CN203434149U (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
JP2004047510A (ja) 電極構造体およびその形成方法
JP5476926B2 (ja) 半導体装置の製造方法
TWI576933B (zh) 封裝結構的形成方法
TW201225209A (en) Semiconductor device and method of confining conductive bump material with solder mask patch
CN104465574B (zh) 一种以FeP合金作为接焊层的凸点封装结构
TW545098B (en) Fine pad pitch organic circuit board with plating solder and method for fabricating the same
JP3916850B2 (ja) 半導体装置
TWI704659B (zh) 背晶薄膜結構、包含其之功率模組封裝體、背晶薄膜結構的製造方法、及功率模組封裝體的製造方法
CN107086213A (zh) 封装基板、覆晶式封装及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant