CN207818561U - 一种半导体芯片的封装结构 - Google Patents

一种半导体芯片的封装结构 Download PDF

Info

Publication number
CN207818561U
CN207818561U CN201721875215.3U CN201721875215U CN207818561U CN 207818561 U CN207818561 U CN 207818561U CN 201721875215 U CN201721875215 U CN 201721875215U CN 207818561 U CN207818561 U CN 207818561U
Authority
CN
China
Prior art keywords
layer
semiconductor chip
silicon substrate
dielectric layer
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721875215.3U
Other languages
English (en)
Inventor
张黎
赖志明
陈锦辉
陈栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201721875215.3U priority Critical patent/CN207818561U/zh
Application granted granted Critical
Publication of CN207818561U publication Critical patent/CN207818561U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本实用新型公开了一种半导体芯片的封装结构，属于半导体芯片封装技术领域。其在所述硅基本体的上方设置再布线金属层Ⅰ（14），所述再布线金属层Ⅰ（14）与芯片焊盘固连，在所述输入/输出端Ⅰ（141）设置金属柱（20），所述介电层（50）设置在包封层（40）的上表面，并开设介电层开口（501）露出金属柱（20）的上表面，所述介电层（50）的上表面设置再布线金属层Ⅱ（30），所述再布线金属层Ⅱ（30）通过介电层开口（501）与金属柱（20）固连，所述输入/输出端Ⅱ（31）设置在金属柱（20）的垂直区域之外，所述包封层（40）于硅基本体（10）至介电层（50）的厚度H＞40微米。有效的避免了焊球应力直接通过铜柱作用到芯片上。

Description

一种半导体芯片的封装结构
技术领域
本实用新型涉及一种半导体芯片的封装结构，属于半导体芯片封装技术领域。
背景技术
在当前的半导体封装技术中，晶圆级芯片尺寸封装是一种先进封装方法，它是先将整片晶圆进行封装，再切割得到单颗芯片的封装方法。随着电子产品的发展，要求芯片尺寸更小、厚度越薄，产品不仅在封装过程中容易损伤；而且在后端应用过程中也易出现产品失效，因此需要对芯片六个面提供足够的保护，以满足日益苛刻的要求。
传统的封装结构，如图1所示，芯片焊盘与铜柱直接连接，焊球设置在铜柱的顶端，芯片焊盘的电信号通过铜柱向外传导。由于焊球位置在铜柱的顶端，不可避免将焊球应力直接通过铜柱作用到芯片上，导致了可靠性的降低。
因焊球通过铜柱与芯片焊盘连接，焊球需要有足够的焊料来保证与PCB等基板的连接，因而，反过来约束了铜柱不能太细，芯片焊盘不能太小，也就是说，芯片不能太小，不符合芯片尺寸的小型化发展要求。
发明内容
本实用新型的目的在于克服传统的封装结构的不足，提供一种半导体芯片的封装结构，以提高封装结构的可靠性。
本实用新型的目的是这样实现的：
本实用新型一种半导体芯片封装结构，其包括硅基本体，所述硅基本体的正面设有钝化层并嵌有芯片焊盘，其钝化层开口露出芯片焊盘的上表面，其特征在于，
在所述硅基本体的上方设置再布线金属层Ⅰ并设置若干个输入/输出端Ⅰ，所述再布线金属层Ⅰ与芯片焊盘固连，在所述输入/输出端Ⅰ设置金属柱，所述金属柱的高度＞40微米，
还包括包封层、介电层和保护层，所述包封层包裹金属柱和再布线金属层Ⅰ的裸露面以及硅基本体的侧壁，并露出金属柱的上表面，
所述介电层设置在包封层的上表面，并开设介电层开口露出金属柱的上表面，
所述介电层的上表面设置再布线金属层Ⅱ和输入/输出端Ⅱ，所述再布线金属层Ⅱ通过介电层开口与金属柱固连，所述输入/输出端Ⅱ设置在金属柱的垂直区域之外，
在所述输入/输出端Ⅱ设置连接件，所述保护层填充再布线金属层Ⅱ和介电层的裸露面并露出连接件的上表面；
所述包封层于硅基本体至介电层的厚度H＞40微米；
所述硅基本体的背面设置背面保护层。
可选地，所述硅基本体的背面与背面保护层之间设置背面金属层。
可选地，所述连接件为焊球、焊块或焊盘结构。
可选地，所述焊盘结构为Ni/Au层。
可选地，所述焊盘结构为Cu/Sn层。
可选地，所述再布线金属层Ⅰ为多层再布线。
可选地，所述再布线金属层Ⅱ为多层再布线。
可选地，所述金属柱的材质为铜、锡、镍。
本实用新型的技术方案具有以下优点：
1）本实用新型实现了芯片的全面包覆，芯片得到了妥善保护，不会产生崩边，开裂等物理缺陷；
2）本实用新型是通过金属柱和再布线实现电信号连接与应力结构设计，焊球位置不在金属柱的上面，有效的避免了焊球应力直接通过铜柱作用到芯片上，提升了可靠性；该金属柱可以有效的将产品在再布线或凸块工艺中产生的应力进行转移，从而有效的保护芯片焊盘等区域，提升了产品的力学性能；同时该模块由于较短的互联传输路径，保证了产品极佳的电学性能；
3）不需要考虑铜柱的截面与焊球的尺寸的匹配，有效地缩小了铜柱的直径，有利于芯片尺寸的小型化发展；本实用新型采用扇入结构，芯片尺寸与封装尺寸几乎等当大小；
4）本实用新型半导体芯片封装结构，其在再布线金属层与包覆树脂之间设置介电层，解决了再布线金属层与包覆树脂直接结合黏附力差的问题，提升了可靠性。
附图说明
图1为传统半导体芯片封装结构的剖面示意图；
图2和3为本实用新型一种半导体芯片封装结构的实施例一的剖面示意图；
图4为本实用新型一种半导体芯片封装结构的实施例二的剖面示意图；
图中：
硅基本体10
再布线金属层Ⅰ14
输入/输出端Ⅰ141
背面金属层16
背面保护层18
金属柱20
再布线金属层Ⅱ30
输入/输出端Ⅱ31
包封层40
介电层50
介电层开口501
连接件60。
具体实施方式
下面结合附图对本实用新型的具体实施方式进行详细说明。
实施例一
本实用新型一种半导体芯片封装结构，如图2和图3所示，其硅基本体10的正面设有钝化层并嵌有芯片焊盘，钝化层开口露出芯片焊盘的上表面，上述钝化层、芯片焊盘、钝化层开口均未示出。
在所述硅基本体的上方设置再布线金属层Ⅰ14并设置若干个输入/输出端Ⅰ141，所述再布线金属层Ⅰ14与芯片焊盘固连，在所述输入/输出端Ⅰ141设置金属柱20，所述金属柱20的高度＞40微米。金属柱20的材质为铜、锡、镍等金属，以铜柱为佳。包封层40包裹金属柱20和再布线金属层Ⅰ14的裸露面以及硅基本体10的侧壁，并露出金属柱20的上表面。
在包封层40的上表面设置介电层50，并开设介电层开口501露出金属柱20的上表面。在介电层50的上表面设置再布线金属层Ⅱ30和输入/输出端Ⅱ31，所述再布线金属层Ⅱ30通过介电层开口501与金属柱20固连，所述输入/输出端Ⅱ31设置在金属柱20的垂直区域之外。
在所述输入/输出端Ⅱ31设置连接件60，所述连接件60为焊球或焊块。连接件60呈陈列排布，如图3所示，为2*2的矩阵。所述保护层70填充再布线金属层Ⅱ30和介电层50的裸露面并露出连接件60的上表面。
所述包封层40于硅基本体10至介电层50的厚度H＞40微米，包封层40有足够的厚度和很好的强度，有效的缓冲来自连接件60的应力，从而有效的保护芯片焊盘等区域，提升了产品的力学性能，提高了产品的可靠性。
在硅基本体10的背面先设置背面金属层16再在背面金属层16背面设置背面保护层18, 以保护硅基本体10的背面，并加强可靠性。
本实用新型的半导体芯片封装结构，该介电层50具有与包封层40的包覆树脂和再布线金属层Ⅱ30很好的结合力，解决了再布线金属层Ⅱ30与包覆树脂直接结合黏附力差的问题。
实施例二
本实用新型一种半导体芯片封装结构，如图2和图3所示，其硅基本体10的正面设有钝化层并嵌有芯片焊盘，钝化层开口露出芯片焊盘的上表面，上述钝化层、芯片焊盘、钝化层开口均未示出。
在所述硅基本体的上方设置再布线金属层Ⅰ14并设置若干个输入/输出端Ⅰ141，所述再布线金属层Ⅰ14与芯片焊盘固连，在所述输入/输出端Ⅰ141设置金属柱20，所述金属柱20的高度＞40微米。金属柱20的材质为铜、锡、镍等金属，以铜柱为佳。包封层40包裹金属柱20和再布线金属层Ⅰ14的裸露面以及硅基本体10的侧壁，并露出金属柱20的上表面。
在包封层40的上表面设置介电层50，并开设介电层开口501露出金属柱20的上表面。在介电层50的上表面设置再布线金属层Ⅱ30和输入/输出端Ⅱ31，所述再布线金属层Ⅱ30通过介电层开口501与金属柱20固连，所述输入/输出端Ⅱ31设置在金属柱20的垂直区域之外。
在所述输入/输出端Ⅱ31设置连接件60，所述连接件60为焊块或Ni/Au层焊盘结构、Cu/Sn层焊盘结构。连接件60呈陈列排布或根据实际需要排布。所述保护层70填充再布线金属层Ⅱ30和介电层50的裸露面并露出连接件60的上表面。
所述包封层40于硅基本体10至介电层50的厚度H＞40微米，包封层40有足够的厚度和很好的强度，有效的缓冲来自连接件60的应力，从而有效的保护芯片焊盘等区域，提升了产品的力学性能，提高了产品的可靠性。
在硅基本体10的背面设置背面保护层18, 以保护硅基本体10的背面，并加强可靠性。
本实用新型的半导体芯片封装结构，该介电层50具有与包封层40的包覆树脂和再布线金属层Ⅱ30很好的结合力，解决了再布线金属层Ⅱ30与包覆树脂直接结合黏附力差的问题。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步地详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种半导体芯片的封装结构，其特征在于，其包括硅基本体（10），所述硅基本体（10）的正面设有钝化层并嵌有芯片焊盘，其钝化层开口露出芯片焊盘的上表面，其特征在于，
在所述硅基本体的上方设置再布线金属层Ⅰ（14）并设置若干个输入/输出端Ⅰ（141），所述再布线金属层Ⅰ（14）与芯片焊盘固连，在所述输入/输出端Ⅰ（141）设置金属柱（20），所述金属柱（20）的高度＞40微米，
还包括包封层（40）、介电层（50）和保护层（70），所述包封层（40）包裹金属柱（20）和再布线金属层Ⅰ（14）的裸露面以及硅基本体（10）的侧壁，并露出金属柱（20）的上表面，
所述介电层（50）设置在包封层（40）的上表面，并开设介电层开口（501）露出金属柱（20）的上表面，
所述介电层（50）的上表面设置再布线金属层Ⅱ（30）和输入/输出端Ⅱ（31），所述再布线金属层Ⅱ（30）通过介电层开口（501）与金属柱（20）固连，所述输入/输出端Ⅱ（31）设置在金属柱（20）的垂直区域之外，
在所述输入/输出端Ⅱ（31）设置连接件（60），所述保护层（70）填充再布线金属层Ⅱ（30）和介电层（50）的裸露面并露出连接件（60）的上表面；
所述包封层（40）于硅基本体（10）至介电层（50）的厚度H＞40微米；
所述硅基本体（10）的背面设置背面保护层（18）。
2.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述硅基本体（10）的背面与背面保护层（18）之间设置背面金属层（16）。
3.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述连接件（60）为焊球、焊块或焊盘结构。
4.根据权利要求3所述的半导体芯片的封装结构，其特征在于，所述焊盘结构为Ni/Au层。
5.根据权利要求3所述的半导体芯片的封装结构，其特征在于，所述焊盘结构为Cu/Sn层。
6.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述再布线金属层Ⅰ（14）为多层再布线。
7.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述再布线金属层Ⅱ（30）为多层再布线。
8.根据权利要求1所述的半导体芯片的封装结构，其特征在于，所述金属柱（20）的材质为铜、锡、镍。
CN201721875215.3U 2017-12-28 2017-12-28 一种半导体芯片的封装结构 Active CN207818561U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201721875215.3U CN207818561U (zh) 2017-12-28 2017-12-28 一种半导体芯片的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721875215.3U CN207818561U (zh) 2017-12-28 2017-12-28 一种半导体芯片的封装结构

Publications (1)

Publication Number Publication Date
CN207818561U true CN207818561U (zh) 2018-09-04

Family

ID=63327606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721875215.3U Active CN207818561U (zh) 2017-12-28 2017-12-28 一种半导体芯片的封装结构

Country Status (1)

Country Link
CN (1) CN207818561U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910307A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN112582284A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910307A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种半导体芯片的封装结构及其封装方法
CN112582284A (zh) * 2019-09-30 2021-03-30 中芯长电半导体（江阴）有限公司 晶圆级芯片封装结构及封装方法

Similar Documents

Publication Publication Date Title
KR100520660B1 (ko) 반도체 웨이퍼와 반도체장치 및 그 제조방법
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
US7420814B2 (en) Package stack and manufacturing method thereof
JP4423285B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
CN106711118B (zh) 电子封装件及其制法
TW200830434A (en) Electronic devices, CMOS image sensor device chip scale packages and fabrication methods thereof
CN107910307A (zh) 一种半导体芯片的封装结构及其封装方法
JP2007103737A (ja) 半導体装置
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
CN102915986B (zh) 芯片封装结构
TW201250885A (en) QFN package and manufacturing process thereof
US8598715B2 (en) Bump-on-trace structures in packaging
CN207818561U (zh) 一种半导体芯片的封装结构
KR101474189B1 (ko) 집적회로 패키지
CN103633049A (zh) 倒装芯片封装
CN108022846B (zh) 封装基板及其制作方法
CN207818560U (zh) 一种半导体芯片的封装结构
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
US20070210426A1 (en) Gold-bumped interposer for vertically integrated semiconductor system
US8558380B2 (en) Stack package and method for manufacturing the same
CN102339762B (zh) 无载具的半导体封装件及其制造方法
CN108630626A (zh) 无基板封装结构
TWM548889U (zh) 埋入式基板封裝結構
US20070216003A1 (en) Semiconductor package with enhancing layer and method for manufacturing the same
CN102751203A (zh) 半导体封装结构及其制作方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant