CN112151489A - 引线框架、引线框架的形成方法及引线框架封装体 - Google Patents

引线框架、引线框架的形成方法及引线框架封装体 Download PDF

Info

Publication number
CN112151489A
CN112151489A CN202010905408.9A CN202010905408A CN112151489A CN 112151489 A CN112151489 A CN 112151489A CN 202010905408 A CN202010905408 A CN 202010905408A CN 112151489 A CN112151489 A CN 112151489A
Authority
CN
China
Prior art keywords
lead
lead frame
metal
metal part
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010905408.9A
Other languages
English (en)
Other versions
CN112151489B (zh
Inventor
黄金鑫
石海忠
黄晓梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Technology Nantong Co ltd
Original Assignee
Technology Research and Development Branch of Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technology Research and Development Branch of Tongfu Microelectronics Co Ltd filed Critical Technology Research and Development Branch of Tongfu Microelectronics Co Ltd
Priority to CN202010905408.9A priority Critical patent/CN112151489B/zh
Publication of CN112151489A publication Critical patent/CN112151489A/zh
Application granted granted Critical
Publication of CN112151489B publication Critical patent/CN112151489B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本申请公开了一种引线框架、引线框架的形成方法及引线框架封装体。所述引线框架包括：用于承载半导体元件的基岛和围绕所述基岛设置的至少两个引脚；所述引脚的一个表面具有用于连接引线的打线区，其中，所述打线区设有第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。本申请通过在引脚的打线区设置至少上表面的材质与待连接引线的材质相同的第一金属部，使得引线与引脚之间的结构应力降低，有效提高了引线与框架之间的结合力，从而改善了引线的剥离强度，提高了功率半导体器件的可靠性。

Description

引线框架、引线框架的形成方法及引线框架封装体
技术领域
本申请一般涉及半导体技术领域，具体涉及一种引线框架、引线框架的形成方法及引线框架封装体。
背景技术
引线框架作为一种半导体集成电路的芯片载体，是一种借助于键合材料(金、铝、铜)实现芯片内部电路引出端与外引线电气连接的关键结构件，其材质一般为铜材或铁材。
目前，功率半导体器件多采用铝线或铝带键合技术，由于铝对氧具有极高的亲和力，使得铝表面容易形成氧化膜；再加上铝及铝合金的膨胀系数与大多数镀层不一样，例如铝及铝合金的膨胀系数在常温时为23×10-6/K，而铜一般为17×10-6/K，由于两者的热膨胀系数相差较大，会引起足够大的结构应力，导致铝与铜的结合力较弱，使得铝线或铝带与引线框架之间容易发生剥离或脱落，连接可靠性有待提高。
发明内容
鉴于现有技术中的上述缺陷或不足，本申请期望提供一种引线框架、引线框架的形成方法及引线框架封装体，以期提高引线(尤其是铝制引线)与引线框架的结合牢靠性。
作为本申请的第一方面，本申请提供一种引线框架。
作为优选，所述引线框架包括：
用于承载半导体元件的基岛；和
围绕所述基岛设置的至少两个引脚；
所述引脚的一个表面具有用于连接引线的打线区，其中，所述打线区设有第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。
作为优选，所述引脚包括内引脚区和外引脚区，所述引脚与所述基岛相间隔，所述内引脚区靠近所述基岛，所述外引脚区远离所述基岛；
所述第一金属部设置于所述内引脚区。
作为优选，所述第一金属部的厚度为1～10μm；其中，所述第一金属部的上表面与设置所述第一金属部的引脚的表面齐平或高于所述引脚的表面。
作为优选，所述第一金属部的面积小于或等于所述打线区的面积。
作为优选，至少所述第一金属部的上表面的材质为铝。
作为本申请的第二方面，本申请提供一种如第一方面所述的引线框架的形成方法。
作为优选，所述形成方法包括：
形成包括基岛和至少两个引脚的第一金属层，所述引脚与所述基岛相间隔；
暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。
作为优选，暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，包括：
在第一金属层的表面形成暴露所述打线区的掩膜；
使用非水溶剂的电沉积金属液在所述打线区电镀形成所述第一金属部。
作为本申请的第三方面，本申请提供一种引线框架封装体。
作为优选，所述引线框架封装体包括：
如第一方面所述的引线框架；
承载于所述基岛上的至少一个半导体元件；以及
以覆盖所述半导体元件及所述引线框架的至少一部分的方式设置的封装层；
其中，还包括一端连接至所述半导体元件，另一端连接至所述第一金属部的引线，所述引线为铝线或铝带。
作为优选，所述半导体元件用于连接所述引线的区域设有第二金属部，至少所述第二金属部的上表面的材质为铝。
作为优选，所述半导体元件包括芯片。
本申请的有益效果：
本申请通过在引脚的打线区设置至少上表面的材质与待连接引线的材质相同的第一金属部，使得引线与引脚之间的结构应力降低，有效提高了引线与框架之间的结合力，从而改善了引线的剥离强度，提高了功率半导体器件的可靠性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请实施例的一种引线框架的结构示意图；
图2为本申请实施例的一种引线框架的另一结构示意图；
图3为本申请实施例的一种引线框架的形成方法的流程图；
图4为本申请实施例的一种第一金属层形成方法的结构示意图；
图5为本申请实施例的一种第二开口及第一金属部形成方法的结构示意图；
图6为本申请实施例的一种引线框架封装体的截面图；
图7为本申请实施例的一种引线与半导体元件及引线框架的连接示意图。
附图标记：框架1，基岛11，侧部110，引脚12，打线区120，内引脚区121，外引脚区122，第一金属部13，上表面130，金属板14，光刻胶层15a，光掩膜16a，掩膜17a，光刻胶层15b，光掩膜16b，掩膜17b，第一金属层18，第一开口191，第二开口192，半导体元件2，封装层3，外边缘30，引线4，第二金属部5。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
需要说明的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度、“厚度”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
需要说明的是，在本申请的描述中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。
需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
根据本申请的第一方面，请参照图1和图2，示出了本申请一种优选的实施方式的引线框架1，包括基岛11和至少两个引脚12，所述基岛11用于承载半导体元件，所述引脚12围绕所述基岛11设置，所述引脚12的一个表面具有用于连接引线的打线区120，其中，所述打线区120设有第一金属部13，至少所述第一金属部13的上表面130的材质与待连接引线的材质相同。
在本实施方式中，引脚12包括相对设置的第一表面和第二表面，打线区120可以设置于引脚12的第一表面，其中，打线区120是指用于焊接引线的区域，该区域被配置用来通过引线电连接至半导体元件的结合焊盘；其中，所述引线的一个端部连接于半导体元件的结合焊盘，在半导体元件上形成第一焊接点，另一个端部连接所述打线区120，在打线区120形成第二焊接点，其中，第一金属部13设置于打线区120的至少部分上，引线通过该第一金属部13焊接于引脚12的打线区120，具体是引线用于连接打线区120的端部焊接于该第一金属部13，从而实现半导体元件与引线框架的电连接；
其中，至少所述第一金属部13的上表面130的材质与引线的材质相同，引线用于连接打线区120的端部焊接于第一金属部13的上表面130，也即在第一金属部13的上表面130形成第二焊接点；通过设置至少上表面130的材质与引线材质相同的第一金属部13，使得引线与引线框架(具体是引脚)之间为两种相同材质金属的结合，从而减少了引线与引线框架之间的结构应力，有效提高了引线与框架之间的结合力，改善了引线的剥离强度，防止第二焊接点失效，提高了功率半导体器件的可靠性。
在本实施方式中，可通过对引脚12进行镀层处理(例如电镀处理)以形成第一金属部13，第一金属部13只要能够确保与引线的密合性即可，可以采用任意种类，例如可以是与引线材质相同的金属形成的单层镀层，也可以是将多种金属例如镍、钯、金、铝等依次层叠形成的多层镀层，只要用于连接引线的最上层的材质与引线的材质相同即可，还可以是采用非金属形成的镀层，只要保证第一金属部13上表面的材质与引线材质相同即可。此外，第一金属部13可以仅形成在引脚12与引线连接的打线区120，也可以形成在引脚12的整个表面上。
进一步地，在本申请一些优选的实施方式中，所述引线为铝制引线，例如为铝线或铝带，相对应的，所述第一金属部的材质为铝，使得铝制引线与引线框架(具体是引脚)之间为铝-铝结合，从而减少了铝制引线与引线框架之间的结构应力，提升采用铝线或铝带进行键合时的功率器件的稳定性。下文将主要以引线为铝线或铝带为例来详细说明本申请。
进一步地，在本申请一些优选的实施方式中，所述引脚12包括内引脚区121和外引脚区122，所述引脚12与所述基岛11相间隔，所述内引脚区121靠近所述基岛11，所述外引脚区122远离所述基岛11；
所述第一金属部13设置于所述内引脚区121。
在本实施方式中，基岛11包括相对设置的第一表面和第二表面，在基岛11的第一表面可以具有半导体元件安置区域，在所述安置区域可以设置至少一个半导体元件；其中，引脚12向远离基岛11的侧部110的方向延伸，每个引脚12包括内引脚区121和外引脚区122，内引脚区121与基岛11的侧部110间隔开但靠近该侧部110，外引脚区122远离基岛11的该侧部110；其中，打线区120位于所述内引脚区121，第一金属部13设置于所述打线区120，被配置为电连接至半导体元件的结合焊盘，外引脚区122由内引脚区121向外延伸，被配置为连接外部电路系统，从而使外部电路系统电连接到半导体元件。
进一步地，在本申请一些优选的实施方式中，所述第一金属部13的厚度为1～10μm，能够保证第一金属部13具有足够的厚度以可靠地与引线进行键合；其中，所述第一金属部13的上表面130与设置所述第一金属部13的引脚12的表面齐平或高于所述引脚12的表面。
进一步地，在本申请一些优选的实施方式中，所述第一金属部13的面积小于或等于所述打线区120的面积，使得引脚12仅用于连接引线的区域具有第一金属部13，而其他区域不具有镀层，也即引脚12针对性地局部镀铝，从而能够节约引线框架的生产成本。
本申请通过采用局部镀铝的引线框架，使得引线框架的大部分区域仍采用铜材或铁材，保证了引线框架具有较好的机械强度、抗应力松弛特性和低蠕变性。
其中，当包括多个引脚12时，各引脚12的形状可以相同也可以不同。
根据本申请的第二方面，请参照图3，本申请提供一种如上所述的引线框架的形成方法，包括如下步骤：
步骤S10：形成包括基岛和至少两个引脚的第一金属层，所述引脚与所述基岛相间隔；
步骤S20：暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。
示例性地，步骤S10主要用于形成包括基岛11和至少一个引脚12的引线框架本体。
在一些方式中，所述第一金属层包括至少一个第一开口，所述基岛11在第一开口处与所述引脚12(具体是内引脚区)隔开；该引线框架本体优选地由金属板(例如铜片)采用本领域中已知的方法通过冲压、压模、切割或激光蚀刻或化学蚀刻等形成。
在一些优选的实施方式中，形成包括基岛和至少两个引脚的第一金属层的过程包括如下步骤：
S101：提供金属板；
S102：在金属板上形成光刻胶层；
S103：通过将所述光刻胶层作为掩膜对所述金属板进行蚀刻，以使所述金属板形成包括基岛11和至少一个引脚12的第一金属层。
具体地，请参照图4，包括如下过程：
对金属板14进行表面除尘清洗后，通过压膜机将光刻胶层15a(干膜)粘附在金属板14的上下表面上；
在光刻胶层15a上表面放置具有预定图案的光掩膜16a，并对光刻胶层15a进行曝光；
对曝光后的光刻胶层15a进行显影，形成图形化的掩膜17a(耐腐蚀掩膜)，该掩膜17a具有预定的开口部；
采用蚀刻液进行蚀刻，有掩膜17a的地方受保护不被腐蚀，暴露在掩膜17a开口部处的金属板14受到腐蚀，经贯通蚀刻加工或半蚀刻加工形成具有至少一个第一开口191的第一金属层18；将掩膜17a剥离去除，即获得包括基岛11和至少两个引脚12的第一金属层18(即引线框架本体)。
其中，根据使用的金属板14的材质选择合适的蚀刻液，可以为三氯化铁或氯化铜溶液。
其中，引脚12可以设计为弯曲结构或直角结构，例如鸥翼形和J型引线，除了受限于设计空间外，主要是提高产品的可靠率。
示例性地，步骤S20主要用于在引脚12的特定区域形成第一金属部13。
第一金属部可以通过以下方式形成：电解沉积、化学气相沉积(CVD)、溅射、无电解镀、喷涂、或在待设置区域焊接一金属片等形成于引脚12的特定区域。
在一些优选的实施方式中，暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，包括：
在第一金属层的表面形成暴露所述打线区的掩膜；
使用非水溶剂的电沉积金属液在所述打线区电镀形成所述第一金属部。
请参照图5，更具体的步骤可以为：
在所述第一金属层18的上下表面形成光刻胶层15b；
在光刻胶层15b上表面放置具有预定图案的光掩膜16b，并对光刻胶层15b进行曝光；
对曝光后的光刻胶层15b进行显影，形成图形化的掩膜17b(耐腐蚀掩膜)，该掩膜17b具有预定的开口部，从而暴露出需要设置第一金属部13的区域，而对不需要设置第一金属部13的区域进行遮挡；
使用非水溶剂的电沉积金属液在被暴露的区域电镀形成所述第一金属部13。
其中，在一些更优选的方式中，在电镀形成所述第一金属部13之前还包括对暴露出的需要设置第一金属部13的区域进行蚀刻的步骤，具体如下：
采用蚀刻液对形成有图案化掩膜17b的第一金属层进行蚀刻，有掩膜17b的地方受保护不被腐蚀，暴露在掩膜17b开口部处的金属板受到腐蚀，经半蚀刻加工在第一金属层18的用于设置半导体元件的那一面，例如上表面形成第二开口192，该第二开口192优选地位于引脚12(具体是内引脚区121)的打线区120；将掩膜17b剥离去除，即获得在引脚12上具有第二开口192的引线框架本体。
该第二开口192用于容纳或部分容纳第一金属部13，从而使得所述第一金属部13的上表面130能够实现与设置所述第一金属部13的引脚12的表面齐平，使得可以根据需求来设计引线框架的总体厚度，从而进一步减小封装尺寸，并带来更好的散热效果。需要理解的是，半蚀刻并非严格指蚀刻或咬噬第一金属层的一半深度，而是只需保证经过蚀刻后能够在第一金属层18的上表面形成具有一定深度的沟槽(即第二开口192)。其中，所述第一金属部13的上表面130与所述第二开口192齐平或高于所述第二开口192。
其中，非水溶剂包括但不限于为有机溶剂、高温熔盐、离子液体等。
进一步地，可在一块金属板上批量制备出多个引线框架单元，经拗片后获得单个引线框架。
本申请的引线框架形成方法与现有的封装铝带键合工艺相兼容，不需要工艺和封装形式的重新设计，可制作性高，不仅降低了制作成本，而且能够节省时间。
根据本申请的第三方面，请参照图6，示出了本申请一种优选的实施方式的引线框架封装体包括：如上所述的引线框架1；承载于所述基岛11上的至少一个半导体元件2；以及以覆盖所述半导体元件2及所述引线框架1的至少一部分的方式设置的封装层3；其中，还包括一端连接至所述半导体元件2，另一端连接至所述第一金属部13的引线4，所述引线4为铝线或铝带。
在本实施方式中，封装层3可通过利用模塑料诸如热固性交联树脂(例如环氧树脂、环氧树脂、酚醛树脂、有机硅树脂、不饱和聚酯树脂、聚酰亚胺胶等)、液体或颗粒、片材或膜所形成，发挥安放、固定、密封、保护半导体元件的作用，同时具有增强电热性能、防水、防潮、防震、防尘、散热、绝缘等作用，确保了封装体的良好性能和可靠性。其中，封装可利用合适的技术来实现，诸如但不限于传递模塑或压缩模塑、液体包封剂注射和层合。
在本实施方式中，基岛11包括相对设置的第一表面和第二表面，在基岛11的第一表面可以具有半导体元件安置区域，在所述安置区域可以设置至少一个半导体元件2；其中，引脚12包括内引脚区121和外引脚区122，内引脚区121与基岛11的侧部110通过所述第一开口191间隔开但靠近该侧部，外引脚区远离基岛的该侧部；其中，打线区位于所述内引脚区121，第一金属部13设置于所述打线区120，被配置为通过引线电连接至半导体元件2的结合焊盘，封装层3包封所述半导体元件2、引线4、基岛11和引脚12的至少部分，其中，部分外引脚区122(具体是外引脚区122远离基岛11的末端)延伸超出封装层3的外边缘30并允许将外部电路系统电连接到所述半导体元件2。
其中，所述引线框架封装体可以具有从封装层3外边缘30向外延伸的多个引脚12，例如如图所示6的从封装层3相对的两侧向外延伸，还可以从封装层3一个、两个、三个或甚至所有四个侧面延伸。其中，引脚12可弯曲成不同形状，例如外引脚区122延伸超出封装层3的外边缘30的部分可取决于设计要求弯曲成期望形状，例如鸥翼形和J型；或者外引脚区122可以根据设计要求不超出封装层3的外边缘30，而与封装层3的外边缘30齐平，形成无引脚封装体。
进一步地，在本申请一些优选的实施方式中，如图6和图7所示，所述半导体元件2用于连接所述引线4的区域设有第二金属部5，至少所述第二金属部5的上表面的材质为铝。
在本实施方式中，半导体元件的有源面具有结合焊盘(图中未示出)，在结合焊盘对应的位置通过电解沉积、化学气相沉积、溅射、无电解镀、喷涂或焊接金属片等方式形成第二金属部5，其中，至少第二金属部5的上表面的材质为铝，引线4的一端连接第二金属部5，另一端连接第一金属部13，从而形成了铝-铝-铝形式的连接，使得铝线或铝带与半导体元件2和引线框架1的结合力均得到提高，使得封装体第一焊接点和第二焊接点的稳定性均得以提高，显著提高了封装体的可靠性。
进一步地，在本申请一些优选的实施方式中，所述半导体元件2包括芯片。
进一步地，在本申请一些优选的实施方式中，所述引线框架封装体的制备过程如下所述：
固晶：在引线框架1的基岛11上，完成半导体元件2的固晶操作；可以采用银胶等粘合材料或锡焊将半导体元件2放置于基岛11的半导体元件安置区域上而固定，该工序可称为“芯片粘接(Die Attach)”；
镀铝：在半导体元件2的结合焊盘所述的区域电镀形成材质为铝的第二金属部5；
引线键合：通过引线4将半导体元件2上的第二金属部5与引线框架1的第一金属部13进行电连接，该工序可称为“焊线(Wire Bonding)”；
封装：采用合适的模塑料对半导体元件2、引线4、内引脚区121和部分外引脚区122进行包封，固化形成封装层3，外引脚区122的末端暴露于封装层3的外边缘30；
电镀：利用金属和化学方法，对从封装层3的外边缘30外露的外引脚区122上形成一层镀层，以防止外界环境的影响，并使封装体在PCB板上容易焊接及提高导电性；可以采用≥99.99％的高纯度锡进行无铅电镀；
切筋成型：将一整条的框架切割成单独的IC的过程；并对成型后的IC产品的外引脚区压成各种预先设计好的形状；
打标：根据要求打印商标、批次号、封装日期等信息。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种引线框架，其特征在于，包括：
用于承载半导体元件的基岛；和
围绕所述基岛设置的至少两个引脚；
所述引脚的一个表面具有用于连接引线的打线区，其中，所述打线区设有第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。
2.根据权利要求1所述的引线框架，其特征在于，所述引脚包括内引脚区和外引脚区，所述引脚与所述基岛相间隔，所述内引脚区靠近所述基岛，所述外引脚区远离所述基岛；
所述第一金属部设置于所述内引脚区。
3.根据权利要求1所述的引线框架，其特征在于，所述第一金属部的厚度为1～10μm；其中，所述第一金属部的上表面与设置所述第一金属部的引脚的表面齐平或高于所述引脚的表面。
4.根据权利要求1所述的引线框架，其特征在于，所述第一金属部的面积小于或等于所述打线区的面积。
5.根据权利要求1所述的引线框架，其特征在于，至少所述第一金属部的上表面的材质为铝。
6.一种如权利要求1～5任一项所述的引线框架的形成方法，其特征在于，包括：
形成包括基岛和至少两个引脚的第一金属层，所述引脚与所述基岛相间隔；
暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，至少所述第一金属部的上表面的材质与待连接引线的材质相同。
7.根据权利要求6所述的形成方法，其特征在于，暴露所述引脚用于连接引线的打线区，在所述打线区形成第一金属部，包括：
在第一金属层的表面形成暴露所述打线区的掩膜；
使用非水溶剂的电沉积金属液在所述打线区电镀形成所述第一金属部。
8.一种引线框架封装体，其特征在于，包括：
如权利要求1～5任一项所述的引线框架；
承载于所述基岛上的至少一个半导体元件；以及
以覆盖所述半导体元件及所述引线框架的至少一部分的方式设置的封装层；
其中，还包括一端连接至所述半导体元件，另一端连接至所述第一金属部的引线，所述引线为铝线或铝带。
9.根据权利要求8所述的引线框架封装体，其特征在于，所述半导体元件用于连接所述引线的区域设有第二金属部，至少所述第二金属部的上表面的材质为铝。
10.根据权利要求8或9所述的引线框架封装体，其特征在于，所述半导体元件包括芯片。
CN202010905408.9A 2020-09-01 2020-09-01 引线框架、引线框架的形成方法及引线框架封装体 Active CN112151489B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010905408.9A CN112151489B (zh) 2020-09-01 2020-09-01 引线框架、引线框架的形成方法及引线框架封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010905408.9A CN112151489B (zh) 2020-09-01 2020-09-01 引线框架、引线框架的形成方法及引线框架封装体

Publications (2)

Publication Number Publication Date
CN112151489A true CN112151489A (zh) 2020-12-29
CN112151489B CN112151489B (zh) 2023-06-06

Family

ID=73890555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010905408.9A Active CN112151489B (zh) 2020-09-01 2020-09-01 引线框架、引线框架的形成方法及引线框架封装体

Country Status (1)

Country Link
CN (1) CN112151489B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0355955A2 (en) * 1988-07-25 1990-02-28 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
CN1172350A (zh) * 1996-07-15 1998-02-04 松下电子工业株式会社 半导体器件及其制造方法
JP3072291B1 (ja) * 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
CN1855409A (zh) * 2005-04-25 2006-11-01 株式会社瑞萨科技 制造半导体器件的方法
CN101071797A (zh) * 2007-04-29 2007-11-14 江苏长电科技股份有限公司 改善半导体塑料封装体内元器件分层的有效封装方法
CN103730442A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
CN104051398A (zh) * 2013-03-11 2014-09-17 Mds株式会社 引线框架、其制造方法以及包括引线框架的半导体封装件
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105655259A (zh) * 2014-12-01 2016-06-08 友立材料株式会社 引线框的制造方法
CN105765743A (zh) * 2013-11-29 2016-07-13 奥斯兰姆奥普托半导体股份有限两合公司 光电的部件和用于其制造的方法
CN106575646A (zh) * 2014-08-26 2017-04-19 友立材料株式会社 引线框及其制造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0355955A2 (en) * 1988-07-25 1990-02-28 Hitachi, Ltd. Connection for semiconductor devices or integrated circuits by coated wires and method of manufacturing the same
CN1172350A (zh) * 1996-07-15 1998-02-04 松下电子工业株式会社 半导体器件及其制造方法
JP3072291B1 (ja) * 1999-04-23 2000-07-31 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
CN1855409A (zh) * 2005-04-25 2006-11-01 株式会社瑞萨科技 制造半导体器件的方法
CN101071797A (zh) * 2007-04-29 2007-11-14 江苏长电科技股份有限公司 改善半导体塑料封装体内元器件分层的有效封装方法
CN104051398A (zh) * 2013-03-11 2014-09-17 Mds株式会社 引线框架、其制造方法以及包括引线框架的半导体封装件
CN105765743A (zh) * 2013-11-29 2016-07-13 奥斯兰姆奥普托半导体股份有限两合公司 光电的部件和用于其制造的方法
CN103730442A (zh) * 2013-12-31 2014-04-16 天水华天科技股份有限公司 带焊球面阵列四边无引脚封装体堆叠封装件及制备方法
CN106575646A (zh) * 2014-08-26 2017-04-19 友立材料株式会社 引线框及其制造方法
CN105655259A (zh) * 2014-12-01 2016-06-08 友立材料株式会社 引线框的制造方法
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法

Also Published As

Publication number Publication date
CN112151489B (zh) 2023-06-06

Similar Documents

Publication Publication Date Title
US8101864B2 (en) Electronic device substrate and its fabrication method, and electronic device and its fabrication method
US6291271B1 (en) Method of making semiconductor chip package
KR100300665B1 (ko) 수지밀봉형반도체장치와거기에사용되는회로부재및수지밀봉형반도체장치의제조방법
US20090004774A1 (en) Method of multi-chip packaging in a tsop package
US20090323299A1 (en) Electronic device substrate, electronic device and methods for making same
US20110163430A1 (en) Leadframe Structure, Advanced Quad Flat No Lead Package Structure Using the Same, and Manufacturing Methods Thereof
KR20110059860A (ko) 리드 프레임 기판 및 그 제조 방법
KR20110081813A (ko) 리드 프레임 기판과 그 제조 방법 및 반도체 장치
TW411538B (en) Semiconductor device, method of fabricating the same, and electronic apparatus
JP2001345414A (ja) リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器
KR920000076B1 (ko) 반도체장치
CN112151489B (zh) 引线框架、引线框架的形成方法及引线框架封装体
JPS59161850A (ja) 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム
JP2009031956A (ja) 接触・非接触共用型ｉｃカードと接触・非接触共用型ｉｃカードの製造方法
WO2007058988A1 (en) Padless substrate for surface mounted components
JP2006147918A (ja) 半導体装置
US20040245613A1 (en) Chip scale package and method of fabricating the same
TW201036113A (en) Substrateless chip package and fabricating method
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
KR101030032B1 (ko) 반도체 패키지 및 그 제조방법
JP2006286679A (ja) 半導体装置およびその製造方法
JP2654032B2 (ja) 半導体ｉｃ装置の製造方法
JP3699573B2 (ja) 半導体装置とそれに用いられる回路部材およびそれらの製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
JPH0793402B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20221227

Address after: Office Area, Free Block, Floor 3, Building 11A, Zilang Science and Technology City, No. 60, Chongzhou Avenue, Development Zone, Nantong City, Jiangsu Province, 226010 (No. A07)

Applicant after: Tongfu Microelectronics Technology (Nantong) Co.,Ltd.

Address before: Room 337, No.42, Guangzhou road, Nantong Development Zone, Jiangsu 226000

Applicant before: Tongfu microelectronics technology research and development branch

GR01 Patent grant
GR01 Patent grant