CN204905252U - 整流器件 - Google Patents

Abstract

一种整流器件，包括第一芯片和第二芯片，第一芯片和第二芯片为晶圆片上相邻的两粒芯片(连体芯片)，相邻位置的两粒芯片电学参数差异往往很小。相对于传统的整流器件而言，上述整流器件的两粒芯片的VF值相差不大更为集中，不会出现VF值较大的一边功耗大、温升偏高的现象，有效提高产品可靠性，使得器件损坏比率降低。

Description

整流器件

技术领域

本实用新型涉及电子器件领域，特别是涉及一种整流器件。

背景技术

肖特基势垒二极管，其特点如下：反向恢复时间小到可以忽略不计，正向压降小(VF值均分布在1V以内)，电流大(正向不重复峰值电流IFSM可达500A)，因具备上述特点现被广泛应用于PC电源及伺配器。

目前市场上用于开关电源上的整流器件，大部分为肖特基势垒二极管，其封装形式为TO-220，在封装时内部芯片为两粒单切芯片复合为共阴极对管。以16S45芯片为例，其单粒芯片面积为1.83*1.83＝3.3489(单位为毫米)，芯片总面积为6.6978平方毫米，成品测试VF8A值分布较离散，其值分布在0.52～0.57V之间，VFM值分布在0～45mV之间。因此于客户端使用时，则会发生因器件两边VF值较离散，VF值较大的一边会造成功耗大、温升偏高，器件损坏比率偏高。而且，在粘片作业时，邦头需要两次动作才能完成作业，生产效率较为低下。两粒单切芯片，面积较大也导致成本过高。

实用新型内容

基于此，有必要提供一种整流器件，该整流器件能够解决器件损坏比率偏高、生产效率较为低下和成本过高中至少一种的缺点。

一种整流器件，包括载片、第一芯片、第二芯片、第一连接线、第二连接线、第一引脚、第二引脚和第三引脚；

所述第一芯片和第二芯片为晶圆片上相邻的两个芯片，所述第一芯片和第二芯片贴合在所述载片上并均与所述载片形成电性连接；所述第一芯片通过所述第一连接线与所述第一引脚电连接，所述第二芯片通过所述第二连接线与所述第二引脚电连接，所述载片与所述第三引脚电连接。

在其中一个实施例中，所述第一芯片和第二芯片均为肖特基势垒二极管，所述第一芯片的阴极和第二芯片的阴极均与所述载片电连接，所述第一芯片的阳极与所述第一引脚电连接，所述第二芯片的阳极与所述第二引脚电连接。

在其中一个实施例中，所述第一连接线和第二连接线的材料包括金属或金属合金。

在其中一个实施例中，所述金属或金属合金包括硅、铝、铜、金和银中的至少一种。

在其中一个实施例中，所述第一连接线和第二连接线的材料为铝或硅铝合金。

在其中一个实施例中，所述第一引脚、第二引脚和第三引脚均经过电镀处理。

在其中一个实施例中，所述第一引脚、第二引脚和第三引脚均镀锡处理。

在其中一个实施例中，所述第一引脚、第二引脚和第三引脚的表面均镀上厚6微米以上的锡。

在其中一个实施例中，所述整流器件还包括封装外壳，所述封装外壳封装所述载片、第一芯片、第二芯片、第一连接线和第二连接线。

在其中一个实施例中，所述封装外壳的材料包括环氧树脂。

上述整流器件，包括第一芯片和第二芯片，第一芯片和第二芯片为晶圆片上相邻的两粒芯片(连体芯片)，相邻位置的两粒芯片电学参数差异往往很小。相对于传统的整流器件而言，上述整流器件的两粒芯片的VF值相差不大更为集中，不会出现VF值较大的一边功耗大、温升偏高的现象，有效提高产品可靠性，使得器件损坏比率降低。

由于第一芯片和第二芯片形成一体贴合在载片，因此在粘片作业时邦头只用一次动作便可完成作业，相对于传统的整流器件而言提高了生产效率。而且，由于第一芯片和第二芯片形成一体，体积相对于两粒单切芯片的总面积来说要小，而芯片单价均依芯片面积大小订定，芯片面积小则单价相对较低，因而可以降低产品成本。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为一个实施例的整流器件示意图；

图2为贴合于载片上的第一芯片和第二芯片的示意图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文中在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在限制本实用新型。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

在晶圆片的不同位置，其材料特性有所差异，由此会造成同一晶圆片不同位置的芯片，其电参数特性也有所差异，非相邻位置的芯片电学参数差异往往比较大，而同一批不同晶圆片之间存在差异性则更明显。而在封装过程中不可能避免换行或者更换晶圆片，也就是不能有效保证每一个整流器件中的两粒芯片为同一晶圆片相邻的两芯片。不相邻的两芯片本身VF值存在差异性，经封装后器件两边VF值离散性较高，VFM差值得不到有效控制。于客户端使用时，则会发生因两边VF值差值较大，瞬间电流亦存在较大差异性，即VF值较大一边瞬间电流大、功耗较大、温升偏高，继而出现器件损坏。

目前市场上用于功率200W开关电源上的整流器件(例如整流二极管16S45)，因芯片面积大以及粘片效率低而造成生产成本偏高。(a).单芯片面积＝1.83*1.83＝3.3489(单位为毫米)，共阴对管芯片面积6.696平方毫米。(b).粘片作业时生产效率低，完成一只整流器件时邦头要两次动作。

因此，如果整流器件中的两粒芯片为同一晶圆片相邻的连体芯片(连体芯片复合共阴/共阳极对管)，则上述问题便会得到解决。

图1为一个实施例的整流器件示意图。

一种整流器件，包括载片100、第一芯片200、第二芯片300、第一连接线400、第二连接线500、第一引脚600、第二引脚700和第三引脚800。

载片100主要起到的是承载作用，承载第一芯片200和第二芯片300。载片100可以理解是在晶圆片切下第一芯片200和第二芯片300两个芯片(连体芯片)时所附带的部分晶圆片，也可以理解是额外增加的承载片。载片100还起到电连接作用，因而载片100应该具备可导性。图2为贴合于载片上的第一芯片和第二芯片的示意图。

第一芯片200和第二芯片300为晶圆片上相邻的两个芯片(连体芯片)，第一芯片200和第二芯片300贴合在载片100上并均与载片100形成电性连接。第一芯片200通过第一连接线400与第一引脚600电连接，第二芯片300通过第二连接线500与第二引脚700电连接，载片100与第三引脚800电连接。

第一芯片200和第二芯片300均可以为肖特基势垒二极管，第一芯片200的阴极和第二芯片300的阴极均与载片1000电连接，第一芯片200的阳极与第一引脚600电连接，第二芯片300的阳极与第二引脚700电连接，即连体芯片复合对管且共阴极(共阴对管)。当然，在其他实施例中，还可以是第一芯片200的阳极和第二芯片300的阳极均与载片1000电连接，第一芯片200的阴极与第一引脚600电连接，第二芯片300的阴极与第二引脚700电连接，即共阳对管。

第一芯片200和第二芯片300为晶圆片上相邻的连体芯片，保证器件两芯片VF值一致性，不会出现因器件两边VF值差异性大而造成功耗较大、温升偏高，可有效地提高产品可靠性。以16S45芯片和上述B芯片为例，在同一测试条件(VF≦0.58VIF＝8A)下比较电性能，16S45的VF值均分布在0.52～0.57V之间，B芯片的VF值分布在0.535～0.545V之间，相对较为一致；16S45有的器件VFM值分布较离散，在22～43mV之间，而B芯片的VFM值则明显集中，其VFM值分布在4mV以内。有效提高产品可靠性，使得器件损坏比率降低。

第一芯片200和第二芯片300形成一体，体积相对于两粒单切芯片的总面积来说要小。例如两粒单切的16S45芯片面积为6.6978平方毫米，而采用第一芯片200和第二芯片300形成连体芯片(B芯片)的芯片面积1.65*3.29＝5.4285平方毫米，而芯片单价均依芯片面积大小而定，芯片面积小，则单价相对较低，即采用第一芯片200和第二芯片300形成连体芯片较16S45芯片成本下降了18.9％。

由于第一芯片200和第二芯片300形成一体贴合在载片100，因此在粘片作业时邦头只用一次动作便可完成作业，相对于传统的整流器件需要两次动作而言提高了生产效率。

第一连接线400和第二连接线500的材料可以包括金属或金属合金，金属或金属合金例如可以是包括硅、铝、铜、金和银中的至少一种。例如，第一连接线400和第二连接线500可以是铝或硅铝合金，线径为15mil左右。

第一引脚600、第二引脚700和第三引脚800均经过电镀处理以增强可焊性。在本实施例中，第一引脚600、第二引脚700和第三引脚800均镀锡处理，第一引脚600、第二引脚700和第三引脚800的表面均镀上厚6微米以上的锡。

上述整流器件还包括封装外壳(图未示)，载片100、第一芯片200、第二芯片300、第一连接线400、第二连接线500。封装外壳的材料可以包括环氧树脂。封装可以采用TO-220封装。上述整流器件还可以包括散热片，可以安设在封装外壳上，起到散热作用。散热片为金属材质，可以经过电镀处理以增强可焊性。

上述整流器件，包括第一芯片和第二芯片，第一芯片和第二芯片为晶圆上相邻的两粒连体芯片，相邻位置的两粒芯片电学参数差异往往很小。相对于传统的整流器件而言，上述整流器件的两粒芯片的VF值相差不大更为集中，不会出现VF值较大的功耗大、温升偏高的现象，有效提高产品可靠性，使得器件损坏比率降低。

由于第一芯片和第二芯片形成一体贴合在载片，因此在粘片作业时邦头只用一次动作便可完成作业，相对于传统的整流器件而言提高了生产效率。而且，由于第一芯片和第二芯片形成一体，体积相对于两粒单切芯片的总面积来说要小，而芯片单价均依芯片面积大小订定，芯片面积小则单价相对较低，因而可以降低产品成本。

上述整流器件芯片的生产流程如下：

粘片》键合》塑封》打印》固化》电镀》切筋》测试》包装入库。

各工序工作原理为：

粘片工序：是将芯片(连体芯片)通过焊料焊接在框架上。在氢气与氮气的混合气体(H2与N2比例＝2：8)的保护下，依据高温焊料之熔点＝294℃而设定粘片区的温度，其温度为在焊料熔点温度基础上加50℃，即粘片温度大概设定＝350℃，当实际温度与设定温度相符时，自动粘片机作业时开始作业，即进框架→点焊料→压模头将焊料压平→邦头把芯片放到已点焊料之框架上面并与框架形成良好的欧姆接触。在粘片作业时邦头只用一次动作便可完成作业，相对于传统的整流器件需要两次动作而言提高了生产效率。

键合工序：利用键合设备输出超声波原理，用AL线(第一连接线4和第二连接线)将芯片与器件框架的引脚(第一引脚、第二引脚)连接，从而形成导通回路。即在已粘片完的半成品上，通过键合设备，用AL线将将芯片的阳极与对应的器件框架引脚连结，从而形成导通回路。采用AL线为硅铝丝，线型号为15mil。

塑封工序：用塑封料(例如环氧树脂)将粘片键合好的器件框架在合适的温度、压力、时间下包满，以达到外观上的要求。其中模具表面温度控制在175±10℃，预热台表面温度控制在150±30℃，合模压力控制在10～13MPa，注进压力控制在2～4MPa，实际注进时间控制在20～25s，固化时间＝100S/模。封装采用TO-220封装。

打印工序：对器件表面印相应的标识。

固化工序：在175±10℃的温度下恒温烘烤6小时，以促使塑封料进行彻底的胶化反应，形成链状结构，以便塑封料更好地与器件框架粘连，保证产品之气密性。

电镀工序：将整个器件置于挂具上浸入电镀液中，通100±5A的电流，电镀8分钟，将器件表面裸露的金属(第一引脚、第二引脚、第三引脚或散热片)镀上6微米以上锡，确保客户使用时可焊性。

切筋工序：将整条的框架放入切筋机中使其分离其单个器件。

测试工序：依型号将相应标准之测试程序设定于测试主机中，通过分选机筛选出符合测试标准之合格品。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种整流器件，其特征在于，包括载片、第一芯片、第二芯片、第一连接线、第二连接线、第一引脚、第二引脚和第三引脚；

所述第一芯片和第二芯片为晶圆片上相邻的两个芯片，所述第一芯片和第二芯片贴合在所述载片上并均与所述载片形成电性连接；所述第一芯片通过所述第一连接线与所述第一引脚电连接，所述第二芯片通过所述第二连接线与所述第二引脚电连接，所述载片与所述第三引脚电连接。

2.根据权利要求1所述的整流器件，其特征在于，所述第一芯片和第二芯片均为肖特基势垒二极管，所述第一芯片的阴极和第二芯片的阴极均与所述载片电连接，所述第一芯片的阳极与所述第一引脚电连接，所述第二芯片的阳极与所述第二引脚电连接。

3.根据权利要求1所述的整流器件，其特征在于，所述第一连接线和第二连接线的材料包括金属或金属合金。

4.根据权利要求3所述的整流器件，其特征在于，所述金属或金属合金包括铝、铜、金和银中的至少一种。

5.根据权利要求3所述的整流器件，其特征在于，所述第一连接线和第二连接线的材料为铝或硅铝合金。

6.根据权利要求1所述的整流器件，其特征在于，所述第一引脚、第二引脚和第三引脚均经过电镀处理。

7.根据权利要求6所述的整流器件，其特征在于，所述第一引脚、第二引脚和第三引脚均镀锡处理。

8.根据权利要求7所述的整流器件，其特征在于，所述第一引脚、第二引脚和第三引脚的表面均镀上厚6微米以上的锡。

9.根据权利要求1～8任一项所述的整流器件，其特征在于，所述整流器件还包括封装外壳，所述封装外壳封装所述载片、第一芯片、第二芯片、第一连接线和第二连接线。

10.根据权利要求9所述的整流器件，其特征在于，所述封装外壳的材料包括环氧树脂。