CN100468796C - Led倒装芯片的制备方法 - Google Patents
Led倒装芯片的制备方法 Download PDFInfo
- Publication number
- CN100468796C CN100468796C CNB2005101104757A CN200510110475A CN100468796C CN 100468796 C CN100468796 C CN 100468796C CN B2005101104757 A CNB2005101104757 A CN B2005101104757A CN 200510110475 A CN200510110475 A CN 200510110475A CN 100468796 C CN100468796 C CN 100468796C
- Authority
- CN
- China
- Prior art keywords
- chip
- welding
- bond
- wire
- led
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 238000003466 welding Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 20
- 239000010703 silicon Substances 0.000 claims abstract description 20
- 230000005496 eutectics Effects 0.000 claims abstract description 12
- 238000002360 preparation method Methods 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 230000001105 regulatory effect Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 241000196324 Embryophyta Species 0.000 description 6
- 241000218202 Coptis Species 0.000 description 5
- 235000002991 Coptis groenlandica Nutrition 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本发明公开了一种LED倒装芯片的制备方法，首先制备出具有适合共晶焊接电极的倒装LED，同时制备出相应尺寸的硅衬底，并在硅衬底上制作出供共晶焊接的金导电层及引出导电层，并在所述金导电层及引出导电层制作出超声金丝球焊点；然后，利用共晶焊接设备倒装机，将倒装LED与硅衬底焊接在一起。焊接时的工艺参数如下：Die-Bond机超声波功率为0.6W～1.6W，焊接时间为100ms～500ms，焊接温度为50℃～250℃，Wire-Bond球的尺寸为Φ80μm或Φ100μm～Φ160μm。本发明可使大功率LED倒装芯片降低电压，使LED产生的热量降低，提高倒装芯片的可靠性。
Description
技术领域
本发明涉及一种半导体器件的制造工艺方法，特别是涉及一种LED倒装芯片(Flip-Chip)的制备方法。
背景技术
半导体照明是21世纪最具发展前景的高技术领域之一，随着半导体照明应用的推广，将在芯片技术的研究、生产及下游应用产品的开发中起着关键作用。
目前，传统的蓝宝石衬底GaN大功率芯片，电极位于芯片的出光面上。约30％的光被P电极吸收，且由于P-GaN层的有限的电导率，要求在P-GaN层表面再沉淀一层电流扩散的金属层。这个电流扩散层由Ni/Au(镍/金)组成，会遮住一部分光，从而降低芯片的出光效率。为了减少对发射光的吸收，电流扩展层的厚度应减少到几百纳米。厚度的减少反过来又限制了电流扩散层在P-GaN层表面均匀和可靠地扩散大电流的能力，且影响大功率芯片的正向电压。因此这种P型接触结构制约了LED芯片的工作功率。同时这种结构pn结的热量通过蓝宝石衬底导出去，导热路径较长。由于蓝宝石的热导系数较金属低(35W/m·K)，因此，这种结构的LED芯片热阻会较大。此外，这种结构的P电极和引线也会挡住部分光线进入器件封装，且正装结构上面通常涂上一层环氧树脂，而环氧树脂导热能力很差，造成散热难的问题，影响器件的性能参数和可靠性。所以，这种正装LED芯片从器件结构本身对器件功率、出光效率和热性能等方面均构成较大影响。为了克服正装芯片的这些不足，美国Lumileds公司发明了倒装芯片。大功率LED芯片电极上焊接的数个BUMP(金球)与硅衬底上对应的BUMP通过共晶焊接在一起，硅衬底通过粘接材料与器件内部热沉粘接在一起，光从蓝宝石衬底取出，不必从电流扩散层取出。由于不从电流扩散层取光，这样不透光的电流扩散层可以加厚，增加倒装芯片的电流密度。同时这种结构还可以将pn结的热量直接通过金属凸点导给热导系数高的硅衬底(为145W/m·K)，散热效果更优；而且在pn结与P电极之间增加了一个反光层，同时消除了电极和引线的挡光，因此这种结构具有电、光、热等方面最优的特性。
但倒装芯片制作过程中如何改善芯片的正向电压，间接的改善芯片散热问题，提高倒装芯片的质量，是器件加工工艺中面临的几个主要难题。大功率芯片的电压高，主要因素是电阻高，这是由外延本身、电极设计和制作，倒装焊接而决定的。在额定工作条件下，电阻高会使得LED产生的热量过大，进而导致器件的结温过高、器件的出光效率下降、可靠性降低。
发明内容
本发明所要解决的技术问题是提供一种LED倒装芯片的制备方法，它可使大功率LED倒装芯片降低电压，使LED产生的热量降低，提高倒装芯片的可靠性。
为解决上述技术问题，本发明LED倒装芯片的制备方法采用如下技术方案，首先，制备出具有适合共晶焊接电极的倒装LED；同时制备出相应尺寸的硅衬底，在硅衬底上端面的两端分别制作出供共晶焊接的金导电层及引出导电层，在所述金导电层及引出导电层上分别制作出超声金丝球焊点；然后，利用共晶焊接设备将倒装LED与硅衬底焊接在一起；其中：焊接时的工艺参数如下：Die-Bond机超声波功率为0.6W～1.6W，焊接时间为100ms～500ms，焊接温度为50℃～250℃，Wire-Bond球的尺寸为Φ80μm或Φ100μm～Φ160μm。
采用本发明的方法可以降低大功LED倒装芯片的电压，同时优化了散热。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是倒装前后电压与P电极数量关系曲线图；
图2是倒装前后电压与Wire-Bond球尺寸关系曲线图；
图3是倒装前后电压与超声功率关系曲线图；
图4是倒装前后电压与焊接时间关系曲线图；
图5是倒装前后电压与焊接温度关系曲线图；
图6是现有技术倒装芯片结构示意图。
具体实施方式
本发明LED倒装芯片的制备方法包括如下步骤，首先制备出具有适合共晶焊接电极的大尺寸(1000μm×1000μm)LED芯片(倒装LED)。同时制备出相应尺寸(1200μm×1400μm)的硅衬底，并在硅衬底上端面的两端分别制作出供共晶焊接的金导电层(即N电极)及引出导电层(即P电极)。采用种球机，在所述金导电层及引出导电层上分别制作出超声金丝球焊点。然后，利用共晶焊接设备倒装机，将大尺寸LED芯片与硅衬底焊接在一起。LED倒装芯片制备完成后采用芯片测试机进行测试，分析光电参数。
实施例一，增加P电极的数量。
所述将大尺寸LED芯片与硅衬底焊接在一起的工艺参数如下：
运用种球机，选用金线1.0mil，种球温度150℃～200℃，通过调节工艺参数使Wire-Bond球(超声金丝球)的尺寸控制在Φ80μm。Die-Bond(倒装焊接)机超声波功率为0.6W～1.6W，焊接时间为200ms～500ms，焊接温度为100℃～250℃。硅衬底上种球金属P电极的数量为4～12个。再选取电压一致的大尺寸LED芯片进行焊接。
由图1可以看出在其它参数不变的前提下通过增加P电极的数量测得的晶粒VF(正向电压)值，及其相互间的差值ΔVF。其中，采用4个P电极与12个P电极之间的差值ΔVF为0.4V。
增加P电极的数量容易使电流分别从多个P电极分散到整个芯片中，优化了电流路径，使加大后的工作电流在P-GaN表面的电流扩散层中分布均匀，获得较好的电流一致性。
实施例二，加大Wire-Bond球的尺寸(Φ100μm～Φ160μm)。
所述将大尺寸LED芯片与硅衬底焊接在一起的工艺参数如下：
采用种球机，选用不同规格的金线尺寸(1.0mil、1.2mil、1.5mil、2.0mil)，用不同的种球功率(10w～50w)、种球时间(20ms～60ms)、种球压力(20g～50g)、烧球时间(600μs～900μs)，通过调节上述参数得到不同尺寸的Wire-Bond球，加大Wire-Bond球的尺寸(Φ100μm～Φ160μm)。Die-Bond机超声波功率为1.0W，焊接时间为300ms，焊接温度为100℃。再选取电压一致的大尺寸LED芯片，分别与具有Φ100μm～Φ160μm的Wire-Bond球的硅衬底进行焊接。
由图2可以看出在其它参数不变的前提下通过加大Wire-Bond球的尺寸测得的晶粒VF(正向电压)值，及其相互间的差值ΔVF。其中，在Wire-Bond球的直径分别为Φ100μm和Φ160μm时的差值ΔVF约为0.1V。
通过加大P电极上的Wire-Bond球的尺寸能更好的将pn结的热量直接通过金属凸点导给热导系数高的硅衬底，散热效果更优。
实施例三，调节Die-bond机的超声波功率。
采用种球机，选用金线1.0mil，种球温度150℃～200℃，通过调节工艺参数使Wire-Bond球的尺寸控制在Φ80μm。焊接时间为200ms～500ms，焊接温度为100℃～250℃，调节Die-bond机台的超声波功率，范围为0.6W～1.6W。选取电压一致的大尺寸LED芯片进行焊接。
由图3可以看出在其它参数不变的前提下通过调节Die-bond机的超声波功率测得的晶粒VF(正向电压)值，及其相互间的差值ΔVF。其中，在超声波功率分别为0.6W和1.6W时的差值ΔVF值约为0.1V。
实施例四，调节Die-bond机的焊接时间。
采用种球机，选用金线1.0mil，种球温度150℃～200℃，通过调节工艺参数使Wire-Bond球的尺寸控制在Φ80μm。
Die-Bond机台超声波功率为0.6W～1.6W，焊接温度为100℃～250℃，调节Die-bond机台的焊接时间，范围为500ms～100ms。选取电压一致的大尺寸LED芯片进行焊接。
由图4可以看出在其它参数不变的前提下通过调节Die-bond机的焊接时间测得的晶粒VF(正向电压)值，及其相互间的差值ΔVF。其中，在焊接时间分别为100ms和500ms时的差值ΔVF值约为0.1V。
实施例五，调节Die-bond机的焊接温度。
采用种球机，选用金线1.0mil，种球温度150℃～200℃，通过调节工艺参数使Wire-Bond球的尺寸控制在Φ80μm。
Die-Bond机超声波功率为0.6W～1.6W，焊接时间在200ms～400ms，调节Die-bond机的焊接温度，范围为50℃～250℃。选取电压一致的大尺寸LED芯片进行焊接。
由图5可以看出在其它参数不变的前提下通过调节Die-bond机的焊接温度测得的晶粒VF(正向电压)值，及其相互间的差值ΔVF。其中，在焊接温度分别为50℃和250℃时的差值ΔVF值约为0.1V。
调节Die-bond机的超声波功率、降低焊接时间、降低焊接温度目的是在制作过程中减少对芯粒内部结构的损坏程度，控制好导体本身的体电阻。若不控制好体电阻，会导致导体本身产生大量的热量，加快电子对晶格碰撞。这样会减少电子与空穴复合机率，影响芯粒的出光效率和寿命。因此通过调节Die-Bond机以上三种工艺参数可以降低大功率芯片电压，提高出光效率和可靠性。
Claims (6)
1、一种LED倒装芯片的制备方法，包括如下步骤，首先制备出具有适合共晶焊接电极的大功率倒装LED，同时制备出相应尺寸的硅衬底，在硅衬底上端面的两端分别制作出供共晶焊接的金导电层及引出导电层，在所述金导电层及引出导电层上分别制作出超声金丝球焊点；然后，利用共晶焊接设备将大功率倒装LED与硅衬底焊接在一起；其特征在于：焊接时的工艺参数如下：Die-Bond机超声波功率为0.6W～1.6W，焊接时间为100ms～500ms，焊接温度为50℃～250℃，Wire-Bond球的尺寸为Φ80μm或Φ100μm～Φ160μm。
2、如权利要求1所述的LED倒装芯片的制备方法，其特征在于：焊接时的工艺参数如下：焊接时间为200ms～500ms，焊接温度为100℃～250℃，Wire-Bond球的尺寸为Φ80μm；硅衬底上P电极的数量为4～12个。
3、如权利要求1所述的LED倒装芯片的制备方法，其特征在于：焊接时的工艺参数如下：Die-Bond机超声波功率为1.0W，焊接时间为300ms，焊接温度为100℃，Wire-Bond球的尺寸为Φ100μm～Φ160μm。
4、如权利要求1所述的LED倒装芯片的制备方法，其特征在于：焊接时的工艺参数如下：焊接时间为200ms～500ms，焊接温度为100℃～250℃，Wire-Bond球的尺寸为Φ80μm。
5、如权利要求1所述的LED倒装芯片的制备方法，其特征在于：焊接时工艺参数如下：焊接温度为100℃～250℃，Wire-Bond球的尺寸为Φ80μm。
6、如权利要求1所述的LED倒装芯片的制备方法，其特征在于：焊接时的工艺参数如下：焊接时间为200ms～400ms，Wire-Bond球的尺寸为Φ80μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101104757A CN100468796C (zh) | 2005-11-17 | 2005-11-17 | Led倒装芯片的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101104757A CN100468796C (zh) | 2005-11-17 | 2005-11-17 | Led倒装芯片的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1967884A CN1967884A (zh) | 2007-05-23 |
| CN100468796C true CN100468796C (zh) | 2009-03-11 |
Family
ID=38076511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101104757A Expired - Fee Related CN100468796C (zh) | 2005-11-17 | 2005-11-17 | Led倒装芯片的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100468796C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653660A (zh) * | 2019-03-04 | 2020-09-11 | 昆山工研院新型平板显示技术中心有限公司 | 微型发光二极管显示面板及其制造方法 |
| CN110265865A (zh) * | 2019-05-23 | 2019-09-20 | 深圳新飞通光电子技术有限公司 | 一种激光器芯片双基座的组装方法 |
-
2005
- 2005-11-17 CN CNB2005101104757A patent/CN100468796C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1967884A (zh) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103647012B (zh) | 一种用于led的晶圆级封装的芯片转移方法 | |
| TWI334655B (en) | Light emitting device and production method of light emitting device | |
| US7989948B2 (en) | Chip package structure and method of fabricating the same | |
| CN100499189C (zh) | 纯金Au的合金键合LED倒装芯片的制备方法 | |
| CN107887368A (zh) | 采用低温烧结纳米银的双面互连硅基igbt模块的方法 | |
| CN201904369U (zh) | 一种基于硅基板的led表面贴片式封装结构 | |
| CN101369615B (zh) | 低热阻大功率发光二极管的封装方法 | |
| CN101533814B (zh) | 芯片级倒装芯片封装构造 | |
| CN207052626U (zh) | 一种倒装led光源 | |
| CN103928577A (zh) | 一种板式led的封装方法及采用该方法封装的led | |
| CN100468796C (zh) | Led倒装芯片的制备方法 | |
| CN102522695A (zh) | 纳米银焊膏封装60瓦 808纳米大功率半导体激光器模块及其封装方法 | |
| CN100395897C (zh) | 一种氮化物器件倒装的方法 | |
| KR100638824B1 (ko) | 발광 다이오드 칩의 접합 방법 | |
| CN203787456U (zh) | 一种倒装芯片封装结构 | |
| CN201966243U (zh) | 一种led封装焊点结构 | |
| CN102226995B (zh) | 一种led封装结构及其制备方法 | |
| CN216849941U (zh) | 一种新型可反向导通氮化镓功率器件 | |
| CN102214652B (zh) | 一种led封装结构及其制备方法 | |
| US7981729B2 (en) | Fabrication method of multi-chip stack structure | |
| CN102130280A (zh) | 一种led封装焊点结构及工艺 | |
| CN203775045U (zh) | 一种智能半导体功率模块 | |
| CN106449517A (zh) | 一种堆叠式单基岛sip封装工艺 | |
| CN2798315Y (zh) | 大功率发光二极管封装结构 | |
| CN206236700U (zh) | 一种多i/o倒装led芯片阵列凸点封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090311 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |