KR100275381B1 - 반도체 패키지용 리드프레임 및 리드프레임도금방법 - Google Patents

반도체 패키지용 리드프레임 및 리드프레임도금방법 Download PDF

Info

Publication number
KR100275381B1
KR100275381B1 KR1019980013927A KR19980013927A KR100275381B1 KR 100275381 B1 KR100275381 B1 KR 100275381B1 KR 1019980013927 A KR1019980013927 A KR 1019980013927A KR 19980013927 A KR19980013927 A KR 19980013927A KR 100275381 B1 KR100275381 B1 KR 100275381B1
Authority
KR
South Korea
Prior art keywords
lead frame
alloy
intermediate layer
metal substrate
protective layer
Prior art date
Application number
KR1019980013927A
Other languages
English (en)
Other versions
KR19990080573A (ko
Inventor
박세철
이규한
김주봉
강성일
신동일
장배순
Original Assignee
이중구
삼성테크윈주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈주식회사 filed Critical 이중구
Priority to KR1019980013927A priority Critical patent/KR100275381B1/ko
Priority to JP05236299A priority patent/JP3502781B2/ja
Priority to US09/260,471 priority patent/US6150713A/en
Publication of KR19990080573A publication Critical patent/KR19990080573A/ko
Application granted granted Critical
Publication of KR100275381B1 publication Critical patent/KR100275381B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(a) 금속기판 상면에 중간층을 형성시키는 단계; (b) 상기 금속기판을 도금액에 잠기도록 하는 단계; 및 (c) 상기 도금액과 금속기판에 변조된 전류를 인가함으로써 상기 중간층의 상면에 0.01 내지 1.5 마이크로인치 두께의 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 도금방법이 개시된다.

Description

반도체 패키지용 리드프레임 및 리드프레임 도금방법{Lead frame for semiconductor package and method for plating lead frame}
본 발명은 리드프레임에 관한 것으로서, 더 상세하게는 선도금방법(Pre-Plated Frame)을 적용함에 있어 금속기판의 상면에 적층되는 중간층을 보호하는 보호층이 개량된 반도체 패키지용 리드 프레임 및 리드 프레임의 도금방법에 관한 것이다.
리드프레임은 반도체 칩과 함께 반도체 팩키지를 이루는 핵심구성요소의 하나로서, 반도체 팩키지의 칩과 외부회로를 연결해주는 도선의 역할과 반도체 칩을 지지해주는 지지체의 역할을 동시에 수행한다. 이러한 반도체 리드프레임은 반도체 칩의 고밀도화, 고집적화 및 기판 실장의 방법 등에 따라 다양한 형상을 가진다.
기본적인 반도체 리드프레임은 반도체 기억소자인 칩을 탑재하여 정적인 상태를 유지하여 주는 패드부와 와이어 본딩에 의해 연결되는 인너리드부 및 외부 회로와의 연결을 위한 외부리드부로 구성되어 있다. 이와 같은 구조를 갖는 반도체 리드프레임은 통상 스템핑(stamping) 공정 또는 에칭 공정에 의하여 제조된다.
상기 두가지 공정을 이용하여 제조되는 리드 프레임은 패드부에 안착된 칩등과의 와이어 본딩되고, 와이어 본딩된 칩과 리드 프레임의 인너리드부가 몰드 컴파운드에 의해 몰딩되어 반도체 패키지를 이루게 된다.
이러한 반도체 패기지의 제조과정중 칩과 리드 프레임의 인너리드부와의 와이어 본딩성과 패드부의 특성을 양호한 상태로 유지하기 위하여 패드부와 리드 프레임의 인너리드부의 단부를 은 등의 금속 소재를 도금한다. 또한 수지 보호막 몰딩후 기판 실장을 위한 납땜성 향상을 위하여 아웃터리드부의 소정영역에 솔더(solder) 즉, 주석-납(Sn-Pb) 도금을 실시한다.
그런데 이러한 공정을 실시하면 수지 보호막 몰딩후 습식처리과정을 반드시 거쳐야 되고 이로 인하여 완성된 제품의 신뢰성을 저하시키는 문제점이 있다.
상기 문제점을 해결하기 위하여 선도금방법(Pre-Plated Frame)이 제안되었다. 이 방법은 반도체 팩키지 공정이전에 납땜젖음성(solder wettability)이 우수 한 소재를 미리 도포하여 중간도금층을 형성하는 방법이다.
도 1에는 이러한 종래 리드 프레임의 예를 나타내 보였다.
도시된 바와 같이 구리 또는 구리합금등의 금속기판(21)위에 중간층인 니켈박막층(22)과 최외곽층인 보호층(23)이 순서적으로 적층되어 있다.
상기 보호층은 팔라듐(Pd), 팔라듐 합금중 하나의 물질로 이루어지며 니켈 박막층과 보호층은 DC 전류 방식의 전기 도금으로 이루어진다.
상술한 바와 같이 구성된 리드 프레임은 금속기판(21)의 상면에 형성된 중간층(22)에 의해 구리, 구리 합금 또는 철-니켈 합금으로 이루어진 금속기판의 구리 또는 철성분이 표면까지 확산되어 산화로 인한 납땜성이 저하되는 것이 방지되고, 구리 산화물이나 황화물 등이 생성되는 것이 방지된다. 또한 중간층(22)은 팔라듐으로 이루어진 보호층(23)의 크랙 발생시 금속 기판(21)을 보호하는 역할을 하게 된다.
그리고 상기와 같이 중간층의 상면에 팔라듐으로 이루어진 보호막층의 형성은 납땜시 표면의 팔라듐이 용융되어 납 속으로 확산되어 접합됨으로써 납과 니켈과의 계면 이루어지게 된다.
그러나 상기 리드 프레임은 보호층을 DC 전류 방식을 이용하여 도금하게 되므로 도 1에 도시된 바와 같이 소재의 표면에 균일한 두께로 보호막(23)을 형성할 수 없다. 이러한 원인은 도금액 내에서의 불균일한 핵성장과 관련있다. 즉, 도금액 내에는 이온들이 불균일하게 분포하고 있는데 DC 전류가 인가되면 이들 이온이 금속 표면으로 이동하여 석출한다. 이때 큰 핵을 중심으로 결정성장이 일어나며 이들 핵들 사이에 공극이 발생하게 되고 이 공극으로 수소이온이 침투하여 포획되기 때문에 도금표면이 거칠고 도시된 바와 같은 미세크랙(23a)이 발생한다. 이러한 문제점으로 인해 만약 보호층의 도금 두께를 3 마이크로인치 이하로 줄이면 보호층의 제기능을 달성할 수 없으며, 리이드 프레임의 밴딩이나 반도체 조립공정 등에 있어서 하부 금속기판(21)이 부식되거나 원소의 확산을 초래하여 와이어 본딩성 및 납땜성을 저하시킨다.
나아가, 상기 보호층의 두께를 3 마이크로인치 이상으로 할 경우 제조비용이 종래의 Ag도금에 비하여 30% 이상 상승하게 되어 가격 경쟁력이 없다.
그리고 상기와 같이 금속기판의 상면에 형성된 중간층과 보호층의 두께에 대한 한정과 물리증착법 중의 진공증착법(vapor deposition)에 의한 도금예가 미국특허 제5,510,197호에 개시되어 있다. 상기 문헌에서 개시된 바와 같이, 구리 또는 구리합금으로 이루어진 베이스 기판상에 니켈 또는 니켈 합금으로 이루어진 중간층이 50 내지 20,000Å의 두께로 형성되고, 중간층의 상면에는 금, 금합금, 은, 은합금, 팔라듐, 팔라듐 합금중의 하나로 이루어지며 진공 증착법 또는 이온 스파터링 법에 의해 10 내지 500Å의 두께로 보호층이 형성된 구조를 가지고 있다. 이는, 보호층의 두께가 10Å이하이면 납땜성이 양호하지 못하고 500Å 이상이면 품질특성이 더 이상 증가하지 않고 비용이 증가하는 것에 기인한다.
상술한 바와 같은 리드 프레임의 소재는 보호막을 물리증착방법의 하나인 진공증착 또는 이온 스퍼터링 법에 의해 형성하게 되므로 연속적인 생산방식에 적용이 어려우며 생산원가가 높은 문제점을 가지고 있다.
본 발명은 상기 문제점을 해결하기 위하여 창출된 것으로, 내부식성과 납땜성 및 와이어 본딩성을 향상시킬 수 있도록 변조된 전류를 인가함으로써 도금된 보호층을 가진 리드 프레임 및 그 도금방법을 제공함에 목적이 있다.
도 1은 종래 리드 프레임의 단면도,
도 2는 본 발명에 따른 리드 프레임의 단면도.
도 3은 본 발명에 따른 리드 프레임의 평면도,
도 4 및 도 5은 본 발명에 따라 인가되는 변조된 전류의 파형을 나타낸 그래프.
도 6은 본 발명의 일 실험예에 따라 납땜율을 나타낸 그래프.
도 7 및 도 8은 본 발명의 다른 실험예에 따라 젖음력을 나타낸 그래프.
도 9는 도금액 내의 농도 분극 현상을 나타낸 그래프.
상기 목적을 달성하기 위하여 본 발명에 따른 리드프레임은, 금속기판; 상기 금속기판의 적어도 일측면에 형성된 중간층; 및 상기 중간층의 상면에 팔라듐, 팔라듐 함금, 금, 금합금, 은, 은합금중의 적어도 하나를 사용하여 변조된 전류를 인가함으로써 도금된 0.01 내지 1.5 마이크로인치 두께의 보호층을 포함하여 된 것을 특징으로 한다.
여기서, 상기 변조된 전류는 주기적으로 인가되는 펄스를 가진 구형파이거나, 주기적으로 극성이 반전되는 구형파이다.
상기 중간층은 니켈 또는 니켈합금으로 형성되는 것이 바람직하다.
또한 본 발명의 또 다른 측면에 따르면, (a) 금속기판 상면에 중간층을 형성시키는 단계; (b) 상기 금속기판을 도금액에 잠기도록 하는 단계; 및 (c) 상기 도금액과 금속기판에 변조된 전류를 인가함으로써 상기 중간층의 상면에 0.01 내지 1.5 마이크로인치 두께의 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 도금방법이 제공된다.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하면 다음과 같다.
본 발명에 따른 리드 프레임의 바람직한 일 실시예를 도 2에 나타내 보였다.
도시된 바와 같이 구리, 구리합금 또는 철-니켈계 합금중 하나의 금속으로 이루어진 금속기판(31)의 상면에 니켈 또는 니켈 합금으로 이루어진 중간층(32)이 형성된다. 그리고 상기 중간층(32)의 상면에는 보호층(33)이 형성되된다.
본 발명의 특징에 따르면, 상기 보호층(33)은 0.01 내지 1.5 마이크로인치의 두께로 변조된 전류를 인가하여 도금하는 도금법에 의해 형성된다. 상기 보호층은 팔라듐(Pd), 팔라듐 합금, 금, 금합금, 은 합금중의 적어도 한 금속으로 이루어진다.
상기 변조된 전류에 의해 형성되는 보호층(33)의 표면은 도시된 바와 같이 종래의 보호층에 비교적 미세하고 평활한 거칠기를 가진다. 따라서, 보호층의 두께가 작더라도 그 보호층의 기능은 제대로 발휘될 수 있다. 본 발명자의 실험에 따르면 상기 보호층의 두께는 0.01 내지 1.5 마이크로인치인 것이 바람직하다.
도 3에는 반도체 패키지용 리드 프레임의 일 실시예를 나타내 보였다. 도시된 바와 같이 반도체 칩과 와이어 본딩되며 소정의 패턴으로 형성된 다수의 인너리드(41)들과, 상기 각 인너리드(41)들로부터 연장되며 회로기판의 시그널 단자와 연결되는 아웃터 리드(42)들을 포함하는 리드 프레임 본체(43)을 구비한다.
그리고 소정의 패턴으로 형성된 인너리드(41)들에 의해 둘러 쌓인 중앙부에는 패드(44)가 더 구비될 수 있다. 그리고 상기 인너리드(41)들, 아우터리드(42)들 및 패드(44)들의 적어도 일측면에는 중간층(도2의 32)가 형성되고 상기 중간층(32)의 상면에는 보호층(도2의 33)이 형성된다. 상기 보호층(33)은 통상적 으로 알려진 재료에 의해 0.01 내지 1.5 마이크로인치 두께로 도금된다.
본 발명의 특징에 따르면, 리드 프레임의 본체 또는 금속기판의 상면에 니켈 또는 니켈 합금 중간층(32)과 이 중간층(32)의 상면에 팔라듐 또는 팔라듐 합금등으로 형성된 보호층(33)은 변조된 전류를 인가하는 방식에 의해 제조되며, 이러한 방식은 후술하는바와 같이 도금층의 납땜성을 향상시킨다.
좀 더 상세하게 본 발명에 따른 리드 프레임 도금 방법을 설명하기로 한다.
먼저 금속기판(도2의 31)상면에 니켈, 또는 니켈 합금으로 중간층(32)을 형성시킨다. 여기에서 상기 금속기판은 구리, 구리합금, 철-니켈계합금중의 하나로 이루어지는 것이 바람직하다.
이어서, 상기 중간층(32) 형성된 금속기판(31)을 도금액에 넣는다. 상기 도금액은 형성되는 보호층(33)에 따라서 차이가 있으나 팔라듐 도금용액 또는 팔라듐 합금 도금용액이 이용될 수 있다. 이러한 보호층의 재료는 본 발명에 의해 제한되지 않는 것으로 한다.
다음으로, 상기 도금액과 리드 프레임에 변조된 전류 즉, 주기적으로 반전되는 파형을 가진 전류를 인가하여 상기 중간층(32) 상면에 0.01 내지 1.5 마이크로인치 두께의 보호층(33)을 도금한다.
이때, 가해지는 상기 변조된 전류 파형의 예가 도 4 및 도 5에 도시되어 있다. 즉, 상기 변조된 전류는 도 4에 도시된 바와 같이 주기적으로 펄스파가 인가되는 구형파 전류이다. 또한, 상기 변조된 전류는 도 7에 도시된 바와 같이 주기적으로 극성이 반전되는 반전 펄스 구형파 전류일 수 있다.
그런데, 도 9에 도시된 바와 같이, 상기 도금액 내에 금속기판(31)이 잠긴 상태에서는, 상기 금속기판(31)의 표면에는 거리에 따라 농도 분포의 불균일이 발생한다. 즉, 금속기판(31)의 표면으로부터 멀어질수록 최저농도(Ci)로부터 평균농도(Co)로 변하는데 이러한 농도의 불균일 분포는 상기 보호층(33)의 원활한 형성을 보장하지 못한다.
따라서, 이러한 농도 분극 현상을 방지하기 위해 상기 도금공정시 상기 도금액을 교반시키는 단계를 더 포함할 수 있다. 즉, 고속교반을 통해 상기 농도분극을 없앨 수 있는데, 이러한 방법의 예로서, 상기 도금액 내에서 금속기판(31)을 예컨대 4m/min 정도의 속도로 이동시키거나 또는 금속기판(31)의 표면에 도금액을 분사시킬 수 있다.
본 발명의 효과는 다음과 같은 실험에 의해 더욱 명확히 이해될 수 있다.
실험예 1
본 실험에서는, 금속기판 위에 32 마이크로인치의 중간층을 형성시킨 다음 그 위에 1.5 마이크로인치의 보호층을 변조된 전류에 의해 형성시킨 본 발명에 따른 시료재를 사용하였다. 또한, 비교재로서 58 마이크로인치의 중간층과 3.3 마이크로인치의 보호층을 가진 제1비교재, 및 110 마이크로인치의 중간층과 6.5 마이크로인치의 보호층을 가진 제2 비교재를 각각 종래의 DC 전류 도금법에 의해 제조하였다. 이들은 모두 95℃에서 16시간 스팀 에이징되었다.
이들 시료에 대한 납땜율(solder coverage)을 각각 측정한 결과를 도 6에 나타내었다. 도 6의 그래프에서 알 수 있는 바와 같이, 두께 1.5 마이크로미터의 본 발명 시료에 대한 납땜율은 약 100%인데 비해, 비교재1 및 비교재2의 납땜율은 각각 98% 및 93% 였다.
실험예2
본 실험에서는 변조된 전류에 의해 도금된 0.1 마이크로인치 두께의 팔라듐 보호층을 가진 제1발명재와 0.5 마이크로인치 두께의 팔라듐 보호층을 가진 제2발명재가 사용되었다. 비교재로서 종래의 DC전류방식에 의해 4.0 마이크로인치의 팔라듐 보호층을 가진 시료가 제조되었다. 이들 시료에 대한 젖음력(wetting-force)을 측정한 결과를 도 7 및 도 8에 각각 나타내었다. 여기서, 도 8은 95℃에서 8시간 동안 스팀 에이징한 경우를 나타낸다. 이 젖음력은 약 245℃의 Pb-Sn용액 내에 한 개의 도금된 리드를 약 0.5mm 수직으로 담근 후 꺼낼 때의 힘을 측정한 것이다.
상기 도면들에 도시된 바와 같이, 스팀 에이징 시간이 증가할수록 젖음력은 향상되는데, 약 0.5초 이내에서는 본 발명의 시료가 모두 종래의 비교재에 비해 우수한 젖음력을 가짐을 알 수 있다. 통상 반도체 조립공정에서 고온의 열처리는 0.5초 이내의 짧은 시간에 행해지므로 이러한 조건에 대해서 본 발명에 따른 시료가 우수한 젖음력을 가짐을 확인할 수 있다. 상기 젖음력이 높을수록 리드프레임과 납과의 부착력은 향상된다.
상술한 바와 같은 반도체 패키지용 리드프레임과 리드 프레임의 도금방법에 따르면, 리드 프레임의 도금시 주기적으로 극성이 반전되는 펄스 전류를인가함으로써 보호층의 두께를 0.01 내지 1.5 마이크로인치의 비교적 얇은 두께로 형성시킬 수 있으며, 그 표면의 거칠기 또한 양호하므로 납땜성을 향상시킬 수 있다.
본 발명에 따른 리드 프레임의 도금방법 및 그 장치는 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 청구 범위의 기술적 사상에 의해 정해져야만 할 것이다.

Claims (11)

  1. 금속기판;
    상기 금속기판의 적어도 일측면에 형성된 중간층; 및
    상기 중간층의 상면에 팔라듐, 팔라듐 함금, 금, 금합금, 은, 은합금중의 적어도 하나를 사용하여 변조된 전류를 인가함으로써 도금된 0.01 내지 1.5 마이크로인치 두께의 보호층을 포함하여 된 것을 특징으로 하는 리드 프레임.
  2. 제1항에 있어서, 상기 변조된 전류는 주기적으로 인가되는 펄스를 가진 구형파인 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서, 상기 변조된 전류는 주기적으로 극성이 반전되는 구형파인 것을 특징으로 하는 리드 프레임.
  4. 제1항에 있어서,
    상기 중간층은 니켈 또는 니켈합금으로 형성된 것을 특징으로 하는 리드프레임.
  5. (a) 금속기판 상면에 중간층을 형성시키는 단계;
    (b) 상기 금속기판을 도금액에 잠기도록 하는 단계; 및
    (c) 상기 도금액과 금속기판에 변조된 전류를 인가함으로써 상기 중간층의 상면에 0.01 내지 1.5 마이크로인치 두께의 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 리드 프레임 도금방법.
  6. 제5항에 있어서,
    상기 보호층은 팔라듐, 팔라듐 함금, 금, 금합금, 은, 은합금중의 적어도 하나로 형성되는 것을 특징으로 하는 리드 프레임 도금방법.
  7. 제6항에 있어서,
    상기 중간층은 니켈 또는 니켈합금으로 형성되는 것을 특징으로 하는 리드 프레임 도금방법.
  8. 제5항에 있어서,
    상기 도금액을 교반시키는 단계를 더 포함하는 것을 특징으로 하는 리드 프 레임 도금방법.
  9. 제5항에 있어서,
    상기 도금액을 상기 금속기판으로 분사시키는 단계를 포함하는 것을 특징으로 하는 리드 프레임 도금방법.
  10. 제5항에 있어서,
    상기 변조된 전류는 주기적으로 펄스파가 인가되는 구형파인 것을 특징으로 하는 리드프레임 도금방법.
  11. 제5항에 있어서,
    상기 변조된 전류는 주기적으로 극성이 반전되는 구형파인 것을 특징으로 하는 리드 프레임 도금방법.
KR1019980013927A 1998-04-18 1998-04-18 반도체 패키지용 리드프레임 및 리드프레임도금방법 KR100275381B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980013927A KR100275381B1 (ko) 1998-04-18 1998-04-18 반도체 패키지용 리드프레임 및 리드프레임도금방법
JP05236299A JP3502781B2 (ja) 1998-04-18 1999-03-01 半導体パッケージ用リードフレーム及びリードフレームメッキ方法
US09/260,471 US6150713A (en) 1998-04-18 1999-03-02 Lead frame for semiconductor package and lead frame plating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980013927A KR100275381B1 (ko) 1998-04-18 1998-04-18 반도체 패키지용 리드프레임 및 리드프레임도금방법

Publications (2)

Publication Number Publication Date
KR19990080573A KR19990080573A (ko) 1999-11-15
KR100275381B1 true KR100275381B1 (ko) 2000-12-15

Family

ID=19536430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980013927A KR100275381B1 (ko) 1998-04-18 1998-04-18 반도체 패키지용 리드프레임 및 리드프레임도금방법

Country Status (3)

Country Link
US (1) US6150713A (ko)
JP (1) JP3502781B2 (ko)
KR (1) KR100275381B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6352634B1 (en) * 1998-06-10 2002-03-05 W. C. Heraeus Gmbh & Co. Kg Method for producing a lead-free substrate
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
KR20020094965A (ko) * 2001-06-12 2002-12-20 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
TWI264099B (en) * 2001-07-09 2006-10-11 Sumitomo Metal Mining Co Lead frame and manufacturing method therefor
CN1777990A (zh) * 2003-02-19 2006-05-24 霍尼韦尔国际公司 热互连系统、其制备方法及其应用
JP3841768B2 (ja) * 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
CN103617969B (zh) * 2013-12-04 2016-06-29 广州先艺电子科技有限公司 一种焊接金锡合金薄膜的热沉及其制备方法
DE102014211298A1 (de) * 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
RU2019111806A (ru) * 2016-10-20 2020-11-20 Их Ип Холдингз Лимитед Способ электролитического покрытия металлической подложки для достижения желательной шероховатости поверхности

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326702A (ja) * 1994-06-02 1995-12-12 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH09298265A (ja) * 1996-04-30 1997-11-18 Sony Corp リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JPH0929865A (ja) * 1995-07-20 1997-02-04 Nippon Dennetsu Co Ltd 段ボール紙、及びこれを用いた収納箱、段ボール紙の切断治具
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07326702A (ja) * 1994-06-02 1995-12-12 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JPH09298265A (ja) * 1996-04-30 1997-11-18 Sony Corp リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置

Also Published As

Publication number Publication date
JPH11307711A (ja) 1999-11-05
JP3502781B2 (ja) 2004-03-02
US6150713A (en) 2000-11-21
KR19990080573A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
US5906312A (en) Solder bump for flip chip assembly and method of its fabrication
KR960002495B1 (ko) 개량된 리드를 갖는 반도체장치
JP3710633B2 (ja) 半導体集積回路装置
JP3062086B2 (ja) Ｉｃパッケージ
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
KR100275381B1 (ko) 반도체 패키지용 리드프레임 및 리드프레임도금방법
US20040232534A1 (en) Packaging component and semiconductor package
US20060001132A1 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
US5540378A (en) Method for the assembly of an electronic package
JP2989406B2 (ja) 半導体装置用プリプレーテッドフレーム及びその製造方法
US5780931A (en) Surface mounting semiconductor device and semiconductor mounting component
KR20060112119A (ko) 반도체 팩키지용 리드프레임 및 그 제조 방법
KR101038491B1 (ko) 리드프레임 및 그 제조 방법
US5347709A (en) Method of making lead frame
KR20050083325A (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
KR100203334B1 (ko) 다층도금 리드프레임
KR100294911B1 (ko) 반도체리드프레임
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
KR100254271B1 (ko) 다층 도금 리이드 프레임
KR100234165B1 (ko) 반도체 리드 프레임의 도금층 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150901

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 17

EXPY Expiration of term