JP3502781B2 - 半導体パッケージ用リードフレーム及びリードフレームメッキ方法 - Google Patents

半導体パッケージ用リードフレーム及びリードフレームメッキ方法

Info

Publication number
JP3502781B2
JP3502781B2 JP05236299A JP5236299A JP3502781B2 JP 3502781 B2 JP3502781 B2 JP 3502781B2 JP 05236299 A JP05236299 A JP 05236299A JP 5236299 A JP5236299 A JP 5236299A JP 3502781 B2 JP3502781 B2 JP 3502781B2
Authority
JP
Japan
Prior art keywords
lead frame
metal substrate
modulated current
intermediate layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP05236299A
Other languages
English (en)
Other versions
JPH11307711A (ja
Inventor
世▲てつ▼ 朴
圭漢 李
柱鳳 金
聖日 姜
東逸 申
培淳 張
Original Assignee
三星航空産業株式會社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星航空産業株式會社 filed Critical 三星航空産業株式會社
Publication of JPH11307711A publication Critical patent/JPH11307711A/ja
Application granted granted Critical
Publication of JP3502781B2 publication Critical patent/JP3502781B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60Electroplating characterised by the structure or texture of the layers
    • C25D5/605Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611Smooth layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464Palladium (Pd) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はリードフレームに係
り、特に先メッキ法(Pre-Plating)を適用したときに
金属基板の上面に積層される中間層を保護する保護層が
改良された半導体パッケージ用リードフレーム及びリー
ドフレームのメッキ方法に関する。
【0002】
【従来の技術】リードフレームは半導体チップと共に半
導体パッケージを構成する核心的な構成要素の1つであ
って、半導体パッケージのチップと外部回路を連結する
導線の役割と半導体チップを支持する支持体の役割とを
同時に果たす。このような半導体リードフレームは、半
導体チップの高密度化、高集積化及び基板実装方法等に
応じて多様な形状を有する。
【0003】基本的な半導体リードフレームは半導体記
憶素子のチップを支持して静的状態を保たせるパッド部
とワイヤボンディングにより連結されるインナリード部
及び外部回路との連結のための外部リード部とから構成
されている。通常、かかる構造を有する半導体リードフ
レームはスタンピング工程または蝕刻工程によって製造
される。
【0004】前記二種の工程を用いて製造されるリード
フレームは、パッド部に載置されたチップとワイヤボン
ディングされ、ワイヤボンディングされたチップとリー
ドフレームのインナリード部がモールドコンパウンドに
よりモールディングされて半導体パッケージを形成する
ことになる。
【0005】このような半導体パッケージの製造過程中
チップとリードフレームのインナリード部とのワイヤボ
ンディング性及びパッド部の特性を良好な状態に保たせ
るためにパッド部とリードフレームのインナリード部の
端部を銀等の金属素材でメッキする。また、樹脂保護膜
をモールディングした後、基板の実装のためのハンダ付
け性の向上のためにアウタリード部の所定領域にはん
だ、即ちSn−Pbメッキを施す。
【0006】ところが、このような工程を実施すると、
樹脂保護膜のモールディング後に湿式処理過程を経なけ
ればならなくなり、これによって完成品の信頼性が低下
するという問題点がある。
【0007】前記問題点を解決するために先メッキ法が
提案された。この方法は半導体パッケージ工程の前にハ
ンダ湿潤性(solder wettability)に優れた素材を予め
塗布し、これを保護する保護層を形成する方法である。
【0008】図1はかかる従来のリードフレームの例を
示す図面である。
【0009】図に示すように、銅または銅合金等の金属
基板21上に中間層のニッケル薄膜層22と最外郭層の
保護層23が順次に積層されている。
【0010】前記保護層はPd、Pd合金のうち1つの
物質よりなり、Ni薄膜層と保護層はDC電流方式の電
気メッキで形成されるる。
【0011】前述したように構成されたリードフレーム
は金属基板21の上面に形成された中間層22により
銅、銅合金または鉄−Ni合金よりなる金属基板の銅ま
たは鉄成分が表面まで広がって酸化によるハンダ付け性
の劣化を防止し、銅酸化物や硫化物などの生成を防止す
る。また中間層22はPdよりなる保護層23の亀裂発
生時金属基板21を保護する役割を果たすことになる。
【0012】そして、前述したように中間層の上面にP
dよりなる保護膜層を形成すると、ハンダ付け時に表面
のPdが溶融されてPb中に広がって接合されることに
よりPbとNiとの界面が形成され、中間層の亀裂発生
時中間層の線化を防止することになる。
【0013】しかし、前記リードフレームは保護層をD
C電流方式を用いてメッキするので、図1に示すよう
に、素材の表面に均一な厚さで保護膜23を形成できな
い。このようになる原因はメッキ液内における不均一な
核の成長と関連している。即ち、メッキ液内にはイオン
が不均一に分布しているが、DC電流が供給されるとこ
れらイオンが金属の表面に移動して析出する。この際、
大きな核を中心として結晶成長が起こり、これら核の間
にピンホール(pinhole)が発生し、この針穴に水素イ
オンが浸透して捕捉されるためにメッキ表面が粗くな
り、図示されたように局部的にメッキ層が薄くなる部分
23aが発生する。特にDC電流を使用する場合、金属
基板21とメッキ液との間の電気二重層の形態が金属基
板の状態とは関係なく直流であるため相対的に基板表面
の突出部分へ電流の集中現象が生じる。従って、この部
分で集中的な析出が起こって金属基板面より粗い表面が
形成される。また、メッキ液と金属基板との間の電気二
重層が大きくなると、イオンの移動時間が異なるために
核成長の不均一性がさらに深刻になり、これによるメッ
キ層の局部的な厚さの偏差が生じる。
【0014】このような問題点に対して、保護層のメッ
キの厚さを3マイクロインチ(7.62×10-8m)以
下に薄くすれば保護層の本来の機能が果せなくなり、リ
ードフレームのボンディングや半導体の組立工程におい
て中間層と下部金属基板21が腐食されたり、元素の拡
散を引起こしてワイヤボンディング性及びハンダ付け性
を劣化させる。
【0015】さらに、前記保護層の厚さを3マイクロイ
ンチ(7.62×10-8m)以上にする場合、従来のA
gメッキに比べて30%以上コスト高となる。
【0016】そして、前述したように金属基板の上面に
形成された中間層及び保護層の厚さに対する限定と物理
蒸着法中の真空蒸着法(vapor deposition)によるメッ
キ例が米国特許第5,510,197号に開示されてい
る。前記文献に開示されたように、銅または銅合金より
なるベース基板上にNiまたはNi合金よりなる中間層
が50乃至20,000Åの厚さに形成され、中間層の
上面には金、金合金、銀、銀合金、Pd、Pd合金の何
れかよりなり、真空蒸着法またはイオンスパッタリング
法により10乃至500Åの厚さに保護層が形成された
構造である。これは、保護層の厚さが10Å以下ならハ
ンダ付け性が不良であり、500Å以上なら品質特性が
これ以上増加しなくコスト高となることに起因する。
【0017】前述したようなリードフレームの素材は保
護膜を物理蒸着方法の1つである真空蒸着またはイオン
スパッタリング法により形成するので連続生産方式に適
用しにくく、コスト高という問題点を有している。
【0018】
【発明が解決しようとする課題】本発明は前記問題点を
解決するために創出されたものであって、耐腐蝕性、ハ
ンダ付け性及びワイヤボンディング性を向上できるよう
に変調された電流を供給することによってメッキされた
保護層を有するリードフレーム及びそのメッキ方法を提
供するにその目的がある。
【0019】
【課題を解決するための手段】前記目的を達成するた
め、本発明によれば、金属基板と、前記金属基板の少な
くとも一方の側の面に形成された中間層と、前記中間層
の上面に、パラジウム、パラジウム合金、金、金合金、
銀、銀合金のなかの少なくとも1つを、変調された電流
を供給することによってメッキした、0.01乃至1.
5マイクロインチ(0.0254×10-8乃至3.81
×10-8m)の厚さの保護層を含んでなることを特徴と
するリードフレームが提供される。
【0020】ここで、前記変調された電流の波形が、そ
の極性が周期的に反転する矩形波である。
【0021】本発明の他の側面によれば、金属基板と、
前記金属基板の少なくとも一方の側の面に形成された、
ニッケルまたはニッケル合金のうち少なくとも1つを、
変調された電流を供給することによってメッキした中間
層と、前記中間層の上面にパラジウム、パラジウム合
金、金、金合金、銀、銀合金のなかの少なくとも1つ
を、変調された電流を供給することによってメッキし
た、0.01乃至1.5マイクロインチ(0.0254
×10-8乃至3.81×10-8m)の厚さの保護層を含
んでなることを特徴とするリードフレームが提供され
る。
【0022】ここで、前記リードフレームの中間層を形
成するために供給される変調された電流の波形は周期的
に極性が反転する矩形波である。
【0023】また、本発明のさらに他の側面によれば、
(a)金属基板の上面に中間層を形成させる段階と、
(b)前記金属基板をメッキ液に浸漬するか、若しくは
前記金属基板にメッキ液を噴射する段階と、(c)前記
メッキ液と金属基板とに変調された電流を供給すること
によって、前記中間層の上面に0.01乃至1.5マイ
クロインチ(0.0254×10-8乃至3.81×10
-8m)の厚さの保護層を形成する段階とを含むことを特
徴とするリードフレームのメッキ方法が提供される。
【0024】
【発明の実施の形態】以下、添付した図面に基づき本発
明を詳しく説明する。
【0025】図2は本発明に係るリードフレームの好ま
しい一実施例を示す図面である。
【0026】図に示すように銅、銅合金または鉄−ニッ
ケル系合金のうち1つの金属よりなる金属基板31の上
面にニッケルまたはニッケル合金よりなる中間層32が
形成される。そして、前記中間層32の上面には保護層
33が形成される。
【0027】本発明の特徴によれば、前記中間層は変調
された電流を供給してメッキするメッキ方法により形成
され、前記保護層33の厚さは0.01乃至1.5マイ
クロインチ(0.0254×10-8乃至3.81×10
-8m)に変調された電流を供給してメッキするメッキ法
により形成される。前記変調された電流の波形はその極
性が周期的に反転される矩形波であるか、または周期的
なパルス波である。
【0028】前記保護層はPd、Pd合金、金、金合
金、銀、銀合金のうち少なくとも1つの金属よりなる。
【0029】前記変調された電流により形成される保護
層33の表面は、図に示すように、従来の保護層に比べ
て微細で平滑な粗度を有する。従って、保護層が薄くて
もその保護層の機能を十分に発揮し得る。本発明者の実
験によれば、前記保護層の厚さは0.01乃至1.5マ
イクロインチ(0.0254×10-8乃至3.81×1
-8m)であることが望ましい。
【0030】図3は半導体パッケージ用リードフレーム
の一実施例を示す図面である。示されたように半導体チ
ップとワイヤボンディングされて所定のパターンに形成
された多数のインナリード41と、前記各インナリード
41から延長されて回路基板のシグナル端子と連結され
るアウタリード42とを含むリードフレーム本体43を
具備する。
【0031】そして、所定のパターンに形成されたイン
ナリード41により取囲まれた中央部にはパッド44が
さらに備えられている。そして、前記インナリード4
1、アウタリード42及びパッド44の少なくとも一方
の側の面には中間層(図2の32)が形成され、前記中
間層32の上面には保護層(図2の33)が形成され
る。前記保護層33は公知の材料により0.01乃至
1.5マイクロインチ(0.0254×10-8乃至3.
81×10-8m)の厚さにメッキされる。
【0032】本発明の特徴によれば、リードフレームの
本体または金属基板の上面にニッケルまたはニッケル合
金中間層32と、この中間層32の上面にPdまたはP
d合金で形成された保護層33は変調された電流を供給
する方式により製造され、このような方式は後述するよ
うにメッキ層のハンダ付け性を向上させる。
【0033】以下、本発明のリードフレームのメッキ方
法をさらに詳細に説明する。
【0034】まず、金属基板(図2の31)の上面にニ
ッケル、またはニッケル合金で中間層32を形成する。
ここで、前記金属基板は銅、銅合金、鉄−ニッケル系合
金のうち1つよりなることが望ましい。
【0035】次いで、前記中間層32の形成された金属
基板31をメッキ液に浸漬する。前記メッキ液は形成さ
れる保護層33に応じて差があるが、Pdメッキ溶液ま
たはPd合金メッキ溶液が用いられる。但し、このよう
な保護層の材料は、本発明では、ここに開示したものに
限定されない。
【0036】引続き、前記メッキ液とリードフレームに
変調された電流、即ち周期的に反転される波形を有する
電流を与えて前記中間層32の上面に0.01乃至1.
5マイクロインチ(0.0254×10-8乃至3.81
×10-8m)の厚さの保護層33をメッキする。
【0037】この際、加えられる前記変調された電流波
形の例が図4及び図8に示されている。即ち、前記変調
された電流は図4に示されたように周期的にパルス波が
印加される矩形波電流である。また、前記変調された電
流は図5に示されたように周期的に極性が反転する反転
パルス矩形波電流であってもよい。
【0038】また、前記変調された電流の波形は図6に
示されたように所定の周期で反転する矩形波であっても
よく、前記変調された電流の波形は、図7に示すよう
に、第1及び第2周期を含む単位周期を有して前記第1
及び第2周期には各々複数の矩形波を具備し、前記第1
及び第2周期の矩形波のそれぞれの極性は相反のもので
あってもよい。そして、前記変調された電流波形の他の
実施例では図8に示されたようにその極性が周期的に反
転される矩形波であり、かつ所定の直流成分を有する。
【0039】ここで、前記変調された電流の周波数帯域
は100Hz乃至50KHz、デューティサイクルは5
乃至50%、平均電流密度は0.5乃至10A/dm2
である。
【0040】前記金属基板31の上面に形成された中間
層32は前述したような変調された電流を供給すること
によりメッキすることができるが、この場合変調された
電流の波形は前記保護層を形成するための波形と同一な
波形を有する。そして前記中間層のメッキ時、変調され
た電流の周波数帯域は50Hz乃至500Hzが用いら
れる。この時のデューティサイクルは35乃至85%で
あり、電流密度は2乃至40A/dm2とすることが望
ましい。
【0041】しかし、図9に示すように、前記メッキ液
中に金属基板31が浸漬された状態では、前記金属基板
31の表面上に距離に応じて濃度分布の不均一が発生す
る。即ち、金属基板31の表面から遠くなるほど最低濃
度Ciから平均濃度Coに変わるが、このような濃度の
ばらつきがあると前記保護層33が平滑に形成できなく
なる。
【0042】従って、このような濃度分極現象を防止す
るべく、前記メッキ工程時に前記メッキ液を攪拌させる
段階をさらに含むようにすることができる。前記メッキ
液の攪拌は中間層32または保護層33のメッキ時、メ
ッキ液と金属基板のメッキ面との接触におけるイオンの
移動を円滑にするためである。このような攪拌はメッキ
液に渦流を生じさせたり、前記メッキ液中で金属基板3
1を、例えば4m/min程度の速度に移動させたり、
または金属基板31の表面にメッキ液を噴射することに
よって行い得る。この際、前記メッキ液の攪拌速度は変
調された電流の周波数の変化に対応して調整され得る。
【0043】本発明の効果は以下の実験例によってさら
に明確に理解できる。
【0044】初めに実験例1について説明する。
【0045】本実験では、金属基板上に32マイクロイ
ンチの中間層を形成させ、その上に1.5マイクロイン
チの保護層を変調された電流により形成した本発明の試
料材と、比較材として金属基板上に58マイクロインチ
(81.28×10-8m)の中間層と3.3マイクロイ
ンチ(8.382×10-8m)の保護層を有する第1比
較材と、金属基板上に110マイクロインチ(279.
4×10-8m)の中間層と6.5マイクロインチ(1
6.51×10-8m)の保護層を有する第2比較材とを
使用した。前記第1、2比較材は各々従来のDC電流メ
ッキ法により製造した。
【0046】前記各試料材をスチームエージング及びオ
ーブンキュアリング条件を変えながら実験した結果を図
10に示した。
【0047】本発明に各試料材を95℃に16時間スチ
ームエージングした結果(図10のグラフA)、本発明
に係る試料材のハンダ付け率は100%であったが、第
1、2比較材は各々95%と93%であった。
【0048】そして、前記各試料材を210℃に2時間
オーブンを用いてキュアリング(curing:硬化)させた
結果(図10のグラフB)、本発明に係る試料材は95
%のハンダ付け率を示したが、第1、2比較材の場合に
は各々93%と92%であった。また、前記各試料材を
95℃に24時間スチームエージングした結果(図10
のグラフC)、本発明に係る試料材のハンダ付け率は9
5%を保っているが、第1、2比較材の場合には各々9
1%と90%に低くなることが分かった。
【0049】次に実験例2について説明する。
【0050】本実験では変調された電流によりメッキさ
れた0.1マイクロインチ(0.254×10-8m)の
厚さのPd保護層を有する第1発明材と0.5マイクロ
インチ(1.27×10-8m)の厚さのPd保護層を有
する第2発明材が使われた。比較材として従来のDC電
流方式により4.0マイクロインチ(10.16×10
-8m)のPd保護層を有する試料が製造された。これら
は全て95℃に16時間スチームエージングされた。こ
れら試料に対する湿潤力(wetting-force)を測定した
結果を図11及び図12に各々示した。ここで、図12
は95℃に8時間スチームエージングした場合を示す。
この湿潤力は約245℃のPb−Sn溶液中の1つのメ
ッキされたリードを約0.5mm垂直に浸漬した後の取
出時の湿潤力を測定したものである。
【0051】前記図面に示されたように、スチームエー
ジング時間が延びるほど湿潤力は高くなるが、約0.5
秒以内では本発明の試料が全て従来の比較材に比べて優
れた湿潤力を示すことが分かる。通常、半導体組立工程
において高温の熱処理は0.5秒以内の短時間に行なわ
れるので、このような条件に対して本発明に係る試料が
優れた湿潤力を有することが確認される。前記湿潤力が
高いほどリードフレームとPbとの付着力は向上され
る。
【0052】そして、前記第1、2本発明材と比較材と
を175℃に24時間オーブンを用いてキュアリング
し、95℃に8時間スチームエージングした後、湿潤力
を測定した結果を図13に各々示した。
【0053】図面に示されたような条件下で保護層が薄
い状態で湿潤性が高まることが分かる。
【0054】本発明に係るリードフレームのメッキ方法
及びその装置は図面に示された一実施例に基づき説明し
たが、これは例示に過ぎず、当業者であればより多様な
変形及び他実施例を実現することも可能であることが理
解されよう。
【0055】
【発明の効果】従って、上述のような半導体パッケージ
用リードフレームとリードフレームのメッキ方法によれ
ば、リードフレームのメッキ時周期的に極性が反転する
パルス電流を与えることによって保護層の厚さを0.0
1乃至1.5マイクロインチ(0.0254×10-8
至3.81×10-8m)に比較的薄く形成することがで
き、その表面の粗度も良好なため、ハンダ付け性を向上
させることができる。
【図面の簡単な説明】
【図1】従来のリードフレームの断面図である。
【図2】本発明に係るリードフレームの断面図である。
【図3】本発明に係るリードフレームの平面図である。
【図4】本発明による、メッキ処理のために供給される
変調された電流の波形を示すグラフである。
【図5】本発明による、メッキ処理のために供給される
変調された電流の波形を示すグラフである。
【図6】本発明による、メッキ処理のために供給される
変調された電流の波形を示すグラフである。
【図7】本発明による、メッキ処理のために供給される
変調された電流の波形を示すグラフである。
【図8】本発明による、メッキ処理のために供給される
変調された電流の波形を示すグラフである。
【図9】メッキ液中の濃度分極現象を示すグラフであ
る。
【図10】実験例による、ハンダ付け率を示すグラフで
ある。
【図11】実験例による、湿潤力を示すグラフである。
【図12】実験例による、湿潤力を示すグラフである。
【図13】実験例による、湿潤力を示すグラフである。
【符号の説明】
31 金属基板 32 中間層 33 保護層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 張 培淳 大韓民国慶尚南道昌原市聖住洞42番地 (56)参考文献 特開 昭62−151592(JP,A) 特開 平7−138797(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/48 - 23/50 C25D 5/00 - 7/12

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 金属基板と、 前記金属基板の少なくとも一方の側の面に形成された中
    間層と、 前記中間層の上面に、パラジウム、パラジウム合金、金
    合金、銀合金のなかの少なくとも1つを、変調された電
    流を供給することによってメッキした、0.01乃至
    1.5マイクロインチ(0.0254×10−8乃至
    3.81×10−8m)の厚さの保護層を含んでなり、前記中間層が、ニッケルまたはニッケル合金よりなり、 前記変調された電流の波形が、その極性が周期的に反転
    する矩形波であり、 前記変調された電流の周波数帯域が100Hz乃至50
    kHzであり、デューティサイクルが5乃至50%であ
    ることを特徴とするリードフレーム。
  2. 【請求項2】 前記変調された電流の波形が、所定の
    直流成分を有することを特徴とする請求項1に記載のリ
    ードフレーム。
  3. 【請求項3】 (a)金属基板の上面に中間層を形成
    させる段階と、 (b)前記金属基板をメッキ液に浸漬するか、若しくは
    前記金属基板にメッキ液を噴射する段階と、 (c)前記メッキ液と金属基板とに変調された電流を供
    給することによって、前記中間層の上面に0.01乃至
    1.5マイクロインチ(0.0254×10−8乃至
    3.81×10−8m)の厚さの保護層を形成する段階
    とを含み、前記中間層が、ニッケルまたはニッケル合金よりなり、 前記保護層が、パラジウム、パラジウム合金、金合金、
    銀合金のなかの少なくとも1つよりなり、 前記変調された電流の波形が、その極性が周期的に反転
    する矩形波であり、 前記変調された電流の周波数帯域が100Hz乃至50
    kHzであり、デューティサイクルが5乃至50%であ
    ることを特徴とするリードフレームのメッキ方法。
  4. 【請求項4】 前記金属基板の上面に中間層を形成さ
    せる段階が、メッキ液と金属基板とに、極性が周期的に
    反転する矩形波の波形を有する変調された電流を供給す
    ることによって行われ、この中間層を形成する段階にお
    いて供給される変調された電流の周波数帯域が50Hz
    乃至500Hzであり、デューティサイクルが35乃至
    85%であることを特徴とする請求項3に記載のリード
    フレームのメッキ方法。
JP05236299A 1998-04-18 1999-03-01 半導体パッケージ用リードフレーム及びリードフレームメッキ方法 Expired - Lifetime JP3502781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1998-13927 1998-04-18
KR1019980013927A KR100275381B1 (ko) 1998-04-18 1998-04-18 반도체 패키지용 리드프레임 및 리드프레임도금방법

Publications (2)

Publication Number Publication Date
JPH11307711A JPH11307711A (ja) 1999-11-05
JP3502781B2 true JP3502781B2 (ja) 2004-03-02

Family

ID=19536430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05236299A Expired - Lifetime JP3502781B2 (ja) 1998-04-18 1999-03-01 半導体パッケージ用リードフレーム及びリードフレームメッキ方法

Country Status (3)

Country Link
US (1) US6150713A (ja)
JP (1) JP3502781B2 (ja)
KR (1) KR100275381B1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999064198A1 (de) * 1998-06-10 1999-12-16 W. C. Heraeus Gmbh & Co. Kg Verfahren zur herstellung eines bleifreien substrates
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US6469386B1 (en) * 1999-10-01 2002-10-22 Samsung Aerospace Industries, Ltd. Lead frame and method for plating the same
KR20020094965A (ko) * 2001-06-12 2002-12-20 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
ATE546835T1 (de) * 2001-07-09 2012-03-15 Sumitomo Metal Mining Co Verfahren zur herstellung eines leiterrahmens
KR100893974B1 (ko) * 2003-02-19 2009-04-20 허니웰 인터내셔날 인코포레이티드 열적 상호접속 시스템, 그 제조 방법 및 사용법
JP3841768B2 (ja) 2003-05-22 2006-11-01 新光電気工業株式会社 パッケージ部品及び半導体パッケージ
KR100819800B1 (ko) * 2005-04-15 2008-04-07 삼성테크윈 주식회사 반도체 패키지용 리드 프레임
KR101241735B1 (ko) * 2008-09-05 2013-03-08 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
KR20100103015A (ko) * 2009-03-12 2010-09-27 엘지이노텍 주식회사 리드 프레임 및 그 제조방법
CN103617969B (zh) * 2013-12-04 2016-06-29 广州先艺电子科技有限公司 一种焊接金锡合金薄膜的热沉及其制备方法
DE102014211298A1 (de) * 2014-06-13 2015-12-17 Robert Bosch Gmbh Substrat mit einer Oberflächenbeschichtung und Verfahren zum Beschichten einer Oberfläche eines Substrates
JP2019536913A (ja) * 2016-10-20 2019-12-19 アイエイチ アイピー ホールディングス リミテッド 金属基板をめっきして所望の表面粗さを得る方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714962A (ja) * 1993-04-28 1995-01-17 Mitsubishi Shindoh Co Ltd リードフレーム材およびリードフレーム
US5650661A (en) * 1993-12-27 1997-07-22 National Semiconductor Corporation Protective coating combination for lead frames
JPH07326702A (ja) * 1994-06-02 1995-12-12 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
US5583372A (en) * 1994-09-14 1996-12-10 Micron Technology, Inc. Adhesion enhanced semiconductor die for mold compound packaging
JPH0929865A (ja) * 1995-07-20 1997-02-04 Nippon Dennetsu Co Ltd 段ボール紙、及びこれを用いた収納箱、段ボール紙の切断治具
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JPH09232493A (ja) * 1995-12-20 1997-09-05 Seiichi Serizawa リードフレーム
KR0183645B1 (ko) * 1996-03-26 1999-03-20 이대원 다층 구조의 도금층을 구비한 반도체 리드 프레임
JP3259894B2 (ja) * 1996-04-30 2002-02-25 ソニー株式会社 リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
US6037653A (en) * 1997-03-25 2000-03-14 Samsung Aerospace Industries, Ltd. Semiconductor lead frame having multi-layered plating layer including copper-nickel plating layer
US5994767A (en) * 1997-04-09 1999-11-30 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
KR100231838B1 (ko) * 1997-05-20 1999-12-01 유무성 집적회로용 리드프레임 및 그 제조방법

Also Published As

Publication number Publication date
JPH11307711A (ja) 1999-11-05
KR19990080573A (ko) 1999-11-15
US6150713A (en) 2000-11-21
KR100275381B1 (ko) 2000-12-15

Similar Documents

Publication Publication Date Title
US6518508B2 (en) Ag-pre-plated lead frame for semiconductor package
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US7245006B2 (en) Palladium-spot leadframes for high adhesion semiconductor devices and method of fabrication
JP3502781B2 (ja) 半導体パッケージ用リードフレーム及びリードフレームメッキ方法
JP3259894B2 (ja) リードフレーム、その製造方法及びそのリードフレームを用いた半導体装置
US20040183165A1 (en) Semiconductor leadframes plated with thick nickel, minimum palladium, and pure tin
KR20000062950A (ko) 금으로 점도금된 반도체 소자용 리드프레임 및 그 제조 방법
US6995042B2 (en) Method for fabricating preplated nickel/palladium and tin leadframes
EP1037277B1 (en) Lead frame and method of fabricating a lead frame
JPS59168659A (ja) 集積回路用リ−ドフレ−ム
KR100378489B1 (ko) 은 또는 은 합금도금을 이용한 반도체 패키지용 리드프레임 및 그 제조방법
JP2001060649A (ja) メッキ電子ターミネーションの製造方法
KR100833934B1 (ko) 다층도금 리드프레임 및 이 리드프레임의 제조방법
JPH06260741A (ja) 金属ベース回路基板の製造方法
KR100231832B1 (ko) 다중 도금층을 가진 반도체 리드프레임
KR100209264B1 (ko) 반도체 리드 프레임
JP2868943B2 (ja) 半導体素子電極とリードとの接続構造および実装方法
JPH04174546A (ja) 銅合金製半導体リードフレームの製造方法
KR100503038B1 (ko) 반도체 팩키지용 리드 프레임
KR100450090B1 (ko) 반도체 팩키지의 리드프레임과 이 리드 프레임의 도금방법
WO2007070011A1 (en) Semiconductor package and method of fabrication thereof
JPS6148953A (ja) 樹脂封止形半導体装置の製造方法
JPH05243338A (ja) Tabテープ及び半導体素子の実装方法
JPH05129497A (ja) A1めつきしたリードフレーム
JPH07130930A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031208

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term