JP2001060649A - メッキ電子ターミネーションの製造方法 - Google Patents
メッキ電子ターミネーションの製造方法Info
- Publication number
- JP2001060649A JP2001060649A JP2000193852A JP2000193852A JP2001060649A JP 2001060649 A JP2001060649 A JP 2001060649A JP 2000193852 A JP2000193852 A JP 2000193852A JP 2000193852 A JP2000193852 A JP 2000193852A JP 2001060649 A JP2001060649 A JP 2001060649A
- Authority
- JP
- Japan
- Prior art keywords
- coating
- lead
- leads
- metal
- applying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007747 plating Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 33
- 238000005242 forging Methods 0.000 claims abstract description 15
- 238000005096 rolling process Methods 0.000 claims abstract description 8
- 238000000576 coating method Methods 0.000 claims description 51
- 239000011248 coating agent Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 238000007598 dipping method Methods 0.000 claims description 3
- 239000012943 hotmelt Substances 0.000 claims description 3
- 239000011135 tin Substances 0.000 claims 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims 3
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000009736 wetting Methods 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000001000 micrograph Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical group [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000003287 bathing Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- TVZPLCNGKSPOJA-UHFFFAOYSA-N copper zinc Chemical compound [Cu].[Zn] TVZPLCNGKSPOJA-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910001174 tin-lead alloy Inorganic materials 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
- H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/85464—Palladium (Pd) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/4921—Contact or terminal manufacturing by assembling plural parts with bonding
- Y10T29/49211—Contact or terminal manufacturing by assembling plural parts with bonding of fused material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
- Y10T29/49218—Contact or terminal manufacturing by assembling plural parts with deforming
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49204—Contact or terminal manufacturing
- Y10T29/49224—Contact or terminal manufacturing with coating
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Shaping Metal By Deep-Drawing, Or The Like (AREA)
- Electroplating Methods And Accessories (AREA)
- Coating With Molten Metal (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Abstract
(57)【要約】 (修正有)
【課題】ハンダ付け性を向上したリード線/ターミネー
ションの製造方法を提供すること。 【解決手段】金属リード線のメツキ被膜を機械的に平坦
化することにより、リード線の仕上げ加工をおこなう。
この平坦化は、圧延、スタンピング、ピーニング、コイ
ニング、鍛造等の機械的手段によりおこなうことができ
る。
ションの製造方法を提供すること。 【解決手段】金属リード線のメツキ被膜を機械的に平坦
化することにより、リード線の仕上げ加工をおこなう。
この平坦化は、圧延、スタンピング、ピーニング、コイ
ニング、鍛造等の機械的手段によりおこなうことができ
る。
Description
【0001】
【発明の属する技術分野】本発明は、ハンダ付け性を向
上したリード線/ターミネーションの製造方法に関す
る。
上したリード線/ターミネーションの製造方法に関す
る。
【0002】
【従来の技術及び発明が解決しようとする課題】リード
線/ターミネーションを有する集積回路(IC)装置を
回路板に接合する時点で、前記リード線/ターミネーシ
ョンと前記回路板とを電気的及び機械的に十分に接続さ
せるのに好適な手段を、提供する必要がある。リード線
とは、集積回路をマウントする回路板との電気的接続を
生じさせるのに使用する集積回路パッケージから突きだ
している金属配線である。ターミネーションとは、電気
素子間又は電子素子間の電気的接続を生じさせるのに使
用される表面である。目視により観察される物性である
濡れ及びフィレッティングが工業的に規定された要件を
満たしており且つ伝送される信号の意図する電気特性を
変更しないパスを提供するときには、接続は十分である
とみなされる。濡れは、液体が接触する個体表面上に広
がるか、個体表面を覆う能力である。フィレッティング
とは、2つの表面を接続するのに使用される接合材料の
容積、高さ、面積及び状況を説明する用語である。ま
た、接続は、機械的に永久的なものでなければならな
い。
線/ターミネーションを有する集積回路(IC)装置を
回路板に接合する時点で、前記リード線/ターミネーシ
ョンと前記回路板とを電気的及び機械的に十分に接続さ
せるのに好適な手段を、提供する必要がある。リード線
とは、集積回路をマウントする回路板との電気的接続を
生じさせるのに使用する集積回路パッケージから突きだ
している金属配線である。ターミネーションとは、電気
素子間又は電子素子間の電気的接続を生じさせるのに使
用される表面である。目視により観察される物性である
濡れ及びフィレッティングが工業的に規定された要件を
満たしており且つ伝送される信号の意図する電気特性を
変更しないパスを提供するときには、接続は十分である
とみなされる。濡れは、液体が接触する個体表面上に広
がるか、個体表面を覆う能力である。フィレッティング
とは、2つの表面を接続するのに使用される接合材料の
容積、高さ、面積及び状況を説明する用語である。ま
た、接続は、機械的に永久的なものでなければならな
い。
【0003】これらの永久接続は、通常ハンダ付けによ
りなされる。ハンダ付けにおいて、2つの金属表面間に
ハンダ接合が形成されると、これらが一体化される。ハ
ンダは、かなり低温(約200℃)で溶融する金属又は
金属組成物であり、溶融状態でそれが適用する表面を濡
らす。ハンダは、亜鉛−銅合金又は錫−鉛合金等の合金
である。冷却すると、ハンダは、半導体リード線/ター
ミネーションの表面と回路板の表面との間に永久機械的
及び電気的接続を形成する。
りなされる。ハンダ付けにおいて、2つの金属表面間に
ハンダ接合が形成されると、これらが一体化される。ハ
ンダは、かなり低温(約200℃)で溶融する金属又は
金属組成物であり、溶融状態でそれが適用する表面を濡
らす。ハンダは、亜鉛−銅合金又は錫−鉛合金等の合金
である。冷却すると、ハンダは、半導体リード線/ター
ミネーションの表面と回路板の表面との間に永久機械的
及び電気的接続を形成する。
【0004】ハンダ濡れ量及びハンダ付け面間フィレッ
ティングを最大とするように機械的接続を向上させるこ
とが、常にハンダ付けの分野において望まれていた。他
では、特殊な浸漬(bathing)プロセス又は特殊
なメッキプロセス/固定法を用いることにより、錫/ハ
ンダメッキのハンダ付け接続を向上する試みがなされ
た。本発明は、ハンダ付け性を向上させるようなリード
線/ターミネーションの製造方法に関する。ハンダ付け
性は、材料又は表面が規定条件下で溶融ハンダにより濡
らされる能力である。
ティングを最大とするように機械的接続を向上させるこ
とが、常にハンダ付けの分野において望まれていた。他
では、特殊な浸漬(bathing)プロセス又は特殊
なメッキプロセス/固定法を用いることにより、錫/ハ
ンダメッキのハンダ付け接続を向上する試みがなされ
た。本発明は、ハンダ付け性を向上させるようなリード
線/ターミネーションの製造方法に関する。ハンダ付け
性は、材料又は表面が規定条件下で溶融ハンダにより濡
らされる能力である。
【0005】パッケージICの製造工程には、リード線
/ターミネーション仕上げ剤を金属リード線/ターミネ
ーションに適用して、その下に位置する素地金属リード
線/ターミネーションに固有のハンダ付け性を保持及び
高めることが含まれる。このリード線/ターミネーショ
ン仕上げ剤は、典型的には薄被膜として適用される。リ
ード線/ターミネーション仕上げ剤により、金属リード
線/ターミネーションが保持され、且つパッケージIC
又は電気/電子部品を回路板に容易にハンダ付けでき
る。リード線/ターミネーション仕上げ剤を適用するに
は、2つの一般的な方法がある:(1)錫/鉛ハンダメ
ッキリード線仕上げ法又は(2)溶融熱ハンダ浸漬法。
これらの2つのプロセスは、ハンダ及びIC製造の分野
において周知である。
/ターミネーション仕上げ剤を金属リード線/ターミネ
ーションに適用して、その下に位置する素地金属リード
線/ターミネーションに固有のハンダ付け性を保持及び
高めることが含まれる。このリード線/ターミネーショ
ン仕上げ剤は、典型的には薄被膜として適用される。リ
ード線/ターミネーション仕上げ剤により、金属リード
線/ターミネーションが保持され、且つパッケージIC
又は電気/電子部品を回路板に容易にハンダ付けでき
る。リード線/ターミネーション仕上げ剤を適用するに
は、2つの一般的な方法がある:(1)錫/鉛ハンダメ
ッキリード線仕上げ法又は(2)溶融熱ハンダ浸漬法。
これらの2つのプロセスは、ハンダ及びIC製造の分野
において周知である。
【0006】
【課題を解決するための手段】本発明によれば、電気装
置のリード線又はターミネーションの製造方法であっ
て、金属リード線/ターミネーションに被膜を適用する
工程と、被覆リード線が実質的により平滑となり且つ実
質的に多孔度が減少するまで金属リード線/ターミネー
ションを平坦化する工程と、被膜厚さが約0.1%〜約
10%減少するまで実質的に平坦化する工程と、を含ん
でなることを特徴とする製造方法が提供される。
置のリード線又はターミネーションの製造方法であっ
て、金属リード線/ターミネーションに被膜を適用する
工程と、被覆リード線が実質的により平滑となり且つ実
質的に多孔度が減少するまで金属リード線/ターミネー
ションを平坦化する工程と、被膜厚さが約0.1%〜約
10%減少するまで実質的に平坦化する工程と、を含ん
でなることを特徴とする製造方法が提供される。
【0007】また、本発明によれば、集積回路の金属リ
ード線の製造方法であって、前記集積回路パッケージの
前記金属リード線に被膜を適用する工程と、被覆リード
線が実質的により平滑となり且つ実質的に多孔度が減少
するまで前記金属リード線を平坦化する工程であって、
前記金属リード線/ターミネーションに前記被膜を適用
する工程で被覆された被膜の厚さが平坦化前で約10ミ
クロインチ〜約1000ミクロインチであり、平坦化に
よる被膜厚さの減少が約0.1%〜約10%である工程
と、前記被膜の多孔度が約80%〜90%減少するまで
平坦化する工程と、を含んでなることを特徴とする製造
方法が提供される。
ード線の製造方法であって、前記集積回路パッケージの
前記金属リード線に被膜を適用する工程と、被覆リード
線が実質的により平滑となり且つ実質的に多孔度が減少
するまで前記金属リード線を平坦化する工程であって、
前記金属リード線/ターミネーションに前記被膜を適用
する工程で被覆された被膜の厚さが平坦化前で約10ミ
クロインチ〜約1000ミクロインチであり、平坦化に
よる被膜厚さの減少が約0.1%〜約10%である工程
と、前記被膜の多孔度が約80%〜90%減少するまで
平坦化する工程と、を含んでなることを特徴とする製造
方法が提供される。
【0008】有利なことに、熱浸漬法では、高品質仕上
げができるが、被膜厚さ分布を制御するのが困難であ
る。得られる最大被膜厚さは、液体表面の張力の面から
制限される。メッキ法は、被膜厚さ分布に関してははる
かに容易に制御できる。得ることのできる最大被膜厚さ
は、制限されない。しかしながら、メッキのハンダ付け
性、すなわち、表面が溶融ハンダにより濡れる能力が、
典型的には溶融熱浸漬リード線/ターミネーション仕上
げよりもよくない。本発明によれば、リード線がより高
度のハンダ付け性を有するようなICパッケージの製造
方法が提供される。このハンダ付け性の向上は、スチー
ムエージング及び濡れバランス測定値を用いて測定及び
試験した。リード線仕上げ方法は、リード線のメッキ被
膜を機械的に平坦化することを含む。これは、圧延、ス
タンピング、ピーニング(ハンマー鍛造か硬質ショット
による衝撃により1枚の金属を表面硬化すること)、コ
イニング(明瞭に形成された圧痕を加工物の両表面に型
押するように2つの型の間での圧潰により金属を成形す
ること)、鍛造(圧縮力を用いて塑性変形により金属を
附形すること)又は他の適当な平坦化法によりおこなう
ことができる。これらの方法のうち、圧延により優れた
結果が得られることを見出した。リード線の被膜を平坦
化することにより、表面の多孔度が減少し、総表面積が
最小限となり、リード線/ターミネーション表面を濡ら
すのに必要とする作業を減少できる。また、被膜を平坦
化することにより、非晶質リッジ及び溝の悪影響が最小
限に抑えられ、優れたハンダ付け性が得られる。非晶質
リッジ及び溝は、一般的に適用されるリード線/ターミ
ネーション仕上げ剤の粒子構造に関連付けて考えること
ができる。
げができるが、被膜厚さ分布を制御するのが困難であ
る。得られる最大被膜厚さは、液体表面の張力の面から
制限される。メッキ法は、被膜厚さ分布に関してははる
かに容易に制御できる。得ることのできる最大被膜厚さ
は、制限されない。しかしながら、メッキのハンダ付け
性、すなわち、表面が溶融ハンダにより濡れる能力が、
典型的には溶融熱浸漬リード線/ターミネーション仕上
げよりもよくない。本発明によれば、リード線がより高
度のハンダ付け性を有するようなICパッケージの製造
方法が提供される。このハンダ付け性の向上は、スチー
ムエージング及び濡れバランス測定値を用いて測定及び
試験した。リード線仕上げ方法は、リード線のメッキ被
膜を機械的に平坦化することを含む。これは、圧延、ス
タンピング、ピーニング(ハンマー鍛造か硬質ショット
による衝撃により1枚の金属を表面硬化すること)、コ
イニング(明瞭に形成された圧痕を加工物の両表面に型
押するように2つの型の間での圧潰により金属を成形す
ること)、鍛造(圧縮力を用いて塑性変形により金属を
附形すること)又は他の適当な平坦化法によりおこなう
ことができる。これらの方法のうち、圧延により優れた
結果が得られることを見出した。リード線の被膜を平坦
化することにより、表面の多孔度が減少し、総表面積が
最小限となり、リード線/ターミネーション表面を濡ら
すのに必要とする作業を減少できる。また、被膜を平坦
化することにより、非晶質リッジ及び溝の悪影響が最小
限に抑えられ、優れたハンダ付け性が得られる。非晶質
リッジ及び溝は、一般的に適用されるリード線/ターミ
ネーション仕上げ剤の粒子構造に関連付けて考えること
ができる。
【0009】
【発明の実施の形態】以下、本発明の実施態様を、添付
図面を参照しながら説明する。
図面を参照しながら説明する。
【0010】電子装置のリード線、最も顕著には集積回
路のリード線を平坦化することにより、リード線のハン
ダ付け性が増加する。平坦化は、圧延、スタンピング、
ピーニング、コイニング又は鍛造によりおこなうことが
できる。
路のリード線を平坦化することにより、リード線のハン
ダ付け性が増加する。平坦化は、圧延、スタンピング、
ピーニング、コイニング又は鍛造によりおこなうことが
できる。
【0011】パッケージ集積回路は、実質的に平坦な表
面を有する金属リードフレームを用いて製造される。チ
ップ(ダイ)型における集積回路を、リードフレーム
(ダイアタッチメント用に上に銀又は銅を特殊なスポッ
トメッキしてもよい)に結合させ、ワイヤボンディング
を実施し、トランスファー成形するか、ファーネスシー
リングするか、溶接するかして、リード線がパッケージ
ボディから突き出たカプセル化(パッケージ)集積回路
を製造する。図1は、金属リードフレーム11を含むリ
ボン10の概略図である。金属リードフレームは、中央
ダイパッド12及び複数のリード線14を含む。ICチ
ップ(図示せず)が、ダイパッド12上にマウントされ
ている。
面を有する金属リードフレームを用いて製造される。チ
ップ(ダイ)型における集積回路を、リードフレーム
(ダイアタッチメント用に上に銀又は銅を特殊なスポッ
トメッキしてもよい)に結合させ、ワイヤボンディング
を実施し、トランスファー成形するか、ファーネスシー
リングするか、溶接するかして、リード線がパッケージ
ボディから突き出たカプセル化(パッケージ)集積回路
を製造する。図1は、金属リードフレーム11を含むリ
ボン10の概略図である。金属リードフレームは、中央
ダイパッド12及び複数のリード線14を含む。ICチ
ップ(図示せず)が、ダイパッド12上にマウントされ
ている。
【0012】集積回路チップは、隙間を設けて間隔をお
いて配置し、ICダイパッド12上にマウントされてい
る。ICダイパッド12は、結合されたチップと実質的
に一致する形状である(例えば、図示されているように
長方形)。フラット金属リード線14により、リード線
からIC上のボンドパッドに延びている薄いボンドワイ
ヤ(図示してない)を用いて、集積回路のボンドパッド
との電気的接触がなされる。図1に示すように、内端1
6で、金属リード線14は、ICダイパッド12の外周
を包囲する。金属リード線14は、全てICダイパッド
12から外側に放射状に延びている。金属リード線14
の外端18で、金属リード線14は、リボン10と平行
な角度で、次のICパッケージフレームの金属リード線
14の方向に突き出ている。
いて配置し、ICダイパッド12上にマウントされてい
る。ICダイパッド12は、結合されたチップと実質的
に一致する形状である(例えば、図示されているように
長方形)。フラット金属リード線14により、リード線
からIC上のボンドパッドに延びている薄いボンドワイ
ヤ(図示してない)を用いて、集積回路のボンドパッド
との電気的接触がなされる。図1に示すように、内端1
6で、金属リード線14は、ICダイパッド12の外周
を包囲する。金属リード線14は、全てICダイパッド
12から外側に放射状に延びている。金属リード線14
の外端18で、金属リード線14は、リボン10と平行
な角度で、次のICパッケージフレームの金属リード線
14の方向に突き出ている。
【0013】隣接するリード線は、一緒に保持され、ダ
ムバー30によりフレームに保持されている。ダイパッ
ド12は、タイバー32によりレール34に接続されて
いる。ダイ(図示してない)をダイパッド12に結合し
た後、リードフレームを、金型に配置する。溶融プラス
チックを、金型内にトランスファ成形してダイとリード
線を、レール34とダムバー30とによって形成される
周囲内に閉じ込める。成形装置が冷却したら、ダムバー
30とタイバー32を、通常のリードトリム操作でレー
ル34から分離する。次に、リード線14を、通常の成
形操作で所望の角度に曲げてもよい。これにより、個々
のICパッケージ用フレームが得られる。好ましくは、
チップを結合する前であって、少なくとも回路板に挿入
する前に、金属リード線14の被膜を、平坦化する。こ
れは、機械的手段、例えば、圧延、スタンピング、ピー
ニング、コイニング、鍛造又は適当な他の平坦化法によ
りおこなうことができる。曲げた金属リード線14を、
回路板に挿入し、ハンダ付けする。
ムバー30によりフレームに保持されている。ダイパッ
ド12は、タイバー32によりレール34に接続されて
いる。ダイ(図示してない)をダイパッド12に結合し
た後、リードフレームを、金型に配置する。溶融プラス
チックを、金型内にトランスファ成形してダイとリード
線を、レール34とダムバー30とによって形成される
周囲内に閉じ込める。成形装置が冷却したら、ダムバー
30とタイバー32を、通常のリードトリム操作でレー
ル34から分離する。次に、リード線14を、通常の成
形操作で所望の角度に曲げてもよい。これにより、個々
のICパッケージ用フレームが得られる。好ましくは、
チップを結合する前であって、少なくとも回路板に挿入
する前に、金属リード線14の被膜を、平坦化する。こ
れは、機械的手段、例えば、圧延、スタンピング、ピー
ニング、コイニング、鍛造又は適当な他の平坦化法によ
りおこなうことができる。曲げた金属リード線14を、
回路板に挿入し、ハンダ付けする。
【0014】平坦化の前と後の両方で、リード線上の被
膜は、厚さ約10ミクロインチ〜約1000ミクロイン
チであり、ハンダ付け性表面の接触面積が被膜の総表面
積の約10〜100%である。リード線の厚さを、平坦
化の前に、その最初のサイズの0.1%〜約10%減少
させる。
膜は、厚さ約10ミクロインチ〜約1000ミクロイン
チであり、ハンダ付け性表面の接触面積が被膜の総表面
積の約10〜100%である。リード線の厚さを、平坦
化の前に、その最初のサイズの0.1%〜約10%減少
させる。
【0015】図2〜図4は、リード線の被覆表面の顕微
鏡写真である。下の最も左に、写真の通し番号が付され
ているが、これは無視してよい。2番目の数2kVは、
電子顕微鏡に加えられた電圧を表す。図2A、図3A及
び図4Aは、被覆リード線表面20を示す(倍率3,0
00倍)。図2B、図3B、図4B及び図5Bは、被覆
リード線表面20を示す(倍率500倍)。図2A及び
図2Bは、左側が平坦化され、右側を平坦化しなかった
リード線被膜を示す。図2A及び図2Bにおける、左側
の平坦化領域と右側の未平坦化領域との間に、平滑度に
差があることは、容易に明らかとなる。図2A及び図2
Bにおいて、左から右に移動すると、左側が比較的多孔
度が相対的に低い実質的に平滑な表面であり、右に移動
するにつれて、次第に平滑でなく且つ高い多孔度を有す
る表面となっていくことが分かる。
鏡写真である。下の最も左に、写真の通し番号が付され
ているが、これは無視してよい。2番目の数2kVは、
電子顕微鏡に加えられた電圧を表す。図2A、図3A及
び図4Aは、被覆リード線表面20を示す(倍率3,0
00倍)。図2B、図3B、図4B及び図5Bは、被覆
リード線表面20を示す(倍率500倍)。図2A及び
図2Bは、左側が平坦化され、右側を平坦化しなかった
リード線被膜を示す。図2A及び図2Bにおける、左側
の平坦化領域と右側の未平坦化領域との間に、平滑度に
差があることは、容易に明らかとなる。図2A及び図2
Bにおいて、左から右に移動すると、左側が比較的多孔
度が相対的に低い実質的に平滑な表面であり、右に移動
するにつれて、次第に平滑でなく且つ高い多孔度を有す
る表面となっていくことが分かる。
【0016】図2A及び図2Bは、図3A及び図3Bと
比較すべきものであって、後者の2つは、未平坦化のも
のである。しかしながら、図2Aの部分的に平坦化され
た表面が、図3Aの未平坦化表面と比較して、いかに実
質的に平滑であるかが分かる。図2Bの部分的に平坦化
した部分と、図3Bに示す未平坦化表面との比較につい
ても同様のことが言える。図4A及び図4Bは、ハンマ
ー鍛造の結果を示す。図4A及び図4Bを図3A及び図
3Bと比較すると、ハンマー鍛造により、表面が平滑と
なり、多孔度が減少する。ハンマー鍛造がなされなかっ
たより粗い部分200をみると差がよくわかる。
比較すべきものであって、後者の2つは、未平坦化のも
のである。しかしながら、図2Aの部分的に平坦化され
た表面が、図3Aの未平坦化表面と比較して、いかに実
質的に平滑であるかが分かる。図2Bの部分的に平坦化
した部分と、図3Bに示す未平坦化表面との比較につい
ても同様のことが言える。図4A及び図4Bは、ハンマ
ー鍛造の結果を示す。図4A及び図4Bを図3A及び図
3Bと比較すると、ハンマー鍛造により、表面が平滑と
なり、多孔度が減少する。ハンマー鍛造がなされなかっ
たより粗い部分200をみると差がよくわかる。
【0017】平坦化の前に設けられるこの実施態様にお
けるリード線の被膜は、80/20錫/鉛を含むか、8
0/20錫/鉛から構成されている。これらのリード線
は、Harris TO−220パッケージにパッケー
ジされる装置に使用される。
けるリード線の被膜は、80/20錫/鉛を含むか、8
0/20錫/鉛から構成されている。これらのリード線
は、Harris TO−220パッケージにパッケー
ジされる装置に使用される。
【0018】図5A、図5B及び図5Cは、異なるリー
ドフレームとそれらの被膜を示す。図5A、図5B及び
図5Cは、全て、底層が銅からなり、中間層がニッケル
メッキからなるリードフレームを示す。上層のメッキ層
(ハンダ付け表面接触領域を提供する)は、各々異な
り、図5Aでは、上層メッキは錫/鉛ハンダメッキであ
り、図5Bでは、上層が金メッキであり、図5Cでは、
上層がパラジウムメッキである。ニッケル上に金の被膜
を用いる場合、好ましい実施態様では、金被膜の厚さ
は、2ミクロインチ以下である。これらの上記した組み
合わせのいずれを用いてもよい。
ドフレームとそれらの被膜を示す。図5A、図5B及び
図5Cは、全て、底層が銅からなり、中間層がニッケル
メッキからなるリードフレームを示す。上層のメッキ層
(ハンダ付け表面接触領域を提供する)は、各々異な
り、図5Aでは、上層メッキは錫/鉛ハンダメッキであ
り、図5Bでは、上層が金メッキであり、図5Cでは、
上層がパラジウムメッキである。ニッケル上に金の被膜
を用いる場合、好ましい実施態様では、金被膜の厚さ
は、2ミクロインチ以下である。これらの上記した組み
合わせのいずれを用いてもよい。
【0019】上記した材料及び方法が好ましいが、他の
ハンダ付けリード線材料を用いてもよく、これらは、請
求の範囲に記載の本発明の範囲内である。
ハンダ付けリード線材料を用いてもよく、これらは、請
求の範囲に記載の本発明の範囲内である。
【0020】上記したように、リード線の仕上げ加工方
法は、金属リード線のメッキ被膜を機械的に平坦化する
ことを含む。これは、圧延、スタンピング、ピーニン
グ、コイニング、鍛造等の機械的手段によりおこなうこ
とができる。
法は、金属リード線のメッキ被膜を機械的に平坦化する
ことを含む。これは、圧延、スタンピング、ピーニン
グ、コイニング、鍛造等の機械的手段によりおこなうこ
とができる。
【図1】リードフレームを示す図である。
【図2】A 左側を平坦化し、右側を平坦化しなかった
リード線の被覆表面の顕微鏡写真である(倍率3,00
0倍)。 B 左側を平坦化し、右側を平坦化しなかったリード線
の被覆表面の顕微鏡写真である(倍率500倍)。
リード線の被覆表面の顕微鏡写真である(倍率3,00
0倍)。 B 左側を平坦化し、右側を平坦化しなかったリード線
の被覆表面の顕微鏡写真である(倍率500倍)。
【図3】A 平坦化しなかったリード線の被覆表面の顕
微鏡写真である(倍率3,000倍)。 B 平坦化しなかったリード線の被覆表面の顕微鏡写真
である(倍率500倍)。
微鏡写真である(倍率3,000倍)。 B 平坦化しなかったリード線の被覆表面の顕微鏡写真
である(倍率500倍)。
【図4】A ハンマー鍛造により部分的に平坦化したリ
ード線の被覆表面の顕微鏡写真である(倍率3,000
倍)。 B ハンマー鍛造により部分的に平坦化したリード線の
被覆表面の顕微鏡写真である(倍率500倍)。
ード線の被覆表面の顕微鏡写真である(倍率3,000
倍)。 B ハンマー鍛造により部分的に平坦化したリード線の
被覆表面の顕微鏡写真である(倍率500倍)。
【図5】A 底層が銅からなり、中間層がニッケルメッ
キからなり、上層がハンダメッキからなるリードフレー
ムの概略図である。 B 底層が銅からなり、中間層がニッケルメッキからな
り、上層が金メッキからなるリードフレームの概略図で
ある。 C 底層が銅からなり、中間層がニッケルメッキからな
り、上層がパラジウムメッキからなるリードフレームの
概略図である。
キからなり、上層がハンダメッキからなるリードフレー
ムの概略図である。 B 底層が銅からなり、中間層がニッケルメッキからな
り、上層が金メッキからなるリードフレームの概略図で
ある。 C 底層が銅からなり、中間層がニッケルメッキからな
り、上層がパラジウムメッキからなるリードフレームの
概略図である。
10 リボン 11 金属リードフレーム 12 ダイパッド 14 リード線 16 内端 18 外端 20 被覆リード線表面 30 ダムバー 32 タイバー 34 レール 200 より粗い部分
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/52 H01R 4/02 Z H01R 4/02 C23C 2/08 // C23C 2/08 2/26 2/26 C25D 7/12 C25D 7/12 H01L 23/52 E
Claims (13)
- 【請求項1】電気装置のリード線又はターミネーション
の製造方法であって、金属リード線/ターミネーション
に被膜を適用する工程と、 被覆リード線が実質的により平滑となり且つ実質的に多
孔度が減少するまで金属リード線/ターミネーションを
平坦化する工程と、 被膜厚さが約0.1%〜約10%減少するまで実質的に
平坦化する工程と、を含んでなることを特徴とする製造
方法。 - 【請求項2】さらに被膜の多孔度が約80%〜90%減
少するまで平坦化することを特徴とする、請求項1に記
載の製造方法。 - 【請求項3】圧延か、スタンピングか、ピーニングか、
コイニングか、鍛造か、ハンマー鍛造により前記金属リ
ード線/ターミネーションを平坦化することを特徴とす
る、請求項1又は2に記載の製造方法。 - 【請求項4】前記電気装置の前記金属リード線/ターミ
ネーションに被膜を適用する工程が、前記リード線又は
ターミネーションに錫/鉛組成物を被覆することを含
み、好ましくは前記リード線又はターミネーションに8
0/20錫/鉛組成物を被覆することを含む、請求項1
に記載の製造方法。 - 【請求項5】前記電気装置の前記金属リード線/ターミ
ネーションに被膜を適用する工程が、前記リード線又は
ターミネーションを錫/鉛ハンダメッキリード線仕上げ
プロセスに附するか、前記リード線又はターミネーショ
ンを溶融熱ハンダ浸漬プロセスに附することを含むこと
を特徴とする、請求項1に記載の製造方法。 - 【請求項6】前記金属リード線/ターミネーションに被
膜を適用する工程が、前記リード線又はターミネーショ
ンに、銀、金、ニッケル又は錫から実質的になる群から
選択された被膜を被覆することを含む、請求項1に記載
の製造方法。 - 【請求項7】回路の前記金属リード線に被膜を適用する
工程が、前記リード線に約2ミクロインチ以下の金の被
膜を被覆することを含む、請求項5又は6に記載の製造
方法。 - 【請求項8】集積回路の金属リード線の製造方法であっ
て、前記集積回路パッケージの前記金属リード線に被膜
を適用する工程と、 被覆リード線が実質的により平滑となり且つ実質的に多
孔度が減少するまで前記金属リード線を平坦化する工程
であって、前記金属リード線/ターミネーションに前記
被膜を適用する工程で被覆された被膜の厚さが平坦化前
で約10ミクロインチ〜約1000ミクロインチであ
り、平坦化による被膜厚さの減少が約0.1%〜約10
%である工程と、 前記被膜の多孔度が約80%〜90%減少するまで平坦
化する工程と、を含んでなることを特徴とする製造方
法。 - 【請求項9】圧延か、スタンピングか、ピーニングか、
コイニングか、鍛造か、ハンマー鍛造により前記集積回
路パッケージの前記金属リード線を平坦化することを特
徴とする、請求項8又は9に記載の製造方法。 - 【請求項10】集積回路パッケージの前記金属リード線
に被膜を適用する工程が、前記リード線に錫/鉛組成物
を被覆することを含み、好ましくは前記リード線に80
/20錫/鉛組成物を被覆することを含む、請求項8に
記載の製造方法。 - 【請求項11】集積回路の前記金属リード線に被膜を適
用する工程が、前記リード線に、銀、金、ニッケル又は
錫から実質的になる群から選択された被膜を被覆するこ
とを含み、前記集積回路の前記金属リード線の被覆が、
前記リード線を溶融熱ハンダ浸漬プロセスに附すること
を含むことを特徴とする、請求項8に記載の製造方法。 - 【請求項12】集積回路の前記金属リード線に被膜を適
用する工程が、前記リード線に、銀、金、ニッケル又は
錫から実質的になる群から選択された被膜を被覆するこ
とを含むことを特徴とする、請求項8に記載の製造方
法。 - 【請求項13】前記集積回路の前記金属リード線に被膜
を適用する工程が、前記リード線に約2ミクロインチ以
下の金の被膜を被覆することを含む、請求項8に記載の
製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/343,845 US7174626B2 (en) | 1999-06-30 | 1999-06-30 | Method of manufacturing a plated electronic termination |
US09/343845 | 1999-06-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001060649A true JP2001060649A (ja) | 2001-03-06 |
Family
ID=23347929
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000193852A Pending JP2001060649A (ja) | 1999-06-30 | 2000-06-28 | メッキ電子ターミネーションの製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7174626B2 (ja) |
EP (1) | EP1065711A3 (ja) |
JP (1) | JP2001060649A (ja) |
KR (1) | KR20010049673A (ja) |
TW (1) | TW469544B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7174626B2 (en) * | 1999-06-30 | 2007-02-13 | Intersil Americas, Inc. | Method of manufacturing a plated electronic termination |
CN1299547C (zh) * | 2000-07-12 | 2007-02-07 | 罗姆股份有限公司 | 导体间的连接结构及其连接方法 |
US7309909B2 (en) * | 2005-09-21 | 2007-12-18 | Texas Instruments Incorporated | Leadframes for improved moisture reliability of semiconductor devices |
CN101295695A (zh) * | 2007-04-29 | 2008-10-29 | 飞思卡尔半导体(中国)有限公司 | 具有焊料流动控制的引线框架 |
JP5079605B2 (ja) * | 2008-06-30 | 2012-11-21 | 株式会社オートネットワーク技術研究所 | 圧着端子及び端子付電線並びにこれらの製造方法 |
DE102018213639A1 (de) * | 2018-08-14 | 2020-02-20 | Te Connectivity Germany Gmbh | Verfahren zum Anbringen wenigstens eines insbesondere stiftförmigen Kontaktelements auf einer Leiterbahn einer Leiterplatte, Stiftleiste zur Anbringung auf einer Leiterplatte, Verbindungsanordnung |
EP4312250A1 (en) * | 2022-07-28 | 2024-01-31 | STMicroelectronics S.r.l. | Method of manufacturing semiconductor devices, corresponding substrate and semiconductor device |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2444892C3 (de) * | 1974-09-19 | 1982-03-18 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur Herstellung von streifenförmigen Anschlußelementen |
US4055062A (en) | 1975-07-15 | 1977-10-25 | Allegheny Ludlum Industries, Inc. | Process for manufacturing strip lead frames |
US4089733A (en) * | 1975-09-12 | 1978-05-16 | Amp Incorporated | Method of forming complex shaped metal-plastic composite lead frames for IC packaging |
US4214120A (en) * | 1978-10-27 | 1980-07-22 | Western Electric Company, Inc. | Electronic device package having solder leads and methods of assembling the package |
JPS57133655A (en) * | 1981-02-10 | 1982-08-18 | Pioneer Electronic Corp | Lead frame |
JPS59172253A (ja) * | 1983-03-18 | 1984-09-28 | Mitsubishi Electric Corp | 半導体装置 |
JPS60225455A (ja) | 1984-04-24 | 1985-11-09 | Kobe Steel Ltd | リ−ドフレ−ム |
JPS6148951A (ja) | 1984-08-16 | 1986-03-10 | Toshiba Corp | 半導体装置 |
JPS61234554A (ja) | 1985-04-11 | 1986-10-18 | Mitsubishi Electric Corp | 半導体用リ−ドフレ−ムの製造方法 |
JPS6372895A (ja) | 1986-09-17 | 1988-04-02 | Nippon Mining Co Ltd | 電子・電気機器用部品の製造方法 |
JPS63306648A (ja) | 1987-06-08 | 1988-12-14 | Shinko Electric Ind Co Ltd | 半導体装置用リ−ドフレ−ムとその製造方法 |
US5059455A (en) * | 1988-03-08 | 1991-10-22 | Cyclops Corporation | Method for galvanizing perforated steel sheet |
US5258331A (en) * | 1989-10-20 | 1993-11-02 | Texas Instruments Incorporated | Method of manufacturing resin-encapsulated semiconductor device package using photoresist or pre-peg lead frame dam bars |
JPH03230556A (ja) * | 1990-02-06 | 1991-10-14 | Matsushita Electron Corp | 半導体装置用リードフレーム |
JP2580059B2 (ja) * | 1990-03-23 | 1997-02-12 | シャープ株式会社 | 固体撮像素子およびその製造方法 |
US5235743A (en) * | 1990-07-11 | 1993-08-17 | Yazaki Corporation | Method of manufacturing a pair of terminals having a low friction material on a mating surface to facilitate connection of the terminals |
JPH04268055A (ja) * | 1991-02-22 | 1992-09-24 | Yamaha Corp | リードフレーム用銅合金の製造方法 |
US5151846A (en) * | 1991-08-23 | 1992-09-29 | General Instrument Corp. | Surface mountable rectifier and method for fabricating same |
US5218229A (en) * | 1991-08-30 | 1993-06-08 | Micron Technology, Inc. | Inset die lead frame configuration lead frame for a semiconductor device having means for improved busing and die-lead frame attachment |
US5274911A (en) * | 1991-10-21 | 1994-01-04 | American Shizuki Corporation | Electronic components with leads partly solder coated |
JPH05121142A (ja) * | 1991-10-31 | 1993-05-18 | Yazaki Corp | 基板用端子の製造方法 |
JPH05315511A (ja) | 1991-12-25 | 1993-11-26 | Nikko Kinzoku Kk | リードフレーム材およびその製造方法 |
US5256598A (en) * | 1992-04-15 | 1993-10-26 | Micron Technology, Inc. | Shrink accommodating lead frame |
US5307562A (en) * | 1992-11-06 | 1994-05-03 | The Whitaker Corporation | Method for making contact |
JP3083321B2 (ja) * | 1992-11-24 | 2000-09-04 | 日立建機株式会社 | リードフレームの加工方法 |
JP3443870B2 (ja) | 1993-04-09 | 2003-09-08 | イビデン株式会社 | プリント配線板及びその製造方法 |
JP2837064B2 (ja) | 1993-05-25 | 1998-12-14 | ローム株式会社 | ボンディングパッド面の圧印加工方法 |
US5360991A (en) | 1993-07-29 | 1994-11-01 | At&T Bell Laboratories | Integrated circuit devices with solderable lead frame |
US5548160A (en) * | 1994-11-14 | 1996-08-20 | Micron Technology, Inc. | Method and structure for attaching a semiconductor die to a lead frame |
JP3097470B2 (ja) * | 1994-11-15 | 2000-10-10 | 日立電線株式会社 | 半導体装置用リードフレームの製造方法及びその装置 |
JPH0992763A (ja) * | 1995-09-22 | 1997-04-04 | Hitachi Cable Ltd | リードフレームの打抜き加工方法 |
EP0795918A3 (en) * | 1996-03-12 | 2000-08-23 | Lucent Technologies Inc. | lead-acid battery with electrode structure, and method of making same |
US6336973B1 (en) * | 1997-08-05 | 2002-01-08 | Micron Technology, Inc. | Apparatus and method for modifying the configuration of an exposed surface of a viscous fluid |
US5840598A (en) * | 1997-08-14 | 1998-11-24 | Micron Technology, Inc. | LOC semiconductor assembled with room temperature adhesive |
US6194777B1 (en) * | 1998-06-27 | 2001-02-27 | Texas Instruments Incorporated | Leadframes with selective palladium plating |
US7174626B2 (en) * | 1999-06-30 | 2007-02-13 | Intersil Americas, Inc. | Method of manufacturing a plated electronic termination |
-
1999
- 1999-06-30 US US09/343,845 patent/US7174626B2/en not_active Expired - Fee Related
-
2000
- 2000-05-05 EP EP00109592A patent/EP1065711A3/en not_active Withdrawn
- 2000-06-19 TW TW089112005A patent/TW469544B/zh not_active IP Right Cessation
- 2000-06-28 JP JP2000193852A patent/JP2001060649A/ja active Pending
- 2000-06-30 KR KR1020000036929A patent/KR20010049673A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP1065711A2 (en) | 2001-01-03 |
US20020029473A1 (en) | 2002-03-14 |
TW469544B (en) | 2001-12-21 |
KR20010049673A (ko) | 2001-06-15 |
EP1065711A3 (en) | 2001-11-07 |
US7174626B2 (en) | 2007-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4920074A (en) | Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof | |
KR100379835B1 (ko) | 반도체패키지및그제조방법 | |
KR100371567B1 (ko) | Ag 선도금을 이용한 반도체 패키지용 리드프레임 | |
KR100239406B1 (ko) | 표면 실장형 반도체 패키지 및 그 제조 방법 | |
US6164523A (en) | Electronic component and method of manufacture | |
TWI429045B (zh) | Circuit member, manufacturing method of circuit member, laminated structure of semiconductor device and circuit member surface | |
JP3150926B2 (ja) | 集積回路パッケージのリードフレーム及びその製造方法 | |
US7501692B2 (en) | Semiconductor lead frame, semiconductor package having the same, and method of plating the same | |
US5531860A (en) | Structure and method for providing a lead frame with enhanced solder wetting leads | |
JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
JP3502781B2 (ja) | 半導体パッケージ用リードフレーム及びリードフレームメッキ方法 | |
EP0361283B1 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
JP2001060649A (ja) | メッキ電子ターミネーションの製造方法 | |
JP2000269398A (ja) | 半導体デバイスのアルミニウム製リードフレームおよび製造方法 | |
JPH05136317A (ja) | 半導体装置およびその製造方法 | |
US5935719A (en) | Lead-free, nickel-free and cyanide-free plating finish for semiconductor leadframes | |
US7354797B2 (en) | Method for producing a plurality of electronic devices | |
KR100231832B1 (ko) | 다중 도금층을 가진 반도체 리드프레임 | |
KR100503038B1 (ko) | 반도체 팩키지용 리드 프레임 | |
JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
KR100209264B1 (ko) | 반도체 리드 프레임 | |
KR100254271B1 (ko) | 다층 도금 리이드 프레임 | |
KR20000009009A (ko) | 리드 프레임 및 이 리드 프레임이 채용된 반도체패키지 | |
JPH1187405A (ja) | 半導体装置の外部端子の製造方法 | |
JPH02100355A (ja) | Icリード用部材 |