JPS63306648A - 半導体装置用リ−ドフレ−ムとその製造方法 - Google Patents

半導体装置用リ−ドフレ−ムとその製造方法

Info

Publication number
JPS63306648A
JPS63306648A JP14291587A JP14291587A JPS63306648A JP S63306648 A JPS63306648 A JP S63306648A JP 14291587 A JP14291587 A JP 14291587A JP 14291587 A JP14291587 A JP 14291587A JP S63306648 A JPS63306648 A JP S63306648A
Authority
JP
Japan
Prior art keywords
lead
leads
lead frame
stage
tips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14291587A
Other languages
English (en)
Inventor
Hirofumi Fujii
藤井 浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP14291587A priority Critical patent/JPS63306648A/ja
Publication of JPS63306648A publication Critical patent/JPS63306648A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ピン数の多い半導体装置に用いる半導体装置
用リードフレームとその製造方法に関する。
[従来の技術] 従来より、樹脂製等のパッケージ内部に半導体素子を収
納した半導体装置があり、該装置中の半導体素子とパッ
ケージ外部との間を繋ぐ回路パターンには、薄板を打ち
抜き加工等して形成したリードフレームを用いる。
ところで、近時は、上記半導体装置内部に搭載する半導
体素子の高集積化に伴い、該装置に用いるリードフレー
ムが益々多ピン化しつつある。それに伴って、該リード
フレームのリードの幅が一段と挟まり、近時は、その幅
が0.1mm前後とごく狭く腰の弱いものが出現した。
[発明が解決しようとする問題点] しかしながら、上述のようなリード幅がごく狭いリード
フレームにおいては、該リードフレームを製造する際の
例えばめっき工程や曲げ工程等の各種処理加工工程にお
いて、リードフレームの片持ち状態に支持された腰の弱
いリードに、曲がりや捩れが生じた。そのため、上述の
リード幅のごく狭い多ピン化したリードフレームを用い
た半導体装置では、従来、該装置の各リード間の絶縁不
良や、リード表面のワイヤボンディングエリアへのワイ
ヤのボンディング不良が頻繁に発生した。
また、従来のリードフレームにおいては、素子を搭載す
るステージや、該ステージを支持するステージサポート
バーがリードフレーム内空間を大きく占有していて、リ
ードフレームのリードの敗(ピン数)を増やす障害とな
っていた。従って、リードフレームを用いた半導体装置
では、リードフレームが障壁となって、該装置をより小
型化してその実装密度を高めることができなかった。
本発明は、かかる問題点を解決するために為されたもの
で、その目的は、近時の半導体装置の高密度化に対応可
能な、従来のリードフレームに比べてリード数を無理な
く増やせる半導体装置用リードフレームと、該リードフ
レームを、その製造時に各リードに曲げや捩れを生じさ
せずに、製造可能な半導体装置用リードフレームの製造
方法を提供することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明の半導体装置用リー
ドフレームは、第1図および第2図にその構成例を示し
たように、周囲からその内方に向けて放射状等に配列し
た複数本のり−ド2を有するリードフレーム1において
、上記複数本のり−ド2先端が集中する部分に、該リー
ド2の少なくとも一部のリード2先端を寄せ集めて半導
体素子等の素子を搭載するステージ5を形成するととも
に、該ステージ外側のリード2表面に、ワイヤボンディ
ングエリア6を形成したことを特徴とする。
また、本発明の半導体装置用リードフレームの製造方法
は、第8図にその例を示したように、周囲からその内方
に向けて配列した複数本のり−ド2を有するとともに、
上記複数本のリード2のうちのステージ5を形成する各
リード2先端間を連結部7で一体に連結したリードフレ
ーム部材8を設けて、該部材8にリードフレームlを形
成するためのめっきや曲げ加工やコイニング加工等の各
種処理加工を施した後、上記連結部7をリードフレーム
部材8から除去して、上記ステージ5を形成する各リー
ド2先端を分離独立させることを特徴とする。
[作用] 本発明の半導体装置用リードフレームlにおいては、従
来のリードフレームの素子を搭載するステージおよび該
ステージをリードフレーム上下のガイドレール間に支持
するステージサポートバーを無くして、複数本のリード
2先端でリードフレームlに素子を搭載するステージ5
を形成するようにした。従って、リードフレームlのス
テージやステージサポートバーを無くした部分に、リー
ド2を複数本配列でき、リードフレームlの多ビン化が
容易に無理なく行える。
また、本発明の半導体装置用リードフレームの製造方法
においては、リードフレーム部材8にリードフレームl
を形成するための各種処理加工を施す際、即ち該部材に
複数本のり−ド2を寄せ集めてなるステージ用の凹部5
aを曲げ加工により形成したり、該部材のリード2表面
にめっきやコイニング加工を施してワイヤボンディング
エリア6を形成する際などに、該部材のステージ5を形
成する各リード2を、該各す−ド2先端間を一体に連結
する連結部7と該連結部を介して相互に連結した他の各
リード2が支持して、該各リード2に相当の外力が加わ
っても、各リード2が曲がったり捩れたりしない。
[実施例] 次に、本発明の実施例を図面に従い説明する。
第1図および第2図は本発明の半導体装置用リードフレ
ームの好適な実施例を示し、第1図は該リードフレーム
の平面図、第2図は該リードフレームの正面断面図であ
る。以下、上記図中の実施例を説明する。図において、
2は上下のガイドレール9a、9b間に、周囲からその
内方の中央抜き部4に向けて放射状に配列した互いに独
立した複数本のリードである。この中央抜き部4周囲の
複数本の各リード2の中途部間を、素子等の周囲を樹脂
等で封止する際の堰となるダムバー10で方形状に一体
に連結する。そして、上記中央抜き部4を含む各リード
2先端が集中する部分に、中央抜き部4周囲に放射状に
配列した複数本のリードのうちの一部のり−ド2先端を
寄せ集めてなる段差状に窪んだステージ用の凹部5ユを
形成する。
即ち、第1図および第2図に示したように、中央抜き部
周囲の複数本のリード2を、一本おき毎に中央に向けて
長尺に形成しておき、その長尺に形成した各リード2a
中途部を段差状に折り曲げて、上記長尺な各リード2a
先端が集中する中央抜き部4部分に、複数本のリード2
a先端を寄せ集めてなる素子を搭載するステージ用の方
形状の凹部5aを形成する。また、上記凹部5a外側の
長尺な各リード2λ中途部上面とその他の各リード2b
先端上面に、銀めっき等のめっきを施すとともに、上記
各リード2のめっきを施した中途部上面や先端上面をコ
イニング加工して平滑化して、長尺な各リード2a中途
部上面とその他の各リード2b先端上面にそれぞれワイ
ヤボンディングエリア6を形成する。第1図および第2
図に示したリードフレーム1は以上の構成からなる。
次に、その使用例を説明する。第3図に示したように、
リードフレーム1の段差状に折り曲げた複数本の長尺な
リード2a先端を寄せ集めてなるステージ5を形成する
凹部5a内上面に、半導体素子等の素子11裏面を接着
剤等を用いて固着する。なおここで、素子11を固着し
た各リード2&先端間の絶縁性を保つために、素子11
裏面を絶縁性のある接着剤等を介して各リード2a先端
上面に固着するか、または素子11裏面を絶縁性のある
部材で構成等する必要がある。次に、素子の各電極12
と凹部5a外側の各リード2中途部上面やその先端上面
のワイヤボンディングエリア6との間を、金線等のワイ
ヤ13でそれぞれ接続する。次に、各リード2中途部間
を一体に連結しているダムバーIOを境としてその内側
の素子11を固着したリードフレーム1周囲を、樹脂等
の絶縁体14で一体に覆い、該絶縁体内部に素子l1等
とリードフレームlの一部を封入する。その後、絶縁体
14周囲に露出したダムバー10と、各リード2後端に
連なるガイドレール9a、9b等を、各リード2中途部
やその後端から分離して除去するとともに、絶縁体14
周囲に突出した各リード2を絶縁体14下方にL字状に
折り曲げる。
すると、上記り字状に折り曲げた各リード2先端をプリ
ント基板表面の回路パターン(図示せず。)に接続して
、該回路パターンを通して各リード2に電気信号を流せ
ば、該信号が、各リード2に接続した各ワイヤ13、該
各ワイヤを接続した素子の各電極I2へと伝わり、該信
号が絶縁体14内部に収納した素子11を作動させる。
なお、上述実施例のリードフレームlにおいて、第4図
ないし第7図に示したように、ステージ5を形成する段
差状に折り曲げた複数本の長尺なリード2a先端を寄せ
集めてなる凹部5aの下面やその上面に亙って、絶縁性
のあるポリイミド製等の接着テープ15を貼着して、該
テープ15で凹部5aを形成している長尺な各リード2
a先端間を相互に連結したり、または、凹部5a外側の
長尺な各リード2a中途部下面とその他の各リード2b
先端下面に亙って、絶縁性のあるポリイミド製等の接着
テープ15を貼着して、該テープ15で長尺な各リード
2a中途部とその他の各リード2b先端間を相互に連結
すれば、当該リードフレームの凹部5a内上面に素子1
1を取り付けたり、素子の各電極12とリードフレーム
の各リード2をワイヤ13でそれぞれ接続したり、素子
2等をリードフレームlの一部と共に樹脂等の絶縁体1
4内部に封入する際に、リードフレーム1の各リード2
を、接着テープ15で相互に連結した他の各リード2が
支持して、リードフレームlの片持ち状態に支持された
各リード2が折れ曲がったり捩れたりすることがなくて
都合が良い。またその際に、ステージ5を形成する凹部
5a内上面に亙って絶縁性のある両面接着テープ15を
貼着して、該テープ15で凹部5aを形成する長尺な各
リード2a先端間を相互に連結するとともに、該テープ
15で凹部5a内上面に素子11裏面を固着するように
しても良い。
また、場合によっては、ステージ5を形成する長尺な各
リード2aの中途部を、段差状に折り曲げずに、そのま
ま内方に向けて延ばして、リードフレーム1に、複数本
の長尺なリード2aからなる平面状のステージ5を形成
しても良い。
さらに、リードフレーム1のリード2の本数が少ない場
合は、リードフレームlのリード2を総て長尺に形成し
て、リードフレーム1に素子11を取り付ける凹部5a
をリードフレームlの総てのり−ド2先端を寄せ集めて
形成しても良い。
また、第8図は本発明の半導体装置用リードフレームの
製造方法を示し、詳しくは該方法に用いるリードフレー
ム部材の平面図を示す。以下、上記図中の製造方法を説
明する。まず、第8図に示したような、上下のガイドレ
ール9a、9b間に、周囲からその内方に向けて複数本
の長尺と短尺なり−ド2a、2bを放射状に交互に配列
して、上記リードの複数本の長尺な各リード2a先端を
その内方に備えた連結部7の周縁に一体に連ねるととも
に、上記長尺な各リード2a先端間を一体に連結する連
結部7外側の複数本の上記長尺と短尺な各リード2a、
2b中途部間をダムバー10で方形状に一体に連結して
なるリードフレーム部材8を打ち抜き加工等により製造
する。次に、上記リードフレーム部材8の長尺なリード
2a先端が集中する連結部7を含む部分に、長尺なリー
ド2a先端が寄り集まってなる素子を取り付けるステー
ジ用の段差状に窪んだ方形状の凹部5aをプレス曲げ加
工等により形成する。詳しくは、短尺な各リード2b先
端が位置する箇所近傍の長尺な各リード2a中途部を、
第2図等に示したように、段差状に折り曲げて、リード
フレーム部材8に、長尺なリード2a先端が寄り集まっ
てなる連結部7を含む方形状の凹部5aを形成する。ま
た、上記凹部5a外側の長尺な各リード2a中途部上面
と短尺な各リード2b先端上面に、第1図等に示したよ
うに、ワイヤボンディングエリア6を形成する。詳しく
は、上記凹部5a外側の長尺な各リード2a中途部上面
と短尺な各リード2b先端上面に、銀めっき等のめっき
を施した後、該めっきを施した上記各リード2の中途部
上面やその先端上面をコイニング加工等によりその周囲
の各り−ド2上面部分に比べて一段窪ませて、該各リー
ド2の中途部上面やその先端上面をワイヤ13を的確に
ボンディング可能なように平滑化する。その後、素子を
取り付ける凹部5aを形成する長尺な各リード2a先端
間を一体に連結する連結部7を、打ち抜き加工等により
リードフレーム部材8から除去して、凹部5aを形成す
る長尺な各リード21先端を分離独立させる。すると、
第1図に示したような本発明に係るリードフレームlが
得られる。
次に、その作用を説明する。リードフレーム部材8にリ
ードフレーム形成用の各種処理加工を施す際、即ち該部
材8に、素子を取り付ける凹部5&を形成したり、凹部
5a外側のり−ド2中途部上面やその先端上面に、めっ
きやコイニング加工等を施してワイヤボンディングエリ
ア6を形成する際には、リードフレーム部材8の曲がり
やすい長尺な各リード2aを、該各リード先端間を一体
に連結する連結部7が該連結部を介して相互に連結した
他の各リード2aと共に支持して、リードフレーム部材
8の長尺な各リード2aが曲がりや捩れを生ずることが
ない。
なお、上述実施例の製造方法において、製造するリード
フレームlのリード2の数が少ない場合は、リードフレ
ーム部材8のリード2の総てを長尺に形成して、該各リ
ード2先端をリードフレーム部材8の連結部7の周縁に
一体に連ねるようにしても良く、そうすれば、本発明の
リードフレームlを製造する場合に、該リードフレーム
lの総てのリード2を、曲がりや捩れを生じさせないよ
うに連結部7で確実に支持できて良い。
また、リードフレーム部材8を打ち抜き加工等により形
成した後のできるだけ早い時期の、例えばステージ用の
四部5aを形成したすぐ後に、第4図ないし第7図に示
したように、リードフレーム部材8の長尺な各リード2
a先端の上面または下面に亙って補強用の絶縁性のある
ポリイミド製等の接着テープ15を貼着して該テープ1
5で長尺な各リード2a先端間を相互に連結したり、短
尺な各リード2b先端下面とそれに隣合う長尺な各リー
ド2a中途部下面に亙って補強用の絶縁性のある接着テ
ープ■5を貼着して該テープ15で短尺な各リード2b
と長尺な各リード2aとを相互に連結すれば、リードフ
レーム部材8にリードフレーム形成用の各種処理加工を
施す際に、長尺や短尺の各リード2a、2bを接着テー
プ15と該テープで相互に連結した他の各リード2a、
2bが確実に支持して、リードフレーム1の片持ち状態
に支持された各リード2a、2bに曲がりや捩れを生ず
るのをより的確に防止できて良い。
[発明の効果] 以上説明したように、本発明のリードフレームにおいて
は、半導体素子等の素子を取り付けるステージや該ステ
ージを支持するステージサポートバーを無くして、複数
本のリード先端で素子を支持するようにした。従って、
本発明のリードフレームでは、従来ステージやステージ
サポートバーを備えた箇所にもリードを配設でき、リー
ドフレームの多ビン化が無理なく容易に行える。
また、プレス曲げ加工等により形成する複数本のリード
先端を寄せ集めてなるステージの大きさや、リード表面
に形成するワイヤボンディングエリアの位置やその幅を
調整することにより、同一のリードフレーム部材打ち抜
き加工用金型等を用いて、各種火きさの素子用のリード
フレームを自在に製造できる。
さらに、複数本のリード先端を寄せ集めてなる素子を取
り付けるステージを形成する隣合うリード間に隙間があ
るため、素子を取り付けたリードフレーム周囲を樹脂等
の絶縁体で覆う場合に、樹脂等の絶縁体を、上記ステー
ジを形成する隣合うリード間の隙間に食い込ませて、素
子等を含むリードフレーム周囲を絶縁体で容易に分離し
ないように確実に覆うことが可能となる。
また、本発明の製造方法を用いて本発明のり−ドフレー
ムを製造すれば、リードフレームのステージを形成する
各リードを、該各リード先端を一体に連結する連結部と
該連結部を介して相互に連結した他の各リードが支持し
て、リードフレーム部材にリードフレーム形成用の各種
処理加工を施す際、即ちリードフレーム部材にステージ
用の凹部をプレス曲げ加工等により形成する際や、リー
ドフレーム部材の各リード表面にめっきやコイニング加
工等を施してワイヤボンディングエリアを形成する際や
、長尺なリードフレーム部材を巻き取り機に巻き取って
搬送したり収納したりする際等に、ステージを構成する
各リードが、外力を受けても、曲がったり捩れたりしな
い。
【図面の簡単な説明】
第1図は本発明のリードフレームの平面図、第2図は第
1図のリードフレームの正面断面図、第3図は第1図の
リードフレームの使用状態説明図、第4図は本発明の他
のリードフレームの平面図、第5図は第4図のリードフ
レームの正面断面図、竿6図は本発明のもう一つのリー
ドフレームの平面図、第7図は第6図のリードフレーム
の正面断面図、第8図は本発明の製造方法に用いるリー
ドフレーム部材の平面図である。 l・・リードフレーム、 2.2a、2b・・リード、 5・・ステージ、   5a・・凹部、6・・ワイヤボ
ンディングエリア、 7・・連結部、    8・・リードフレーム部材、1
5・・接着テープ。

Claims (1)

  1. 【特許請求の範囲】 1、周囲からその内方に向けて配列した複数本のリード
    を有するリードフレームにおいて、上記複数本のリード
    先端が集中する部分に、該リードの少なくとも一部のリ
    ード先端を寄せ集めて素子を搭載するステージを形成す
    ると共に、該ステージ外側のリード表面に、ワイヤボン
    ディングエリアを形成したことを特徴とする半導体装置
    用リードフレーム。 2、周囲からその内方に向けて配列した複数本のリード
    を有するとともに、上記複数本のリードのうちのステー
    ジを形成する各リード先端間を連結部で一体に連結した
    リードフレーム部材を設けて、該部材にリードフレーム
    を形成するための各種処理加工を施した後、上記連結部
    をリードフレーム部材から除去して、上記ステージを形
    成する各リード先端を分離独立させることを特徴とする
    半導体装置用リードフレームの製造方法。
JP14291587A 1987-06-08 1987-06-08 半導体装置用リ−ドフレ−ムとその製造方法 Pending JPS63306648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14291587A JPS63306648A (ja) 1987-06-08 1987-06-08 半導体装置用リ−ドフレ−ムとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14291587A JPS63306648A (ja) 1987-06-08 1987-06-08 半導体装置用リ−ドフレ−ムとその製造方法

Publications (1)

Publication Number Publication Date
JPS63306648A true JPS63306648A (ja) 1988-12-14

Family

ID=15326581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14291587A Pending JPS63306648A (ja) 1987-06-08 1987-06-08 半導体装置用リ−ドフレ−ムとその製造方法

Country Status (1)

Country Link
JP (1) JPS63306648A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251149A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
JPH05299552A (ja) * 1992-04-20 1993-11-12 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH06188354A (ja) * 1992-12-21 1994-07-08 Mitsui High Tec Inc 半導体装置
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
DE19708002A1 (de) * 1996-03-22 1997-09-25 Mitsubishi Electric Corp Halbleiterbauelement und Anschlußrahmen dafür
EP1065711A2 (en) * 1999-06-30 2001-01-03 Intersil Corporation Method of manufacturing a plated electronic termination

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02251149A (ja) * 1989-03-24 1990-10-08 Nec Corp 半導体装置
JPH05299552A (ja) * 1992-04-20 1993-11-12 Hitachi Cable Ltd 半導体装置用リードフレーム
JPH06188354A (ja) * 1992-12-21 1994-07-08 Mitsui High Tec Inc 半導体装置
US5639694A (en) * 1994-10-07 1997-06-17 International Business Machines Corporation Method for making single layer leadframe having groundplane capability
DE19708002A1 (de) * 1996-03-22 1997-09-25 Mitsubishi Electric Corp Halbleiterbauelement und Anschlußrahmen dafür
DE19708002B4 (de) * 1996-03-22 2004-09-16 Mitsubishi Denki K.K. Anschlußrahmen für Halbleiterbauelement
EP1065711A2 (en) * 1999-06-30 2001-01-03 Intersil Corporation Method of manufacturing a plated electronic termination
EP1065711A3 (en) * 1999-06-30 2001-11-07 Intersil Corporation Method of manufacturing a plated electronic termination
US7174626B2 (en) 1999-06-30 2007-02-13 Intersil Americas, Inc. Method of manufacturing a plated electronic termination

Similar Documents

Publication Publication Date Title
USRE35109E (en) Semiconductor device and method for fabricating the same
JPS59227143A (ja) 集積回路パツケ−ジ
JPH05198612A (ja) 半導体装置及びその製造方法
US5917235A (en) Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
JPH1056124A (ja) リードフレーム及びボトムリード型半導体パッケージ
JPS63306648A (ja) 半導体装置用リ−ドフレ−ムとその製造方法
JPH03263334A (ja) 樹脂封止型半導体装置
US6265761B1 (en) Semiconductor devices with improved lead frame structures
JPS63258050A (ja) 半導体装置
JPH04233244A (ja) 集積回路アセンブリ
KR970000219B1 (ko) 반도체 장치 및 그 제조 방법
US5455454A (en) Semiconductor lead frame having a down set support member formed by inwardly extending leads within a central aperture
JPS63296252A (ja) 樹脂封止型半導体装置
JPH0399459A (ja) 樹脂封止型半導体装置
JPS60136248A (ja) リ−ドフレ−ムの製造方法
JP2539611B2 (ja) 半導体装置の製造方法
JPH01134958A (ja) 半導体装置
JP2697743B2 (ja) 樹脂封止型半導体装置
JP3665609B2 (ja) 半導体装置及びその半導体装置を複数個実装した半導体装置ユニット
JPH03261153A (ja) 半導体装置用パッケージ
JPH0394435A (ja) 半導体装置
JPH10303227A (ja) 半導体パッケージ及びその製造方法
JPH046859A (ja) 樹脂封止型半導体装置
JPS6366959A (ja) 多重リ−ドフレ−ム
KR0148083B1 (ko) 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지