JPH0394435A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0394435A
JPH0394435A JP1231205A JP23120589A JPH0394435A JP H0394435 A JPH0394435 A JP H0394435A JP 1231205 A JP1231205 A JP 1231205A JP 23120589 A JP23120589 A JP 23120589A JP H0394435 A JPH0394435 A JP H0394435A
Authority
JP
Japan
Prior art keywords
semiconductor element
electrodes
fine metal
electrode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1231205A
Other languages
English (en)
Inventor
Masahiko Sakurai
桜井　正彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1231205A priority Critical patent/JPH0394435A/ja
Publication of JPH0394435A publication Critical patent/JPH0394435A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置、特に多ビンで半導体素子の電極と
外囲器の電極との距離が比較的長い場合における両電極
間の電気的接続の便を図った半導体装置に関する。
（従来の技術） 従来の半導体装置、例えばプラスチックパッケージを使
用した半導体装置は、一般に第３図のように構成されて
いる。
即ち、リードフレームのアイランド１上に接着剤２を介
して半導体素子３を接着し、この半導体素子３の各電極
４とリードフレームの各インナーリード５の先端とを、
ＡＵ，ＡＮ，Ｃｕ等の線材で構成したボンディングワイ
ヤ６によるボンディングによって接続し、しかる後、エ
ポキシ等の高分子材料によるトランスファモールド成型
によって、半導体素子３及びインナーリード５をモール
ド樹脂７で樹脂封止し、しかる後、所定の処理を施すこ
とによって構成されていた。
なお、セラミックパッケージを使用した半導体装置では
、上記とほぼ同様な方法によって、セラミックパッケー
ジの内部電極と半導体素子の電極とをボンディングワイ
ヤでボンディングした後、セラミックパッケージの開口
端を気密封止することによって一般に構成されていた。
（発明が解決しようとする課題） しかしながら、上記の如く、ボンディングワイヤによっ
て半導体素子の電極と外囲器の内部電極とを接続したも
のにおいては、両電極間の距離に一定の制約がある。
即ち、ボンディングワイヤはループを形成するため、接
続すべき電極間の距離が長い場合にはループが垂れ下が
ったり、曲がったりしてして、隣合うボンディングワイ
ヤ同士が電気的にショートしてしまうことがある。この
ため、ルービング限界（接続間距離限界）は、一般に約
３〜４．５＋＋ｕａ程度であった。
このため、大型で多ピンの半導体装置を得ようとしても
、上記ルーピング限界とパッケージリードの加工限界と
を考慮すると、プラスチックパッケージの半導体装置の
場合は約２００ピン、セラミックパッケージの半導体装
置の場合は約３００ピン程度が限界であるのが現状であ
った。
本発明は上記に鑑み、半導体素子の電極と外囲器の内部
電極との間の距離が長くても、電気的ショートを起こす
ことなく確実に接続することができ、これによってより
大型で多ピンの半導体装置を得ることができるようにし
たものを提供することを目的とする。
〔発明の構成〕
（課題を解決するための手段） 上記目的を達成するため、本発明にかかる半導体装置は
、半導体素子の電極と外囲器の内部電極とをほぼ同一水
平上に位置するよう配置するとともに、前記両電極を直
線状に延びる微細金属条で電気的に接続して構成したも
のである。
ここに、前記外囲器の内部電極を金属リードフレームの
インナーリードで構成し、半導体素子の電極とインナー
リードとを前記微細金属条で接続した後に前記半導体素
子及びインナーリードをモールド樹脂で樹脂封止して外
囲器を構成したり、前記外囲器がセラミックパッケージ
であって、前記微細金属条で半導体素子の電極とセラミ
ックパッケージの内部電極とを接続した後に前記セラミ
ックパッケージの開口端を気密封止して構成することも
できる。
（作　用） 上記のように構成した本発明によれば、半導体素子の電
極と外囲器の内部電極とは、直線状に延びる微細金属条
で電気的に接続され、この金属条はボンディングワイヤ
のようにループを描くことがないため、ルーピング限界
を著しく広げることができ、これによって多ピンの半導
体装置を得るようにすることができる。
（実施例） 以下、本発明の実施例を第１図及び第２図を参照して説
明する。
第１図は、プラスチックパッケージの半導体装置に適用
した本発明の一実施例を示すもので、リードフレームの
アイランド１の上面には、接着剤２を介して半導体素子
３が接着されている。このアイランド１の位置は、この
上に半導体素子３を搭載した際、この上面の各電極４と
リードフレームの各インナーリード５とが同一平面上に
位置するように設定されている。
そして、上記半導体素子３の各電極４とこの電極の対応
する各インナーリード５とは、直線状に延びる微細金属
条８により、夫々電気的に接続されている。
この微細金属条８による電気的接続は、例えば以下のよ
うにして行うことができる。
即ち、絶縁耐熱性テーブ９の上にラミネートされ、所定
の形状にエッチング加工された後、メッキ処理が施され
た微細金属条（リード）８を備えた、いわゆるＴＡ　Ｂ
　（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）
テーブ１０を使用し、このＴＡＢテープ１０の各微細金
属条８の先端８ａと半導体素子３の各電極４との間で一
括接合（いわゆるインナーリード・ボンディング）を行
う。次に、各微細金属条８を所定の長さ、即ちインナー
リード５に達する長さで切断してＴＡＢテープ１０付き
半導体素子３を形成する。そして、このＴＡＢテーブ１
０付き半導体素子３を、リードフレームのアイランド１
に位置補正を行って接着剤２を介して固定する。しかる
後、微細金属条８の他端（突出端）８ｂとインナーリー
ド８の先端を一括接合するのである。
このように、半導体素子３の電極４とリードフレームの
インナーリード６の先端とを、直線状に延びる微細金属
条８で電気的に接続することにより、微細金属条８がボ
ンディングワイヤのようにループを描いてしまうことを
防止して、ルービング限界を、例えば１０〜１５關程度
に大幅に拡大することができる。
そして、エボキシ等の高分子材料によるトランスファモ
ールド成型によって、半導体素子３及びインナーリード
６をモールド樹脂７により樹脂封止した後、リード外装
のりードフォーミングを施して半導体装置を完成させた
ものである。
このようにルーピング限界を拡大させることにより、多
ビンで大型の半導体装置を得るようにすることができる
。しかも、従来、ルーピング限界の制約から、インナー
リードの先端を半導体素子により近付ける必要性から、
この先端部をかなり幅細にする必要があり、このためエ
ッチング加工を施した後、テーピング加工を施してリー
ドフレームを製造する必要があったが、同じ大きさのパ
ッケージにあっても、インナーリードの先端を半導体素
子から遠ざけることが可能となり、これによってこの先
端部をかなり幅広にすることができ、これによってプレ
ス加工のみでリードフレームを製造するようにすること
ができる。
第２図は、セラミックパッケージの半導体装置に適応し
た本発明の他の実施例を示すもので、上方に開口したセ
ラミックパッケージ１１のほぼ中央部には、接着剤２を
介して半導体素子３が接着されている。このセラミック
パッケージ１１の中央部には、半導体素子３の電極４と
セラミックパッケージ１１の内部電極１２とが同一平面
上に位置するよう凹陥部１１ａが形成されている。
そして、半導体素子３の各電極４とセラミックパッケー
ジ１１の各内部電極１２とは、直線状に延びる微細金属
条８で夫々電気的に接続されているとともに、セラミッ
クパッケージ１１の開口端は、シールリング１３を介在
させつつ、リッド１４で気密封止されている。
なお、この微細金属条８による電気的接続は、例えば上
記のようにして、ＴＡＢテーブ１０付き半導体素子３を
形威した後、この半導体素子３をセラミックパッケージ
１１のほぼ中央部に位置捕正を行って接着剤２を介して
固定し、しかる後、微細金属条８の他端（突出端）８ｂ
とセラミックパッケージ１１の内部電極１２とを一括接
合することによって行うことができる。
〔発明の効果〕
本発明は上記のような構成であるので、従来の電極間の
接続にボンディングワイヤを使用したものに比較して、
ルービング限界を大幅に向上させることができ、これに
よって、例えば４００〜５００ピンといった大型で多ビ
ンの半導体装置を得ることができるばかりでなく、パッ
ケージの共有化を図って、コストダウンに繋げることが
できる。
更に、半導体素子の電極と外囲器の内部電極間の間隔を
より広くすることができるため、従来と同じ大きさのプ
ラスチックパッケージにおいて、インナーリードの長さ
をより短くして、この先端部の幅の拡大を図り、これに
よってファインピッピを不要となしてプレス加工のみで
リードフレームの製作を可能となすとともに、テーピン
グ加工も不要となし、これによって大幅なコストダウン
を図ることができるといった効果がある。
【図面の簡単な説明】
第１図及び第２図は本発明の夫々異なる丈施例を示す断
面図、第３図は従来例を示す断面図である。 ３・・・半導体素子、４・・・電極、５・・・インナー
リド、７・・・モールド樹脂、８・・・微細金属条（リ
ード）、１０・・・ＴＡＢテープ、１１・・・セラミッ
クパッケージ、１２・・・内部電極。

Claims (1)

  1. 【特許請求の範囲】 １、半導体素子の電極と外囲器の内部電極とをほぼ同一
    水平面上に位置するよう配置するとともに、前記両電極
    を直線状に延びる微細金属条で電気的に接続して構成し
    たことを特徴とする半導体装置。 ２、前記外囲器の内部電極を金属リードフレームのイン
    ナーリードで構成し、半導体素子の電極とインナーリー
    ドとを前記微細金属条で接続した後に前記半導体素子及
    びインナーリードをモールド樹脂で樹脂封止して外囲器
    を構成したことを特徴とする請求項１記載の半導体装置
    。 ３、前記外囲器がセラミックパッケージであって、前記
    微細金属条で半導体素子の電極とセラミックパッケージ
    の内部電極とを電気的に接続した後に前記セラミックパ
    ッケージの開口端を気密封止したことを特徴とする請求
    項１記載の半導体装置。
JP1231205A 1989-09-06 1989-09-06 半導体装置 Pending JPH0394435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1231205A JPH0394435A (ja) 1989-09-06 1989-09-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1231205A JPH0394435A (ja) 1989-09-06 1989-09-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH0394435A true JPH0394435A (ja) 1991-04-19

Family

ID=16919987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1231205A Pending JPH0394435A (ja) 1989-09-06 1989-09-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH0394435A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600501A1 (en) * 1992-12-03 1994-06-08 Nec Corporation Resin molded semiconductor device
JPH07130792A (ja) * 1993-11-08 1995-05-19 Nec Corp 半導体装置
US5606199A (en) * 1994-10-06 1997-02-25 Nec Corporation Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame
US5646441A (en) * 1994-06-07 1997-07-08 Intel Corporation TCP TAB design with radial outer leads

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688347A (en) * 1979-12-20 1981-07-17 Nec Corp Semiconductor device
JPS5963752A (ja) * 1982-10-04 1984-04-11 Toshiba Corp 樹脂封止形半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5688347A (en) * 1979-12-20 1981-07-17 Nec Corp Semiconductor device
JPS5963752A (ja) * 1982-10-04 1984-04-11 Toshiba Corp 樹脂封止形半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0600501A1 (en) * 1992-12-03 1994-06-08 Nec Corporation Resin molded semiconductor device
JPH07130792A (ja) * 1993-11-08 1995-05-19 Nec Corp 半導体装置
US5646441A (en) * 1994-06-07 1997-07-08 Intel Corporation TCP TAB design with radial outer leads
US5606199A (en) * 1994-10-06 1997-02-25 Nec Corporation Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
JPH041503B2 (ja)
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2004153220A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH08222681A (ja) 樹脂封止型半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPH0394435A (ja) 半導体装置
JPS63258050A (ja) 半導体装置
JPH04120765A (ja) 半導体装置とその製造方法
JPH04352436A (ja) 半導体装置
JPS63306648A (ja) 半導体装置用リ−ドフレ−ムとその製造方法
JPH0621134A (ja) 半導体装置およびその製造方法
JP2001177007A (ja) 半導体装置及びその製造方法
JPH03165549A (ja) 半導体集積回路装置
JP2596606B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JPH0828447B2 (ja) 半導体装置の製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JPH04146659A (ja) 半導体装置およびその製造方法
JPS59198744A (ja) 樹脂封止型半導体装置
JPH0831998A (ja) 半導体装置およびその製造に用いるリードフレームならびにワイヤボンディング装置
JPH0432243A (ja) 半導体装置及びその製造方法
JPH04290254A (ja) 半導体装置用リードフレーム
JPH0637234A (ja) 半導体装置
JPH0194643A (ja) 薄型構造の半導体装置の製造方法