KR100893974B1 - 열적 상호접속 시스템, 그 제조 방법 및 사용법 - Google Patents

열적 상호접속 시스템, 그 제조 방법 및 사용법 Download PDF

Info

Publication number
KR100893974B1
KR100893974B1 KR1020057015193A KR20057015193A KR100893974B1 KR 100893974 B1 KR100893974 B1 KR 100893974B1 KR 1020057015193 A KR1020057015193 A KR 1020057015193A KR 20057015193 A KR20057015193 A KR 20057015193A KR 100893974 B1 KR100893974 B1 KR 100893974B1
Authority
KR
South Korea
Prior art keywords
plated
delete delete
thermally conductive
component
materials
Prior art date
Application number
KR1020057015193A
Other languages
English (en)
Other versions
KR20050102654A (ko
Inventor
마크 페리
자이 서브라마리안
Original Assignee
허니웰 인터내셔날 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 허니웰 인터내셔날 인코포레이티드 filed Critical 허니웰 인터내셔날 인코포레이티드
Publication of KR20050102654A publication Critical patent/KR20050102654A/ko
Application granted granted Critical
Publication of KR100893974B1 publication Critical patent/KR100893974B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/615—Microstructure of the layers, e.g. mixed structure
    • C25D5/617—Crystalline layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/623—Porosity of the layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986—Adjacent functionally defined components

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에서 기술되는 적층 계면 물질들은 상호접속 물질과 같은 적어도 하나의 펄스-도금된(pulse-plated) 열 전도성 물질, 및 상기 적어도 하나의 펄스-도금된 열 전도성 물질에 결합된 적어도 하나의 열 도포기(spreader) 컴포넌트를 포함한다. 또한, 본 발명에서 기술되는 이동 컴포넌트를 갖는 도금된 적층 계면 물질은, 적어도 하나의 펄스-도금된 열 전도성 물질, 및 적어도 하나의 열 도포기 컴포넌트를 포함하고, 상기 도금된 적층 계면 물질의 이동 컴포넌트는 기준 적층 계면 물질의 이동 컴포넌트에 비해 적어도 50%만큼 감소된다. 본 발명에서 기술되는 다른 적층 계면 물질은 a) 열 전도체; b) 보호층; c) 땜납(solder)을 수용하고 산화물들의 형성을 방지하는 물질층; 및 d) 땜납 물질층을 포함한다. 본 발명에서 기술되는 적층 계면 물질들을 형성하는 방법은, a) 펄스-도금된 열 전도성 계면 물질을 제공하는 단계; b) 열 도포기 컴포넌트를 제공하는 단계; 및 c) 상기 열 전도성 계면 물질과 상기 열 도포기 컴포넌트를 물리적으로 결합시키는 단계를 포함한다. 기판층, 표면, 및 접착성 컴플라이언트(compliant) 섬유질 컴포넌트 또는 임의의 다른 적절한 층 또는 열 계면 물질을 포함하는 적어도 하나의 부가층이 상기 적층 계면 물질에 결합될 수 있다.

Description

열적 상호접속 시스템, 그 제조 방법 및 사용법{THERMAL INTERCONNECT SYSTEMS METHODS OF PRODUCTION AND USES THEREOF}
본 출원은 2003년 2월 19일자로 제출된 미국 가특허출원 시리얼 넘버 60/448722를 우선권으로 청구하며, 상기 미국 가특허출원은 공동 출원이며 그 전체가 참조로 본 발명에 포함된다. 본 발명은 전자 컴포넌트들, 반도체 컴포넌트들 및 다른 관련 적층 물질 애플리케이션들의 열적 상호접속(interconnect) 시스템들 분야에 관한 것이다.
전자 컴포넌트들은 증가하는 많은 소비재 및 상업적 전자 제품들에서 사용된다. 이러한 소비재 및 상업 제품들의 몇몇 예들은 텔레비젼, 개인용 컴퓨터, 인터넷 서버, 휴대 전화, 페이저, 팜형 형성체(organizer), 휴대용 라디오, 카 스테레오, 또는 리모트 컨트롤이다. 이러한 소비재와 상업적 전자제품들의 요구가 증가함에 따라, 소비자들과 사업들을 위해 상기 제품들이 보다 소형화되고 보다 기능적이고 보다 휴대화되어야 하는 요구도 있다.
이러한 제품들의 크기가 감소함에 따라, 상기 제품들을 포함하는 컴포넌트들도 보다 소형화되고 보다 양호하게 제조 및 설계되어야 한다. 크기가 감소 또는 축소될 필요가 있는 이러한 컴포넌트들의 몇몇 예들은 인쇄회로 또는 배선 보드들, 저항기들, 배선, 키보드, 터치 패드, 및 칩 패키징이다. 많은 제품들과 컴포넌트들도 제품 및/또는 컴포넌트가 몇몇 관련 또는 비관련 기능들과 작업들을 수행하도록 보다 용이하게 제공될 수 있도록 사전 패키징될 필요가 있다. 이러한 "토탈 솔루션" 컴포넌트들과 제품들의 몇몇 예들은 적층 물질, 마더 보드, 휴대 전화 및 무선 전화, 통신 장치들, 공동 출원되고 그 전체가 본 발명에 포함될 수 있는 2002년 7월 15일자로 제출된 미국 특허출원 60/396294, 2001년 5월 30일자로 제출된 60/294433, 및 2002년 5월 30일자로 제출된 PCT 출원번호 PCT/US02/17331에서 개시된 것과 같은 다른 컴포넌트들 및 제품들을 포함한다.
따라서, 컴포넌트들이 보다 소형화된 전자 컴포넌트들을 위한 요구들을 수용하도록 조합 및/또는 축소될 수 있는 보다 양호한 형성 물질들과 방법들이 있는지를 결정하기 위해 상기 컴포넌트들이 분석 및 조사되고 있다. 적층 컴포넌트들에서, 2가지 목표는 a) 층들의 개수 감소 및/또는 b) 잔여 층들의 기능성과 수명을 증가시키는 동시에 층들의 두께 감소인 것처럼 보인다. 그러나, 이러한 작업은 기능성을 훼손함이 없이, 층들의 개수가 용이하게 감소될 수 없거나 더 얇게 이루어질 수 없도록 주어진다면 곤란할 수 있다.
또한, 전자 장치들이 소형화되고 더 고속으로 동작됨에 따라, 열의 형태로 방출되는 에너지는 현저하게 증가한다. 산업상 알려진 관행은 열적 그리스(grease), 또는 그리스형 물질들, 물리적 계면들에 대해 과도한 열이 분산되도록 전달시키는 장치들에서 캐리어 상의 그리스형 물질들을 사용하는 것이다. 가장 통상적인 형태들의 열적 계면 물질들은 열적 그리스들, 상(phase) 변화 물질들, 및 탄성체 테이프이다. 열적 그리스들 또는 상 변화 물질들은 초박막에서 분산되는 능력 때문에 탄성체 테이프보다 더 낮은 열 저항을 갖고, 인접 표면들 사이에 밀접한 콘택(intimate contact)을 제공한다. 통상적인 열적 임피던스 값들은 0.2-1.6℃ cm2/W 범위이다. 그러나, 열적 그리스의 심각한 단점은 65℃ 내지 150℃와 같은 열적 주기 이후, 또는 VLSI 칩들에 사용시 전력 주기 이후에, 열 성능이 현저히 저하된다는 것이다. 또한, 표면 평탄도에서의 큰 편차로 인해 전자 장치들의 인접 표면들 사이에 갭이 형성될 때, 또는 제조 허용오차 등과 같은 다른 이유들 때문에 인접 표면들 사이에 큰 갭들이 나타날 때, 이러한 물질들의 성능이 저하되는 것이 발견되었다. 이러한 물질들의 열 전도성이 저하되면, 상기 물질들이 사용되는 전자 장치의 성능에 악영향을 미친다.
따라서, a) 장치의 크기와 층들의 수를 감소시키면서 소비자 성능조건들을 충족시키는 열적 상호접속부들(interconnects), 열적 계면 물질들, 적층 물질들, 컴포넌트들과 제품들을 설계 및 제조할 필요가 있고, b) 물질, 컴포넌트 또는 최종 제품의 적합성 요구조건들에 대해 보다 효율적이고 보다 잘 설계된 물질, 제품 및/또는 컴포넌트들을 제조할 필요가 있으며, c) 고려되는 열적 계면 및 적층 물질들을 포함하는 원하는 열적 상호접속 물질들, 열적 계면 물질들, 및 적층 물질들과 컴포넌트/제품들을 제조하는 신뢰성있는 방법들을 개발할 필요가 있고, d) 다른 종래의 적층 물질들과 프로세스들에 비해 저비용의 소유권을 이루도록 패키지 어셈블리에 필요한 제조 단계들의 수를 효율적으로 감소시킬 필요가 있다.
본 발명에서 기술되는 적층 계면 물질들은 상호접속 물질과 같은 적어도 하나의 펄스-도금된(pulse-plated) 열 전도성 물질, 및 상기 적어도 하나의 펄스-도금된 열 전도성 물질에 결합된 적어도 하나의 열 도포기(spreader) 컴포넌트를 포함한다.
또한, 본 발명에서 기술되는 이동 컴포넌트(migration component)를 갖는 도금된 적층 계면 물질은, 적어도 하나의 펄스-도금된 열 전도성 물질, 및 적어도 하나의 열 도포기 컴포넌트를 포함하고, 상기 도금된 적층 계면 물질의 이동 컴포넌트는 기준 적층 계면 물질의 이동 컴포넌트에 비해 적어도 50%만큼 감소된다.
본 발명에서 기술되는 다른 적층 계면 물질은 a) 열 전도체; b) 보호층; c) 땜납(solder)을 수용하고 산화물들의 형성을 방지하는 물질층; 및 d) 땜납 물질층을 포함한다.
본 발명에서 기술되는 적층 계면 물질들을 형성하는 방법은, a) 펄스-도금된 열 전도성 계면 물질을 제공하는 단계; b) 열 도포기 컴포넌트를 제공하는 단계; 및 c) 상기 열 전도성 계면 물질과 상기 열 도포기 컴포넌트를 물리적으로 결합시키는 단계를 포함한다. 기판층, 표면, 및 접착성 컴플라이언트(compliant) 섬유질 컴포넌트 또는 임의의 다른 적절한 층 또는 열 계면 물질을 포함하는 적어도 하나의 부가층이 상기 적층 계면 물질에 결합될 수 있다.
적절한 계면 물질 또는 컴포넌트는 인접 표면들(표면을 "습윤시킴(wet)")에 일치해야 하고, 낮은 벌크(bulk) 열 저항과 낮은 콘택 저항을 가져야 한다. 벌크 열 저항은 물질 또는 컴포넌트의 두께, 열 전도율 및 면적의 함수로서 표현될 수 있다. 콘택 저항은 물질 또는 컴포넌트가 인접 표면, 층 또는 기판과 얼마나 잘 접촉될 수 있는지의 척도이다. 계면 물질의 열 저항은 다음과 같이 나타낼 수 있다:
Θ계면 = t/kA + 2Θcontact (식 1)
여기서, Θ는 열 저항, t는 물질 두께, k는 물질의 열 전도율, A는 계면의 면적이다.
"t/kA"는 벌크 물질의 열 저항을 나타내고, "2Θcontact"은 2개의 표면들에서의 열 콘택 저항을 나타낸다. 적절한 계면 물질 또는 컴포넌트는 인접 표면에서 낮은 벌크 저항과 낮은 콘택 저항을 가져야 한다.
많은 전자 및 반도체 애플리케이션들은 열 팽창계수(CTE)의 불일치 때문에 계면 물질 또는 컴포넌트가 제조되는 표면 평탄도에서 편차들 및/또는 컴포넌트들의 뒤틀림을 수용하도록 요구한다.
열적 그리스와 같은 낮은 k 값을 갖는 물질은 계면이 얇으면, 즉 "t" 값이 낮으면 성능이 우수하다. 계면 두께가 0.002인치 만큼 증가하면, 열 성능은 현저히 감소될 수 있다. 또한, 상기 애플리케이션들에 대해, 인접 컴포넌트들 사이의 CTE 차이들로 인해 각각의 온도 또는 전력 주기로 갭이 확장 및 수축된다. 계면 두께의 이러한 변화는 계면으로부터 떨어진 유체 계면 물질들(그리스와 같이)의 펌 핑을 유발할 수 있다.
더 넓은 면적을 갖는 계면들은 제조되는 표면 평탄도의 편차들을 더 유도하는 경향이 있다. 열 성능을 최적화하기 위해, 계면 물질은 비평탄 표면들에 일치할 수 있어야 하고, 이에 따라 콘택 저항을 낮출 수 있어야 한다. 본 발명에서 사용되는 것처럼, "계면(interface)"이라는 용어는 2개의 분자들, 2개의 백본(backbone), 하나의 백본과 하나의 망(network), 2개의 망 등과 같이, 물질 또는 공간의 두 부분들 사이에서 공통의 경계를 형성하는 결합 또는 본드를 의미한다. 계면은 공유 결합 및 이온 결합과 같은 결합력들, 및 반데르 발스의 힘, 정전기력, 쿨롱 힘, 수소 결합 및/또는 자기력과 같은 비-결합력들을 포함하는, 물질이나 컴포넌트들의 두 부분들의 물리적 부착, 또는 물질이나 컴포넌트들의 두 부분들 사이의 물리적 인력(attraction)을 포함할 수 있다. 예시되는 계면들은 공유 결합들과 같은 결합력들로 형성되는 계면들을 포함하지만, 물질이나 컴포넌트들의 두 부분들 사이에서 임의의 적절한 접착 인력 또는 부착이 바람직할 수 있다는 것을 이해해야 한다.
최적의 계면 물질들과 상호접속 물질들 및/또는 컴포넌트들은 높은 열 전도율과 높은 기계적 컴플라이언스(compliance)를 가지며, 예를 들어 힘이 인가될 때 탄성이 생길 것이다. 높은 열 전도율은 식 1의 첫 번째 항을 감소시키고 높은 기계적 컴플라이언스는 두 번째 항을 감소시킨다. 본 발명에서 기술되는 적층 계면 물질들과 상기 적층 계면 물질들의 개별 컴포넌트들은 이러한 목표들을 달성한다. 본 발명에서 기술되는 열 도포기 컴포넌트는 적절히 형성되면, 열적 계면 물질의 인접 표면들과 상기 열 도포기 컴포넌트 사이의 거리를 확장시킴으로써, 하나의 표면에서 다른 표면으로의 연속적인 높은 전도성 경로를 이룰 수 있다.
본 발명에서 기술되는 열적 계면 물질들과 열적 상호접속 물질들 및 층들은 Honeywell International Inc.에 의해 제조되는 높은 전도율 상 변화 물질인 PCM™45, 및/또는 열 도포기들, 즉 열을 분산시키도록 작용하는 물질들로 분류되는 Ni, Cu, Al 및 AlSiC와 같이, Honeywell International Inc.에 의해 제조되는 금속 및 금속-기질의 물질들을 포함할 수 있다. 열적 상호접속 물질들과 층들은 또한 금속들, 금속 합금들, 및 다음의 설계 목표들을 충족시키는 적절한 합성 물질들을 포함할 수 있다: a) 박막 또는 초박막 층 또는 패턴으로 형성될 수 있고, b) 통상적인 열 접착제들 보다 양호하게 열 에너지를 전도할 수 있으며, c) 비교적 높은 증착율을 가지고, d) 증착된 층에 형성되는 공극(pore)들을 갖지 않으면서 표면 또는 다른 층상에 증착될 수 있으며, e) 물질의 하부층의 이동(migration)을 조절할 수 있고, f) 산화물들 없이 땜납을 수용하기 용이하게 표면을 유지하기 위해 코팅으로서 형성될 수 있어야 한다. 이러한 물질들을 포함하는 열 계면 물질들, 열 상호접속 물질들, 컴포넌트들과 제품들은 바람직하게는 사전-부착/사전-조립된 열 솔루션들 및/또는 IC (상호접속) 패키지들일 수 있다.
본 발명에서 기술되는 적층 계면 물질들은 상호접속 물질과 같은 적어도 하나의 펄스-도금된(pulse-plated) 열 전도성 물질, 및 상기 적어도 하나의 펄스-도금된 열 전도성 물질에 결합된 적어도 하나의 열 도포기 컴포넌트를 포함한다. 상기 적어도 하나의 펄스-도금된 열 전도성 물질은 다음과 같이 이용될 수 있다: a) 도금된-물질 및/또는 층 아래의 컴포넌트들의 이동으로부터 다이와 같은 부가층 또는 컴포넌트를 보호하는 확산 또는 이동 배리어; b) 금의 경우에서처럼, 산화물들 없이 땜납을 수용하기 용이하게 표면을 유지시키는 코팅; 및/또는 c) 주석, 인듐, 은, 납 및 관련 합금들과 그 조합물들의 경우에서와 같이 땜납 자체의 코팅.
또한, 본 발명에서 기술되는 이동 컴포넌트를 갖는 도금된 적층 계면 물질은 적어도 하나의 펄스-도금된 열 전도성 물질, 및 적어도 하나의 열 도포기 컴포넌트를 포함하고, 상기 도금된 적층 계면 물질의 이동 컴포넌트는 기준 적층 계면 물질의 이동 컴포넌트에 비해 적어도 50%만큼 감소된다.
본 발명에서 기술되는 다른 적층 계면 물질은 a) 열 전도체; b) 보호층; c) 땜납(solder)을 수용하고 산화물들의 형성을 방지하는 물질층; 및 d) 땜납 물질층을 포함한다.
본 발명에서 기술되는 적층 계면 물질들을 형성하는 방법은, a) 펄스-도금된 열 전도성 계면 물질을 제공하는 단계; b) 열 도포기 컴포넌트를 제공하는 단계; 및 c) 상기 열 전도성 계면 물질과 상기 열 도포기 컴포넌트를 물리적으로 결합시키는 단계를 포함한다. 기판층, 표면, 및 접착성 컴플라이언트(compliant) 섬유질 컴포넌트 또는 임의의 다른 적절한 층 또는 열 계면 물질을 포함하는 적어도 하나의 부가층이 상기 적층 계면 물질에 결합될 수 있다.
적어도 2개의 층들을 포함하는 전자 및 반도체 애플리케이션들을 위한 통상적인 적층 물질은 본 발명에서 기술되는 적층 계면 물질들의 제조를 위한 개시점으로서 사용될 수 있다. 이러한 통상적인 적층 물질들은 일반적으로 열적 그리스 또는 종래의 접착 물질을 통해 부가적인 전자 컴포넌트에 결합된 열 도포기 컴포넌트를 포함한다. 이러한 통상적인 적층 물질은 본 발명에서 "기준 적층 물질" 또는 "기준 적층 계면 물질"로서 언급된다. 본 발명에서 기술되는 적층 물질들은 열적 그리스 또는 종래의 접착 물질이 펄스-도금된 열 전도 비-다공성(non-porous) 물질로 대체되거나 상기 펄스-도금된 열 전도 비-다공성 물질에 의해 열 도포기 컴포넌트 및/또는 부가적인 컴포넌트와 분리된다는 점을 제외하고는 상기 기준 적층 물질들과 유사하다. 본 발명에서 이러한 적층 물질들은 "도금된 적층 물질들" 또는 "도금된 적층 계면 물질들"로 언급된다. 본 발명에서 사용되는 "기준(reference)"라는 용어는 제어, 표준 및/또는 일반적으로 허용되는 종래의 제품 또는 물질을 의미한다. 예를 들어, 기준 물질은 도금 물질 또는 도금된 적층 물질과 대비하여 "제어(control)"될 수 있다. 상기 기준 물질은 모든 실험적, 처리, 제조, 화학적 및/또는 물리적 변화들이 생략된 동일한 조건들에서 마련되는 동일 구성의 샘플이다. 화학 용어들에서, 기준의 특성들이 효과에 있어서 제로로 동일한 것처럼 모든 특성 변화 또는 샘플 물질이 기준에 대해 측정 및 계산된다는 점에서 "기준"은 "블랭크(blank)"와 유사하다. 따라서, 기준 물질과 도금 물질의 상대적 특성들을 비교해 볼 때, 기준 물질 및 도금 물질은 상기 도금 물질, 도금된 적층 물질 또는 그 제조 방법에 변화들이 포함되기 이전에 동일한 베이스 컴포넌트들로 시작한다.
몇몇 예시적인 실시예들에서, 펄스-도금된 열 전도성 물질(이동 차단 물질)은 기준 적층 물질의 이동 컴포넌트와 비교하여 이동성 원자들 및/또는 분자들(본 발명에서 "이동 컴포넌트"로서 언급됨)의 현저한 감소를 유도한다. 이동성 원자들 및/또는 분자들의 현저한 감소는 기준 적층 물질과 비교할 때 이동 원자들 및/또는 분자들의 적어도 약 51% 감소를 의미하는 것으로 이해된다. 다른 예시적인 실시예들에서, 상기 이동 차단 물질들은 기준 적층 물질과 비교하여 이동성 원자들 및/또는 분자들의 적어도 약 60% 감소를 유도한다. 또 다른 예시적인 실시예들에서, 상기 이동 차단 물질들은 기준 적층 물질과 비교하여 이동성 원자들 및/또는 분자들의 적어도 약 75% 감소를 유도한다. 바람직한 실시예들에서, 상기 이동 차단 물질들은 기준 적층 물질과 비교하여 이동성 원자들 및/또는 분자들의 적어도 약 90% 감소를 유도한다. 보다 바람직한 실시예들에서, 상기 이동 차단 물질들은 기준 적층 물질과 비교하여 이동성 원자들 및/또는 분자들의 적어도 약 95% 감소를 유도한다.
상기 이동 차단 물질 또는 컴포넌트는 기체들, 액체들, 금속들 및 원치 않는 부가 물질들이 하부층 또는 물질로 확산 및/또는 이동하는 것을 차단하도록 설계될 수 있다. 기체들, 액체들, 금속들 및 원치 않는 부가 물질들은 CVD/ALD(원자층 증착) 증착들, 유전체 물질들의 액체 세정 및 에칭, 가스 열 처리 및 가스 에칭을 포함하는 전자 물질들의 개발 및 처리에 일반적으로 사용되는 임의의 프로세스에 의해 증착될 수 있다.
언급한 바와 같이, 열적 상호접속 및/또는 계면 물질들, 열적 전도성 상호접속 시스템들 및 층들은 또한 금속들, 금속 합금들 및 다음과 같은 설계 조건들 중 적어도 하나를 충족시키는 적절한 합성 물질들을 포함할 수 있다: a) 박막 또는 초 박막 층 또는 패턴으로 형성될 수 있고, b) 통상적인 열 접착제들 보다 양호하게 열 에너지를 전도할 수 있으며, c) 비교적 높은 증착율을 가지고, d) 증착된 층에 형성되는 공극들을 갖지 않으면서 표면 또는 다른 층상에 증착될 수 있으며, e) 물질의 하부층의 이동을 조절할 수 있고, f) 산화물들 없이 땜납을 수용하기 용이하게 표면을 유지하기 위해 코팅으로서 형성될 수 있어야 한다.
본 발명에서 기술되는 대상 물질에 사용하기 적합한 열적 상호접속 및/또는 계면 물질들과 층들은 먼저 박막 또는 초박막 연속 층 또는 패턴으로 형성될 수 있어야 한다. 상기 패턴은 원하는 패턴을 형성할 수 있는 장치에 의해 형성되는 마스크 또는 패턴의 사용으로 형성될 수 있다. 예시적인 패턴은 라인들, 채워진 공간들 등을 형성하도록 분리 또는 조합되는 포인트들 또는 도트들의 임의의 배열을 포함한다. 따라서, 예시되는 패턴들은 직선 및 곡선, 라인들의 교차부들, 넓거나 좁은 영역들을 갖는 라인들, 리본들, 중첩 라인들을 포함한다. 예시되는 박막들 및 초박막들은 약 1㎛ 미만 내지 약 1Å 미만 또는 물질의 단일 원자층의 크기 미만의 범위일 수 있다. 구체적으로는, 몇몇 예시되는 박막들은 약 1㎛ 두께 미만이다. 다른 실시예들에서, 예시되는 박막들은 약 500nm 두께 미만이다. 몇몇 실시예들에서, 예시되는 박막들은 약 100nm 두께 미만이다. 또 다른 실시예에서, 예시되는 박막들은 약 10nm 두께 미만이다.
이러한 층들은 일반적으로 최소한의 공극들 또는 보이드들을 갖는 균일한 층을 형성할 수 있는 임의의 방법에 의해 형성되고, 비교적 높은 증착율로 층을 추가로 형성할 수 있다. 이러한 형태의 층들 또는 초박막들을 형성하는데 많은 적절한 방법들과 장치가 이용가능하지만, 높은 품질의 물질층을 달성하는 최선의 장치 및 방법들 중 하나는 펄스 도금(pulsed plating)이다. 펄스 도금(직류 도금과 반대인 간헐 도금임)은 공극들 및/또는 보이드들이 사실상 없는 층들을 형성시킬 수 있다. 공극들이 없으면 도금된 층을 지나가는 다른 층들의 구성요소들의 이동을 제어하는데 도움이 된다는 것이 발견되어 왔다. 예를 들어, 금 층이 니켈-기질의 열 도포기에 펄스 도금되면, 상대적으로 비-다공성 금 층은 금 층 전체에 대해 및 인접 층들로의 니켈 원자들의 이동을 효과적으로 제어한다. 대조적으로, 장식용 보석, 커넥션들 및 더 두꺼운(약 1㎛ 이상) 다른 애플리케이션들을 포함하는 많은 애플리케이션들에 적합한 직류 도금은 본 발명에서 기술되는 애플리케이션들에 요구되는 본질적으로 공극 없는 층들을 제공할 수 없다.
박막들 또는 초박막들을 형성하는 다른 방법은 펄스 주기 반전 방법(pulse periodic reverse method) 또는 "PPR"이다. 펄스 주기 반전 방법은 캐소드 표면에서 막을 공핍시키거나 사실상 "반전(reversing)"시킴으로써 펄스 도금 방법에서 한 단계 진전된다. 펄스 주기 반전을 위한 통상적인 사이클은 2ms 오프 시간 이후 10amps 애노드에서 0.5ms 이후 5amps 캐소드에서 10ms일 수 있다. PPR은 몇가지 장점들이 있다. 먼저, 각 사이클 동안 미량의 막을 "스트립핑(stripping)" 또는 탈도금(deplating)함으로써, PPR은 공극률(porosity)의 추가적인 감소들을 초래하는 각각의 연속적인 사이클 동안에 새로운 핵형성 지점들을 억제시킨다. 그 다음, 사이클의 "공핍" 또는 애노드 부분 동안 두께 막 영역들을 선택적으로 스트립핑함으로써 매우 균일한 막들을 제공하도록 사이클들이 조정될 수 있다. PPR은 금 도 금이 통상 시안화물이 없는 시스템들에서 수행되기 때문에, 금 증착과 같은 몇몇 금속 증착에 대해 양호하게 작용하지 않는다. 따라서, 금은 도금 사이클 동안 시안화 합성물(킬레이트)로부터 도금되지만, 금이 재용해되도록 하는 시화물이 없기 때문에 탈도금 사이클 동안 "스트립(strip)"할 수 없다. 펄스 도금 및 펄스 주기 반전 시스템들은 Dynatronix™과 같은 회사 또는 사이트와 같은 임의의 적절한 소스로부터 구할 수 있다.
본 발명에서 사용되는 "금속"이라는 용어는 실리콘 및 게르마늄과 같은 금속형 특성들을 갖는 원소들과 함께, 원소들의 주기율표의 d-블록 및 f-블록에 있는 원소들을 의미한다. 상기 "금속"이라는 용어는 통상 전이 금속들로 지칭되는 금속들의 그룹을 포함한다. 본 발명에서 사용되는 "d-블록"은 원소의 핵을 둘러싸는 3d, 4d, 5d 및 6d 오비탈을 채우는 전자들을 갖는 원소들을 의미한다. 본 발명에서 사용되는 "f-블록"은 란탄족 및 악티늄족을 포함하며, 원소의 핵을 둘러싸는 4f 및 5f 오비탈을 채우는 전자들을 갖는 원소들을 의미한다. 바람직한 금속들은 인듐, 납, 금, 은, 구리, 주석, 비스무트, 갈륨 및 그 합금들, 은 코팅된 구리, 및 은 코팅된 알루미늄을 포함한다. 상기 "금속"이라는 용어는 또한 합금들, 금속/금속 합성물, 금속 세라믹 합성물들, 금속 폴리머 합성물들 및 다른 금속 합성물들을 포함한다.
이전에 언급한 바와 같이, 예시되는 실시예들 중 하나는 펄스-도금 방법 및/또는 장치를 이용하여 땜납 자체의 코팅을 형성하는 것을 포함한다. 일 예로서, 예시되는 적층 물질은, a) 구리와 같은 열 전도체, b) 상기 열 전도체를 보호하는 니켈과 같은 보호층, c) 상기 땜납을 수용하고 니켈 산화물과 같은 산화물들의 형성을 방지하는 물질층, 및 d) 다이와 같은 전자 컴포넌트에 부착되는 땜납층을 포함할 수 있다. 임의의 니켈 산화물 층들을 제거하는 적절한 준비 단계들 이후에 전자 컴포넌트 및/또는 열 도포기상에 상기 땜납을 직접 도금함으로써 상기 땜납을 수용하는 물질층과 상기 땜납층이 결합될 수 있다. 또한, 상기 땜납을 수용하는 물질층은 전기도금될 수 있으며 상기 땜납층은 예비 형성품(preform) 등으로서 부착되어 실크스크린(silkscreen)될 수 있다. 이전에 언급된 모든 층들은 펄스-도금 또는 펄스 주기 반전 도금 방법이 임의의 실제적인 단점들 없이 그레인 구조를 결속시키고 다공성을 제거하도록 작용하기 때문에 장점을 갖는다.
열적 상호접속 층이 증착되면, 종래의 열 접착제들과 다른 열적 층들과 비교하여 상대적으로 높은 열 전도율을 갖는 것으로 이해된다. 니켈과 같은 물질들의 산화물들을 제거하는데 필요하고 열 도포기를 형성하는데 상용될 수 있는, 부식성 유출물들과 같은 손상 물질들의 사용 없이, 금속화 실리콘 다이와 같은 부가층들은 열적 상호접속층에 직접 땜납될 수 있다.
열 도포기 컴포넌트들 또는 열 도포 컴포넌트들(열 도포기 및 열 도포는 본 발명에서 상호교환적으로 사용되며 동일한 공통적 의미를 가짐)은 일반적으로 니켈, 알루미늄, 구리 또는 AlSiC와 같은 금속 또는 금속-기질의 베이스 물질을 포함한다. 임의의 적절한 금속 또는 금속-기질의 베이스 물질은 상기 금속 또는 금속-기질의 베이스 물질이 전자 컴포넌트에 의해 생성되는 모든 열 또는 그 일부를 분산시킬 수 있다면 본 발명에서 열 도포기로서 사용될 수 있다.
열 도포기 컴포넌트들은 상기 열 도포기 컴포넌트가 주변 전자 컴포넌트로부터 생성되는 모든 열 또는 그 일부를 분산시키는 작업을 효율적으로 수행할 수 있다면, 전자 컴포넌트, 판매자의 요구들에 따라 임의의 적절한 두께로 형성될 수 있다. 예시되는 두께들은 약 0.25mm 내지 약 6mm 범위의 두께들을 포함한다. 특히, 열 도포기 컴포넌트들의 바람직한 두께들은 약 1mm 내지 약 5mm 범위 이내이다.
그 다음, 적층 계면 물질 및/또는 상호접속 물질은 기판, 다른 표면, 또는 다른 적층 물질에 제공될 수 있다. 본 발명에서 예시되는 기판들은 임의의 바람직한 실질적으로 고체 물질을 포함할 수 있다. 특히 바람직한 기판 층들은 막, 유리, 세라믹, 플라스틱, 금속 또는 코팅 금속, 또는 합성 물질을 포함한다. 바람직한 실시예들에서, 상기 기판은 실리콘 또는 게르마늄 비화물(arsenide) 다이 또는 웨이퍼 기판, 구리, 은, 니켈 또는 금 도금된 리드프레임에서 발견되는 것과 같은 패키징 표면, 회로 보드 또는 패키지 상호접속 트레이스(trace)에서 발견되는 것과 같은 구리 표면, 비아-벽 또는 보강재 계면("구리"는 베어 구리 및 그 산화물들을 포함함), 폴리이미드-기질의 플렉스(flex) 패키지에서 발견되는 것과 같은 폴리머-기질의 패키징 또는 보드 계면, 납 또는 다른 금속 합금 땜납 볼 표면, 유리 및 폴리이미드와 같은 폴리머들을 포함한다. 상기 "기판"은 부착성 계면들을 고려해 볼 때 다른 폴리머 물질로서 규정될 수도 있다. 보다 바람직한 실시예들에서, 기판은 실리콘, 구리, 유리, 및 다른 폴리머와 같이 패키징 및 회로 보드 산업들에서의 통상의 물질을 포함한다.
부가적인 물질층은 적층 컴포넌트를 지속적으로 형성하기 위해 적층 계면 물 질들에 결합될 수 있다. 부가층들은 금속들, 금속 합금들, 합성 물질들, 폴리머들, 단위체들, 유기 화합물들, 무기 화합물들, 유기금속 화합물들, 수지, 접착제들 및 광 도파로 물질들을 포함하며 본 발명에서 이미 기술된 것들과 유사한 물질들을 포함할 수 있다.
컴포넌트에 요구되는 세부사항들에 따라 적층 물질 또는 클래딩 물질 층이 상기 적층 계면 물질들에 결합될 수 있다. 적층재들로서 일반적으로 섬유-강화 수지 유전체 물질들이 고려된다. 클래딩 물질들은 금속들 및 구리와 같은 다른 물질들이 상기 적층재들에 포함될 때 형성되는 적층재들의 서브세트이다. (Harper, Charles A., Electronic Packaging and Interconnection Handbook, Second Edition, McGraw-Hill(New York), 1997.)
스핀-온 층들과 물질들이 상기 적층 계면 물질들 또는 순차적인 층들에 부가될 수도 있다. 스핀-온 적층 막들은 참조로 본 발명에 그 전체가 포함되는 Michael E. Thomas의 "Spin-On Stacked Films for Low keff Dielectrics", Solid State Technology(2001년 7월)에 개시된다.
예시되는 열적 솔루션들, IC 패키지들, 열적 계면 컴포넌트들, 적층 계면 물질들 및 본 발명에서 기술된 열 도포기 컴포넌트들은 상기 물질들 및/또는 컴포넌트들을 다른 적층 물질, 전자 컴포넌트 또는 최종 전자 제품에 포함시키는 것을 포함한다. 본 발명에서 예시되는 바와 같은 전자 컴포넌트들은 일반적으로 전자-기반 제품에 사용될 수 있는 임의의 적층 컴포넌트를 포함하도록 개시된다. 예시되 는 전자 컴포넌트들은 회로 보드들, 칩 패키징, 분리기 시트들, 회로 보드들의 유전체 컴포넌트들, 인쇄-배선 보드들, 및 커패시터, 인덕터 및 저항기와 같은 회로 보드들의 다른 컴포넌트들을 포함한다.
전자-기반 제품들은 산업상 또는 다른 소비자들에 의해 사용하기 용이하다는 점에서 "마무리(finish)"될 수 있다. 마무리되는 소비재 제품들의 예들로는 텔레비젼, 컴퓨터, 휴대 전화, 페이저, 팜형 형성체, 휴대용 라디오, 카 스테레오, 및 리모트 컨트롤이 있다. 또한, 잠재적으로 마무리되는 제품들에 사용되는 회로 보드들, 칩 패키징, 및 키보드들과 같은 "중간(intermediate)" 제품들이 예시된다.
전자 제품들은 또한 컨셉트 모델에서 최종 확대/실물 모형으로의 임의의 개발 단계에서 프로토타입 컴포넌트를 포함한다. 프로토타입은 최종 제품에 의도되는 모든 실제적인 컴포넌트들을 포함할 수 있으며, 프로토타입은 초기 테스트 동안 다른 컴포넌트들상의 초기 영향들을 방지하기 위해 합성 물질 없이 구성되는 몇몇 컴포넌트들을 가질 수 있다.
예제들
열 도포기들은 이용가능한 마스킹 기술들을 이용하여 금 스폿과 함께 형성 및 도금된다. 초기 샘플들은 레드 증착물을 남겨둔채 DC 전류와 0.25마이크론/10초의 증착율을 이용하여 형성된다. 이러한 레드 컬러는 작업 표면에서 금을 채우는 전해액 능력을 초과하는 증착율을 제시하기 때문에, 공극률의 표시일 수 있다. 0.25마이크론/20초로 증착율을 감소시키면 금이 보다 바람직한 레몬 옐로우 컬러가 되도록 돕는다. 그러나, 이러한 증착율은 예시되는 사용법들에 대해 허용될 수 없 다.
1.0ms 온 및 9.0ms 오프(10% 듀티)의 펄스 사이클을 갖는 펄스 도금 시스템이 형성된다. 이러한 사이클을 이용하여, 약 8초로 0.25마이크론의 레몬 옐로우 금을 증착할 수 있다.
0.1ms 온 및 3.0ms 오프(3.3% 듀티)의 보다 공세적인 펄스 사이클을 이용하면, 레몬 옐로우 컬러를 유지하면서 5초의 사이클 시간이 달성된다.
다른 예시되는 펄스 사이클이 테스트되며, 여기서 상기 펄스 도금 듀티 사이클은 약 15초 동안 2.1amps 평균 전류로 0.3ms 온 및 0.3ms 오프된다. 이러한 사이클은 32개의 공작물들(work pieces)에 대해 균일하게 0.14마이크론의 금을 증착하기에 적합하다.
따라서, 열적 솔루션들, IC 패키징, 열적 상호접속 및 계면 물질들의 특정 실시예들 및 애플리케이션들이 기술되었다. 그러나, 본 발명의 개념들을 벗어남이 없이 이미 기술된 것들을 제외하고 보다 많은 변형예들이 가능할 수 있다는 것은 통상의 당업자에게 명백하다. 따라서, 본 발명의 청구 대상이 본 명세서의 사상을 제외하고 제한되어서는 안된다. 더욱이, 본 명세서를 해석함에 있어서, 모든 용어들은 문맥과 일치하는 가능한 가장 넓은 범위로 해석되어야 한다. 특히, "포함한다" 및 "포함하는"이라는 용어들은 엘리먼트들, 컴포넌트들, 또는 비-독점적 방식의 단계들을 지칭하는 것으로서, 기준 엘리먼트들, 컴포넌트들, 또는 단계들이 참조되지 않는 다른 엘리먼트들, 컴포넌트들, 또는 단계들과 함께 나타내거나 사용 또는 조합될 수 있음을 의미하는 것으로 해석되어야 한다.

Claims (45)

  1. 이동(migration) 컴포넌트를 갖는 도금된 적층 계면 물질로서,
    적어도 하나의 펄스-도금된(pulse-plated) 열 전도성 물질; 및
    적어도 하나의 열 도포기 컴포넌트(heat spreader component)
    를 포함하고, 상기 도금된 적층 계면 물질의 이동 컴포넌트는 기준 적층 계면 물질의 이동 컴포넌트에 비해 적어도 51%만큼 감소되는,
    도금된 적층 계면 물질.
  2. 제 1 항에 있어서,
    상기 도금된 적층 계면 물질의 이동 컴포넌트는 적어도 60%만큼 감소되는 것을 특징으로 하는 도금된 적층 계면 물질.
  3. 제 2 항에 있어서,
    상기 도금된 적층 계면 물질의 이동 컴포넌트는 적어도 75%만큼 감소되는 것을 특징으로 하는 도금된 적층 계면 물질.
  4. 제 3 항에 있어서,
    상기 도금된 적층 계면 물질의 이동 컴포넌트는 적어도 90%만큼 감소되는 것을 특징으로 하는 도금된 적층 계면 물질.
  5. 제 4 항에 있어서,
    상기 도금된 적층 계면 물질의 이동 컴포넌트는 적어도 95%만큼 감소되는 것을 특징으로 하는 도금된 적층 계면 물질.
  6. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 금속-기질의 물질을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  7. 제 6 항에 있어서,
    상기 금속-기질의 물질은 전이 금속을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  8. 제 7 항에 있어서,
    상기 전이 금속은 금을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  9. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 본질적으로 비-다공성인 것을 특징으로 하는 도금된 적층 계면 물질.
  10. 제 1 항에 있어서,
    상기 열 도포기 컴포넌트는 금속-기질의 베이스 물질을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  11. 제 10 항에 있어서,
    상기 금속-기질의 베이스 물질은 니켈, 알루미늄, 구리 또는 그 조합물을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  12. 제 1 항에 있어서,
    상기 열 도포기 컴포넌트는 실리콘(silicon), 탄소 또는 그 조합물을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  13. 제 1 항에 있어서,
    상기 적층 물질은 적어도 하나의 부가적인 물질층을 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  14. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 약 1㎛ 두께 미만인 것을 특징으로 하는 도금된 적층 계면 물질.
  15. 제 14 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 약 500nm 두께 미만인 것을 특징으로 하는 도금된 적층 계면 물질.
  16. 제 15 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 약 100nm 두께 미만인 것을 특징으로 하는 도금된 적층 계면 물질.
  17. 제 16 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 약 10nm 두께 미만인 것을 특징으로 하는 도금된 적층 계면 물질.
  18. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 패턴으로 설치되는 것을 특징으로 하는 도금된 적층 계면 물질.
  19. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 펄스 도금 장치에 의해 형성되는 것을 특징으로 하는 도금된 적층 계면 물질.
  20. 제 1 항에 있어서,
    상기 펄스-도금된 열 전도성 물질은 펄스 주기 반전 방법에 의해 형성되는 것을 특징으로 하는 도금된 적층 계면 물질.
  21. 제 1 항 또는 제 9 항에 있어서,
    기판을 더 포함하는 것을 특징으로 하는 도금된 적층 계면 물질.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
KR1020057015193A 2003-02-19 2004-02-13 열적 상호접속 시스템, 그 제조 방법 및 사용법 KR100893974B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44872203P 2003-02-19 2003-02-19
US60/448,722 2003-02-19

Publications (2)

Publication Number Publication Date
KR20050102654A KR20050102654A (ko) 2005-10-26
KR100893974B1 true KR100893974B1 (ko) 2009-04-20

Family

ID=32908636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015193A KR100893974B1 (ko) 2003-02-19 2004-02-13 열적 상호접속 시스템, 그 제조 방법 및 사용법

Country Status (7)

Country Link
US (2) US7378730B2 (ko)
EP (1) EP1595289A4 (ko)
JP (1) JP2006518553A (ko)
KR (1) KR100893974B1 (ko)
CN (1) CN1777990A (ko)
TW (1) TWI276180B (ko)
WO (1) WO2004075261A2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7239517B2 (en) * 2005-04-11 2007-07-03 Intel Corporation Integrated heat spreader and method for using
KR101473027B1 (ko) 2007-02-02 2014-12-15 디에스엠 아이피 어셋츠 비.브이. 열 전달 어셈블리
WO2008148029A1 (en) * 2007-05-25 2008-12-04 Molex Incorporated Heat sink for a heat generator and a power source
US8702919B2 (en) 2007-08-13 2014-04-22 Honeywell International Inc. Target designs and related methods for coupled target assemblies, methods of production and uses thereof
CN101803010B (zh) 2007-09-11 2014-01-29 陶氏康宁公司 热界面材料，包含该热界面材料的电子器件和其制备和使用的方法
US20100319898A1 (en) * 2008-03-13 2010-12-23 Underwood Patrick K Thermal interconnect and integrated interface systems, methods of production and uses thereof
US7727808B2 (en) 2008-06-13 2010-06-01 General Electric Company Ultra thin die electronic package
US20100112360A1 (en) * 2008-10-31 2010-05-06 Delano Andrew D Layered thermal interface systems methods of production and uses thereof
CN102234187B (zh) * 2010-04-29 2013-10-30 比亚迪股份有限公司 一种陶瓷复合材料及其制备方法
WO2014121300A2 (en) * 2013-02-04 2014-08-07 American Semiconductor, Inc. Photonic data transfer assembly
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424527A (en) * 1981-07-31 1984-01-03 Optical Information Systems, Inc. Bonding pad metallization for semiconductor devices
US4817854A (en) * 1985-03-11 1989-04-04 The United States Of America As Represented By The Secretary Of The Air Force LED soldering method utilizing a PT migration barrier

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2969295A (en) * 1958-05-05 1961-01-24 Pacific Semiconductors Inc Chemical gold plating
US3946334A (en) * 1973-11-14 1976-03-23 Nippon Electric Company, Limited Injection semiconductor laser device
US4080267A (en) * 1975-12-29 1978-03-21 International Business Machines Corporation Method for forming thick self-supporting masks
US4088546A (en) * 1977-03-01 1978-05-09 Westinghouse Electric Corp. Method of electroplating interconnections
GB2113590B (en) * 1981-12-01 1985-09-25 British Telecomm A method of bonding a semiconductor to a mounting member
JPS58202552A (ja) * 1982-05-21 1983-11-25 Toshiba Corp 単結晶Ｓｉ−Ａｌ配線構造を有する半導体装置及びその製造法
US4620661A (en) * 1985-04-22 1986-11-04 Indium Corporation Of America Corrosion resistant lid for semiconductor package
JPS62151592A (ja) * 1985-12-25 1987-07-06 Hitachi Cable Ltd 金めつきリ−ドフレ−ムの製造方法
US5326454A (en) * 1987-08-26 1994-07-05 Martin Marietta Corporation Method of forming electrodeposited anti-reflective surface coatings
US5158653A (en) * 1988-09-26 1992-10-27 Lashmore David S Method for production of predetermined concentration graded alloys
US5057903A (en) * 1989-07-17 1991-10-15 Microelectronics And Computer Technology Corporation Thermal heat sink encapsulated integrated circuit
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
JP2505065B2 (ja) * 1990-10-04 1996-06-05 三菱電機株式会社 半導体装置およびその製造方法
US5182172A (en) * 1991-04-18 1993-01-26 Bausch & Lomb Incorporated Post-plating passivation treatment
US5156998A (en) * 1991-09-30 1992-10-20 Hughes Aircraft Company Bonding of integrated circuit chip to carrier using gold/tin eutectic alloy and refractory metal barrier layer to block migration of tin through via holes
US5249358A (en) * 1992-04-28 1993-10-05 Minnesota Mining And Manufacturing Company Jet impingment plate and method of making
JPH07326702A (ja) * 1994-06-02 1995-12-12 Hitachi Cable Ltd 半導体装置用リードフレームの製造方法
JP2844316B2 (ja) * 1994-10-28 1999-01-06 株式会社日立製作所 半導体装置およびその実装構造
US5674437A (en) * 1996-02-28 1997-10-07 Glotex Corporation Method of providing luminescence to fibrous materials
US5898211A (en) * 1996-04-30 1999-04-27 Cutting Edge Optronics, Inc. Laser diode package with heat sink
US5719441A (en) * 1996-07-11 1998-02-17 Larimer; William R. Transistor package with integral heatsink
EP0823719B1 (en) * 1996-07-26 2002-06-05 Nec Corporation Solid electrolytic capacitor having pre-plated lead terminals and manufacturing process thereof
US5925901A (en) * 1997-03-21 1999-07-20 Nec Corporation Field effect transistor with plated heat sink on a fet chip
US6117352A (en) * 1997-11-20 2000-09-12 Lsi Logic Corporation Removal of a heat spreader from an integrated circuit package to permit testing of the integrated circuit and other elements of the package
US5962967A (en) * 1998-03-19 1999-10-05 Kiryuschev; Irina Electroluminescent device and method of manufacturing same
KR100275381B1 (ko) 1998-04-18 2000-12-15 이중구 반도체 패키지용 리드프레임 및 리드프레임도금방법
US6404048B2 (en) * 1998-09-03 2002-06-11 Micron Technology, Inc. Heat dissipating microelectronic package
DE19934436B4 (de) 1999-07-22 2011-06-22 Honeywell International Inc., N.J. Verwendung feinstkörniger anorganischer Leuchtstoffe
JP3492554B2 (ja) * 1999-05-07 2004-02-03 ニシハラ理工株式会社 Ｐｂに代わる接合材料の機能合金メッキ及びその機能合金メッキを施した被実装用電子部品材料
US6527920B1 (en) * 2000-05-10 2003-03-04 Novellus Systems, Inc. Copper electroplating apparatus
US6800190B1 (en) * 2000-05-16 2004-10-05 Steven F. Wilcox Method to obtain a variety of surface colors by electroplating zinc nickel and nickel alloy oxides
JP2002110341A (ja) * 2000-10-03 2002-04-12 Shuichi Nakamura 電場発光体
JP4605921B2 (ja) * 2001-02-28 2011-01-05 京セラ株式会社 放熱板付配線基板およびこれを用いた電子装置
US6525354B2 (en) * 2001-04-27 2003-02-25 Fujitsu Limited FET circuit block with reduced self-heating
CN1327516C (zh) 2001-05-30 2007-07-18 株式会社萌利克 半导体器件
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
CA2365749A1 (en) * 2001-12-20 2003-06-20 The Governors Of The University Of Alberta An electrodeposition process and a layered composite material produced thereby
US20030183368A1 (en) * 2002-04-02 2003-10-02 Paradis Leo Richard Diamond heat sink
US6791839B2 (en) * 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use
DE10235047A1 (de) * 2002-07-31 2004-02-12 Endress + Hauser Gmbh + Co. Kg Elektronikgehäuse mit integriertem Wärmeverteiler
US6825556B2 (en) * 2002-10-15 2004-11-30 Lsi Logic Corporation Integrated circuit package design with non-orthogonal die cut out
US6654248B1 (en) * 2002-10-25 2003-11-25 Lsi Logic Corporation Top gated heat dissipation
US6884335B2 (en) * 2003-05-20 2005-04-26 Novellus Systems, Inc. Electroplating using DC current interruption and variable rotation rate
US6963129B1 (en) * 2003-06-18 2005-11-08 Lsi Logic Corporation Multi-chip package having a contiguous heat spreader assembly
JP4467380B2 (ja) * 2004-08-10 2010-05-26 富士通株式会社 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424527A (en) * 1981-07-31 1984-01-03 Optical Information Systems, Inc. Bonding pad metallization for semiconductor devices
US4817854A (en) * 1985-03-11 1989-04-04 The United States Of America As Represented By The Secretary Of The Air Force LED soldering method utilizing a PT migration barrier

Also Published As

Publication number Publication date
WO2004075261A2 (en) 2004-09-02
JP2006518553A (ja) 2006-08-10
WO2004075261A3 (en) 2005-02-03
EP1595289A2 (en) 2005-11-16
US20080176095A1 (en) 2008-07-24
US20060237838A1 (en) 2006-10-26
TWI276180B (en) 2007-03-11
EP1595289A4 (en) 2009-04-15
CN1777990A (zh) 2006-05-24
TW200428534A (en) 2004-12-16
KR20050102654A (ko) 2005-10-26
US7378730B2 (en) 2008-05-27
US7897437B2 (en) 2011-03-01

Similar Documents

Publication Publication Date Title
US7897437B2 (en) Thermal interconnect systems methods of production and uses thereof
US20160014878A1 (en) Thermal management circuit materials, method of manufacture thereof, and articles formed therefrom
US20100319898A1 (en) Thermal interconnect and integrated interface systems, methods of production and uses thereof
US20090294115A1 (en) Thermal Interconnect System and Production Thereof
US20100112360A1 (en) Layered thermal interface systems methods of production and uses thereof
US8130485B2 (en) Ceramic electronic component and method for manufacturing the same
JP2009524246A (ja) 熱相互接続及びインターフェースのシステムと、その製造法及び使用法
KR20020086830A (ko) 표면 근처에 도핑된 주석 또는 주석 합금으로 코팅된 금속아티클
JP4053478B2 (ja) 金属ベース回路基板の製造方法
JP2006518553A5 (ko)
JP5863234B2 (ja) セラミックス回路基板およびこれを用いたモジュール
JP2013175525A (ja) セラミックス回路基板の製造方法およびその回路基板
TW200816910A (en) Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof
JP2004259731A (ja) 回路基板製作方法及び回路基板製作用治具
TWI378581B (ko)
Moran The role of selective electroplating in the construction of advanced circuit boards
Razeeb et al. 3D interconnection by FIB assisted Pt deposition and electroless nickel deposition on the sides and edges of an I-Seed
JPS61224398A (ja) 多層プリント回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee