WO2018131964A1 - 캐리어박 부착 극박동박 - Google Patents

캐리어박 부착 극박동박 Download PDF

Info

Publication number
WO2018131964A1
WO2018131964A1 PCT/KR2018/000670 KR2018000670W WO2018131964A1 WO 2018131964 A1 WO2018131964 A1 WO 2018131964A1 KR 2018000670 W KR2018000670 W KR 2018000670W WO 2018131964 A1 WO2018131964 A1 WO 2018131964A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
foil
copper foil
ultra
metal
Prior art date
Application number
PCT/KR2018/000670
Other languages
English (en)
French (fr)
Inventor
범원진
이선형
최은실
송기덕
김형철
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to JP2019559247A priority Critical patent/JP7025449B2/ja
Priority to CN201880012137.5A priority patent/CN110301040B/zh
Priority to US16/477,701 priority patent/US11164831B2/en
Publication of WO2018131964A1 publication Critical patent/WO2018131964A1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/42—Electroplating: Baths therefor from solutions of light metals
    • C25D3/44—Aluminium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/03003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0518—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85051—Forming additional members, e.g. for "wedge-on-ball", "ball-on-wedge", "ball-on-ball" connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/8585—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12431—Foil or filament smaller than 6 mils

Definitions

  • the present invention relates to an ultrathin copper foil with a carrier foil, wherein the ultrathin copper foil with a carrier foil is excellent in adhesion to a printed circuit board wire.
  • wire bonding refers to an input / output pad of a semiconductor chip.
  • PKG printed circuit boards use expensive metals, such as sealer-palladium (Ag-Pd), in order to improve the conductivity while minimizing the resistance to reduce the power loss. have.
  • Ag is excellent in thermal conductivity and electrical conductivity in metals
  • Pd is one of the platinum group elements, but ductility is lower than platinum, but the conductivity is higher than platinum, and the price is cheaper and lighter than platinum, so it is used in various kinds of alloys.
  • Ag-Pd which is an alloy of kg and Pd, is used a lot.
  • SUBSTITUTE SHEET RO / KR
  • screen printing is performed on the upper surface of the portion bonded with the semiconductor chip and the aluminum wire with a predetermined silver (Ag) paste to form a bonding pad.
  • Ultrasonic (wedge) bonding was performed by attaching and curing the aluminum wire to the bonding pad by epoxy or the like.
  • such a conventional method Korean Patent Publication No. 2014-0049632
  • An object of the present invention is to provide an ultrathin copper foil with a carrier foil having excellent adhesion with a printed circuit board wire.
  • the peeling layer is a first metal having a peelability (A1 ), A second metal (B1) and a third metal (C1) to facilitate plating of the first metal (A1).
  • the thickness (tl) of the A1 layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention and the pad thickness (t2) for bonding the semiconductor chip may satisfy an expression of about 0.0005 ⁇ tl / t2 ⁇ about 3.0.
  • the thickness (tl) of the A1 layer and the thickness (t3) of the bonding wire of the semiconductor chip of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may satisfy an expression of about 0.0005 ⁇ tl / t3 ⁇ about 3.0. have.
  • the surface roughness of the mat surface or the shiny surface of the carrier foil of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention is about 2.0um or less, and the A1 layer is formed through electroplating or sputtering. , The surface roughness may be about 2.0um or less.
  • the A1 layer of the ultra-thin copper foil with a carrier foil is formed through electroplating or sputtering, the surface roughness (rl) of the mat surface or the shiny surface of the carrier foil and the A1.
  • the surface roughness (r2) of the layer may satisfy the formula of r2 / rl ⁇ about 3.0.
  • the giant U metal (A1) of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention is Mo or W, the crab 2 metal (B1) and the third metal (C1), Fe, Co and Ni It may be two different metals selected from the group consisting of.
  • the release layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention, the content (al) of the crab 1 metal (A1) is about 30 to about 89% by weight, the second
  • the content (bl) of the metal (Bl) may be about 10 to about 60% by weight and the content (cl) of the third metal (C1) may be about 1 to about 20% by weight.
  • the total of the adhesion amount of the release layer of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be about 50 to about 10000 / dm 2 .
  • At least one of the U metal (A1), the second metal (B1), and the crab 3 metal (C1) of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be an organometallic.
  • At least one of the first ultra-thin copper foil and the second ultra-thin copper foil of the ultra-thin copper foil with a carrier foil according to an embodiment of the present invention may be formed through electroplating or sputtering.
  • the release layer includes a U-metal (A1) having peelability, a second metal (B1) and a third metal (C1) for facilitating plating of the first metal, wherein the diffusion barrier layer and the antioxidant layer are , May include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P.
  • the wire adhesion between the chip and the substrate is excellent in the wire bonding process of the semiconductor package.
  • SUBSTITUTE SHEET (RULE 26) RO / KR Moreover, when manufacturing a board
  • FIG. 1 is a schematic cross-sectional view of an ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 2 is an image of the cross section of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention by FIB (Focused Ion Beam).
  • 3 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • 4 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 5 is an image taken with the FIB cross section of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 6 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention.
  • Figure 7 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • FIB Fluorine Beam
  • RO / KR 10 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • Figure 11 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention.
  • FIG. 12 is a schematic sectional view of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • FIG. 13 is an image taken with a cross-section of the ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention with a focused ion beam (FIB).
  • FIB focused ion beam
  • 14 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • 15 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier big shock according to the third embodiment of the present invention.
  • FIG. 16 is a schematic sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • SUBSTITUTE SHEET (RULE 26) RO / KR
  • Other embodiments included therein may be easily proposed, but they will also be included within the scope of the present invention.
  • the components with the same functions within the scope of the same idea shown in the drawings of each embodiment will be described using the same reference numerals.
  • the present invention improves the adhesion between the printed circuit board wire and the printed circuit board, and at the same time simplifies the manufacturing process of the semiconductor substrate, reduces the manufacturing time, improves the yield, and provides a copper foil for a printed circuit board excellent in manufacturing cost reduction effect. .
  • wire bonding refers to connecting an input / output pad of a semiconductor chip and a part of a lead or a wiring pattern of a substrate, such as a lead frame or a printed circuit board, to each other so that the input / output pad and the lead of the semiconductor chip are electrically connected to each other. It means the process of connecting.
  • PKG printed circuit boards use expensive metals, such as sealer-palladium (A g — Pd), to improve conductivity while minimizing resistance and reducing power loss in circuits at the junctions with wires. Doing.
  • sealer-palladium A g — Pd
  • Ag is excellent in thermal and electrical conductivity in the metal
  • Pd is also one of the platinum group elements
  • the ductility is lower than platinum, but the malleability is superior to platinum.
  • a bonding pad is formed by screen printing with a predetermined silver (Ag) paste on the upper surface of the portion bonded to the semiconductor chip and the aluminum wire.
  • Ultrasonic (wedge) bonding was carried out by attaching and curing aluminum wires to the bonding pads by epoxy or the like.
  • this conventional method is complicated in manufacturing process, and the manufacturing cost increases because the pad is manufactured using silver paste. But manufacturing equipment also had a problem that is expensive.
  • the ultra-thin copper foil with a carrier of the present invention to form the A1 layer in the wire bonding process of the semiconductor package, to improve the wire adhesion between the semiconductor chip and the substrate, the adhesive strength and heat resistance at the time of manufacturing the substrate Provides ultra-thin copper foil having excellent characteristics as copper foil such as adhesive strength, chemical resistance, and etching resistance.
  • FIG. 1 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention
  • Figure 2 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a first embodiment of the present invention with a FIB (Focused Ion Beam) 3 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed.
  • FIB Frecused Ion Beam
  • RO / KR 4 is a surface image of the mat surface and the signet surface of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention
  • FIG. 5 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention. Image taken by FIB.
  • FIG. 6 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the first embodiment of the present invention. 1 to 5, the ultra-thin copper foil 100 with a carrier foil according to the first embodiment of the present invention, the carrier foil (1), the peeling layer (2), the first ultra-thin copper foil (3), A1 layer (4) and the second ultra-thin copper foil (5).
  • the ultra-thin copper foil 100 with a carrier foil is formed by sequentially stacking a carrier foil 1, a peeling layer 2, a first ultra-thin copper foil 3, an A1 layer 4 and a second ultra-thin copper foil 5.
  • a carrier foil 1 a peeling layer 2
  • a first ultra-thin copper foil 3 an A1 layer 4
  • carrier foil 1 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • carrier foil 1 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil 1 may be a matt surface or shiny surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, or a rolled finish surface of a rolled copper foil or a rolled copper alloy foil.
  • the surface of the said carrier foil is the foil which performed the roughening process to the mat surface or the glossy surface of the untreated electrolytic copper foil or the untreated electrolytic copper alloy foil, or
  • the rolled copper foil or the rolled copper alloy foil may be a foil subjected to a roughening treatment on at least one surface of the finished surface.
  • At least one of the first ultra-thin copper foil 3 and the second ultra-thin copper foil 5 may be formed by electroplating, electroless plating, or sputtering.
  • the crab 1 ultra-thin copper foil 3 is formed by electroplating, and the second ultra-thin copper foil 5 may be formed through sputtering.
  • the peeling layer 2 may contain the 1st metal (A1) which has peelability, the 2nd metal (B1) and 3rd metal (C1) which make plating of the 1st metal (A1) easy.
  • the first metal (A1) is Mo or W
  • the second metal (B1) and the third metal (C1) may be two different metals selected from the group consisting of Fe, Co and Ni.
  • At least one of the first metal (A1), the second metal (B1), and the crab 3 metal (C1) may be an organometallic.
  • the release layer 2 has a content (al) of about 30 to about 89% by weight of the first metal ( ⁇ 1), a content (bl) of about 10 to about 60% by weight of the second metal (B1) and a third metal ( The content (cl) of C1) may be about 1 to about 20 weight percent.
  • the contents al, bl and cl of the metals refer to the deposition amount (film amount) of the first metal (A1) per unit area of the peeling layer (2) 1dm 2 of the first metal (A1) and the second metal (B1) per same area. And the value divided by the total of the deposition amount (film amount) of the third metal (C1) is multiplied by 100 to obtain each.
  • the release layer is formed of only the first metal (A1) and the second metal (B1), a phenomenon in which the peelability of the release layer is uneven may occur.
  • the peeling layer may exhibit a tendency to peel off together with the ultra-thin copper foil.
  • the peelability is unstable, and thus, the peelability of the release layer is important.
  • Fe ions serving as a catalyst in the plating of the Mo metal are further added as the third metal (C1). The addition of Fe ions allows for uniform plating of the release layer.
  • the total amount of adhesion of the release layer may be about 50 to about 10000 zg / dm 2 . If the adhesion amount is less than about 50 g / dm 2 may not serve as a peeling layer, if the adhesion amount is greater than about 10000 / g / dm 2 Since the adhesion is not an oxidizing material which is a peelable material but a metallic material, Can disappear.
  • the thickness t1 of the A1 layer and the pad thickness t2 for bonding the semiconductor chip are the same.
  • the ratio tl I t2 between the thickness of the A1 layer and the pad thickness for bonding the semiconductor chip is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 It may be 2.0, 2.5, or 3.0.
  • the ratio tl I t2 between the thickness of the A1 layer and the pad thickness for semiconductor chip bonding may be in the range of at least one of the above values and at most one of the above values.
  • the thickness (tl) of the A1 layer and the thickness of the semiconductor chip is about 0.0005 ⁇ tl / t3 ⁇ about 3.0.
  • the ratio tl I t3 of the thickness of the A1 layer to the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 May be 2.0, 2.5, or 3.0.
  • the ratio tl I t3 of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire may be in the range of at least one of the above values and at most one of the above values.
  • the surface roughness of the mat surface or the shiny surface of the carrier foil is about 2.0um or less and the A1 layer is formed through electroplating or sputtering, and the surface roughness is about 2.0um or less.
  • the surface roughness (rl) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r2) of the A1 layer are identical to the surface roughness (rl) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r2) of the A1 layer.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is implemented in the range of about 3.0 or less, a better effect can be obtained.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 It may be 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, or 3.0.
  • the ratio r2 / rl of the surface roughness of the A1 sheet and the surface roughness of the mat surface or the shiny surface of the carrier foil may be in the range of at least one of the above values and at most one of the above values.
  • the ultra-thin copper foil 10 with a carrier foil may further include a diffusion barrier layer 16 and an antioxidant layer 17 in the ultra-thin copper foil 100 with a carrier foil described above. have.
  • the ultra-thin copper foil 10 with a carrier foil includes a carrier foil 11, a diffusion barrier layer 16, a release layer 12, an antioxidant layer 17, a first ultra-thin copper foil 13, and an A1 layer 14.
  • system 2 ultra-thin copper foil 15 may be formed by sequentially stacked.
  • the diffusion barrier layer 16 and the oxide layer 17 ' is formed by using the same plating conditions has substantially the same composition as, but diffusion barrier layer 16 is thicker, so the metal adhesion amount is increased compared with the anti-oxidation layer (17).
  • the peel strength of the carrier foil and the ultra-thin copper foil is kept at a constant low value even in a high temperature processing environment, thereby making them easy to peel off.
  • the thickness of the anti-oxidation layer 17 in the ultra-thin copper foil 10 is thinner than that of the diffusion barrier layer 16, stable peel strength, excellent etching property of the anti-oxidation layer 17, and improved laser workability Can be implemented at the same time.
  • the diffusion preventing insect 16 and the anti-oxidation layer 17 can use substantially the same plating solution, so that the manufacturing process can be simplified.
  • the diffusion barrier layer 16 and the antioxidant layer 17 may include one subphase element selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P.
  • the diffusion barrier layer and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • SUBSTITUTE SHEET (RULE 26) RO / KR
  • nickel plating, cobalt plating, iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating, nickel-iron plating, nickel-cream plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphorus plating, cobalt-iron plating , Cobalt-chromium plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like can be used.
  • nickel-cobalt-iron plating nickel-cobalt-cream plating, nickel-cobalt-molybdenum plating, nickel-cobalt-tungsten plating, nickel-cobalt-copper plating, nickel-cobalt- Phosphorus Plating, Nickel-Iron-Chromium Plating, Nickel-Iron Molybdenum Plating, Nickel-Iron-Tungsten Plating, Nickel-Iron-Copper Plating, Nickel-Iron-Pho-Plating, Nickel-Chromium-Molybdenum Plating, Nickel-Cream-Tungsten Plating, Nickel-Cream-Copper Plating, Nickel-Cream-Pin Plating, Nickel-Molybdenum-Tungsten Plating, Nickel-Molybdenum-Copper Plating, Nickel-Molybdenum-Plain Plating, Nickel-Tungsten-
  • the diffusion barrier and the antioxidant layer may include Ni and P.
  • SUBSTITUTE SHEET (RULE 26) RO / KR
  • oxide examples include nickel oxide, cobalt oxide, iron oxide, chromium oxide, molybdenum oxide, tungsten oxide, copper oxide, aluminum oxide, and phosphorus oxide.
  • a mixture of two or more of the above oxides may be used.
  • a layer selected from a single metal plating layer, an alloy plating layer, and an oxide layer may be formed in two or more layers.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil on the insulating substrate and silver.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil on the insulating substrate and silver.
  • the surface roughness of carrier foil used electrolytic copper foil of 1.5 micrometer (alpha), and the thickness of 18 m.
  • the diffusion barrier layer was formed by Ni-P plating under the following conditions.
  • the deposition amount of the diffusion barrier layer formed under the above conditions was 301 ug / dm 2 of metal (Ni) deposition.
  • a release layer was formed by M-Ni-Fe plating under the following conditions.
  • the adhesion amount of the release layer formed under the above conditions was 1.07 mg / dm 2 , and the composition of the release layer was 60.55 wt% Mo, 29.8 wt% Ni, and 5.99 wt% Fe.
  • An antioxidant layer was formed by Ni-P plating under the following conditions.
  • the adhesion amount of the antioxidant layer formed under the above conditions was 30 ug / dm 2 of metal (Ni) deposition. 5. Formation of the first ultra-thin copper foil
  • Crab 1 ultra-thin copper foil was formed on condition of the following.
  • the thickness of the 1st ultra-thin copper foil formed on the said conditions was 2. 6. Formation of A1 Layer
  • the thickness of the wire bonding layer A1 was formed to be 0.5 kPa, and the surface roughness was formed to have the same 1.5 as the carrier roughness. 7. Forming the second ultrathin foil
  • the thickness of A1 which is a wire bonding layer, was formed to be 1.0, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • Example 3 It carried out on the same conditions as Example 1 except having changed the carrier foil A1 layer as follows.
  • the surface roughness of the carrier was 3.0 j3 ⁇ 4, the thickness of 18 ⁇ electrolytic copper foil was used. 6. Formation of A1 Layer
  • A1 thickness which is a wire bonding layer was formed in 0.5, and surface roughness was formed so that it might be 3.0 which is the same as carrier foil roughness.
  • Example 4 It carried out on the conditions similar to Example 1 except having changed the peeling layer as follows. 4. Release layer formation
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 1.89 mg / dm 2, and the composition of the release layer was o 51.99 wt%, Ni 38.8 wt%, and Fe 5.55 wt%.
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 0.31 mg / dm 2, and the composition of the release layer was 23.42 wt% Mo, 69.81 wt% Ni, and 2.55 wt% Fe.
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2.
  • the thickness of the A1 layer was formed to 0.03 ⁇ 4, and the surface roughness was formed to have 1.5.
  • Table 1 the peel strengths of Examples 1 to 4, Comparative Examples 1 and 2, the surface roughness of the A1 layer, and the bonding property with the semiconductor chip through the wire will be described.
  • the deposition amount of the release layer is 1.07 mg / dm 2
  • the deposition amount of the release layer is 1.07 mg / dm 2
  • the deposition amount of the release layer is U) 7mg / dm2
  • the deposition amount of the release layer is 1.89 mg / dm 2
  • the deposition amount of the release layer is 0.31 mg / dm 2
  • the deposition amount of the release layer is 0.89 mg / dm 2
  • Example 1 the surface roughness of the A1 layer was low, so that the etching rate was excellent, and a fine pattern was obtained when the circuit was formed.
  • Example 3 the surface roughness of the A1 layer was high; The etching rate was lowered, and the desired fine pattern could not be obtained when the circuit was formed.
  • Comparative Example 1 the surface roughness of the A1 layer was low, and the etching rate was excellent, and a fine pattern was obtained when forming a circuit.
  • Comparative Example 2 the thickness of the A1 layer was thin, The damage could not be obtained the circuit of the desired shape.
  • Examples 1 to 4 when the semiconductor substrate was manufactured using the ultra-thin copper foil with a carrier foil and electrically connected with the semiconductor chip using a wire having a diameter of 25 to 70 mm (gold, aluminum, etc.), the A1 layer and the wire The bonding adhesion between them was also excellent.
  • Comparative Example 1 the ultra-thin copper foil with carrier foil was not peeled off, and thus, the semiconductor substrate could not be manufactured.
  • Comparative Example 2 the semiconductor substrate was manufactured using the ultra-thin copper foil with carrier foil, and the semiconductor chip and the diameter were 25-70. ⁇ wire (gold ,
  • FIG. 7 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention
  • Figure 8 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a second embodiment of the present invention by FIBCFocused Ion Beam)
  • 9 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed
  • Figure 10 is a surface image of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to the crab 2 embodiment of the present invention to be.
  • the ultra-thin copper foil 20 with a carrier foil according to the second embodiment of the present invention includes a carrier foil 21, a peeling layer 22, a crab 1 ultra-thin copper foil 23, and Cu. It may be formed of an -Al adhesion improving layer 24, a Cu diffusion barrier layer 25, an A1 layer 26 and a second ultra-thin copper foil 27.
  • the Cu diffusion barrier layer 25 is shown to be formed both above and below the A1 layer 26, but may be formed only on either above or below the A1 layer 26.
  • the ultra-thin copper foil 20 with a carrier foil includes a carrier foil 21, a peeling layer 22, a first ultra-thin copper foil 23, a Cu-Al adhesion improving layer 24, a Cu diffusion barrier layer 25, an A1 layer ( 26) and the crab 2 ultra-thin copper foil 27 may be formed by sequentially stacking.
  • carrier foil 21 aluminum foil, stainless steel foil, titanium foil, copper foil or copper alloy foil can be used.
  • an electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil 21 may be a mat surface or a signet surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, or a rolled finish ramen of a rolled copper foil or a rolled copper alloy foil.
  • the surface of the said carrier foil is roughened on at least one surface of the foil which roughened the matt surface or the glossy surface of the untreated electrolytic copper alloy or the untreated electrolytic copper alloy foil, or the rolled finish surface of the rolled copper foil or the rolled copper alloy foil. It may be a night to be carried out.
  • At least one of the first ultra-thin copper foil 23 and the second ultra-thin copper foil 27 may be formed by electroplating or electroless plating or sputtering.
  • the first ultra-thin copper foil 23 is formed by electroplating, and the roughly 12 ultra-thin copper foil 27 may be formed through sputtering.
  • the peeling layer 22 may contain the 2nd metal (B2) and the 3rd metal (C2) which make plating of the 1st metal (A2) and 1st metal (A2) which have peelability easy.
  • the crab 1 metal (A2) is Mo or W
  • the crab 2 metal (B2) and the third metal (C2) may be two different metals selected from the group consisting of Fe, Co, and Ni.
  • At least one of the first metal (A2), the crab bimetallic (B2), and the third metal (C2) may be an organometallic.
  • the release layer 22 has a content (a2) of the first metal (A2) of about 30 to about 89 weight 3 ⁇ 4>, a content (b2) of the second metal (B2) of about 10 to about 60 weight% and the third metal
  • the content (c2) of (C2) may be about 1 to about 20% by weight.
  • the contents a2, b2 and c2 of the metals correspond to the deposition amount (coating amount) of the first metal (A2) per unit area of the release layer 1dm 2 , and the first metal (A2), the second metal (B2) and the third per same area.
  • the value obtained by dividing the sum of the deposition amount (film amount) of the metal (C2) is multiplied by 100 to obtain each.
  • the peeling layer may exhibit a tendency to peel off together with the ultra-thin copper foil.
  • the release layer is formed of only the first metal (A2) and the second metal (B2) (for example, a Mo-Ni alloy layer), the peelability is unstable, and thus, the peelability of the release layer is important.
  • Fe ions serving as a catalyst for the plating of the Mo metal are added to the third.
  • the total amount of deposition of the release layer 22 may be about 50-about 10000 / ig / dm 2 . If the adhesion amount is less than about 50 / zg / dm 2 may not be able to perform the role of the release layer, if the adhesion amount is more than about 10000 may be a peeling off because it becomes a metallic material instead of an oxidizable material that is a peelable material. .
  • the thickness t4 of the A1 layer and the pad thickness t5 for bonding the semiconductor chip are the same.
  • the formula t4 I t5 of the thickness of the A1 layer and the thickness of the pad for semiconductor chip bonding is implemented in the range of about 0.0005 to about 3.0, thereby achieving a better effect.
  • the ratio t4 I t5 of the thickness of the A1 layer and the pad thickness for semiconductor chip bonding is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 , 1.5, 2.0, 2.5, or 3.0.
  • the ratio t4 I t5 of the thickness of the A1 layer and the pad thickness for semiconductor chip bonding may be in the range of at least one of the above values and at most one of the above values.
  • the thickness t4 of the A1 layer and the thickness t6 of the bonding wire of the semiconductor chip are about 0.0005 ⁇ t4 / t6 ⁇ about 3.0
  • the ratio t4 I t6 of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 , 2.0, 2.5, or 3.0.
  • the ratio t4 / t6 of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire may be in the range of at least one of the above values and at most one of the above values.
  • the surface roughness of the mat or shiny surface of Kirier foil is about 3.0 um or less, and the A1 layer is formed by electroplating or sputtering, and the surface roughness is about 3.0 um or less.
  • the surface roughness (r3) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r4) of the A1 layer are identical to the surface roughness (r3) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r4) of the A1 layer.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is implemented in the range of about 3.0 or less, a better effect can be obtained.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 , 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4,
  • SUBSTITUTE SHEET (RULE 26) RO / KR 2.5, 2.6, 2.7, 2.8, 2.9, or 3.0.
  • the ratio r2 / rl of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil may be in the range of at least one of the above values and at most one of the above values.
  • the Cu diffusion barrier layer 25 may be formed between the A1 layer 26 and the first ultra-thin copper foil 23 and between the A1 layer 26 and the second ultra-thin copper foil 27.
  • the Cu diffusion barrier layer 25 is formed by the aluminum of the A1 layer 26 and the copper of the first ultra-thin copper foil 23 or the second ultra-thin copper foil 27 to form a Cu-Al-based intermetallic compound. It is to prevent that.
  • the A1 layer and the ultra-thin copper foil (the first ultra-thin copper foil or the second ultra-thin copper foil) are strongly combined to form a common phase in the alloy, an intermediate phase that forms a heterogeneous structure is formed. The problem of not having the property of metal, being vulnerable to impact, and having the property of increasing electrical resistance occurs.
  • the Cu diffusion barrier layer 25 prevents the aluminum of the A1 layer 26 and the copper of the first ultra-thin copper foil 23 or the second ultra-thin copper foil 27 from forming an intermetallic compound.
  • the thickness t7 of the Cu diffusion barrier layer and the thickness t4 of the A1 layer are the thickness t7 of the Cu diffusion barrier layer and the thickness t4 of the A1 layer.
  • the ratio t7 / t4 of the thickness of the Cu diffusion barrier layer and the thickness of the A1 layer may be about 0.5, 0.6, 0.7, 0.8, 0.9, or 1.0.
  • the ratio t7 / t4 of the thickness of the Cu diffusion barrier layer and the thickness of the A1 layer may be in the range of at least one of the above values and at most one of the above values.
  • the ratio pl I p2 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesive force of the release layer may be implemented in a range of about 1 to about 30.0, thereby obtaining a better effect.
  • the ratio of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesive force of the release layer pl I p2 is about 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29 or 30.
  • the ratio Pl / p2 of the adhesive force between the first ultrathin copper foil and the A1 layer or between the second ultrathin copper foil and the M layer and the peeling layer may be in the range of at least one of the above values and at least one of the above values. Can be.
  • the Cu-Al adhesion improving layer 24 is formed between the A1 layer 26 and the Cu diffusion barrier layer 25 so as to improve the adhesion between the A1 layer 26 and the Cu diffusion barrier layer 25. It may be formed of an intermediate of aluminum.
  • the ultra-thin copper foil 30 having a carrier foil according to an embodiment of the present invention may further include a diffusion barrier layer 38 and an antioxidant layer 39.
  • the ultra-thin copper foil 30 with a carrier foil includes a carrier foil 31, a diffusion barrier layer 37, a release layer 32, an antioxidant layer 38, a first ultra-thin copper foil 33, and a Cu-Al adhesion-improving layer 34. ),
  • the Cu diffusion barrier layer 35, the A1 layer 36 and the second ultra-thin copper foil 37 may be sequentially stacked.
  • the same plating conditions substantially has the same composition as, but diffusion barrier layer 38 is ⁇ thicker, so increasing the metal coating weight compared with the anti-oxidation layer (39).
  • the peel strength of the carrier foil and the ultra-thin copper foil is maintained at a constant low value even in a high temperature processing environment, thereby making them easy to peel off.
  • the thickness of the antioxidant layer 39 is thinner than the diffusion barrier layer 38 in the ultra-thin copper foil with carrier foil 30, stable peeling strength, excellent etching property of the antioxidant layer, and improved laser workability can be simultaneously realized. .
  • the diffusion barrier layer 38 and the antioxidant layer 39 may use substantially the same plating solution in the ultra-thin copper foil with a carrier foil, the manufacturing process may be simplified.
  • the diffusion barrier layer 38 and the antioxidant layer 39 may include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P. E.g,
  • the diffusion barrier and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • nickel plating, cobalt plating iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating, nickel-iron plating, nickel-chromium plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphor plating, cobalt-iron plating , Cobalt-crude plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like may be used.
  • nickel-cobalt-iron plating nickel-cobalt-chromium plating, nickel-cobalt-molybdenum plating, nickel-cobalt-tungsten plating, nickel-cobalt-copper plating, nickel-cobalt- Phosphorus plating, nickel-iron-chromium plating, nickel-iron-molybdenum plating.
  • Nickel-Iron-Tungsten Plating Nickel-Iron-Copper Plating, Nickel-Iron-Phosphor Plating, Nickel-Cream-Molybdenum Plating, Nickel-Chromium-Tungsten Plating, Nickel-Cream-Copper Plating, Nickel-Cream-Pin Plating, Nickel Molybdenum-Tungsten Plating, Nickel-Molybdenum Copper Plating, Nickel-Molybdenum Phosphorous Plating, Nickel-Tungsten Copper Plating, Nickel-Tungsten Pen-Plating, Nickel-Copper-Plating, Cobalt-Iron-Chromium Plating, Cobalt -Iron-Molybdenum Plating, Cobalt-Iron-Tungsten Plating, Cobalt-Iron Copper Plating, Cobalt-Iron-Phosphor Plating, Cobalt-Cr-Molybdenum Plating,
  • the diffusion barrier and the antioxidant layer may include Ni and P.
  • the oxide include nickel oxide, cobalt oxide, iron oxide, chromium oxide, molybdenum oxide, tungsten oxide, copper oxide, aluminum oxide, phosphorus oxide and the like. In addition, a mixture of two or more of the above oxides may be used.
  • a layer selected from a single metal plating layer, alloy plating layer and oxide layer is selected from a single metal plating layer, alloy plating layer and oxide layer
  • It can be formed in two or more layers.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when pressing the ultra-thin copper foil with a carrier foil at a high temperature with an insulating substrate. Between the diffusion preventing layer "when pressing the carrier foil mounting pole bakdongbak without in the insulating substrate and the high temperature to form the copper is diffused into the release layer metal bond is created between the carrier foil and the electrode bakdongbak from the carrier foil and the electrode bakdongbak, these Due to the strong bonding force, it may be difficult to peel the carrier foil.
  • the surface roughness of the carrier foil was 1 ⁇ 5 and the thickness was 18 electrolytic copper foils ⁇
  • the diffusion barrier layer was formed by Ni-P plating under the following conditions.
  • the deposition amount of the diffusion barrier layer formed under the above conditions was 301 ug / dm 2 deposition amount of metal (Ni).
  • a release layer was formed by Mo—Ni—Fe plating under the following conditions.
  • the adhesion amount of the release layer formed under the above conditions was 1.07 mg / dm 2, and the composition of the release layer was 60.55 wt% Mo, 29.8 wt% Ni, and 5.99 wt% Fe.
  • An antioxidant layer was formed by Ni-P plating under the following conditions.
  • the adhesion amount of the antioxidant layer formed under the above conditions was 30 ug / dm 2 of metal (Ni) adhesion amount.
  • the first ultra-thin copper foil was formed under the following conditions.
  • the thickness of the first ultra-thin copper foil formed under the above conditions is 2 It was.
  • the thickness of Cu was formed to 0.03 ⁇ .
  • An A1203 layer was formed above and below the A1 layer to prevent alloy formation after heat treatment of the Cu and A1 layers.
  • the second ultra-thin copper foil was formed under the following conditions.
  • CuS04-5H20 300g / L
  • H2S04 150g / L
  • Temperature 30 ° C
  • Current Density 20A / dm2 ⁇
  • the thickness of the 2nd ultra-thin copper foil formed on the said conditions was 0.5.
  • the thickness of A1 which is a wire bonding layer, was formed to be 1.0, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • Example 3 It carried out on the same conditions as Example 1 except having changed the carrier foil and A1 layer as follows. 1. Preparation of carrier foil
  • the surface roughness of the carrier was 3.0 urn, and an electrolytic copper foil of 18 ⁇ was used.
  • A1 thickness which is a wire joining layer was formed in 0.5, and surface roughness was formed so that it might be 3.0 which is the same as carrier foil roughness.
  • Example 2 The same procedure as in Example 1 was carried out except that the release layer, the Cu-Al adhesion-improving layer, and the Cu diffusion barrier layer were changed as follows.
  • the release layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions was 1.89 mg / dm 2, and the composition of the release layer was 51.99 wt% Mo, 38.8 wt% Ni, and 5.55 wt% Fe.
  • the thickness of Cu was formed to be 0.01 ⁇ .
  • SUBSTITUTE SHEET (RULE 26 RO / KR An A1203 layer was formed at 0.015 above and below the A1 layer to prevent alloy formation after heat treatment of the Cu and Al layers.
  • the release layer by Ni-Fe plating was formed in M on the following conditions.
  • the adhesion amount of the release layer formed under the above conditions was 0.31 mg / dm 2, and the composition of the release layer was 23.42 wt% Mo, 69.81 wt% Ni, and 2.55 wt% Fe.
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2.
  • the thickness of the A1 layer was formed to 0.4, and the surface roughness was formed to have 1.5 jMn.
  • Example 1 SUBSTITUTE SHEET (RULE 26) RO / KR
  • the peel strength of the copper layer above and below the A1 layer was very good.
  • the adhesion between the A1 layer and the ultrathin copper layer was excellent after CCL formation.
  • the peel strength of the A1 layer and the carrier was very good, and in Example 4, the peel strength of the ultra-thin copper foil and the carrier had a high adhesion amount, resulting in a problem that the peel strength between the ultra-thin copper foil and the carrier decreased. .
  • Example 1 the surface roughness of the A1 layer was low, so that the etching rate was excellent, and a fine pattern was obtained when the circuit was formed.
  • Example 3 the surface roughness of the A1 layer was high; The etching rate was lowered, and the desired fine pattern could not be obtained when the circuit was formed.
  • Comparative Example 1 In the case of Comparative Example 1, the above treatment was performed. Although the surface roughness of the A1 layer was low and the etching rate was excellent, a fine pattern could be obtained when forming a circuit. However, in Comparative Example 2, the damage of the circuit etching solution was caused due to the weak adhesive force between the A1 layer and the ultrathin foil. A circuit of the desired shape could not be obtained.
  • FIG. 12 is a schematic cross-sectional view of the ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention
  • Figure 13 is a cross-sectional view of the ultra-thin copper foil with a carrier foil according to a third embodiment of the present invention with a FIB (Focused Ion Beam) 14 is a surface image of the mat surface and the shiny surface when the A1 layer is not formed
  • FIG. 15 is a surface of the mat surface and the shiny surface of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • Image. 16 is a schematic cross-sectional view according to another embodiment of the ultra-thin copper foil with a carrier foil according to the third embodiment of the present invention.
  • the ultra-thin copper foil 40 with a carrier foil according to the third embodiment of the present invention is a carrier foil 41, a peeling layer 42, a first ultra-thin copper foil 43, Cu- It can be formed of the Al adhesion improving layer 44, the A1 layer 45 and the second ultra-thin copper foil 46.
  • the ultra-thin copper foil 40 with a carrier foil includes a carrier foil 41, a peeling layer 42, a crab 1 ultra-thin copper foil 43, a Cu-Al adhesion improving layer 44, an A1 layer 45, and a second ultra-thin copper foil 46 may be sequentially stacked and formed.
  • the carrier foil 41 can use aluminum foil, stainless steel foil, titanium foil, copper foil, or copper alloy foil.
  • an electrolytic copper foil, an electrolytic copper alloy foil, a rolled copper foil, or a rolled copper alloy foil can be used.
  • the surface of the carrier foil 41 may be a matt surface or shiny surface of an untreated electrolytic copper foil or an untreated electrolytic copper alloy foil, or a rolled finish surface of a rolled copper foil or a rolled copper alloy foil.
  • the surface of the said carrier foil was roughened on at least one surface of the untreated electrolytic copper foil or the matte finish of the untreated electrolytic copper alloy foil, or the rolled finish surface of the rolled copper foil or the rolled copper alloy foil. It can be night.
  • At least one of the U ultra-thin copper foil 43 and the second ultra-thin copper foil 46 may be formed through electroplating, electroless plating or sputtering.
  • the first ultra-thin copper foil 43 is formed by electroplating, and the second ultra-thin copper foil 46 may be formed through sputtering.
  • the peeling layer 42 can contain the 1st metal (A3) which has peelability, the 2nd metal (B3) which makes easy plating of the 1st metal (A3), and the 3rd metal (C3).
  • the first metal (A3) is Mo or W
  • the second metal (B3) and the third metal (C3) may be two different metals selected from the group consisting of Fe, Co, and Ni.
  • At least one of the crab 1 metal (A3), the second metal (B3) and the third metal (C3) may be an organometallic.
  • the release layer 42 has a content (a3) of about 30 to about 89% by weight of the first metal (A3), a content (b3) of about 10 to about 60% by weight of the second metal (B3) and a third metal (
  • the content (c3) of C3) may be about 1 to about 20% by weight.
  • the contents a3, b3, and c3 of the metals correspond to the deposition amount (coating amount) of the first metal (A3) per unit area of the release layer 1dm 2 , which corresponds to the first metal (A3), the second metal (B3), and the first " 3 Multiply the value divided by the sum of the adhesion amount (film amount) of the metal (C3) by 100.-If the content of the first metal (3) and the content of the second metal (b3) are outside the content range, respectively The peelability of the ultra-thin copper foil may decrease, and when the content (c3) of the third metal is out of the content range, the release layer may be unevenly plated.
  • the release layer is formed of only the first metal (A3) and the second metal (B3), a phenomenon may occur in which the peelability of the release layer is nonuniform.
  • the peeling layer may exhibit a tendency to peel together with the ultra-thin copper foil.
  • the release layer is formed of only the first metal (A3) and the second metal (B3) (for example, a Mo-Ni alloy layer), the peelability is unstable, and thus, the peelability of the release layer is important.
  • Fe ions serving as a catalyst for the plating of the Mo metal are added to the third.
  • the total amount of the adhesion of the release layer 42 may be about 50 to about 10000 / g / dm 2 . If the adhesion amount is less than about 50 g / dm 2 it may not be able to play a role of the peeling insects, if the adhesion amount is more than about 10000 ig / dm 2 It will be a peelable material is not an oxidizing material which is a peelable material, so the peelability Can be.
  • the thickness t8 of the A1 layer and the pad thickness t9 for bonding the semiconductor chip are the same.
  • the ratio t8 I t9 of the thickness of the A1 layer and the pad thickness for semiconductor chip bonding is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 , 2.0, 2.5, or 3.0.
  • the ratio t8 / t9 of the thickness of the A1 layer and the thickness of the pad for bonding the semiconductor chip may be in the range of at least one of the above values and at most one of the above values.
  • the thickness t8 of the A1 layer and the thickness tOO of the bonding wire of the semiconductor chip are about 0.0005 ⁇ t8 I tlo ⁇ about 3.0
  • the ratio t8 I tlO of the thickness of the A1 layer to the thickness of the semiconductor chip bonding wire is about 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0, 1.5 , 2.0, 2.5, or 3.0.
  • the ratio t8 I tlO of the thickness of the A1 layer and the thickness of the semiconductor chip bonding wire may be in the range of at least one of the above values and at most one of the above values. '
  • the surface roughness of the matte side or shiny side of the carrier foil is about 3.0um or less and an A1 layer is formed through the electrolytic plating or sputtering (sputtering), the surface roughness is about 3.0um or less.
  • the surface roughness (r5) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r6) of the A1 layer are identical to the surface roughness (r5) of the mat surface or the shiny surface of the carrier foil and the surface roughness (r6) of the A1 layer.
  • the ratio r 6 / r 5 of the surface roughness of the A1 layer and the surface roughness of the mat surface or the signine surface of the carrier foil is implemented in a range of about 3.0 or less, thereby obtaining a more excellent effect.
  • the ratio r6 / r5 of the surface roughness of the A1 layer and the surface roughness of the matt or shiny surface of the carrier foil is about 0, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1.0 , 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2.0, 2.1, 2.2, 2.3, 2.4,
  • SUBSTITUTE SHEET (RULE 26) RO / KR 2.5, 2.6, 2.7, 2.8, 2.9, or 3.0.
  • the ratio r6 / r5 of the surface roughness of the A1 layer and the surface roughness of the mat surface or the shiny surface of the carrier foil may be in the range of at least one of the above values and at most one of the above values.
  • the Cu-Al adhesion improving layer 44 may be formed between the A1 layer 45 and the first ultrathin foil 43 and between the A1 layer 45 and the second ultrathin foil 46, and the A1 layer 45 In order to improve the adhesive force between the aluminum of the aluminum and the first ultra-thin copper foil ( 43) or the copper of the second ultra-thin copper foil ( 46 ), it may be formed of copper or an intermediate of copper and aluminum.
  • the ratio p3 / p4 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer is in the range of about 1 to about 30.0, a better effect can be obtained.
  • the ratio of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer and the adhesion of the release layer p3 I p4 is about 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 21, 22, 23, 24, 25, 26, 27, 28, 29 or 30.
  • the ratio p 3 / p 4 of the adhesive force between the first ultra-thin copper foil and the A1 layer or between the second ultra-thin copper foil and the A1 layer may be in the range of at least one of the above values and at most one of the above values. have.
  • the ultra-thin copper foil 50 having a carrier foil according to an embodiment of the present invention may further include a diffusion barrier layer 57 and an antioxidant layer 58.
  • the ultra-thin copper foil 50 with a carrier foil improves the adhesion of the carrier foil 51, the diffusion barrier layer 57, the release layer 52, the antioxidant layer 58, the first ultra-thin copper foil 53, and Cu53A1.
  • the layer 54, the A1 layer 55, and the second ultra-thin copper foil 56 may be sequentially stacked.
  • the diffusion barrier layer 57 and the antioxidant layer 58 are formed using the same plating conditions, they have substantially the same composition, but the diffusion barrier layer 57 is thicker because the metal adhesion amount is increased compared to the antioxidant layer 58.
  • the peel strength of the carrier foil and the ultra-thin copper foil is maintained at a constant low value even in a high temperature processing environment, thereby making them easy to peel off.
  • the thickness of the antioxidant layer is thinner than that of the diffusion barrier layer, thereby achieving stable peel strength, excellent etching property of the antioxidant layer, and improved laser workability.
  • the diffusion barrier layer 57 and the antioxidant layer 58 may use substantially the same plating liquid in the ultra-thin copper foil 50 having the carrier foil, the manufacturing process may be simplified.
  • the diffusion barrier layer 57 and the antioxidant layer 58 may include one or more elements selected from the group consisting of Ni, Co, Fe, Cr, Mo, W, Al, and P. E.g,
  • the diffusion barrier and the antioxidant layer may be a single metal layer, an alloy layer of two or more metals, or one or more metal oxide layers.
  • nickel plating, cobalt plating, iron plating, aluminum plating, or the like may be used as the plating forming the single metal layer.
  • nickel-cobalt plating nickel-iron plating, nickel-chromium plating, nickel-molybdenum plating, nickel-tungsten plating, nickel-copper plating, nickel-phosphorus plating, cobalt-iron plating , Cobalt-chromium plating, cobalt-molybdenum plating, cobalt-tungsten plating, cobalt-copper plating, cobalt-phosphorus plating and the like can be used.
  • the diffusion barrier and the antioxidant layer may include Ni and P.
  • the oxide include nickel oxide, cobalt oxide, iron oxide, chromium oxide, molybdenum oxide, tungsten oxide, copper oxide, aluminum oxide, phosphorus oxide, and the like. In addition, a mixture of two or more of the above oxides may be used.
  • a layer selected from a single metal plating layer, alloy plating layer and oxide layer may be used.
  • It can be formed in two or more layers.
  • the diffusion barrier layer may serve to suppress the diffusion of copper into the release layer when the ultra-thin copper foil with a carrier foil is pressed at a high temperature with an insulating substrate.
  • the ultra-thin copper foil with a carrier foil is pressed at a high temperature with an insulating substrate without forming the diffusion barrier layer, copper is diffused into the peeling layer in the carrier foil and the ultra-thin copper foil, and a metal bond is formed between the carrier foil and the ultra-thin copper foil. The bonding force can make it difficult to peel the carrier foil.
  • the surface roughness of the carrier foil was 1.5 kPa, and the electrolytic copper foil having a thickness of 18 mu ⁇ was used.
  • the diffusion barrier layer was formed by Ni-P plating under the following conditions.
  • the deposition amount of the diffusion barrier layer formed under the above conditions was 301 ug / dm 2 of metal (Ni) deposition.
  • the release layer by Mo-Ni-Fe plating was formed in the following super-drying.
  • the adhesion amount of the release layer formed under the above conditions was 1.07 mg / dm 2 , and the composition of the release layer was 60.55 wt% Mo, 29.8 wt% Ni, and 5.99 wt% Fe.
  • An antioxidant layer was formed by Ni-P plating under the following conditions.
  • the adhesion amount of the antioxidant layer formed under the above conditions was 30 ug / dm 2 of metal (Ni) deposition. ⁇
  • the first ultra-thin copper foil was formed under the following conditions.
  • the thickness of the crab 1 ultra-thin copper foil formed under the above conditions was 2.
  • the thickness of Cu was formed to 0.03 jtzra.
  • the thickness of the wire bonding layer A1 was formed to be 0.5 kPa, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • the second ultra-thin copper foil was formed under the following conditions.
  • the thickness of the 2nd ultra-thin copper foil formed on the said conditions was 0.5 jMii.
  • the thickness of A1 which is a wire bonding layer, was formed to be 1.0, and the surface roughness was formed to have the same 1.5 as the carrier foil roughness.
  • the surface roughness of the carrier was 3.0 and the thickness was 18 m electrolytic copper foil. 7. Formation of A1 layer
  • A1 thickness which is a wire bonding layer was formed in 0.5, and surface roughness was formed so that it might be 3.0 which is the same as carrier foil roughness.
  • a release layer was formed by M-Ni-Fe plating under the following conditions.
  • the adhesion amount of the release layer formed under the above conditions is 1.89 mg / dm 2 , and the composition of the release layer is
  • the thickness of Cu was 0.1 uni.
  • the peeling layer by Mo-Ni-Fe plating was formed on condition of the following.
  • the adhesion amount of the release layer formed under the above conditions is 0.31 mg / dm 2 , and the composition of the release layer is
  • the peeling layer, the Cu-Al adhesion-improving layer, and the A 1 layer were changed under the same conditions as in Example 1 except for the following changes. 10 3. Release layer formation
  • the adhesion amount of the release layer was formed at 0.89 mg / dm 2 .
  • the adhesive force of the Cu-Al adhesion force improvement layer was produced about eight.
  • the thickness of the 15 A1 layer was formed to 0.4, and the surface roughness was formed to have 1.5.
  • Example 1 the peel strength of the copper layer above and below the A1 layer was very good. In particular, the adhesion between the A1 layer and the ultrathin copper layer was excellent after CCL formation. In Examples 2 and 3, the peel strength of the A1 layer and the carrier was very good, and in Example 4, the peel strength of the ultra-thin copper foil and the carrier had a high adhesion amount, resulting in a problem that the peel strength between the ultra-thin copper foil and the carrier decreased. .
  • Example 1 the surface roughness of the A1 layer was low, so that the etching rate was excellent, and a fine pattern was obtained when the circuit was formed.
  • Example 3 the surface roughness of the A1 layer was higher than that of Examples 1 and 2. The etch rate was lowered and the desired fine pattern could not be obtained when the circuit was formed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 일 실시예에 따른 캐리어박 부착 극박동박은, 캐리어박, 박리층, 제 1 극박동박, A1층 및 제2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서, 상기 박리층은, 박리성을 갖는 제1 금속 (A1), 상기 제1 금속 (A1)의 도금을 용이하게 하는 제2 금속 (B1) 및 제 3 금속 (C1)을 포함할 수 있다.

Description

【명세서】
【발명의 명칭】
캐리어박 부착 극박동박 [기술분야】
본 발명은 캐리어박 부착 극박동박으로서， 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박부착 극박동박에 관한 것이다. 【배경기술】 '
통상적으로 와이어 본딩이라 함은， 반도체칩의 입출력 패드와
Substrate(ex : 리드프레임, 인쇄회로기판 등)의， 리드 또는 배선패턴등의 부분을 서로 접속시킴으로써， 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다.
또한, PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에， 저항을 최소화하여 전력손실을 줄여주면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐 (Ag-Pd)과 같은 고가의 금속을 사용하고 있다.
상기한 Ag는 금속 중에 열전도 및 전기전도성이 우수하고， 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로 인쇄회로기판에서는 상기 kg 및 Pd의 합금인 Ag-Pd를 많이 사용하게 된다.
SUBSTITUTE SHEET (RULE 26) RO/KR 이러한， Ag-Pd 둥의 전극을 사용하는 공정은 먼저， 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은 (Ag) 페이스트로 스크린 프린팅 (screen pr int ing)하여 본딩패드를 형성하고， 이러한 본딩패드에 알루미늄 와이어를 에폭시등으로 부착하여 경화시키므로써 초음파 (웨지) 본딩을 실행하게 하였는데, 이와 같은 종래의 방법 (한국공개특허 제 2014-0049632호)은 제조공정이 복잡하고， 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
【발명의 상세한 설명】
【기술적 과제】
본 발명의 목적은, 인쇄회로기판 와이어와의 접착성이 우수한 캐리어박 부착 극박동박을 제공하는 것이다.
【기술적 해결방법】
본 발명의 일 실시예에. 따른 캐리어박 부착 극박동박은， 캐리어박， 박리층， 제 1 극박동박， A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서， 상기 박리층은， 박리성을 갖는 제 1 금속 (A1) , 상기 제 1 금속 (A1)의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함할 수 있다.
SUBSTITUTE SHEET (RULE 26) RO/KR 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층의 두께 (t l)와 반도체 칩의 본딩용 패드 두께 (t2)는 약 0.0005 ≤ t l / t2 ≤ 약 3.0의 식을 만족할수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층의 두께 (t l)와 반도체 칩의 본딩용 와이어의 두께 (t3)는, 약 0.0005 < t l / t3 < 약 3.0의 식을 만족할수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 2.0um 이하이며, 상기 A1층은， 전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고， 표면조도는 약 2.0um 이하일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 A1층은， 전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고， 상기 캐리어박의 매트면 또는 샤이니면의 표면조도 (rl)와 상기 A1층의 표면조도 (r2)는, r2 / rl ≤ 약 3.0의 식을 만족할 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 거 U 금속 (A1)은, Mo 또는 W이며， 상기 게 2 금속 (B1) 및 상기 제 3 금속 (C1)은， Fe , Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층은， 상기 게 1 금속 (A1)의 함유량 (al)이 약 30 내지 약 89 중량 %， 상기 제 2
SUBSTITUTE SHEET (RULE 26) RO/KR 금속 (Bl)의 함유량 (bl)이 약 10 내지 약 60 중량 % 및 상기 제 3 금속 (C1)의 함유량 (cl)이 약 1 내지 약 20 중량 %일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 박리층의 부착량의 합계가 약 50 - 약 10000 /dm2일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 거 U 금속 (A1) , 상기 제 2 금속 (B1) 및 상기 게 3 금속 (C1) 중 적어도 하나는 유기금속일 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 상기 제 1 극박동박 및 상기 제 2 극박동박 중 적어도 하나는， 전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
본 발명의 일 실시예에 따른 캐리어박 부착 극박동박의 캐리어박， 확산방지층， 박리층， 산화방지층， 제 1 극박동박， A1층 및 제 2 극박동박으로 이루어지는 캐리어빅ᅳ 부착 극박동박에 있어서， 상기 박리층은， 박리성을 갖는 거 U 금속 (A1) , 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함하고， 상기 확산방지층 및 상기 산화방지층은， Ni , Co , Fe, Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할수 있다.
【유리한 효과】
본 발명에 의하면， 반도체 패키지의 와이어 본딩 공정에서 칩과 기판 사이의 Wire 접착성이 우수하다.
4
SUBSTITUTE SHEET (RULE 26) RO/KR 또한， 기판 제작 시, 접착강도 및 내열접착강도， 내약품성， 에칭성 등의 동박으로서의 요구특성이 우수하다.
【도면의 간단한 설명】.
도 1은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 2는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지.
도 3은 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지. 도 4는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지.
도 5는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB로 촬영한 이미지.
도 6은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 7은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 8은 본 발명의 게 2 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지 .
도 9는 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지.
SUBSTITUTE SHEET (RULE 26) RO/KR 도 10은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 매트면과샤이니면의 표면 이미지 .
도 11은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도.
도 12는 본 발명의 게 3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도.
도 13은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지 .
도 14는 A1층이 형성되지 않은 경우의 매트면과샤이니면의 표면 이미지. 도 15는 본 발명의 계 3 실시예에 따른 캐리어빅ᅳ 부착 극박동박의 매트면과 샤이니면의 표면 이미지 .
도 16은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도. 【발명의 실시를 위한 형태】
이하에서는 도면을 참조하여 본 발명의 구체적인 실시예를 상세하게 설명한다. 다만, 본 발명의 사상은 제시되는 실시예에 제한되지 아니하고， 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서 다른 구성요소를 추가, 변경， 삭제 등을 통하여， 퇴보적인 다른 발명이나 본 발명 사상의 범위
6
SUBSTITUTE SHEET (RULE 26) RO/KR 내에 포함되는 다른 실시예를 용이하게 제안할 수 있을 것이나, 이 또한 본원 발명 사상 범위 내에 포함된다고 할 것이다. 또한, 각 실시예의 도면에 나타나는 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 본 발명은 인쇄회로기판 와이어와 인쇄회로기판사이의 접착성을 향상시킴과 동시에 반도체 substrate의 제조공정을 단순화하여， 제조 시간을 줄여 수율을 높이고， 제조원가 절감 효과에 탁월한 인쇄회로기판용 동박을 제공한다.
통상적으로， 와이어 본딩이라 함은 반도체칩의 입출력 패드와 SubstrateCex : 리드프레임， 인쇄회로기판 등)의， 리드 또는 배선패턴 등의 부분을 서로 접속시킴으로써， 상기 반도체칩의 입출력 패드와 리드가 상호 전기적으로 연결시키는 공정을 의미한다.
기존에는 PKG 인쇄회로기판에서는 와이어와의 접합하는 부위의 회로에， 저항을 최소화하여 전력손실을 줄이면서 전도성을 향상시키기 위해 전극을 주로 실러-팔라듐 (Ag— Pd)과 같은 고가의 금속을 사용하고 있다.
여기서, Ag는 금속 중에 열전도 및 전기 전도성이 우수하고， 또한 Pd도 백금족 원소의 하나로서 연성은 백금보다 떨어지지만 전성은 백금보다 뛰어나며
SUBSTITUTE SHEET (RULE 26) RO/KR 가격도 백금보다 싸고 가벼워서 여러 종류의 합금으로 사용되고 되므로， 인쇄회로기판에서는 Ag 및 Pd의 합금인 Ag-Pd를 많이 사용한다.
다만， Ag-Pd 등의 전극을 사용하는 공정은 먼저， 반도체칩 및 알루미늄 와이어로 본딩되는 부분의 상부면에 소정의 은 (Ag) 페이스트로 스크린 프린팅 (screen pr int ing)하여 본딩패드를 형성하고, 이러한 본딩패드에 알루미늄 와이어를 에폭시 등으로 부착하여 경화시킴으로써 초음파 (웨지) 본딩을 실행하였는데， 이와 같은 종래의 방법은 제조공정이 복잡하고， 은 페이스트를 사용하여 패드를 제작하므로 제조원가가 증가할 뿐 아니라 제조장비도 고가인 문제점이 있었다.
이하， 각 실시예에 따른 본 발명의 캐리어 부착 극박동박은， A1층을 형성하여 반도체 패키지의 와이어 본딩 공정에서， 반도체칩ᅳ과 기판 사이의 Wire 접착성을 향상시키며， 기판 제작 시 접착강도 및 내열접착강도， 내약품성， 에칭성 등의 동박으로서의 요구특성이 우수한 극박동박을 제공한다.
[제 1실시예]
도 1은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고， 도 2는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이며， 도 3은 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이다.
8
SUBSTITUTE SHEET (RULE 26) RO/KR 또한， 도 4는 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 매트면과 사이니면의 표면 이미지이고， 도 5는 본 발명의 제 1 실시예에 따른 캐리어박부착 극박동박의 단면을 FIB로 촬영한 이미지이다.
도 6은 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다. 도 1 내지 도 5를 참조하면， 본 발명의 제 1 실시예에 따른 캐리어박 부착 극박동박 ( 100)은， 캐리어박 ( 1)， 박리층 (2) , 제 1 극박동박 (3)， A1층 (4) 및 제 2 극박동박 (5)으로 형성될 수 있다.
캐리어박 부착 극박동박 ( 100)은， 캐리어박 ( 1)， 박리층 (2)， 제 1 극박동박 (3)， A1층 (4) 및 제 2 극박동박 (5)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 (1)은， 알루미늄박， 스테인레스강박， 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어， 전해동박， 전해동합금박， 압연동박 또는 압연동합금박을사용할 수 있다.
또한， 상기 캐리어박 (1)의 표면은， 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면， 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어， 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박， 또는
9
SUBSTITUTE SHEET (RULE 26) RO/KR 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제 1 극박동박 (3 ) 및 제 2 극박동박 (5) 중 적어도 하나는, 전해도금， 무전해도금 또는 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
바람직하게는, 게 1 극박동박 (3)은 전해도금으로 형성되고， 제 2 극박동박 (5)은 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
박리층 (2)은, 박리성을 갖는 제 1 금속 (A1) , 제 1 금속 (A1)의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함할수 있다.
― 제 1 금속 (A1)은， Mo 또는 W이며， 제 2 금속 (B1) 및 제 3 금속 (C1)은， Fe, Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
여기서， 제 1 금속 (A1)， 제 2 금속 (B1) 및 게 3 금속 (C1) 중 적어도 하나는 유기금속일 수 있다.
박리층 (2)은 제 1 금속 (Λ1)의 함유량 (al)이 약 30 내지 약 89 중량 %, 제 2 금속 (B1)의 함유량 (bl)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C1)의 함유량 (cl)이 약 1 내지 약 20 중량 %일 수 있다.
상기 금속들의 함유량 al, bl 및 cl 는 박리층 (2) 1dm2의 단위 면적 당 제 1 금속 (A1)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A1) , 제 2 금속 (B1) 및 제 3 금속 (C1)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
10
SUBSTITUTE SHEET (RULE 26) RO/KR 상기 제 1 금속의 함유량 (al) .및 상기 제 2 금속의 함유량 (bl)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며， 상기 제 3 금속의 함유량 (cl)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속 (A1)과 제 2 금속 (B1)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할수 있다.
그리고， 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해， 본 발명에서는 제 1 금속 (A1)과 제 2 금속 (B1)만으로 박리층을 형성한 경우 (예를 들어, Mo-Ni 합금층)， 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A1)인 Mo 금속의 도금량을 증가시키기 위해， Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속 (C1)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한， 박리층의 부착량의 합계는 약 50 ~ 약 10000 zg/dm2일 수 있다. 상기 부착량이 약 50 g/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며 , 상기 부착량이 약 10000 / g/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층의 두께 (t l)와 반도체 칩의 본딩용 패드 두께 (t2)는
약 0.0005 < tl / t2 < 약 3.0
11
SUBSTITUTE SHEET (RULE 26) RO/KR 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 tl I t2을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 tl I t2는 약 0.0005， 0.001, 0.01, 0.1, 0.2， 0.3, 0.4, 0.5, 0.6 , 0.7， 0.8 , 0.9， 1.0， 1.5， 2.0， 2.5, 또는 3.0일 수 있다. 또한， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 tl I t2는 약상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위알 수 있다.
또한， A1층의 두께 (tl)와 반도체 칩의 .본딩용 와이어의 두께 (t3)는, 약 0.0005 < t l / t3 < 약 3.0 .
의 식을 만족한다. 상기 A1층'의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3은 약 0.0005， 0.001, 0.01， 0.1， 0.2， 0.3, 0.4, 0.5, 0.6, 0.7, 0.8， 0.9， 1.0, 1.5， 2.0, 2.5, 또는 3.0일 수 있다. 또한, 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 tl I t3은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
12
SUBSTITUTE SHEET (RULE 26) RO/KR 한편， 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 2.0um 이하이며 A1층은 전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고， 표면조도는 약 2.0um 이하이다.
또한， 캐리어박의 매트면 또는 샤이니면의 표면조도 (rl)와 상기 A1층의 표면조도 (r2)는，
r2 / rl < 약 3.0
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl이 약 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 0, 0.1， 0.2， 0.3, 0.4, 0.5， 0.6， 0.7， 0.8, 0.9, 1.0， 1.1， 1.2 , 1.3， 1.4， 1.5， 1.6 , 1.7, 1.8， 1.9， 2.0， 2.1， 2.2， 2.3, 2.4， 2.5， 2.6, 2.7, 2.8, 2.9, 또는 3.0일 수 있다. 또한 상기 A1충의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
도 6을 참조하면， 본 발명의 다른 실시예에 따른 캐리어박 부착 극박동박 (10)은 상술한 캐리어박 부착 극박동박 (100)에 확산방지층 (16) 및 산화방지층 (17)을 더 포함할 수 있다.
13
SUBSTITUTE SHEET RULE 26 RO/KR 구체적으로， 캐리어박 부착 극박동박 (10)은， 캐리어박 ( 11)， 확산방지층 (16)， 박리층 (12)， 산화방지층 (17)， 제 1 극박동박 (13)， A1층 (14) 및 계 2 극박동박 (15)이 순차적으로 적층되어 형성될 수 있다.
확산방지층 (16)과 산화방지층 (17)이 동일한 도금조건을 사용하여 ' 형성되므로 실질적으로 동일한 조성을 가지며， 다만 확산방지층 (16)이 산화방지층 (17)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (10)에서 확산방지층 (16)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가용이하다.
또한， 상기 캐리어빅- 부착ᅵ 극박동박 (10)에서 확산방지층 (16)에 비하여 산화방지층 (17)의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층 (17)의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한, 상기 캐리어박 부착 극박동박 (10)에서 확산방지충 (16)과 산화방지층 (17)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (16) 및 산화방지층 (17)은 Ni , Co , Fe, Cr , Mo, W, Al 및 P로 이루어진 군에서 선택된 하나 아상의 원소를 포함할 수 있다. 예를 들어， 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고， 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
14
SUBSTITUTE SHEET (RULE 26) RO/KR 예를 들어， 단일 금속층을 형성하는 도금으로는， 니켈 도금， 코발트 도금， 철 도금， 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈-코발트 도금， 니켈-철 도금， 니켈 -크름 도금, 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈-동 도금， 니켈-인 도금， 코발트-철 도금， 코발트- 크롬 도금， 코발트-몰리브덴 도금， 코발트-텅스텐 도금， 코발트-동 도금， 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는， 니켈 -코발트-철 도금, 니켈-코발트 -크름 도금， 니켈 -코발트-몰리브덴 도금, 니켈-코발트-텅스텐 도금， 니켈 -코발트-동 도금， 니켈 -코발트-인 도금， 니켈-철- 크롬 도금， 니켈-철ᅳ몰리브덴 도금， 니켈 -철-텅스텐 도금， 니켈-철-동 도금， 니켈-철-인 도금， 니켈-크롬—몰리브덴 도금， 니켈-크름-텅스텐 도금， 니켈-크름- 동 도금， 니켈-크름-인 도금， 니켈 -몰리브덴-텅스텐 도금， 니켈-몰리브덴-동 도금， 니켈-몰리브덴-인 도금， 니켈 -텅스텐-동 도금， 니켈 -텅스텐-인 도금， 니켈-동-인 도금， 코발트 -철—크롬 도금， 코발트-철-몰리브덴 도금， 코발트—철ᅳ 텅스텐 도금， 코발트-철-동 도금， 코발트-철-인 도금， 코발트-크롬-몰리브덴 도금， 코발트 크롬-텅스텐 도금， 코발트-크롬-동 도금， 코발트-크름-인 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트-몰리브덴-인 도금, 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금， 코발트-동-인 도금 등이 사용될 수 있다.
예를 들어， 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다.
15
SUBSTITUTE SHEET (RULE 26) RO/KR 또한ᅳ 산화물로는， 니켈 산화물， 코발트 산화물ᅳ 철 산화물, 크롬 산화물, 몰리브덴 산화물， 텅스텐 산화물， 동산화물, 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한， 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다.
또한, 단일 금속의 도금층, 합금 도금층 및 산화물 층에서 선택된 층을 2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고은에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나, 이에 한정되는 것은 아니다.
(캐리어박 부착 극박동박의 제조)
실시예 1
1. 캐리어박의 준비
캐리어박의 표면조도는 1.5 μια, 두께는 18 m 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P도금에 의한 확산방지층을 형성하였다.
Ni 농도: 15g/L, P농도: 8g/L
16
SUBSTITUTE SHEET (RULE 26) RO/KR pH 4.0
온도: 30 °C
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 조건에서 M으 Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L , 구연산나트륨: 150g/L pH 10.2(암모니아수 30ml /L 첨가)
온도: 30 °C
전류밀도: 10 A/dm2
도금시간: 7초 ᅳ 상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 Mo 60.55 중량 %， Ni 29.8 중량 %， Fe 5.99 중량% 이었다.
4. 산화방지층 형성 .
하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L,
H 4.0
온도: 30 "C
17
SUBSTITUTE SHEET (RULE 26) RO/KR 전류밀도: 0.5A/dm2 도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni ) 부착량 30 ug/dm2 이었다. 5. 제 1 극박동박의 형성
하기 조건에서 게 1 극박동박을 형성하였다. CuS04— 5H20: 300g/L , H2S04 : 150g/L 온도: 30 °C 전류밀도: 20A/dm2 도금시간: 25초
상기 조건에서 형성된 제 1 극박동박의 두께는 2 이었다. 6. A1층의 형성
와이어 접합층인 A1의 두께는 0.5 卿로 형성되며， 표면조도는 상기 캐리어박조도와 동일한 1.5 을 갖도록 형성하였다. 7. 제 2 극박동박 형성
하기 조건에서 게 2 극박동박을 형성하였다.
CuS04-5H20 : 300g/L , ¾S04 : 150g/L 은도: 30 °C 전류밀도: 20A/dm2 도금시간: 5초
18
SUBSTITUTE SHEET RULE 26 RO/KR 상기 조건에서 형성된 제 2 극박동박의 두께는 0.5 zm 이었다. 실시예 2
A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다. 6. A1층의 형성
와이어 접합층인 A1의 두께는 1.0 로 형성되며， 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3 캐리어박 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 j¾m , 두께는 18 μια 의 전해동박을 사용하였다. 6. A1층의 형성
와이어 접합층인 A1 두께는 0.5 로 형성， 표면조도는 캐리어박 조도와 동일한 3.0 을 갖도록 형성하였다.
실시예 4 박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다. 4. 박리층 형성
하기 조건에서 Mo-Ni -Fe 도금에 의한 박리층을 형성하였다.
19
SUBSTITUTE SHEET (RULE 26) RO/KR Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30m 1/L 첨가)
은도: 30 °C
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2, 박리층의 조성은 o 51.99 중량 %， Ni 38.8 증량 %, Fe 5.55 증량 % 이었다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다. '
4. 박리층 형성 '
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L pH 10.2 (암모니아수 30m 1/L 첨가)
은도: 30 V
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2, 박리층의 조성은 Mo 23.42 중량 %， Ni 69.81 중량 %， Fe 2.55 중량 % 이었다.
비교예 2
20
SUBSTITUTE SHEET (RULE 26) RO/KR 박리층 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2 로 형성하였다.
6. A1층의 형성
A1층의 두께를 0.0¾ 로 형성하고, 표면조도는 1.5 을 갖도록 형성하였다. 이하, 표 1을 참조로 실시예 1 내지 4， 비교예 1 및 2의 박리강도， A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 1]
21
SUBSTITUTE SHEET (RULE 26) RO/KR Roughness Wire bonding 박리강도
No 처리조건 (Rz, ) 접착성 (gf/cm) 회로형성
AI층두께 Ο.δΡ,
표면조도 (Rz) 1.5/«,
1 1.5 © 19 ©
박리층의부착량은 1.07mg/dm2
AI층두께 1.0
2 표면조도 (Rz) l.^i. 1.5 ® 19 ©
박리층의부착량은 1.07mg/dm2
AI층두께 0.5 ,
3 S면조도 (Rz) 3.0/®， 3.0 19 0
박리층의부착량은 U)7mg/dm2
AI층두께 0. »,
4 표면조도 (¾) 1.5 1.5 8 ©
박리층의부착량은 1.89mg/dm2
AI층두 fl 0.5/an,
표면조도 (Rz) 1.5/Λ,
비교 1 1.5 © X ©
박리층의부착량은 0.31mg/dm2
AI층두 M 0.05 ,
2 표면조도
비교 (Rz) 1.5/m, 1.5 0 24 X
박리층의부착량은 0.89mg/dm2
© : 매우양호 o : 양호
X： 불량 박리강도 평가 실시예 1 내지 3의 경우， A1층 위아래의 동층과의 박리강도 및 A1층과 캐리어박의 박리강도는 매우 양호 하였으며， 실시예 4의 경우， 극박동박과 캐리어의 박리강도는 부착량이 높아 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
22
SUBSTITUTE SHEET (RULE 26) RO/KR 또한， 비교예 1의 경우 A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 비교예 2의 경우 A1층과 캐리어의 박리강도는 양호하였다.
A1층의 표면조도
실시예 1， 2 및 4의 경우， A1층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 실시예 3의 경우， A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
" 비교예 1의 경우 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성시 파인패턴을 얻을 수 있었으나， 비교예 2의 경우 A1층의 두께가 얇아 회로 에칭액의 데미지로 인해 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
실시예 1 내지 4의 경우, 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 迎의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우， 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며， 비교예 2의 경우, 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 卿의 와이어 (금，
23
SUBSTITUTE SHEET (RULE 26) RO/KR 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층의 얇은 두께로 인해 접합 시 발생하는 데미지로 인해 와이어사이의 본딩접착성이 저하되었다.
[제 2실시예]
도 7은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이고， 도 8은 본 발명의 게 2 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIBCFocused Ion Beam)로 촬영한 이미지이며， 도 9는 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이고， 도 10은 본 발명의 게 2 一실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이다.
또한， 도 11은 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다. - 도 7 내지 도 10을 참조하면, 본 발명의 제 2 실시예에 따른 캐리어박 부착 극박동박 (20)은， 캐리어박 (21)， 박리층 (22)， 게 1 극박동박 (23) , Cu-Al 접착력 향상층 (24)， Cu 확산방지층 (25)， A1층 (26) 및 제 2 극박동박 (27)으로 형성될 수 있다.
도 7에서는, Cu 확산방지층 (25)이 A1층 (26)의 위， 아래에 모두 형성된 것으로 도시되었으나, A1층 (26)의 위 또는 아래 중 어느 하나에만 형성될 수도 있다.
24
SUBSTITUTE SHEET RULE 26 RO/KR 캐리어박 부착 극박동박 (20)은， 캐리어박 (21) , 박리층 (22)， 제 1 극박동박 (23)， Cu-Al 접착력 향상층 (24)， Cu 확산방지층 (25)， A1층 (26) 및 게 2 극박동박 (27)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 (21)은， 알루미늄박, 스테인레스강박, 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어, 전해동박， 전해동합금박， 압연동박 또는 압연동합금박을 사용할 수 있다.
또한， 상기 캐리어박 (21)의 표면은， 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 사이니면， 압연동박 또는 압연동합금박의 압연 마무라면일 수 있다. 예를 들어， 상기 캐리어박의 표면은 미처리 전해동빅ᅳ 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박, 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
제 1 극박동박 (23) 및 제 2 극박동박 (27) 중 적어도 하나는， 전해도금ᅳ 무전해도금 또는 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
바람직하게는， 제 1 극박동박 (23)은 전해도금으로 형성되고, 거 12 극박동박 (27)은 스퍼터링 (sput ter ing)을 통해 형성될 수 있다.
박리층 (22)은， 박리성을 갖는 제 1 금속 (A2) , 제 1 금속 (A2)의 도금을 용이하게 하는 게 2 금속 (B2) 및 제 3 금속 (C2)을 포함할수 있다.
게 1 금속 (A2)은, Mo 또는 W이며， 게 2 금속 (B2) 및 제 3 금속 (C2)은， Fe , Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
25
SUBSTITUTE SHEET RULE 26 RO/KR 여기서， 제 1 금속 (A2) , 게 2 금속 (B2) 및 제 3 금속 (C2) 중 적어도 하나는 유기금속일 수 있다.
박리층 (22)은 계 1 금속 (A2)의 함유량 (a2)이 약 30 내지 약 89 중량 ¾>， 제 2 금속 (B2)의 함유량 (b2)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C2)의 함유량 (c2)이 약 1 내지 약 20 증량 %일 수 있다.
상기 금속들의 함유량 a2 , b2 및 c2 는 박리층 1dm2의 단위 면적 당 제 1 금속 (A2)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A2) , 제 2 금속 (B2) 및 제 3 금속 (C2)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다. 상기 제 1 금속의 함유량 (a2) 및 상기 제 2 금속의 함유량 (b2)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며， 상기 제 3 금속의 함유량 (c2)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속 (A2)과 제 2 금속 (B2)만으로 박리층을 형성한 경우ᅳ 박리층의 박리성이 불균일한 현상이 발생할수 있다.
그리고， 박리 시 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해， 본 발명에서는 제 1 금속 (A2)과 제 2 금속 (B2)만으로 박리층을 형성한 경우 (예를 들어， Mo-Ni 합금층)， 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A2)인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3
26
SUBSTITUTE SHEET (RULE 26) RO/KR 금속 (C2)으로 추가로 첨가한다. Fe 이은의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한， 박리층 (22)의 부착량의 합계는 약 50 - 약 10000 /ig/dm2일 수 있다. 상기 부착량이 약 50/zg/dm2 미만이면 박리층의 역할을 수행할 수 없을 수 있으며， 상기 부착량이 약 10000 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층의 두께 (t4)와 반도체 칩의 본딩용 패드 두께 (t5)는
약 0.0005 < t4 I t5 < 약 3.0
" 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 I t5을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 I t5는 약 0.0005， 0.001 , 0.01 , 0. 1， 0.2， 0.3 , 0.4， 0.5 , 0.6， 0.7 , 0.8， 0.9， 1.0 , 1.5， 2.0， 2.5， 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t4 I t5는 약 상기 수치 중 하나 이상 및 약상기 수치 중 하나 이하의 범위일 수 있다.
또한， A1층의 두께 (t4)와 반도체 칩의 본딩용 와이어의 두께 (t6)는， 약 0.0005 < t4 / t6 < 약 3.0
27
SUBSTITUTE SHEET (RULE 26) RO/KR 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 I t6을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 I t6은 약 0.0005， 0.001, 0.01, 0.1, 0.2， 0.3， 0.4, 0.5, 0.6， 0.7, 0.8, 0.9， 1.0， 1.5, 2.0， 2.5, 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t4 / t6은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
— 한편， 키리어박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며, A1층은 전해도금 또는 스퍼터링 (sputtering)을 통해 형성되고， 표면조도는 약 3.0um 이하이다.
또한， 캐리어박의 매트면 또는 샤이니면의 표면조도 (r3)와 상기 A1층의 표면조도 (r4)는，
r4 / r3 < 약 3.0
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl이 약 3.0이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 0， 0.1， 0.2， 0.3， 0.4， 0.5， 0.6， 0.7, 0.8, 0.9， 1.0, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8， 1.9, 2.0, 2.1， 2.2, 2.3, 2.4,
28
SUBSTITUTE SHEET (RULE 26) RO/KR 2.5 , 2.6 , 2.7 , 2.8， 2.9 , 또는 3.0일 수 있다. 또한 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r2/rl은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
Cu 확산방지층 (25)은, A1층 (26)과 제 1 극박동박 (23) 사이 및 A1층 (26)과 제 2 극박동박 (27) 사이에 형성될 수 있다. Cu 확산방지층 (25)은， A1층 (26)의 알루미늄과 제 1 극박동박 (23) 또는 제 2 극박동박 (27)의 구리가 Cu-Al계 금속간화합물 ( intermetal l ic compound)을 형성하는 것을 방지하기 위한 것이다. 구체적으로， A1층과 극박동박층 (제 1 극박동박 또는 제 2 극박동박)이 강하게 결합하여 합금 내에서 흔재하는 경우, 불균질 조직을 이루는 중간상 ( intermediate phase)을 만들게 되는데， 이러한 중간상은 각각의 금속의 성질을 띠지 않은 채， 충격에 취약하고， 전기저항이 커지는 성질을 띠는 문제점이 발생한다.
즉, Cu 확산방지층 (25)은ᅳ A1층 (26)의 알루미늄과 제 1 극박동박 (23) 또는 제 2 극박동박 (27)의 구리가 금속간화합물을 형성하지 않도록 한다.
또한， Cu 확산방지층의 두께 (t7)와 A1층의 두께 (t4)는，
약 0.5 < t7 / t4 < 약 1.0
의 식을 '만족한다. 상기 Cu 확산방지층의 두께와 상기 A1층의 두께의 비율 t7/t4이 약 0.5 에서 약 1.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
29
SUBSTITUTE SHEET (RULE 26) RO/KR 구체예에서, 상기 Cu 확산방지층의 두께와 상기 A1층의 두께의 비율 t7/t4는 약 0.5， 0.6， 0.7, 0.8 , 0.9， 또는 1.0일 수 있다. 또한 상기 Cu 확산방지층의 두께와 상기 A1층의 두께의 비율 t7/t4는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력 (pl)과 박리층의 접착력 (p2)은，
약 1 < pi / p2 < 약 30.0
의 식을 만족한다. 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 pl I p2이 약 1에서 약 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 계 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 pl I p2는 약 1, 2， 3 , 4, 5, 6, 7, 8 , 9 , 10, 11， 12， 13, 14, 15, 16 , 17， 18， 19， 20 , 21， 22, 23， 24, 25, 26, 27, 28, 29 또는 30일 수 있다. 또한， 상기 게 1 극박동박과 A1층 사이 또는 제 2 극박동박과 M층 사이의 접착력과 박리층의 접 력의 비율 Pl / p2는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
Cu-Al 접착력 향상층 (24)은， A1층 (26)과 Cu 확산방지층 (25) 사이에 형성되어 A1층 (26)과 Cu 확산방지층 (25)간의 접착력을 향상시키기 위하여， 구리 또는 구리와 알루미늄의 중간물질로 형성될 수 있다.
30
SUBSTITUTE SHEET (RULE 26) RO/KR 도 11을 참조하면， 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박 (30)은 확산방지층 (38)， 산화방지층 (39)을 더 포함할수 있다.
캐리어박 부착 극박동박 (30 )은, 캐리어박 (31)， 확산방지층 (37)， 박리층 (32)， 산화방지층 (38)， 제 1 극박동박 (33)， Cu-Al 접착력 향상층 (34)， Cu 확산방지층 (35)， A1층 (36) 및 제 2 극박동박 (37)이 순차적으로 적층되어 형성될 수 있다.
확산방지충 (38)과 산화방지층 (39)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며， 다만 확산방지층 (38)이 ■ 산화방지층 (39)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가용이하다.
또한, 상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)에 비하여 산화방지층 (39)의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한， 상기 캐리어박 부착 극박동박 (30)에서 확산방지층 (38)과 산화방지층 (39)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (38) 및 산화방지층 (39)은 Ni , Co , Fe , Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어，
31
SUBSTITUTE SHEET (RULE 26) RO/KR 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고， 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다.
예를 들어， 단일 금속층을 형성하는 도금으로는， 니켈 도금， 코발트 도금 철 도금, 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈—코발트 도금, 니켈-철 도금, 니켈 -크롬 도금, 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈—동 도금， 니켈-인 도금， 코발트-철 도금， 코발트- 크름 도금, 코발트-몰리브덴 도금， 코발트-텅스텐 도금， 코발트-동 도금， 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈 -코발트-철 도금， 니켈-코발트—크롬 도금， 니켈 -코발트-몰리브덴 도금, 니켈-코발트—텅스텐 도금, 니켈 -코발트-동 도금， 니켈 -코발트-인 도금， 니켈-철- 크롬 도금， 니켈-철-몰리브덴 도금. 니켈 -철-텅스텐 도금， 니켈-철-동 도금， 니켈-철-인 도금， 니켈-크름-몰리브덴 도금， 니켈-크롬-텅스텐 도금， 니켈-크름- 동 도금, 니켈-크름-인 도금， 니켈 -몰리브덴-텅스텐 도금, 니켈-몰리브덴-동 도금， 니켈-몰리브덴ᅳ인 도금， 니켈—텅스텐-동 도금， 니켈-텅스펜—인 도금， 니켈-동-인 도금， 코발트-철 -크롬 도금, 코발트-철-몰리브덴 도금， 코발트-철- 텅스텐 도금， 코발트-철ᅳ동 도금, 코발트-철-인 도금， 코발트-크름-몰리브덴 도금， 코발트-크롬-텅스텐 도금， 코발트-크롬-동 도금， 코발트-크름-인 도금, 코발트-몰리브덴-인 도금， 코발트 -텅스텐―동 도금ᅳ 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금， 코발트-동ᅳ인 도금 등이 사용될 수 있다.
32
SUBSTITUTE SHEET (RULE 26) RO/KR 예를 들어， 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다. 또한， 산화물로는， 니켈 산화물， 코발트 산화물， 철 산화물， 크롬 산화물， 몰리브덴 산화물, 텅스텐 산화물, 동산화물, 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한， 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다.
또한， 단일 금속의 도금층， 합금 도금층 및 산화물 층에서 선택된 층을
2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 있다. 상기 확산방지층을 "형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나， 이에 한정되는 것은 아니다.
(캐리어박 부착 극박동박의 제조)
실시예 1
1. 캐리어빅- 준비
캐리어박의 표면조도는 1ᅳ5 ， 두께는 18 의 전해동박을 사용하였다ᅵ
2. 확산방지층 형성
하기 조건에서 Ni-P도금에 의한 확산방지층을 형성하였다.
33
SUBSTITUTE SHEET (RULE 26) RO/KR Ni 농도: 15g/L , P농도 8g/L .
pH 4.0
온도: 30 °C
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
——하기 조건에서 Mo-Ni -Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni농도: 6.5g/L , Fe농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30m 1 /L 첨가)
온도: 30 °C
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2 , 박리층의 조성은 Mo 60.55 중량 %， Ni 29.8 중량%, Fe 5.99 중량 % 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L, P농도 8g/L
pH 4.0
34
SUBSTITUTE SHEET RULE 26 RO/KR 온도: 30 °C
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni) 부착량 30 ug/dm2 이었다.
5. 제 1 극박동박의 형성
하기 조건에서 제 1 극박동박을 형성하였다.
CuS04-5H20: 300g/L, H2S04: 150g/L
- 은도: 30 t:
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 제 1 극박동박의 두께는 2
Figure imgf000036_0001
이었다.
6. Cu-Al 접착력 향상층의 형성
저 U 극박동박과 A1층 사이의 접착력을 향상시켜 주는 층으로， Cu의 두께는 0.03 μια로 형성하였다.
7. Cu 확산방지층 형성
동 (Cu Layer)층과 A1층의 열처리 후 합금형성을 방지하는 A1203 층을 0.005卿로 A1 층 위아래에 형성하였다.
8. A1층 형성
35
SUBSTITUTE SHEET (RULE 26) RO/KR 와이어 접합층인 A1의 두께는 0.5 로 형성되며， 표면조도는 상기 캐리어박 조도와 동일한 1.5 μιη을 갖도록 형성하였다. 9. 계 2 극박동박 형성
하기 조건에서 제 2 극박동박을 형성하였다. CuS04-5H20: 300g/L, H2S04: 150g/L 온도: 30 °C 전류밀도: 20A/dm2 ᅳ
도금시간: 5초
상기 조건에서 형성된 제 2 극박동박의 두께는 0.5 이었다.
실시예 2
A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
8. A1층의 형성
와이어 접합층인 A1의 두께는 1.0 로 형성되며， 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3 캐리어박 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다. 1. 캐리어박의 준비
캐리어의 표면조도는 3.0 urn, 두께는 18 βα 의 전해동박을 사용하였다.
36
SUBSTITUTE SHEET RULE 26 RO/KR 8. Al층의 형성
와이어 접합층인 A1 두께는 0.5 로 형성, 표면조도는 캐리어박 조도와 동일한 3.0 을 갖도록 형성하였다.
실시예 4
박리층， Cu-Al 접착력 향상층 및 Cu 확산방지층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni농도: 6.5g/L, Fe농도: 3g/L, 구연산나트륨: 150g/L H 10.2(암모니아수 30ml/L 첨가)
온도: 30 °C
전류밀도: 18 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2, 박리층의 조성은 Mo 51.99 중량 %， Ni 38.8 중량 %， Fe 5.55중량 % 이었다.
6. Cu-Al 접착력 향상층의 형성
제 1 극박동박과 A1층 사이의 접착력을 향상시켜는 주는 층으로， Cu의 두께는 0.01 μα 로 형성하였다.
7. Cu 확산방지층 형성
37
SUBSTITUTE SHEET (RULE 26 RO/KR 동 (Cu Layer )층과 Al 층의 열처리 후 합금형성을 방지하는 A1203 층을 0.015 로 A1 층 위아래에 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 M으 Ni-Fe도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni 농도: 6.5g/L , Fe 농도: 3g/L , 구연산나트륨: 150g/L " H 10.2( "모니아수 30m 1 /L 첨가)
온도: 30 °C
전류밀도: 3 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 0.31mg/dm2 , 박리층의 조성은 Mo 23.42 중량 %, Ni 69.81 중량 %, Fe 2.55 중량 % 이었다.
비교예 2
박리층， Cu-Al 접착력 향상층 및 A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
박리층의 부착량을 0.89mg/dm2로 형성하였다.
6. . Cu-Al 접착력 향상층의 형성
38
SUBSTITUTE SHEET (RULE 26) RO/KR Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
8. A1층 형성
A1층의 두께를 0.4 로 형성하고， 표면조도는 1.5 jMn을 갖도록 형성하였다.
이하， 표 2를 참조로 실시예 1 내지 4， 비교예 1 및 2의 박리강도， A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다.
[표 2]
Figure imgf000040_0001
® : 매우양호
o : 양호
X： 불량
SUBSTITUTE SHEET (RULE 26) RO/KR 실시예 1의 경우， A1층 위아래의 동층과의 박리강도는 매우 양호 하였으며， 특히 CCL화를 시킨 후 A1층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 A1층과 캐리어의 박리강도는 매우 양호하였으며， 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우， A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 박리층은 양호하였으나， A1과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상이 발생하였다: "
A1층의 표면조도
실시예 1， 2 및 4의 경우， A1층의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 실시예 3의 경우， A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나， 비교예 2의 경우， A1층과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체칩과의 접합성
40
SUBSTITUTE SHEET (RULE 26) RO/KR 실시예 1 내지 4의 경우， 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25~70 의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우， 캐리어박 부착 극박동박은 박라가 되지 않아 반도체 substrate는 제작할 수 없었으며, 비교예 2의 경우， A1층과 극박동박상의 박리로 인해 반도체 SLibst rate는 제작할 수 없었다.
[제 3질시예]
도 12는 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 단면 모식도이며， 도 13은 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 단면을 FIB(Focused Ion Beam)로 촬영한 이미지이고， 도 14는 A1층이 형성되지 않은 경우의 매트면과 샤이니면의 표면 이미지이며， 도 15는 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박의 매트면과 샤이니면의 표면 이미지이다. 또한， 도 16은 본 발명의 게 3 실시예에 따른 캐리어박 부착 극박동박의 다른 실시예에 따른 단면 모식도이다. 도 13 내지 도 15을 참조하면， 본 발명의 제 3 실시예에 따른 캐리어박 부착 극박동박 (40)은， 캐리어박 (41)， 박리층 (42)， 제 1 극박동박 (43)， Cu-Al 접착력 향상층 (44)， A1층 (45) 및 제 2 극박동박 (46)으로 형성될 수 있다.
41
SUBSTITUTE SHEET (RULE 26) RO/KR 캐리어박 부착 극박동박 (40)은, 캐리어박 (41)， 박리층 (42) , 게 1 극박동박 (43)， Cu-Al 접착력 향상층 (44)， A1층 (45) 및 제 2 극박동박 (46)이 순차적으로 적층되어 형성될 수 있다.
캐리어박 (41)은， 알루미늄박, 스테인레스강박, 티타늄박， 동박 또는 동합금 박을 사용할 수 있다. 예를 들어， 전해동박， 전해동합금박， 압연동박 또는 압연동합금박을 사용할수 있다.
또한， 상기 캐리어박 (41)의 표면은， 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 샤이니면， 압연동박 또는 압연동합금박의 압연 마무리면일 수 있다. 예를 들어， 상기 캐리어박의 표면은 미처리 전해동박 또는 미처리 전해동합금박의 매트면 또는 광택면에 조화 처리를 실시한 박， 또는 압연동박 또는 압연동합금박의 압연 마무리 면의 적어도 한쪽 면에 조화처리를 실시한 박일 수 있다.
거 U 극박동박 (43) 및 제 2 극박동박 (46) 중 적어도 하나는， 전해도금， 무전해도금 또는 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
바람직하게는， 제 1 극박동박 (43)은 전해도금으로 형성되고， 제 2 극박동박 (46)은 스퍼터링 (sputter ing)을 통해 형성될 수 있다.
박리층 (42)은， 박리성을 갖는 제 1 금속 (A3) , 계 1 금속 (A3)의 도금을 용이하게 하는 제 2 금속 (B3) 및 계 3 금속 (C3)을 포함할 수 있다.
게 1 금속 (A3)은， Mo 또는 W이며, 제 2 금속 (B3) 및 제 3 금속 (C3)은， Fe , Co 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속일 수 있다.
42
SUBSTITUTE SHEET (RULE 26) RO/KR 여기서， 게 1 금속 (A3) , 제 2 금속 (B3) 및 제 3 금속 (C3) 중 적어도 하나는 유기금속일 수 있다.
박리층 (42)은 제 1 금속 (A3)의 함유량 (a3)이 약 30 내지 약 89 중량 %， 게 2 금속 (B3)의 함유량 (b3)이 약 10 내지 약 60 중량 % 및 제 3 금속 (C3)의 함유량 (c3)이 약 1 내지 약 20 중량 %일 수 있다.
상기 금속들의 함유량 a3 , b3 및 c3 는 박리층 1dm2의 단위 면적 당 제 1 금속 (A3)의 부착량 (피막량)을 동일 면적 당 제 1 금속 (A3)， 제 2 금속 (B3) 및 제 " 3 금속 (C3)의 부착량 (피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다. - 상기 계 1 금속의 함유량 3) 및 상기 제 2 금속의 함유량 (b3)이 상기 함량 범위를 각각 벗어나면 극박동박의 박리성이 저하될 수 있으며, 상기 제 3 금속의 함유량 (c3)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
상기 제 1 금속 (A3)과 제 2 금속 (B3)만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생할 수 있다.
그리고， 박리 시， 박리층이 극박동박과 함께 박리되는 성향을 보일 수 있다.
이에 반해, 본 발명에서는 제 1 금속 (A3)과 제 2 금속 (B3)만으로 박리층을 형성한 경우 (예를 들어， Mo-Ni 합금층)， 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속 (A3)인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3
43
SUBSTITUTE SHEET (RULE 26) RO/KR 금속 (C3)으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
또한， 박리층 (42)의 부착량의 합계는 약 50 ~ 약 10000 /g/dm2일 수 있다. 상기 부착량이 약 50 g/dm2 미만이면 박리충의 역할을 수행할 수 없을 수 있으며， 상기 부착량이 약 10000 ig/dm2 초과이면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어질 수 있다.
한편， A1층의 두께 (t8)와 반도체 칩의 본딩용 패드 두께 (t9)는
약 0.0005 < t8 / t9 < 약 3.0
- 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 / t9을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 I t9는 약 0.0005, 0.001, 0.01, 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7， 0.8, 0.9, 1.0， 1.5, 2.0， 2.5， 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 패드 두께의 비율 t8 / t9는 약상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
또한， A1층의 두께 (t8)와 반도체 칩의 본딩용 와이어의 두께 (tlO)는， 약 0.0005 < t8 I tlO < 약 3.0
44
SUBSTITUTE SHEET (RULE 26) RO/KR 의 식을 만족한다. 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I tlO을 약 0.0005에서 약 3.0의 범위로 구현함으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I tlO은 약 0.0005, 0.001， 0.01, 0.1， 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9， 1.0, 1.5, 2.0, 2.5, 또는 3.0일 수 있다. 또한 상기 A1층의 두께와 반도체 칩 본딩용 와이어 두께의 비율 t8 I tlO은 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다. '
- ' ' 한편， 캐리어박의 매트면 또는 샤이니면의 표면조도는 약 3.0um 이하이며 A1층은 전해도금 또는 스퍼터링 (sputtering)을 통해 형성되고， 표면조도는 약 3.0um 이하이다.
또한, 캐리어박의 매트면 또는 샤이니면의 표면조도 (r5)와 상기 A1층의 표면조도 (r6)는，
r6 / r5 < 약 3.0
의 식을 만족한다. 상기 A1층의 표면조도와 캐리어박의 매트면 또는 사이니면의 표면조도의 비율 r6/r5이 약 3.0 이하의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5는 약 0， 0.1, 0.2， 0.3, 0.4, 0.5, 0.6， 0.7， 0.8, 0.9, 1.0， 1.1, 1.2, 1.3, 1.4, 1.5， 1.6, 1.7, 1.8， 1.9, 2.0, 2.1, 2.2, 2.3, 2.4,
45
SUBSTITUTE SHEET (RULE 26) RO/KR 2.5, 2.6, 2.7， 2.8, 2.9, 또는 3.0일 수 있다. 또한 상기 A1층의 표면조도와 캐리어박의 매트면 또는 샤이니면의 표면조도의 비율 r6/r5는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다
Cu-Al 접착력 향상층 (44)은, A1층 (45)과 제 1 극박동박 (43) 사이 및 A1층 (45)과 제 2 극박동박 (46) 사이에 형성될 수 있으며， A1층 (45)의 알루미늄과 제 1 극박동박 (43) 또는 제 2 극박동박 (46)의 구리 간의 접착력을 향상시키기 위하여， 구리 또는 구리와 알루미늄의 중간물질로 형성될 수 있다.
거 11 극박동박과 A1층 사이 또는 게 2 극박동박과 A1층 사이의 ― 접착력 (p3)과 박리층의 접착력 (p4)은,
약 1 < p3 / p4 < 약 30.0
의 식을 만족한다. 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 / p4이 약 1에서 약 30.0의 범위로 구현됨으로써 보다 우수한 효과를 얻을 수 있다.
구체예에서， 상기 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 I p4는 약 1， 2, 3, 4， 5， 6, 7, 8, 9， 10, 11, 12， 13, 14， 15， 16， 17， 18, 19， 20， 21， 22， 23, 24, 25, 26， 27， 28, 29 또는 30일 수 있다. 또한， 상기 제 1 극박동박과 A1층 사이 또는 제 2 극박동박과 A1층 사이의 접착력과 박리층의 접착력의 비율 p3 / p4는 약 상기 수치 중 하나 이상 및 약 상기 수치 중 하나 이하의 범위일 수 있다.
46
SUBSTITUTE SHEET (RULE 26) RO/KR 도 16을 참조하면， 본 발명의 일 실시예에 따른 캐리어박 부착 극박동박 (50)은 확산방지층 (57) 및 산화방지층 (58)을 더 포함할수 있다.
구체적으로， 캐리어박 부착 극박동박 (50)은， 캐리어박 (51)， 확산방지층 (57)， 박리층 (52) , 산화방지층 (58)， 제 1 극박동박 (53) , Cuᅳ A1 접착력 향상층 (54) , A1층 (55) 및 제 2 극박동박 (56)이 순차적으로 적층되어 형성될 수 있다.
확산방지층 (57)과 산화방지층 (58)이 동일한 도금조건을 사용하여 형성되므로 실질적으로 동일한 조성을 가지며, 다만 확산방지층 (57)이 산화방지층 (58)에 비하여 금속 부착량이 증가하므로 더 두껍다.
상기 캐리어박 부착 극박동박 (50)에서 확산방지층 (57)이 존재함에 의하여 고온의 가공 환경에서도 캐리어박과 극박동박의 박리강도가 일정하게 낮은 값으로 유지됨에 의하여 이들의 박리가용이하다.
또한， 상기 캐리어박 부착 극박동박에서 확산방지층에 비하여 산화방지층의 두께가 얇아짐에 의하여 안정적인 박리강도， 산화방지층의 우수한 식각성 및 향상된 레이저 가공성을 동시에 구현할 수 있다.
또한， 상기 캐리어박 부착 극박동박 (50)에서 확산방지층 (57)과 산화방지층 (58)이 실질적으로 동일한 도금액을 사용할 수 있으므로 제조공정이 단순화될 수 있다.
상기 확산방지층 (57) 및 산화방지층 (58)은 Ni , Co , Fe , Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함할 수 있다. 예를 들어,
47
SUBSTITUTE SHEET RULE 26 RO/KR 상기 확산방지층 및 산화방지층은 단일 금속층일 수 있고， 2종 이상의 금속의 합금층 또는 1종 이상의 금속산화물 층일 수 있다. 예를 들어， 단일 금속층을 형성하는 도금으로는， 니켈 도금， 코발트 도금， 철 도금， 알루미늄 도금 등이 사용될수 있다. 2원계 합금층을 형성하는 도금으로는， 니켈-코발트 도금， 니켈-철 도금， 니켈 -크롬 도금， 니켈-몰리브덴 도금， 니켈-텅스텐 도금， 니켈-동 도금， 니켈-인 도금， 코발트-철 도금， 코발트- 크롬 도금， 코발트-몰리브덴 도금， 코발트-텅스텐 도금， 코발트-동 도금, 코발트-인 도금 등이 사용될 수 있다. 3원계 합금층을 형성하는 도금으로는, 니켈ᅳ코발트-철 도금, 니켈-코발트 -크롬 도금， 니켈 -코발트-몰리브덴 도금, 니켈-코발트-텅스텐 도금, 니켈—코발트-동 도금， 니켈 -코발트-인 도금, 니켈-철- 크름 도금, 니켈-철-몰리브덴 도금， 니켈-철-텅스텐 도금， 니켈-철-동 도금， 니켈-철-인 도금， 니켈 _크롬 _몰리브덴 도금, 니켈 _크롬ᅳ텅스텐 도금， 니켈-크롬- 동 도금， 니켈-크롬-인 도금， 니켈 -몰리브덴-텅스텐 도금， 니켈-몰리브덴-동 도금， 니켈-몰리브덴―인 도금， 니켈 -텅스텐-동 도금， 니켈 -텅스텐-인 도금， 니켈-동-인 도금， 코발트-철 -크름 도금， 코발트ᅳ철-몰리브덴 도금， 코발트-철- 텅스텐 도금， 코발트-철-동 도금, 코발트-철-인 도금, 코발트-크롬-몰리브덴 도금， 코발트-크름-텅스텐 도금， 코발트-크롬-동 도금， 코발트-크름-인 도금, 코발트 -몰리브덴. -인 도금， 코발트 -¾스텐-동 도금， 코발트-몰리브덴-인 도금， 코발트 -텅스텐-동 도금， 코발트 -텅스텐-인 도금, 코발트-동-인 도금 등이 사용될 수 있다.
48
SUBSTITUTE SHEET (RULE 26) RO/KR 예를 들어， 상기 확산방지층 및 산화방지층은 Ni 및 P를 포함할수 있다. 또한， 산화물로는， 니켈 산화물， 코발트 산화물， 철 산화물， 크롬산화물， 몰리브덴 산화물， 텅스텐 산화물， 동산화물， 알루미늄 산화물， 인 산화물 등을 들 수 있다. 또한， 2종 이상의 상기 산화물의 흔합물 등이 사용될 수 있다.
또한, 단일 금속의 도금층， 합금 도금층 및 산화물 층에서 선택된 층을
2층 이상으로 형성시킬 수 있다.
상기 확산방지층은 상기 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하는 경우에 구리가 박리층으로 확산되는 것을 억제하는 역할을 할 수 밌다. 상기 확산방지층을 형성시키지 않고 캐리어박 부착 극박동박을 절연기판과 고온에서 프레스하면 캐리어박과 극박동박에서 구리가 박리층으로 확산되어 캐리어박과 극박동박 사이에 금속결합이 생성되어， 이들 사이에 강한 결합력으로 인해 캐리어박을 박리하는 것이 어려워질 수 있다.
이하 바람직한 실시예를 들어 본 발명을 상세히 설명하나， 이에 한정되는 것은 아니다.
(캐리어박부착 극박동박의 제조)
실시예 1
1. 캐리어박 준비
캐리어박의 표면조도는 1.5卿， 두께는 18 μ α 의 전해동박을 사용하였다.
2. 확산방지층 형성
하기 조건에서 Ni-P도금에 의한 확산방지층을 형성하였다.
49
SUBSTITUTE SHEET RULE 26 RO/KR Ni 농도: 15g/L, P농도 8g/L
pH 4.0
온도: 30 °C
전류밀도: 1.5 A/dm2
도금시간: 2초
상기 조건에서 형성된 확산방지층의 부착량은 금속 (Ni ) 부착량 301 ug/dm2 이었다.
3. 박리층 형성
하기 초건에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni농도: 6.5g/L, Fe 농도: 3g/L, 구연산나트륨: 150g/L pH 10.2(암모니아수 30ml /L 첨가)
온도: 30 °C
전류밀도: 10 A/dm2
도금시간: 7초
상기 조건에서 형성된 박리층의 부착량은 1.07mg/dm2 , 박리층의 조성은 Mo 60.55 중량 %， Ni 29.8 중량 %， Fe 5.99 중량 % 이었다.
4. 산화방지층 형성
하기 조건에서 Ni-P도금에 의한 산화방지층을 형성하였다.
Ni 농도: 15g/L , P농도 8g/L
pH 4.0
50
SUBSTITUTE SHEET (RULE 26) RO/KR 온도: 30 °C
전류밀도: 0.5A/dm2
도금시간: 2초
상기 조건에서 형성된 산화방지층의 부착량은 금속 (Ni ) 부착량 30 ug/dm2 이었다. ■
5. 제 1 극박동박 형성
하기 조건에서 제 1 극박동박을 형성하였다.
CuS04-5H20: 300g/L, H2S04 : 150g/L
ᅳ온도 : 30 °C "
전류밀도: 20A/dm2
도금시간: 25초
상기 조건에서 형성된 게 1 극박동박의 두께는 2 이었다.
6. Cu-Al 접착력 향상층의 형성
제 1 극박동박과 A1층 사이의 접착력을 향상시켜 주는 층으로， Cu의 두께는 0.03 jtzra로 형성하였다.
7. A1층 형성
와이어 접합층인 A1의 두께는 0.5 卿로 형성되며， 표면조도는 상기 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
8. 제 2 극박동박 형성
하기 조건에서 제 2 극박동박을 형성하였다.
51
SUBSTITUTE SHEET (RULE 26) RO/KR CuS04-5H20: 300g/L, ¾S04: 150g/L
은도: 30 t
전류밀도: 20A/dm2
도금시간: 5초
상기 조건에서 형성된 제 2 극박동박의 두께는 0.5 jMii 이었다.
실시예 2
A1층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
7. Α1·층의■형성
와이어 접합층인 A1의 두께는 1.0 로 형성되며， 표면조도는 캐리어박 조도와 동일한 1.5 을 갖도록 형성하였다.
실시예 3
캐리어박 및 A1층을 아래와' 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시 하였다.
1. 캐리어박의 준비
캐리어의 표면조도는 3.0 ， 두께는 18 m 의 전해동박을 사용하였다. 7. A1층의 형성
와이어 접합층인 A1 두께는 0.5 로 형성， 표면조도는 캐리어박 조도와 동일한 3.0 을 갖도록 형성하였다.
실시예 4
52
SUBSTITUTE SHEET (RULE 26) RO/KR 박리층 및 Cu-Al 접착력 향상층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 M으 Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L , Ni농도: 6.5g/L , Fe농도: 3g/L, 구연산나트륨: 150g/L H 10.2(암모니아수 30ml /L 첨가)
온도: 30 °C
전류밀도: 18 A/dm2
도금시ᅵ간: 7초_ "
상기 조건에서 형성된 박리층의 부착량은 1.89mg/dm2 , 박리층의 조성은
Mo 51.99 중량 %， Ni 38.8 중량%， Fe 5.55 증량 % 이었다.
6. Cu-Al 접착력 향상층 형성
제 1 극박동박과 A1층 사이의 접착력을 향상시켜 주는 층으로， Cu의 두께는 0. 1 uni로 형성하였다.
비교예 1
박리층을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
3. 박리층 형성
하기 조건에서 Mo— Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도: 20g/L, Ni 농도: 6.5g/L, Fe 농도: 3g/L , 구연산나트륨: 150g/L
53
SUBSTITUTE SHEET (RULE 26) RO/KR H 10.2 (암모니아수 30m 1 /L 첨가)
온도: 30 °C
전류밀도: 3 A/dm2
도금시간: 7초
5 상기 조건에서 형성된 박리층의 부착량은 0 .31mg/dm2 , 박리층의 조성은
Mo 23.42 중량 %， Ni 69.81 증량%， Fe 2. 55 증량 % 이었다.
비교예 2
박리층， Cu-Al 접착력 향상층 및 A 1층을 아래와 같이 변경한 것을 - - - 쩨외하고는 실시예 1과 동일한 조건으로 실시하였다. 10 3 . 박리층 형성
박리층의 부착량을 0.89mg/dm2로 형성하였다.
6 . Cu-Al 접착력 향상층 형성
Cu-Al 접착력 향상층의 접착력은 8 정도로 제작하였다.
. 7. A1층 형성
15 A1층의 두께를 0.4 로 형성하고， 표면조도는 1.5 을 갖도록 형성하였다.
이하， 표 3을 참조로 실시예 1 내지 4 , 비교예 1 및 2의 박리강도， A1층의 표면조도 및 와이어를 통한 반도체칩과의 접합성에 대하여 설명하기로 한다. 20 [표 3]
54
SUBSTITUTE SHEET (RULE 26) RO/KR
Figure imgf000056_0001
ύ: 매우양호
ο : 양호
X： 불량
박리강도 및 A1층 접합성
실시예 1의 경우， A1층 위아래의 동층과의 박리강도는 매우 양호 하였으며， 특히 CCL화를 시킨 후 A1층과 극박동박층의 접착력이 우수하였다. 실시예 2 및 3의 경우 A1층과 캐리어의 박리강도는 매우 양호하였으며， 실시예 4의 경우 극박동박과 캐리어의 박리강도는 부착량이 높아 극박동박과 캐리어 사이의 박리강도가 저하되는 문제가 발생하였다.
비교예 1의 경우， A1층과 캐리어의 박리강도는 부착량이 낮아 극박동박층과 캐리어가 박리되지 않는 문제가 발생하였으며， 박리층은
55
SUBSTITUTE SHEET (RULE 26) RO/KR 양호하였으나， M과 극박동박 사이의 접착력이 약해 A1층의 들뜸 현상이 발생하였다.
A1층의 표면조도
실시예 1 , 2 및 4의 경우， A1충의 표면 조도가 낮아 에칭레이트가 우수하여 회로 형성 시 파인패턴을 얻을 수 있었으나, 실시예 3의 경우, A1층의 표면조도가 높아 실시예 1， 2 보다 에칭레이트가 저하되었으며 회로 형성 시 원하는 파인패턴을 얻을 수 없었다.
비교예 1의 경우 상기의 처리로 실시하였을 때. A1층의 표면 조도는 낮아 데칭레이트가 "우수하여 회로 형성—시 파인패턴을 얻을 수 있었으나， 비교예 2의 경우, A1층과 극박동박 사이의 접착력이 약해 M층의 들뜸 현상으로 인해 회로 에칭액의 데미지를 받아 원하는 형상의 회로를 얻을 수 없었다.
와이어를 통한 반도체첩과의 접합성
실시예 1 내지 4의 경우， 상기 캐리어박 부착 극박동박을 이용하여 반도체 substrate를 제작하고 반도체칩과 직경 25-70 의 와이어 (금， 알루미늄 등)를 이용하여 전기적으로 연결하였을 때 A1층과 와이어 사이의 본딩접착성 또한 우수하였다.
비교예 1의 경우, 캐리어박 부착 극박동박은 박리가 되지 않아 반도체 substrate는 제작할 수 없었으며， 비교예 2의 경우， A1층과 극박동박상의 박리로 인해 반도체 substrate는 제작할 수 없었다.
56
SUBSTITUTE SHEET (RULE 26) RO/KR 상기에서는 본 발명에 따른 실시예를 기준으로 본 발명의 구성과 특징을 설명하였으나 본 발명은 이에 한정되지 않으며， 본 발명의 사상과 범위 내에서 다양하게 변경 또는 변형할 수 있음은 본 발명이 속하는 기술분야의 당업자에게 명백한 것이며， 따라서 이와 같은 변경 또는 변형은 첨부된 특허청구범위에 속함을 밝혀둔다.
57
SUBSTITUTE SHEET (RULE 26) RO/KR

Claims

【청구의 범위】
【청구항 1】
캐리어박， 박리층, 제 1 극박동박， A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서，
상기 박리층은,
박리성을 갖는 제 1 금속 (A1) , 상기 제 1 금속 (A1)의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함하는 것을 특징으로 하는 캐리어박 부착 극박동박. 【청구항 2]
게 1항에 있어서，
상기 A1층의 두께 (tl)와 반도체 칩의 본딩용 패드 두께
(t2)는
약 0.0005 < t l / t2 < 약 3.0
의 식을 만족하는 캐리어박부착 극박동박.
【청구항 3】
제 1항에 있어서,
상기 A1층의 두께 (tl)와 반도체 칩의 본딩용 와이어의 두께 (t3)는， 약 0.0005 < t l / t3 < 약 3.0
의 식을 만족하는 캐리어박부착 극박동박.
58
SUBSTITUTE SHEET (RULE 26) RO/KR
【청구항 4】
제 1항에 있어서，
상기 캐리어박의 매트면 또는 사이니면의 표면조도는 약 2.0um 이하이며, 상기 A1층은，
전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되고, 표면조도는 약 2.0um 이하인 캐리어박 부착 극박동박.
【청구항 5】
제 1항에 있어서，
상기 A1층은， 전해도금 또는 스퍼터링 (sput ter ing)을 통해 형성되고, 상기 캐리어박의'매트면 또는 샤이니면의 표면조도 (rl)와 상기 A1층의 표면조도 (r2)는，
r2 / rl < 약 3.0
의 식을 만족하는 캐리어박부착 극박동박.
【청구항 6】
제 1항에 있어서，
상기 제 1 금속 (A1)은， Mo 또는 W이며，
59
SUBSTITUTE SHEET (RULE 26) RO/KR 상기 게 2 금속 (B1) 및 상기 제 3 금속 (C1)은， Fe， (： 0 및 Ni로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 7】
저 U항에 있어서，
상기 박리층은，
상기 게 1 금속 (A1)의 함유량 (al)이 약 30 내지 약 89 중량 ¾， 상기 제 2 금속 (B1)의 함유량 (bl)이 약 10 내지 약 60 증량 % 및 상기 제 3 금속 (C1)의 함유량 (cl)이 약 1 내지 약 20 중량%인 캐리어박 부착 극박동박.
【청구항 8]
제 1항에 있어서，
상기 박리층의 부착량의 합계가 약 50 ~ 약 10000 g/dm2인 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 9】
제 1항에 있어서，
상기 게 1 금속 (A1) , 상기 제 2 금속 (B1) 및 상기 제 3 금속 (C1) 중 적어도 하나는 유기금속인 것을 특징으로 하는 캐리어박부착 극박동박.
60
SUBSTITUTE SHEET (RULE 26) RO/KR
【청구항 10】
거 U항에 있어서，
상기 제 1 극박동박 및 상기 제 2 극박동박 중 적어도 하나는，
전해도금 또는 스퍼터링 (sputter ing)을 통해 형성되는 것을 특징으로 하는 캐리어박 부착 극박동박.
【청구항 11】
― 캐—리어—박 확산방지층, 박리층， 산화방지층， 제丄 극박동박， A1층 및 제 2 극박동박으로 이루어지는 캐리어박 부착 극박동박에 있어서,
상기 박리층은，
박리성을 갖는 제 1 금속 (A1) , 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속 (B1) 및 제 3 금속 (C1)을 포함하고，
상기 확산방지층 및 상기 산화방지층은，
Ni , Co , Fe , Cr , Mo , W, Al 및 P로 이루어진 군에서 선택된 하나 이상의 원소를 포함하는 캐리어박부착 극박동박.
61
SUBSTITUTE SHEET (RULE 26) RO/KR
PCT/KR2018/000670 2017-01-16 2018-01-15 캐리어박 부착 극박동박 WO2018131964A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019559247A JP7025449B2 (ja) 2017-01-16 2018-01-15 キャリア箔付き極薄銅箔
CN201880012137.5A CN110301040B (zh) 2017-01-16 2018-01-15 附有载体箔的超薄铜箔
US16/477,701 US11164831B2 (en) 2017-01-16 2018-01-15 Carrier-foil-attached ultra-thin copper foil

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170007039A KR101881287B1 (ko) 2017-01-16 2017-01-16 캐리어박 부착 극박동박
KR10-2017-0007039 2017-01-16

Publications (1)

Publication Number Publication Date
WO2018131964A1 true WO2018131964A1 (ko) 2018-07-19

Family

ID=62839461

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/000670 WO2018131964A1 (ko) 2017-01-16 2018-01-15 캐리어박 부착 극박동박

Country Status (5)

Country Link
US (1) US11164831B2 (ko)
JP (1) JP7025449B2 (ko)
KR (1) KR101881287B1 (ko)
CN (1) CN110301040B (ko)
WO (1) WO2018131964A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122191A (ja) * 2019-01-31 2020-08-13 日立金属株式会社 キャリア箔付電解アルミニウム箔

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019103028A1 (ja) * 2017-11-22 2019-05-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN114196920B (zh) * 2021-12-22 2022-10-21 安徽铜冠铜箔集团股份有限公司 一种铜箔制备方法
CN115058711B (zh) * 2022-06-17 2022-12-27 山东大学 一种易剥离的超薄载体铜箔的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
KR101351928B1 (ko) * 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
KR20150113901A (ko) * 2014-03-31 2015-10-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 캐리어 부착 동박, 프린트 배선판, 적층체, 전자기기 및 프린트 배선판의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5128662A (en) * 1974-09-02 1976-03-11 Sanyo Electric Co Riidosaisen no kochakuhoho
JPH0529371A (ja) * 1991-07-24 1993-02-05 Denki Kagaku Kogyo Kk 混成集積回路
JPH0613723A (ja) * 1991-07-30 1994-01-21 Denki Kagaku Kogyo Kk 混成集積回路
JP4172893B2 (ja) * 2000-01-11 2008-10-29 電気化学工業株式会社 金属ベース回路基板の製造方法
JP2003136626A (ja) 2001-11-02 2003-05-14 Toyo Kohan Co Ltd 導電層積層材および導電層積層材を用いた部品
JP2004269959A (ja) 2003-03-07 2004-09-30 Asahi Kasei Corp プリント回路形成等に使用される銅箔を備えた複合体とその製造方法
JP2010238928A (ja) 2009-03-31 2010-10-21 Nippon Mining & Metals Co Ltd プリント配線板用銅箔
KR20140049632A (ko) 2012-10-17 2014-04-28 하이쎌(주) 도금층을 구비한 도전성 페이스트 인쇄회로기판 및 이의 제조방법
JP2015179715A (ja) 2014-03-19 2015-10-08 パナソニックＩｐマネジメント株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101197A (ja) * 2000-02-09 2003-04-04 Matsushita Electric Ind Co Ltd 配線基板および多層配線基板
JP2003078086A (ja) * 2001-09-04 2003-03-14 Kubota Corp 半導体素子モジュール基板の積層構造
KR101351928B1 (ko) * 2007-12-28 2014-01-21 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
KR20140023744A (ko) * 2012-08-17 2014-02-27 일진머티리얼즈 주식회사 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
KR20150113901A (ko) * 2014-03-31 2015-10-08 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 캐리어 부착 동박, 프린트 배선판, 적층체, 전자기기 및 프린트 배선판의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020122191A (ja) * 2019-01-31 2020-08-13 日立金属株式会社 キャリア箔付電解アルミニウム箔
JP7247611B2 (ja) 2019-01-31 2023-03-29 株式会社プロテリアル キャリア箔付電解アルミニウム箔

Also Published As

Publication number Publication date
US20190371750A1 (en) 2019-12-05
CN110301040B (zh) 2023-10-03
KR20180085085A (ko) 2018-07-26
JP7025449B2 (ja) 2022-02-24
US11164831B2 (en) 2021-11-02
JP2020506297A (ja) 2020-02-27
CN110301040A (zh) 2019-10-01
KR101881287B1 (ko) 2018-07-27

Similar Documents

Publication Publication Date Title
JP7083845B2 (ja) キャリア箔付き極薄銅箔
EP1802183B1 (en) Ultrathin copper foil with carrier and printed circuit board using same
WO2018131964A1 (ko) 캐리어박 부착 극박동박
JP4728723B2 (ja) キャリア付き極薄銅箔
JP4489193B2 (ja) 多層メッキリードフレーム
KR101351928B1 (ko) 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
JP2004169181A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2010100942A (ja) キャリア付き極薄銅箔、その製造方法及びプリント配線基板
TW200806105A (en) Copper foil attached to the carrier and printed circuit board using the same
KR20180062344A (ko) 복합 금속박 및 그 복합 금속박을 사용한 구리 피복 적층판 그리고 그 구리 피복 적층판의 제조 방법
KR101112979B1 (ko) 표면 처리 동박과 그 표면 처리 방법, 및 적층 회로 기판
JP4612978B2 (ja) 複合銅箔及びその製造方法
TWI277377B (en) Method for manufacturing an electrodeposited copper foil with a high-temperature resistant carrier and an electrodeposited copper foil with a high-temperature resistant carrier obtained through the method
JP3394990B2 (ja) 金属複合体シート、それを用いた回路基板用の積層板
JP2021167468A (ja) キャリア箔付き極薄銅箔
JP5755371B2 (ja) キャリア付き極薄銅箔、銅張積層板並びにコアレス基板
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
TW201245499A (en) Rolled copper or copper-alloy foil provided with roughened surface
JPH0874090A (ja) プリント配線板用銅箔
CN117941472A (zh) 具有载体箔的超薄铜箔及通过使用其制造嵌入式基材的方法
JP2005072425A (ja) 積層金属箔、その製造方法及び該積層金属箔を用いた多層基板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18739023

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019559247

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18739023

Country of ref document: EP

Kind code of ref document: A1