KR20090072423A - 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판 - Google Patents

캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판 Download PDF

Info

Publication number
KR20090072423A
KR20090072423A KR1020070140522A KR20070140522A KR20090072423A KR 20090072423 A KR20090072423 A KR 20090072423A KR 1020070140522 A KR1020070140522 A KR 1020070140522A KR 20070140522 A KR20070140522 A KR 20070140522A KR 20090072423 A KR20090072423 A KR 20090072423A
Authority
KR
South Korea
Prior art keywords
metal
copper foil
foil
ultra
carrier
Prior art date
Application number
KR1020070140522A
Other languages
English (en)
Other versions
KR101351928B1 (ko
Inventor
류종호
양창열
강정아
Original Assignee
일진소재산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진소재산업주식회사 filed Critical 일진소재산업주식회사
Priority to KR1020070140522A priority Critical patent/KR101351928B1/ko
Priority to US12/810,511 priority patent/US8530749B2/en
Priority to CN200880123120.3A priority patent/CN101909871B/zh
Priority to PCT/KR2008/007600 priority patent/WO2009084839A2/en
Priority to TW097150754A priority patent/TWI367705B/zh
Publication of KR20090072423A publication Critical patent/KR20090072423A/ko
Application granted granted Critical
Publication of KR101351928B1 publication Critical patent/KR101351928B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/01—Layered products comprising a layer of metal all layers being exclusively metallic
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C19/00—Alloys based on nickel or cobalt
    • C22C19/03—Alloys based on nickel or cobalt based on nickel
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C27/00—Alloys based on rhenium or a refractory metal not mentioned in groups C22C14/00 or C22C16/00
    • C22C27/04—Alloys based on tungsten or molybdenum
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C9/00—Alloys based on copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12778—Alternative base metals from diverse categories
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12903—Cu-base component

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 캐리어박, 박리층 및 극박 동박으로 이루어지는 캐리어박 부착 극박 동박으로서,
상기 박리층이 박리성을 갖는 제 1 금속(A); 및 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속(B) 및 제 3 금속(C);을 포함하며,
상기 박리층을 구성하는 제 1 금속의 함유량(a)이 30 내지 89 중량%, 제 2 금속의 함유량(b)이 10 내지 60 중량% 및 제 3 금속의 함유량(c)이 1 내지 20 중량%인 것을 특징으로 하는 캐리어박 부착 극박 동박을 개시한다.
캐리어박, 박리층, 극박 동박

Description

캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판 {Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same}
본 발명은 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판에 관한 것으로, 보다 상세하게는 박리층을 포함하는 캐리어부착 극박 동박, 그 제조 방법 및 이를 채용한 인쇄 회로 기판에 관한 것이다.
각종 배선판의 기초가 되는 프린트 배선 기판에 이용되는 동박은 수지 기판 등에 열합착되어 사용된다. 상기 열합착되는 동박의 일 표면은 조화면 또는 비조화면으로 가공되어 사용된다. 상기 동박의 조화면은 상기 기판에 대한 앵커 효과를 발휘시켜 상기 기판과 동박의 접합 강도를 높여주며, 비조화면의 경우 접착제나 실란 커플즈(silane coupling)제를 이용하여 접착강도를 높여준다. 그 결과, 프린트 배선 기판으로서의 신뢰성이 확보된다.
전자부품의 고집적화, 소형화, 경량화에 대응하여 배선 기판의 배선 패턴도 미세화되는 추세이다. 이러한 미세 패턴을 가지는 프린트 배선판의 제조에 두꺼운 동박이 이용되면 배선 회로 형성을 위한 에칭 과정에서 에칭 시간이 길어진다. 그 결과, 에칭에 의해 형성되는 배선 패턴의 측벽 수직성이 무너진다. 특히, 에칭에 의해 형성되는 배선 패턴의 배선 선폭이 좁은 경우에는 배선이 단선될 수 있다. 따라서, 미세 패턴 용도로 사용되는 동박은 두께 9㎛ 이하의 동박이 바람직하다. 현재 두께 12㎛의 동박을 열합착시킨 후 반 에칭(half etching)하여 미세 패턴 용도로 사용한다. 상기 에칭 등에 의한 공정상의 손실을 절감하기 위해 동박의 극박화가 더욱 요구된다. 현재 극박화된 동박 중 캐리어 미부착 동박으로 많이 사용되는 동박의 두께는 9㎛이다.
그러나, 상기 극박화된 동박(이하에서, 극박 동박이라 한다)은 기계적 강도가 약해 프린트 배선 기판의 제조시에 구김이나 꺽임이 발생하기 쉽다. 또한, 동박이 절단되는 경우도 있다. 그러므로, 상기 미세 패턴 용도로 캐리어박 부착 극박 동박이 사용된다. 캐리어박 부착 극박 동박은 캐리어 역할을 하는 금속박(이하 캐리어박이라 한다)의 일면에 박리층을 매개로 극박 동박층을 전기적으로 증착시킨 극박 동박이다.
즉, 상기 캐리어박 부착 극박 동박은 캐리어박 편면에 박리층과 전기 구리 도금에 의한 극박 동박이 상술한 바와 같은 순서대로 형성된 것으로서, 일반적으로 상기 전기 구리 도금으로 이루어지는 극박 동박의 가장 바깥쪽 표면이 조화면으로 마무리되어 있다.
상기 캐리어박의 일면에 형성되는 박리층에는 유기 피막, Cr 금속, Cr 합금, Ni 금속 등이 주로 사용된다. 이러한 종래의 박리층은 일본공개특허 제2002-368365호, 일본공개특허 제2004-031375호, 일본공개특허 제2004-169181호, 일본공 개특허 제2004-161840호, 일본공개특허 제2005-254673호, 일본공개특허 제2005-260058호, 일본공개특허 제2006-022406호, 일본공개특허 제2006-312265호 등에 개시되어 있다.
상기 박리층은 금속 도금을 하거나, 금속 도금 후 양극 산화를 통해 산화막을 형성시켜 박리되는 원리를 이용한 것으로, 상온에서는 양호한 박리성을 가지나 고온에서는 불균일한 박리성을 가지는 경향이 있다.
폴리이미드 등의 고온 수지를 절연 기판으로 사용하는 배선 기판에서는 동박과 기판의 프레스 온도 또는 경화 온도 등의 조건이 고온이기 때문에 유기계 박리층은 벗겨지지 않게 되므로 유기 피막은 사용할 수 없고 금속계의 박리층이 이용된다. 박리층을 형성하는 금속으로는 Cr 금속, Cr 합금 등이 주로 사용된다. 예를 들어, 대한민국공개특허 제2005-0025277호에는 크롬을 사용하여 박리층을 형성하는 기술이 개시된다. 그러나, Cr은 Rohs(특정 유해물질 사용제한 지침)의 적용으로 그 사용이 제한되는 추세이고, 고온에서의 배선 기판 제조 공정에서 들뜸이 발생하고 박리성에 편차가 생겨 배선 기판의 안정성이 저하된다.
따라서, 상기 Cr 등을 사용하지 않으면서 고온에서 들뜸이 발생하지 않는 박리층을 제조하는 기술이 요구된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, Cr과 같은 유해물질을 사용하지 않고도 고온의 환경하에서도 들뜸이 발생하지 않고 극박 동박을 용이 하게 박리할 수 있는 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판을 제공하는 데에 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은,
캐리어박, 박리층 및 극박 동박으로 이루어지는 캐리어박 부착 극박 동박으로서,
상기 박리층이 박리성을 갖는 제 1 금속(A); 및 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속(B) 및 제 3 금속(C);을 포함하며,
상기 박리층을 구성하는 제 1 금속의 함유량(a)이 30 내지 89 중량%, 제 2 금속의 함유량(b)이 10 내지 60 중량% 및 제 3 금속의 함유량(c)이 1 내지 20 중량%인 것을 특징으로 하는 캐리어박 부착 극박 동박이 제공된다. 상기에 따른 캐리어박 부착 극박 동박의 극박 동박을 수지 기판에 적층하여 이루어지는 프린트 배선 기판이 제공된다.
캐리어 동박의 평활면에, 제 1 금속, 제 2 금속, 제 3 금속, 구연산의 금속염, 및 암모니아수가 첨가된 pH 9.5 이상의 도금욕으로부터 도금된 박리층을 형성하는 단계를 포함하는 캐리어박 부착 극박 동박의 제조 방법이 제공된다.
상기와 같은 본 발명에 따르면, 고내열성 수지인 기재를 사용하는 경우의 고온하의 가공 환경에서도 들뜸이 발생하지 않는 박리층을 가질 수 있고, 이에 따라 극박 동박을 용이하게 박리할 수 있다.
이하에서는 본 발명의 바람직한 구현예에 따른 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 인쇄 회로 기판에 관하여 더욱 상세히 설명한다.
본 발명의 일 구현예에 다른 캐리어박 극박 동박은 캐리어박, 박리층 및 극박 동박으로 이루어지는 캐리어박 부착 극박 동박으로서, 상기 박리층이 박리성을 갖는 제 1 금속(A); 및 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속(B) 및 제 3 금속(C);을 포함하며, 상기 박리층을 구성하는 제 1 금속의 함유량(a)이 30 내지 89 중량%, 제 2 금속의 함유량(b)이 10 내지 60 중량% 및 제 3 금속의 함유량(c)이 1 내지 20 중량%인 것이 바람직하다. 바람직하게는 상기 박리층은 제 1 금속, 제 2 금속 및 제 3 금속의 합금층으로 이루어진다.
상기 제 2 금속 및 제 3 금속은 캐리어박의 표면에 흡착되어 제 1 금속의 도금에 촉매 역할을 한다. 상기 캐리어 극박 동박은 고온 환경에서도 들뜸의 발생이 억제되고 캐리어박으로부터 극박 동박을 용이하게 벗길 수 있다. 상기 제 1 금속의 도금에 촉매 역할을 하는 금속으로서 1종의 금속만을 사용하면 박리층의 균일도가 저하된다.
상기 금속들의 함유량 a, b 및 c 는 박리층 1dm2의 단위 면적 당 제 1 금속(A)의 부착량(피막량)을 동일 면적 당 제 1 금속(A), 제 2 금속(B) 및 제 3 금속(C)의 부착량(피막량)의 합계로 나눈 값에 100을 곱하여 각각 구한다.
상기 제 1 금속의 함유량 (a) 및 상기 제 2 금속의 함유량(b)이 상기 함량 범위를 각각 벗어나면 극박 동박의 박리성이 저하될 수 있으며, 상기 제 3 금속의 함유량(c)이 상기 함량 범위를 벗어나면 박리층이 불균일하게 도금될 수 있다.
본 발명의 다른 구현예에 따르면 상기 제 1 금속은 Mo 또는 W이며, 상기 제 2 금속 및 제 3 금속은 Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것이 바람직하다. 더욱 바람직하게는, 상기 제 1 금속이 Mo, 상기 제 2 금속이 Ni 및 상기 제 3 금속이 Fe이다.
상기 제 1 금속과 제 2 금속만으로 박리층을 형성한 경우, 박리층의 박리성이 불균일한 현상이 발생한다. 그리고, 박리 시 박리층이 극박 동박과 함께 박리되는 성향을 보인다.
이에 반해, 본 발명에서는 제 1 금속과 제 2 금속만으로 박리층을 형성한 경우(예를 들어, Mo-Ni 합금층), 그 박리성이 불안정하므로 박리층의 박리성에 주요 요인이 되는 제 1 금속인 Mo 금속의 도금량을 증가시키기 위해, Mo 금속의 도금에 촉매 역할을 하는 Fe 이온을 제 3 금속으로 추가로 첨가한다. Fe 이온의 첨가는 박리층의 균일한 도금을 가능하게 한다.
본 발명의 다른 구현예에 따르면 상기 캐리어박의 표면에 형성된 박리층의 부착량의 합계가 0.05 ~ 10 mg/dm2 인 것이 바람직하다. 상기 부착량이 0.05 mg/dm2 미만이면 박리층으로서의 충분한 기능을 발휘할 수 없으므로 바람직하지 않으며, 상기 부착량이 10 mg/dm2 을 초과하면 박리 가능한 물질인 산화성 물질이 아니라 금속성 물질이 되므로 박리성이 없어진다. 상기 박리층의 표면 거칠기는 캐 리어박 표면의 거칠기의 1.5배 이하이고, 상기 박리층의 표면적도 상기 캐리어박의 표면적의 1.5배 이하인 것이 바람직하다. 표면 거칠기 및 표면적이 커지면 전체적으로 박리 강도가 커지고 편차도 커진다.
극박 동박의 형성은 황산동, 피로포스포릭산(pyrophosphoric acid)동, 시안화(cyanated)동, 설파민산동 등의 전해욕을 사용하여 박리층 위에 전해 도금으로 형성한다. 또한, 도금욕은 pH 1~12 사이에 있는 구리 도금욕을 사용하는 것이 바람직하다.
극박 동박의 형성은 박리층 표면이 Cu 등의 도금액에 용해되기 쉬운 금속으로 형성되어 있는 경우에는 도금액 중의 침지 시간, 전류값, 도금 마무리 공정의 도금액 제거, 수세, 금속 도금 직후의 도금액 pH 등이 박리층 표면의 상태를 결정하기 때문에, 욕의 종류는 박리층 표면 및 그 위에 형성하는 금속과의 관계를 고려하여 선택할 필요가 있다.
또한, 박리층 상으로의 극박 동박의 형성은 그 박리층의 박리성 때문에 균일한 도금을 수행하는 것이 상당히 어려워, 극박 동박에 핀홀의 수가 많이 존재하는 결과가 되는 경우가 있다. 이러한 도금 조건일 때에는 먼저 스트라이크(strike) 구리 도금을 수행하고, 이어서 통상의 전해 도금을 수행하는 것이 바람직하다. 스트라이크 도금을 수행한 경우에 박리층 상에 균일한 도금을 실시하는 것이 가능하여 극박 동박에 생기는 핀홀의 수를 크게 감소시킬 수 있다.
스트라이크 도금으로 부착시키는 구리 도금의 두께는 0.001~1㎛ 가 바람직하 며, 욕 종류에 따라 그 조건이 변화되지만 바람직하게는 전류 밀도가 0.1~20 A/dm2, 도금 시간이 0.1~300초이다. 전류 밀도가 0.1 A/dm2 이하에서는 박리층 상에 도금을 균일하게 하는 것이 어려우며, 20 A/dm2 초과의 전류 밀도에서는 도금액의 금속 농도를 낮춘 스트라이크 도금에서 한계 전류 밀도 이상의 도금으로 인해 금속 산화물 도금이 되어(버닝현상이 발생하여), 균일한 동박층을 얻기가 힘들다. 도금 시간이 0.1초 미만이면 충분한 도금층을 얻기가 힘들고 300초 이상이면 생산성이 저하된다.
스트라이크 도금에 의해 박리층 상에 박리층의 박리성을 저하시키지 않는 두께인 0.001㎛ 이상의 두께를 가지는 구리 도금층이 형성된 다음, 소정의 두께로 구리 전해 도금을 수행하여 극박 동박을 형성한다. 극박 동박의 두께는 1~5㎛ 가 바람직하다. 극박 동박의 경우 용도에 따라 조화면과 비조화면을 가지는 동박이 가능하며 조화면의 경우 노듈레이션(nodulation)처리를 통해 형성하고 비조화면의 경우 극박 동박의 최초박 형성시 광택제와 억제제를 첨가하여 제조한다.
또한, 본 발명의 일구현예에 따른 극박 동박의 일 표면(수지와 접합하는 면)에는, 금속박과 절연 수지와의 밀착성을 실용 수준 또는 그 이상으로 만들기 위해서 표면 처리가 실시될 수 있다. 동박 상에서의 표면 처리로서는, 예를 들면 내열 및 내화학성 처리, 크로메이트 처리, 실란 커플링 처리 중 어느 하나 또는 이들의 조합 등을 들 수 있고, 어떤 표면 처리를 실시하는가는 절연 수지로 이용하는 수지에 따라서 적절하게 검토하는 것이 바람직하다.
상기 내열 및 내화학성 처리는, 예를 들면 니켈, 주석, 아연, 크롬, 몰리브덴 및 코발트 등의 금속 중 어느 하나 또는 이들의 합금을 스퍼터링 또는 전기 도금, 무전해 도금에 의해 금속박 상에 박막 형성함으로써 실시할 수 있다. 비용면에서는 전기 도금이 바람직하다. 금속 이온의 석출을 쉽게 하기 위해서 시트르산염, 타르타르산염, 술파민산 등의 착화제를 필요량 첨가할 수 있다.
상기 크로메이트 처리로서, 바람직하게는 6가 크롬 이온을 포함하는 수용액을 이용한다. 크로메이트 처리는 단순한 침지처리이어도 가능하지만, 바람직하게는 음극 처리로 행한다. 중크롬산 나트륨 0.1 내지 50 g/L, pH 1 내지 13, 욕온도 15 내지 60 ℃, 전류 밀도 0.1 내지 5 A/dm2, 전해 시간 0.1 내지 100 초의 조건에서 행하는 것이 바람직하다. 중크롬산 나트륨 대신에 크롬산 또는 중크롬산 칼륨을 이용하여 행할 수도 있다. 또한, 상기 크로메이트 처리는 상기 방청 처리 상에 실시하는 것이 바람직하고, 이에 의해 내습 및 내열성을 보다 향상시킬 수 있다.
상기 실란 커플링 처리에 사용되는 실란 커플링제로서는, 예를 들면 3-글리시독시프로필 트리메톡시실란, 2-(3,4-에폭시시클로헥실)에틸트리메톡시실란 등의 에폭시 관능성 실란, 3-아미노프로필 트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필 트리메톡시실란, N-2-(아미노에틸)-3-아미노프로필메틸 디메톡시실란 등의 아미노 관능성 실란, 비닐트리메톡시 실란, 비닐페닐트리메톡시실란, 비닐트리스(2-메톡시에톡시)실란 등의 올레핀 관능성 실란, 3-아크릴록시프로필 트리메톡시실란 등의 아크릴 관능성 실란, 3-메타크릴록시프로필 트리메톡시실란 등의 메타크릴 관능성 실란, 3-머캅토프로필트리메톡시실란 등의 머캅토 관능성 실란 등이 이 용된다. 이들은 단독으로 이용할 수도 있고, 복수개를 혼합하여 이용할 수도 있다. 이러한 커플링제는 물 등의 용매에 0.1 내지 15 g/L의 농도로 용해시켜 실온 내지 50 ℃의 온도에서 금속박에 도포하거나, 전착시켜 흡착시킨다. 이들 실란 커플링제는 금속박 표면의 방청 처리 금속의 수산기와 축합 결합함으로써 피막을 형성한다. 실란 커플링 처리 후에는 가열, 자외선 조사 등에 의해서 안정적 결합을 형성한다. 가열은 100 내지 200 ℃의 온도에서 2 내지 60 초 건조시킨다. 자외선 조사는 200 내지 400 nm, 200 내지 2500 mJ/cm2의 범위에서 행한다. 또한, 실란 커플링 처리는 동박의 최외층에 행하는 것이 바람직하고, 이에 의해 내습 및 절연 수지 조성물층과 금속박과의 밀착성을 보다 향상시킬 수 있다.
본 발명의 다른 구현예에 의하면 프린트 배선 기판은 상기 캐리어박 부착 극박 동박의 극박 동박을 수지 기판에 적층하여 이루어진다. 상기 프린트 배선 기판은 고밀도 미세 패턴용 인쇄회로 배선판, 다층 프린트 배선판, 칩 온 필름용 배선판, flexible용 기판에 적합하다.
본 발명의 다른 구현예에 의한 캐리어박 부착 극박 동박의 제조 방법은 캐리어 동박의 평활면에, 제 1 금속, 제 2 금속, 제 3 금속, 구연산의 금속염, 및 암모니아수 또는 암모늄염이 첨가된 pH 9.5 이상의 도금욕으로부터 도금된 박리층을 형성하는 단계를 포함한다.상기 제조 방법에서 제 1 금속이 Mo 또는 W이며, 상기 제 2 금속 및 제 3 금속이 Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것이 바람직하며, 더욱 바람직하게는 상기 제 1 금속이 Mo, 상기 제 2 금속이 Ni 및 상기 제 3 금속이 Fe이다.
상기 제조 방법에서 상기 도금욕에 포함된 제 1 금속의 농도는 1~100g/L, 제 2 금속의 농도는 1~40g/L, 제 3 금속의 농도는 0.1~20g/L 가 바람직하며, 상기 범위가 본원 발명의 목적을 달성하기에 적합하다.
상기 구연산의 금속염은 도금욕에 첨가되면 시트레이트(citrate) 이온이 된다. 상기 구연산의 금속염은 구연산칼륨, 구연산나트륨, 구연산철, 구연산칼슘, 구연산삼나트륨, 구연산철암모늄 또는 이들의 혼합물이 바람직하다. 상기 시트레이트 이온은 상기 제 1 금속을 금속 산화물로 도금되는 것을 도와주는 역할을 하며 도금욕의 전압을 낮춰주는 역할을 한다. 예를 들어, Mo, Ni 및 Fe이 첨가된 도금욕에서 시트레이트 이온이 Ni과 반응하여 Ni과 시트레이트의 착물이 형성되면, MoO4 2-가 MoO2의 형태로 도금층을 형성하기가 용이해진다. 상기 도금욕에 포함된 구연산 금속염의 농도는 5~200g/L가 바람직하며, 더욱 바람직하게는 15~150g/L이다.
상기 도금욕의 pH 는 9.5 이상이 바람직하다. 상기 pH 가 9.5 미만이면 박리층에 형성되기 어렵다. 상기 도금욕의 pH 를 조절하기 위해 첨가되는 화합물로는 암모니아수 또는 암모늄염이 바람직하다. 암모니아수 또는 암모늄염의 함량은 0.001~0.5N가 바람직하다.
본 발명의 다른 구현예에 따르면 상기 제조 방법에서 상기 도금욕에 포함된 제 1 금속의 농도가 1~100g/L, 제 2 금속의 농도가 1~40g/L, 제 3 금속의 농도가 0.1~20g/L, 구연산의 금속염의 농도가 5~200g/L, 및 암모니아수 또는 암모늄염의 함량이 0.001~1N 인 것이 바람직하다.
본 발명의 일 구현예에 따른 캐리어박 부착 극박 동박의 제조 방법은 다음과 같다. 먼저 소정의 표면조도 및 두께를 가지는 전해 동박을 황산 등의 강산에서 산세처리 및 순수로 세척하여 캐리어 동박을 준비한다. 상기 캐리어 동박을 도금욕에 침지시키고 상기 캐리어 동박의 평활면에, 제 1 금속, 제 2 금속, 제 3 금속, 구연산의 금속염, 및 암모니아수 또는 암모늄염이 첨가된 pH 9.5 이상의 도금욕으로부터 도금된 박리층을 형성시킨다. 이어서, 상기 박리층의 표면에 스트라이크 도금을 통하여 소정의 동박층을 형성한 다음, 전해 도금에 의해 극박 동박을 형성시킨다. 상기 캐리어 동박 준비, 스트라이크 도금층 형성 및 극박 동박 형성에 관한 구체적인 실시 조건은 필요에 따라 적절히 조절될 수 있다.
이하 바람직한 실시예를 들어 본 발명을 더욱 상세히 설명하나, 본 발명이 이에 한정되는 것은 아니다.
(캐리어박 부착 극박 동박의 제조)
실시예 1
1. 캐리어박의 준비
Shine면의 표면조도(Rz) 1.5㎛ 이하, 두께 35㎛의 전해 동박을 100g/L의 황산에서 5초 동안 침지하여 산세처리 후 순수로 세척하였다.
2. 박리층의 형성
하기 조건의 도금욕에서 Mo-Ni-Fe 도금에 의한 박리층을 형성하였다.
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 10.31 (암모니아수 30mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 1.07mg/dm2, 박리층의 조성은 Mo 62.56 중량%, Ni 30.81중량% 및 Fe 6.63중량% 이었다.
3. 스트라이크 도금층 형성
하기 조성을 가지는 피로포스포릭산동 스트라이크 도금욕 또는 시안화동 스트라이트 도금욕을 선택하여 하기 조건에서 스트라이크 도금층을 형성하였다.
도금욕 온도 : 25 ℃
전류 밀도 : 5A/dm2
통전 시간 : 7초
피로포스포릭산동 스트라이크 도금욕 조성
K4P2O7 : 125 g/L, Cu2P2O7 4H2O : 25 g/L
KNO3 : 2 g/L, pH 8
시안화동 스트라이트 도금욕 조성
CuCN 5H2O : 30 g/L, KCN : 60 g/L, pH 12
4. 극박 동박의 형성
하기 조건의 도금욕에서 극박 동박을 형성하였다.
H2SO4 5H2O : 350 g/L, H2SO4: 150 g/L
도금욕 온도 : 60 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
실시예 2
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 90g/L
pH 10.28 (암모니아수 30mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 1.63mg/dm2, 박리층의 조성은 Mo 51.57 중량%, Ni 45.05 중량% 및 Fe 3.38 중량% 이었다.
실시예 3
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 4g/L
구연산나트륨 : 150g/L
pH 10.21(암모니아수 28mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 1.17 mg/dm2, 박리층의 조성은 Mo 67.52 중량%, Ni 25.64 중량% 및 Fe 6.84 중량% 이었다.
실시예 4
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 4g/L, Ni 농도 : 1.3g/L, Fe 농도 : 0.6g/L
구연산나트륨 : 90g/L
pH 10.28(암모니아수 4mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 0.20 mg/dm2, 박리층의 조성은 Mo 78.82 중량%, Ni 12.81 중량% 및 Fe 8.37 중량% 이었다..
실시예 5
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 9.6g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 10.16(암모니아수 26mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 2.39 mg/dm2, 박리층의 조성은 Mo 43.91 중량%, Ni 52.70 중량% 및 Fe 3.39 중량% 이었다..
실시예 6
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 50g/L, Ni 농도 : 15g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 10.3(암모니아수 2mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 2.64 mg/dm2, 박리층의 조성은 Mo 41.67 중량%, Ni 56.82 중량% 및 Fe 1.51 중량% 이었다..
실시예 7
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 80g/L, Ni 농도 : 25g/L, Fe 농도 : 3g/L
구연산나트륨 : 200g/L
pH 10.45(암모니아수 1mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 3.06 mg/dm2, 박리층의 조성은 Mo 40.59 중량%, Ni 58.27 중량% 및 Fe 1.14 중량% 이었다.
비교예 1
1. 캐리어박의 준비
표면조도(Rz) 2㎛ 이하, 두께 35㎛의 전해 동박을 100g/L의 황산에서 5초 동안 침지하여 산세처리 후 순수로 세척하였다.
2. 박리층의 형성
상기 캐리어 동박에 Cr 금속을 전해 도금하여 박리층을 형성하였다.
3. 극박 동박의 형성
하기 조건의 도금욕에서 1㎛ 두께로 도금하였다.
Cu2P2O7 3H2O : 30g/L
K4P2O7 : 300g/L
pH 8
전류 밀도 : 4A/dm2
이어서, 아래 조건에서 3㎛의 두께가 되도록 Cr을 도금하고 구리 입자를 부 착시키는 조화 처리를 실시하였다.
Cu 농도 : 50g/L
H2SO4: 100g/L
전류 밀도 : 20A/dm2
방청 처리 및 표면 처리로서, 조화 처리를 실시한 극박 구리층 상에 공지의 방법에 의해 아연 및 크로메이트 저리를 수행하여 캐리어박 부착 극박 동박을 얻었다.
비교예 2
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 4g/L, Ni 농도 : 1.3g/L
구연산나트륨 : 90g/L
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 0.1mg/dm2, 박리층의 조성은 Mo 53 중량%, Ni 47 중량% 이었다..
비교예 3
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 0.09g/L, Ni 농도 : 2.88g/L
구연산나트륨 : 90g/L
도금욕 온도 : 25 ℃전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 0.07 mg/dm2, 박리층의 조성은 Mo 55 중량%, Ni 45 중량% 이었다.
비교예 4
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 8.5 ((NH4)2SO4 15g/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 0.70 mg/dm2, 박리층의 조성은 Mo 23.27 중량%, Ni 76.62 중량% 및 Fe 0.11 중량% 이었다.
비교예 5
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 0.5g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 10.3 ( 암모니아수 30ml/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
형성된 박리층의 부착량은 0.72 mg/dm2, 박리층의 조성은 Mo 23.61 중량%, Ni 55.56 중량% 및 Fe 20.93 중량% 이었다.
비교예 6
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실 시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 8.9 (암모니아수 3mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
비교예 7
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 9 (암모니아수 15mL/L 첨가)
도금욕 온도 : 25 ℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
비교예 8
박리층 형성을 위한 도금욕 조성을 아래와 같이 변경한 것을 제외하고는 실시예 1과 동일한 조건으로 실시하였다.
2. 박리층의 형성
Mo 농도 : 20g/L, Ni 농도 : 6.5g/L, Fe 농도 : 3g/L
구연산나트륨 : 150g/L
pH 10.9 (NaOH 6g/L 첨가)
도금욕 온도 : 25℃
전류 밀도 : 10A/dm2
통전 시간 : 7초
평가예 1 : 극박 동박의 특성 평가
캐리어박 부착 극박 동박(실시예 1~7, 비교예 1~8)을 가로 200mm 및 세로 200mm로 절단한 후, 폴리이미드 바니쉬를 도포하고 기포 발생이 일어나지 않도록 40℃에서 30분, 60℃에서 30분, 80℃에서 30분, 150℃에서 30분, 200℃에서 30분 및 350℃까지 승온의 단계로 건조한 다음 질소 분위기 하에서 350℃로 10분간 열처리하여 들뜸 확인용 샘플을 제조하였다. 상기 제조된 샘플의 극박 동박이 부풀어 오르는지 여부를 육안으로 관찰하여 들뜬 부분의 개수를 세어 들뜸수(단위 : 개)를 측정하여 그 결과를 하기 표 1에 나타내었다.
다음으로, 상기 열처리한 샘플의 극박 동박 측에 수지 기판을 붙여 개리어박 부착 폴리이미드 캐리어 필 측정용 편면 동장 적층판을 제조하였다. 상기 적층판 으로부터 시료를 잘라내어 JIS C6511에 규정하는 방법에 따라, 측정 시료 폭 10mm로부터 캐리어로부터 극박 동박을 벗겨내어 박리 강도(캐리어필)를 n수 3으로 측정하였다. 측정 결과를 하기 표 1에 나타내었다. 그리고, 폴리이미드와 극박 동박과의 접합 강도를 측정하여 표 1에 나타내었다. 하기 표 1에서 X는 박리층에서 박리가 일어나지 않고 수지 기판과 극박 사이가 박리되는 경우를 의미한다.
<표 1>
들뜸수[개] 캐리어필[KN/m]
실시예 1 0 0.030
실시예 2 0 0.040
실시예 3 0 0.050
실시예 4 1 0.055
실시예 5 1 0.050
실시예 6 0 0.060
실시예 7 1 0.045
비교예 1 1 X
비교예 2 0 X
비교예 3 1 X
비교예 4 0 X
비교예 5 1 X
비교예 6 - -
비교예 7 - -
비교예 8 - -
상기 표 1 에 나타난 바와 같이, 특정 조성 범위의 3종의 금속을 포함하는 박리층이 형성된 실시예 1~7는 비교예 1~5에 비해 들뜸수는 유사하였으나 캐리어 필이 크게 감소하였다. 비교예 6~8에서는 박리층이 형성되지 못하였다.

Claims (11)

  1. 캐리어박, 박리층 및 극박 동박으로 이루어지는 캐리어박 부착 극박 동박으로서,
    상기 박리층이 박리성을 갖는 제 1 금속(A); 및 상기 제 1 금속의 도금을 용이하게 하는 제 2 금속(B) 및 제 3 금속(C);을 포함하며,
    상기 박리층을 구성하는 제 1 금속의 함유량(a)이 30 내지 89 중량%, 제 2 금속의 함유량(b)이 10 내지 60 중량% 및 제 3 금속의 함유량(c)이 1 내지 20 중량%인 것을 특징으로 하는 캐리어박 부착 극박 동박.
  2. 제 1 항에 있어서, 상기 제 1 금속이 Mo 또는 W이며, 상기 제 2 금속 및 제 3 금속이 Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박 동박.
  3. 제 1 항에 있어서, 상기 제 1 금속이 Mo, 상기 제 2 금속이 Ni 및 상기 제 3 금속이 Fe인 것을 특징으로 하는 캐리어박 부착 극박 동박.
  4. 제 1 항에 있어서, 상기 박리층의 부착량의 합계가 0.05 ~ 10 mg/dm2 인 것을 특징으로 하는 캐리어박 부착 극박 동박.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 따른 캐리어박 부착 극박 동박의 극박 동박을 수지 기판에 적층하여 이루어지는 프린트 배선 기판.
  6. 캐리어 동박의 평활면에, 제 1 금속, 제 2 금속, 제 3 금속, 구연산의 금속염, 및 암모니아수 또는 암모늄염이 첨가된 pH 9.5 이상의 도금욕으로부터 도금된 박리층을 형성하는 단계를 포함하는 캐리어박 부착 극박 동박의 제조 방법.
  7. 제 6 항에 있어서, 상기 제 1 금속이 Mo 또는 W이며, 상기 제 2 금속 및 제 3 금속이 Fe, Co 및 Ni 로 이루어지는 군에서 선택되는 2개의 서로 다른 금속인 것을 특징으로 하는 캐리어박 부착 극박 동박의 제조 방법.
  8. 제 6 항에 있어서, 상기 제 1 금속이 Mo, 상기 제 2 금속이 Ni 및 상기 제 3 금속이 Fe인 것을 특징으로 하는 캐리어박 부착 극박 동박의 제조 방법.
  9. 제 6 항에 있어서, 상기 구연산의 금속염이 구연산칼륨, 구연산나트륨, 구연산철, 구연산칼슘, 구연산삼나트륨 및 구연산철암모늄으로 이루어지는 군에서 선택되는 1 종이상의 화합물인 것을 특징으로 하는 캐리어박 부착 극박 동박의 제조 방법.
  10. 제 6 항에 있어서, 상기 도금욕의 pH가 9.5이상인 것을 특징으로 하는 캐리어박 부착 극박 동박의 제조 방법.
  11. 제 6 항에 있어서, 상기 도금욕에 포함된 제 1 금속의 농도가 1~100g/L, 제 2 금속의 농도가 1~40g/L, 제 3 금속의 농도가 0.1~20g/L, 구연산의 금속염의 농도가 5~200g/L, 및 암모니아수 또는 암모늄염의 함량이 0.001~1N 인 것을 특징으로 하는 캐리어박 부착 극박 동박의 제조 방법.
KR1020070140522A 2007-12-28 2007-12-28 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판 KR101351928B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070140522A KR101351928B1 (ko) 2007-12-28 2007-12-28 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
US12/810,511 US8530749B2 (en) 2007-12-28 2008-12-23 Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
CN200880123120.3A CN101909871B (zh) 2007-12-28 2008-12-23 贴于承载箔片的铜箔与其制备方法及使用其的印刷电路板
PCT/KR2008/007600 WO2009084839A2 (en) 2007-12-28 2008-12-23 Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same
TW097150754A TWI367705B (en) 2007-12-28 2008-12-25 Copper foil attached to the carrier foil, a method for preparing the same and printed circuit board using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140522A KR101351928B1 (ko) 2007-12-28 2007-12-28 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판

Publications (2)

Publication Number Publication Date
KR20090072423A true KR20090072423A (ko) 2009-07-02
KR101351928B1 KR101351928B1 (ko) 2014-01-21

Family

ID=40824869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140522A KR101351928B1 (ko) 2007-12-28 2007-12-28 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판

Country Status (5)

Country Link
US (1) US8530749B2 (ko)
KR (1) KR101351928B1 (ko)
CN (1) CN101909871B (ko)
TW (1) TWI367705B (ko)
WO (1) WO2009084839A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372519B1 (ko) * 2012-01-11 2014-03-11 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판
JP2020506296A (ja) * 2017-01-16 2020-02-27 イルジン マテリアルズ カンパニー リミテッドＩｌｊｉｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．， Ｌｔｄ． キャリア箔付き極薄銅箔
JP2020506297A (ja) * 2017-01-16 2020-02-27 イルジン マテリアルズ カンパニー リミテッドＩｌｊｉｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．， Ｌｔｄ． キャリア箔付き極薄銅箔
KR102137068B1 (ko) * 2019-11-27 2020-07-23 와이엠티 주식회사 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
CN102452197B (zh) 2010-10-21 2014-08-20 财团法人工业技术研究院 附载箔铜箔及其制造方法
CN102231411B (zh) * 2011-07-11 2012-09-19 中国科学院深圳先进技术研究院 薄膜型太阳能电池表面自对准电极的制造方法
JP5481577B1 (ja) * 2012-09-11 2014-04-23 Ｊｘ日鉱日石金属株式会社 キャリア付き銅箔
US9859056B2 (en) * 2014-09-30 2018-01-02 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR102402300B1 (ko) * 2014-12-08 2022-05-27 미쓰이금속광업주식회사 프린트 배선판의 제조 방법
JP6640567B2 (ja) * 2015-01-16 2020-02-05 Ｊｘ金属株式会社 キャリア付銅箔、積層体、プリント配線板、電子機器の製造方法及びプリント配線板の製造方法
KR101944784B1 (ko) * 2017-01-16 2019-02-08 일진머티리얼즈 주식회사 캐리어박 부착 극박동박
JP2021014623A (ja) * 2019-07-12 2021-02-12 パナソニックＩｐマネジメント株式会社 金属基材付薄膜金属箔、金属張透明基材材料、透視型電極用積層板、及び透視型電極素材
CN113881980B (zh) * 2021-11-12 2023-06-06 山东金宝电子有限公司 一种剥离层处理液及可剥离的附载体超薄铜箔的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW420729B (en) * 1996-02-12 2001-02-01 Gould Electronics Inc A non-cyanide brass plating bath and a method of making metallic foil having a brass layer using the non-cyanide brass plating bath
JP4672907B2 (ja) 2001-06-04 2011-04-20 Ｊｘ日鉱日石金属株式会社 銅又は銅合金の支持体を備えた複合銅箔及び該複合銅箔を使用したプリント基板
JP4283497B2 (ja) 2002-06-21 2009-06-24 日本電解株式会社 プリント配線板の製造方法
JP2004169181A (ja) 2002-10-31 2004-06-17 Furukawa Techno Research Kk キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2004161840A (ja) 2002-11-12 2004-06-10 Toray Ind Inc ポリエステルフィルム
JP3977790B2 (ja) 2003-09-01 2007-09-19 古河サーキットフォイル株式会社 キャリア付き極薄銅箔の製造方法、及び該製造方法で製造された極薄銅箔、該極薄銅箔を使用したプリント配線板、多層プリント配線板、チップオンフィルム用配線基板
JP4217786B2 (ja) 2004-03-12 2009-02-04 古河電気工業株式会社 キャリア付き極薄銅箔、およびキャリア付き極薄銅箔を用いた配線板
JP2005260058A (ja) 2004-03-12 2005-09-22 Furukawa Circuit Foil Kk キャリア付き極薄銅箔、キャリア付き極薄銅箔の製造方法および配線板
JP2006312265A (ja) 2005-05-09 2006-11-16 Furukawa Circuit Foil Kk キャリア付き極薄銅箔および該極薄銅箔を用いたプリント配線板、多層プリント配線板
JP4904933B2 (ja) * 2005-09-27 2012-03-28 日立電線株式会社 ニッケルめっき液とその製造方法、ニッケルめっき方法およびプリント配線板用銅箔
CN1984526B (zh) * 2005-12-15 2011-01-12 古河电气工业株式会社 带载体的极薄铜箔及印刷电路基板
JP4934409B2 (ja) * 2005-12-15 2012-05-16 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
JP4927503B2 (ja) * 2005-12-15 2012-05-09 古河電気工業株式会社 キャリア付き極薄銅箔及びプリント配線基板
CN100567572C (zh) * 2006-11-28 2009-12-09 山东金宝电子股份有限公司 电解铜箔的灰色表面处理工艺
CN101074484A (zh) * 2007-03-29 2007-11-21 上海大学 印制电路板用压延铜箔表面处理的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101372519B1 (ko) * 2012-01-11 2014-03-11 일진머티리얼즈 주식회사 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판
JP2020506296A (ja) * 2017-01-16 2020-02-27 イルジン マテリアルズ カンパニー リミテッドＩｌｊｉｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．， Ｌｔｄ． キャリア箔付き極薄銅箔
JP2020506297A (ja) * 2017-01-16 2020-02-27 イルジン マテリアルズ カンパニー リミテッドＩｌｊｉｎ Ｍａｔｅｒｉａｌｓ Ｃｏ．， Ｌｔｄ． キャリア箔付き極薄銅箔
US11164831B2 (en) 2017-01-16 2021-11-02 Iljin Materials Co., Ltd. Carrier-foil-attached ultra-thin copper foil
US11166378B2 (en) 2017-01-16 2021-11-02 Iljin Materials Co., Ltd. Carrier-foil-attached ultra-thin copper foil
KR102137068B1 (ko) * 2019-11-27 2020-07-23 와이엠티 주식회사 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체
WO2021107397A1 (ko) * 2019-11-27 2021-06-03 와이엠티 주식회사 캐리어박 부착 금속박, 이의 제조방법 및 이를 포함하는 적층체

Also Published As

Publication number Publication date
TW200938026A (en) 2009-09-01
US20100282500A1 (en) 2010-11-11
US8530749B2 (en) 2013-09-10
KR101351928B1 (ko) 2014-01-21
CN101909871B (zh) 2014-08-06
TWI367705B (en) 2012-07-01
WO2009084839A2 (en) 2009-07-09
CN101909871A (zh) 2010-12-08
WO2009084839A3 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
KR101351928B1 (ko) 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한프린트 배선 기판
JP5373995B2 (ja) キャリア付銅箔
JP4927503B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
CN1984526B (zh) 带载体的极薄铜箔及印刷电路基板
KR101228168B1 (ko) 인쇄 회로용 동박 및 동장 적층판
JP2717911B2 (ja) 印刷回路用銅箔及びその製造方法
JP4934409B2 (ja) キャリア付き極薄銅箔及びプリント配線基板
KR101391811B1 (ko) 캐리어박 부착 극박동박, 이를 채용한 동부착적층판 및 프린트 배선판
JP4978456B2 (ja) 印刷回路用銅箔
JP2920083B2 (ja) 印刷回路用銅箔及びその製造方法
JP5364838B1 (ja) キャリア付銅箔
JPWO2012039285A1 (ja) プリント配線板用銅箔の製造方法及びプリント配線板用銅箔
JP4612978B2 (ja) 複合銅箔及びその製造方法
JP2717910B2 (ja) 印刷回路用銅箔及びその製造方法
JP4941204B2 (ja) プリント配線板用銅箔及びその表面処理方法
KR101372519B1 (ko) 캐리어박 부착 극박 동박, 그 제조 방법 및 이를 채용한 프린트 배선 기판
JP4748519B2 (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JPH07202367A (ja) 印刷回路用銅箔の表面処理方法
JP3222002B2 (ja) 印刷回路用銅箔及びその製造方法
JPH0987888A (ja) 印刷回路用銅箔の処理方法
JPH06237078A (ja) 印刷回路用銅箔の製造方法
JPH06169170A (ja) 印刷回路用銅箔及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 7