DE69730629T2 - Leiterplatte und Elektronikkomponente - Google Patents

Leiterplatte und Elektronikkomponente Download PDF

Info

Publication number
DE69730629T2
DE69730629T2 DE69730629T DE69730629T DE69730629T2 DE 69730629 T2 DE69730629 T2 DE 69730629T2 DE 69730629 T DE69730629 T DE 69730629T DE 69730629 T DE69730629 T DE 69730629T DE 69730629 T2 DE69730629 T2 DE 69730629T2
Authority
DE
Germany
Prior art keywords
hole
circuit board
printed circuit
layer
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69730629T
Other languages
English (en)
Other versions
DE69730629D1 (de
Inventor
Masahide Nara-shi Tsukamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69730629D1 publication Critical patent/DE69730629D1/de
Publication of DE69730629T2 publication Critical patent/DE69730629T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0147Carriers and holders
    • H05K2203/0152Temporary metallic carrier, e.g. for transferring material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49345Catalytic device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Sachgebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf gedruckte Leiterplatten mit zwei oder mehr Schichten, und auf elektronische Bauelemente.
  • 2. Hintergrund der Erfindung
  • In den vergangenen Jahren sind, als elektronische Vorrichtungen kleiner und dichter wurden, Mehrschicht-Leiterplatten kostengünstiger geworden, und in denen Halbleiterchips, wie beispielsweise LSIs, unter einer hohen Dichte montiert werden können, nicht nur stark auf dem Gebiet von industriellen Vorrichtungen gefordert worden, sondern auch auf dem Gebiet von Verbrauchergeräten. In solchen Mehrschicht-Leiterplatten ist es wichtig, dass Zwischenverbindungsmuster mit feiner Teilung auf den Schichten elektrisch zwischen den Schichten mit einem hohen Grad einer Zuverlässigkeit verbunden sind.
  • In Bezug auf dieses Erfordernis ist es äußerst schwierig, dies unter Verwendung von herkömmlichen Leiterplatten-Herstellverfahren zu erfüllen, die Bohren, Ätzen von mit Kupfer beschichteten Laminaten, oder Plattieren verwenden, so dass Leiterplatten, die neue Strukturen haben, entwickelt werden.
  • Derzeitige, repräsentative Beispiele von hoch dichten Leiterplatten umfassen die folgenden:
  • Das erste Beispiel ist ein Verfahren, bezeichnet als Aufbau-Prozess, bei dem eine herkömmliche, doppelseitige oder Mehrschicht-Leiterplatte als die Kernplatte verwendet wird, und isolierende Schichten, die kleinere Durchgangslöcher und Verdrahtungsschichten haben, die feiner sind, sind darauf laminiert (Susumu Honda "Current State and Problems of Built-up Multilayer Printed Circuit Board Technology", Magazine of Japan Institute for Interconnecting and Packaging Electronic Circuits, Vol. 11, No. 7, Seiten 462–468 (1996)). Gemäß diesem Verfahren werden kleine Löcher für kleinere Durchgangslöcher in den isolierenden Schichten durch Fotoätzen oder chemisches Ätzen unter Verwendung eines fotoempfindlichen, isolierenden Materials oder eines chemisch ätzbaren Materials gebildet. In neuerer Zeit sind Verfahren entwickelt worden, die ein Plasma oder einen Laser verwenden, um die Löcher in den isolierenden Schichten zu bilden. Wenn ein Laser verwendet wird, ist es für das Material nicht notwendig, dass es eine Fotoempfindlichkeit oder eine chemisch ätzbare Eigenschaft besitzt, so dass das isolierende Material aus einem weiteren Bereich ausgewählt werden kann.
  • Das zweite Beispiel ist ein Stapelverfahren, bei dem Kupferfolien auf einem Prepreg mit Löchern, gefüllt mit einer leitfähigen Paste, laminiert werden (Hiroyuki Okano, "Resin Multilayer Circuit Board with All Layers Having IVH Structure", 1995 Microelectronics Symposium, Seite 163 (1995)) (allgemein wird dieser Typ einer Leiterplatte häufig als eine Aufbau-Mehrschicht-Leiterplatte klassifiziert). Untersuchungen sind in Bezug auf eine Leiterplatte durchgeführt worden, die anstelle eines Prepregs einen Film verwenden, der ein Klebemittel bzw. Adhäsiv besitzt (Keiichi Takenouchi et al. "Development of Polyimide Multilayer Circuit Board", Papers Presented at the Tenth Lecture Meeting on Interconnecting and Packaging Electronic Circuits, Seiten 81–82 (1996)).
  • Das dritte Beispiel ist ein Verfahren, das eine Dünnfilm-Mehrschicht verwendet, und ist ähnlich zu dem Aufbau-Prozess, der als das erste Beispiel beschrieben ist. Dies ist eine Dünnfilm-Mehrschicht-Leiterplatte, bei der eine herkömmliche, keramische Mehrschicht-Leiterplatte als die Kern-Platte verwendet wird, und wobei auf Oberflächen davon anorganische oder organische, isolierende Schichten und leitfähige Verdrahtungsschichten, gemustert durch Platieren und Fotoätzen, usw., laminiert sind. Derzeit ist dieses Verfahren, das eine Dünnfilm-Technologie verwendet, das Verfahren, mit dem die dichtesten Leiterplatten hergestellt werden. Für die isolierenden Schichten wird fotoempfindliches Polyimid häufig verwendet.
  • Allerdings besitzen diese Herstellverfahren für diese gedruckten Leiterplatten Defekte.
  • Gemäß dem Aufbau-Prozess ist es schwierig, dichtere Leiterplatten zu erhalten, da eine herkömmliche Glasepoxidharz-Mehrschicht-Leiterplatte mit niedriger Dichte als der Kern der inneren Schicht verwendet wird. Zusätzlich ist es, um dichtere Leiterplatten zu erhalten, notwendig, die Anzahl von isolierenden und Verdrahtungsschichten, die aufgebaut werden, zu erhöhen, so dass es technisch schwierig ist, die Oberflächen der Leiterplatten abzuflachen, oder die Kosten erhöhen sich.
  • Gemäß dem Stapel-Prozess ist es schwierig, die kleinen Löcher in einem Prepreg oder einem Film (Basismaterial) einer Dicke für eine höhere Dichte unter niedrigen Kosten zu bilden.
  • Gemäß dem Dünnfilm-Mehrschicht-Verfahren, das einen Dünnfilm-Prozess verwendet, sind die Kosten hoch.
  • Die JP04093096 offenbart eine Mehrschicht-Keramik-Leiterplatte, die eine unterste Schicht, eine Zwischenschicht und eine oberste Schicht aufweist, die getrennt gebildet sind, mit Durchgangslöchern, die an vorbestimmten, gleichen Positionen geöffnet sind. Die Durchgangslöcher der Zwischenschicht sind größer im Durchmesser geöffnet als die anderen. Eine Leiterpaste ist in das Durchgangsloch eingefüllt. Die Merkmale dieser Offenbarung sind in dem Oberbegriff des Anspruchs 1 enthalten.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Im Hinblick auf diese Probleme bei herkömmlichen Herstellverfahren für Mehrschicht-Leiterplatten ist es eine Aufgabe der vorliegenden Erfindung, ein Leiterplatten-Herstellverfahren zu schaffen, mit dem hoch dichte Leiterplatten einfach unter niedrigen Kosten hergestellt werden können, und wobei eine Kern-Leiterplatte, die eine maximale Arbeitsgröße besitzt, verwendet werden kann.
  • Um die vorstehende Aufgabe zu lösen, werden eine gedruckte Leiterplatte, wie sie im Anspruch 1 angegeben ist, eine Mehrschicht-Leiterplatte, wie sie im Anspruch 3 angegeben ist, eine Schaltungsbauteil-Montageeinheit, wie sie im Anspruch 4 angegeben ist, und ein Verfahren zum Herstellen einer Leiterplatte, wie es im Anspruch 5 angegeben ist, geschaffen. Die Leiterplatte gemäß der vorliegenden Erfindung weist eine Basismaterialschicht auf, die ein erstes Durchgangsloch und eine isolierende Schicht mit einem zweiten Durchgangsloch besitzt, wobei die isolierende Schicht auf mindestens einer Oberfläche der Basismaterialschicht vorgesehen ist, wobei ein Querschnittsbereich des zweiten Durchgangslochs kleiner als ein Querschnittsbereich des ersten Durchgangslochs ist, und wobei das erste und das zweite Durchgangsloch mit einem leitenden Material gefüllt sind. Mit diesen Merkmalen werden eine feine Verdrahtung und eine feine Durchgangslochverbindung in der Leiterplatte, die eine große Arbeitsgröße besitzt, ermöglicht, so dass kostengünstige Leiterplatten und elektronische Bauelemente erhalten werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte gemäß eines Vergleichsbeispiels der vorliegenden Erfindung;
  • 2 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte, bei der Leitungsschichten innerhalb von isolierenden Schichten in dem Vergleichsbeispiel der vorliegenden Erfindung vorgesehen sind;
  • 3 stellt ein Vergleichsbeispiel dar, bei der die isolierende Schicht nur auf einer Oberfläche eines Grundmaterials in dem Vergleichsbeispiel der vorliegenden Erfindung vorgesehen ist;
  • 4 zeigt eine Querschnittsansicht einer Mehrschicht-Leiterplatte (Leiterplatte mit vier Schichten) gemäß einem Vergleichsbeispiel der vorliegenden Erfindung;
  • 5 stellt eine Schaltungskomponenten-Befestigungseinheit unter Verwendung einer Leiterplatte eines Vergleichsbeispiels der vorliegenden Erfindung, hergestellt durch einen Transfer-Prozess, dar;
  • 6 stellt ein anderes Vergleichsbeispiel der Mehrschicht-Leiterplatte der vorliegenden Erfindung dar;
  • 7 stellt ein Beispiel eines Transfermediums gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 8 stellt ein Beispiel eines Transfer-Prozesses gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 9 stellt ein Beispiel eines Transfermediums gemäß einer Ausführungsform der vorliegenden Erfindung dar;
  • 10 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte, hergestellt unter Verwendung des Transfermediums der 9;
  • 11 stellt eine flexible Leiterplatte, verwendet für ein Vergleichsbeispiel der vorliegenden Erfindung, dar;
  • 12 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte gemäß einem Vergleichsbeispiel der vorliegenden Erfindung, unter Verwendung der flexiblen Leiterplatte;
  • 13 stellt ein Beispiel eines Aufbau-Prozesses gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 14 stellt eine Kupferfolie dar, die eine isolierende Schicht besitzt, verwendet in einem Vergleichsbeispiel der vorliegenden Erfindung;
  • 15 stellt ein Verfahren unter Verwendung der Kupferfolie der 14 dar;
  • 16 stellt ein Beispiel eines Verfahrens zum Herstellen einer Mehrschicht-Leiterplatte gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 17 stellt ein Transfermedium gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 18 stellt eine Querschnittsansicht einer doppelseitigen Leiterplatte, hergestellt durch Präparieren von zwei der Transfermedien, gezeigt in 17, dar;
  • 19 stellte ein Beispiel einer Bauteilgruppe mit kleiner Größe, wie beispielsweise eines Halbleiter-Chips, gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar;
  • 20 zeigt eine perspektivische Ansicht der Bauteilgruppe der 19; und
  • 21 stellt ein anderes Beispiel einer Bauteilgruppe, mit kleiner Größe, wie beispielsweise eines Halbleiter-Chips, gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Ausführungsformen der vorliegenden Erfindung werden nachfolgend unter Bezugnahme auf die Zeichnungen beschrieben.
  • 1 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte gemäß einem Vergleichsbeispiel der vorliegenden Erfindung. Eine Grundmaterialschicht 101 mit einem ersten Durchgangsloch 103 ist vorgesehen, und eine isolierende Schicht 104 mit einem zweiten Durchgangsloch 105, mit einem kleineren Querschnittsflächenbereich als das erste Durchgangsloch, ist auf jeder Oberfläche der Grundmaterialschicht 101 vorgesehen. Oberhalb des Durchgangslochs 105 ist eine Durchgangsanschlussfläche 106 vorgesehen. Das Bezugszeichen 107 bezeichnet eine Verdrahtung. Die Verdrahtung und die Durchgangsanschlussfläche bilden eine Verdrahtungsschicht. Die obere und die untere Verdrahtungsschicht 107 sind elektrisch durch das erste Durchgangsloch 103 und das zweite Durchgangsloch 105 verbunden und bilden eine doppelseitige Leiterplatte als Ganzes.
  • Da die Leiterplatte eine solche Struktur besitzt, kann der Querschnittsflächenbereich des zweiten Durchgangslochs 105 klein sein. Weiterhin kann, obwohl die Verdrahtung 107 auf der isolierenden Schicht 104 gebildet ist, da das zweite Durchgangsloch 105 in der Größe klein ist, die Durchgangsanschlussfläche 106 davon klein sein, so dass sogar dann, wenn das erste Durchgangsloch 103 einen großen Querschnittsflächenbereich besitzt, eine feine (hochdichte) Leiterplatte unabhängig des Querschnittsflächenbereichs des ersten Durchgangslochs 103 erhalten wird. Demzufolge treten Kurzschlussschaltungen mit dem ersten und dem zweiten Durchgangsloch 103 und 105 nicht sogar dann auf, wenn ein Verdrahtungsintervall 108 klein ist. Zusätzlich wird, da der Querschnittsflächenbereich des ersten Durchgangslochs 103 groß sein kann, wie dies vorstehend erwähnt ist, eine Herstellung der Leiterplatten erleichtert.
  • Es ist in Bezug auf die Grundmaterialschicht 101 bevorzugt, dass sie elektrisch isolierend ist und eine mechanische Festigkeit so hat, wie sie für eine Leiterplatte notwendig ist. Eine Glasepoxidharzplatte, die gehärtetes Epoxidharz mit Glasfasern als ein Verstärkungsmaterial aufweist, oder eine Aramid-Epoxidharzplatte, die gehärtetes Epoxidharz mit Aramid-Fasern als Verstärkungsmaterial aufweist, können verwendet werden. Bekannte Harze können verwendet werden, die für Leiterplatten entwickelt worden sind.
  • Ein Durchgangsloch 102, das das erste Durchgangsloch 103 und das zweite Durchgangsloch 105 aufweist, ist mit einem leitenden Material gefüllt. Als das leitende Material kann eine gehärtete, leitende Paste, in der Kupferpulver oder Silberpulver in Harz gemischt ist, oder Gold, Silber, Kupfer, Blei, usw., oder eine Legierung davon, verwendet werden.
  • Das leitfähige Material, mit dem das erste Durchgangsloch 103 gefüllt ist, und mit dem das zweite Durchgangsloch 105 gefüllt ist, kann dasselbe sein oder sie können unterschiedlich sein. Unterschiedliche Materialien sind zum Befüllen der Durchgangslöcher bevorzugt, die unterschiedliche Durchmesser zueinander haben.
  • Während die Verdrahtungsschichten 107 außerhalb der isolierenden Schichten 104 in 1 gebildet sind, wie dies in 2 dargestellt ist, können die isolierenden Schichten 202 außerhalb einer doppelseitigen Leiterplatte 201 der 1 so vorgesehen werden, dass die Leitungsschichten 107 innerhalb der gesamten, isolierenden Schicht gelegen sind (die isolierenden Schichten 104 und die isolierenden Schichten 202 aufweisend). Die Struktur, dargestellt in 2, ist dann effektiv, wenn Mehrschicht-Leiterplatten hergestellt werden. Löcher 203, gebildet in den Oberflächen, dienen als Durchgangslöcher zur Verbindung mit der oberen und der unteren Schicht. Der Querschnittsflächenbereich des Lochs 203 kann frei gewählt werden. Wenn isolierende Schichten als die Oberflächenschichten verwendet werden, sind die isolierenden Schichten 202 Lötmittel-Resist-Schichten. Verfahren zum Herstellen der Leiterplatten mit den Strukturen der 1 und 2 werden später beschrieben.
  • 3 stellt eine Vergleichsbeispiel dar, in der eine isolierende Schicht 304 nur auf einer Oberfläche einer Grundmaterialschicht 301 vorgesehen ist. Das Bezugszeichen 303 stellt ein erstes Durchgangsloch dar. Das Bezugszeichen 305 stellt ein zweites Durchgangsloch dar, das einen kleinen Querschnittsflächenbereich besitzt. Durchgangsanschlussflächen 306 und Verdrahtungen 307 bilden Leiter- bzw. Verdrahtungsschichten. Da die isolierende Schicht 304 verhindert, dass die Leiter 307 mit dem ersten Durchgangsloch 303, das einen großen Querschnittsflächenbereich besitzt, eine Kurzschlussschaltung bilden, wird eine feine Verdrahtung ermöglicht.
  • Die Vorsehung der isolierenden Schichten, ähnlich wie in den vorstehend beschriebenen Beispielen, ermöglicht nicht nur eine feine Verdrahtung, sondern ist auch dabei effektiv, die adhäsive Festigkeit der Verdrahtungen bzw. Leiter 307 sicherzustellen.
  • 4 stellt eine Querschnittsansicht einer Mehrschicht-Leiterplatte (Leiterplatte mit vier Schichten) gemäß einem Vergleichsbeispiel der vorliegenden Erfindung dar. Zwei doppelseitige Leiterplatten 401 sind dieselben wie die eine, die unter Bezugnahme auf 2 beschrieben ist. Die zwei doppelseitigen Leiterplatten 401 sind mechanisch und elektrisch über ein Grundmaterial 402 verbunden, das ein Durchgangsloch 403 besitzt. Das Durchgangsloch 403 weist ein erstes Durchgangsloch 404, vorgesehen in dem Grundmaterial 402, und ein Durchgangsloch 405, vorgesehen in einer isolierenden Schicht 406, auf, und besitzt einen kleineren Querschnittsflächenbereich als das erste Durchgangsloch 404. Als Materialien für das Grundmaterial und die Durchgangslöcher können dieselben wie solche, die unter Bezugnahme auf 1 beschrieben sind, verwendet werden.
  • Wie bei der oberen und der unteren, doppelseitigen Leiterplatte 401, ist es nicht immer notwendig, doppelseitige Leiterplatten einer Struktur gemäß der vorliegenden Erfindung zu verwenden. Als ein Beispiel stellt 6 eine Querschnittsansicht einer vierschichtigen Leiterplatte dar, in der eine Leiterplattenstruktur gemäß diesem Vergleichsbeispiel bei zwei herkömmlichen, doppelseitigen Leiterplatten angewandt wird. Das Bezugszeichen 501 stellt herkömmliche, doppelseitige Leiterplatten aus Glasepoxidharz mit Durchgangsloch dar. Die Leiter 512 auf beiden Oberflächen sind elektrisch über ein Durchgangsloch 511 verbunden. Während eine Innenseite 510 des Durchgangslochs typischerweise leer ist, ist das Durchgangsloch 511 mit Harz in diesem Beispiel gefüllt. Zwei herkömmliche, doppelseitige Leiterplatten 501 sind mechanisch und elektrisch über ein Grundmaterial 502 verbunden, das ein Durchgangsloch 503 besitzt. Das Durchgangsloch 503 weist ein erstes Durchgangsloch 504, vorgesehen in dem Grundmaterial 502, und ein Durchgangsloch 505, vorgesehen in einer isolierenden Schicht 506, und mit einem Querschnittsflächenbereich kleiner als derjenige des ersten Durchgangslochs 504, auf. Als die Materialien für das Grundmaterial und die Durchgangslöcher können dieselben wie solche, die unter Bezugnahme auf die 1 beschrieben sind, verwendet werden.
  • Während vierschichtige Leiterplatten unter Bezugnahme auf die 4 und 6 beschrieben wurden, sollte verständlich werden, dass die vorliegende Erfindung nicht hierauf beschränkt ist. Mehrschichten können in einer ähnlichen Struktur laminiert werden.
  • Verfahren zum Herstellen der Leiterplatten gemäß den vorstehend beschriebenen Vergleichsbeispielen der vorliegenden Erfindung werden beschrieben.
  • Zuerst wird ein Herstellverfahren unter Verwendung einer Transfertechnologie beschrieben. Dieses Verfahren verwendet ein Transfermedium, wie dies in 7 dargestellt ist. Auf einer Oberfläche eines Trägers 601, wobei die Oberfläche so behandelt ist, dass sie abziehbar ist, ist eine Leiterschicht, wie beispielsweise der Leiter 107, umfassend die Durchgangsanschlussfläche 106, gebildet. Diese Bildung wird über ein Leiterbildungsverfahren unter Verwendung von Plattieren, Verdampfen oder einem Fotoprozess durchgeführt. Auf der Leiterschicht wird die isolierende Schicht 104 gebildet, die ein Loch 602 besitzt, das als das zweite Durchgangsloch dient. Ein Transfer- bzw. Übertragungsmedium 603, das so strukturiert ist, wird präpariert. Genauer gesagt wird ein Kupfermuster, gebildet durch Plattieren, auf einem Träger, hergestellt aus rostfreiem Stahl, gebildet.
  • Zwei solcher Übertragungs- bzw. Transfermedien werden präpariert und ein nicht gehärtetes Trägermaterial 701, das ein Loch besitzt, das als das erste Durchgangsloch dient und mit einer leitfähigen Paste 702 gefüllt ist, ist sandwichartig zwischen den Übertragungsmedien zwischengefügt, wie dies in 8 dargestellt ist. Dann wird das Laminat unter Druck gesetzt und in einem Vakuum erwärmt (8A), um die leitfähige Paste und das Grundmaterial für eine Integration zu härten. Dann werden die Träger abgelöst (8B). Als das ungehärtete Grundmaterial 701 kann zum Beispiel ein Aramid-Epoxidharz-Prepreg verwendet werden, das ein nicht gewebtes Aramid-Gewebe-Prägnant mit Epoxidharz ist. Als die leitende Paste kann Kupferpaste verwendet werden. Die Löcher können durch einen Laser gebildet werden oder können mechanisch durch einen Bohrer gebildet werden. In Bezug auf die Größe der Löcher können, wenn das ungehärtete Grundmaterial ungefähr 150 μm in der Dicke ist, Löcher von ungefähr 100 μm bis 300 μm leicht gebildet werden. Das Aramid-Epoxidharz-Prepreg, das eine Vielzahl von Hohlräumen innen hat, wird komprimiert, wenn es unter Druck gesetzt und erwärmt wird, so dass sich das Grundmaterial in der Dicke erhöht, wie dies in 8B dargestellt ist. Zu diesem Zeitpunkt bilden die Kupferpaste und das erste Durchgangsloch das zweite Durchgangsloch. Tatsächlich sind dort Möglichkeiten vorhanden, wo die Kupferpaste an Bereichen 703 der 8 herausgequetscht wird. Die leitende Paste 702 kann so vorgesehen werden, um von der Oberfläche des Prepregs vorzustehen.
  • Ein anders Verfahren ist so, dass ein kegelförmiger Vorsprung, der eine gehärtete, leitfähige Paste besitzt, auf dem zweiten Durchgangsloch der unteren Seite gebildet ist, und ein vorspringender Leiter ist mit dem zweiten Durchgangsloch der oberen Seite verbunden, durch das Grundmaterial, hergestellt aus einem erweichten Harz, hindurchdringend.
  • Während ein Aramid-Epoxidharz-Prepreg als das ungehärtete Grundmaterial in dem vorstehend beschriebenen Beispiel verwendet wird, ist die vorliegende Erfindung nicht hierauf eingeschränkt. Zum Beispiel kann ein Blatt, das einen isolierenden Film aufweist, beschichtet mit einem Klebemittel, verwendet werden, oder es kann ein ungehärtetes Klebemittel in Plattenform verwendet werden. Die leitfähige Paste ist nicht auf eine Kupferpaste beschränkt. Zum Beispiel kann eine leitfähige Paste aus Gold, Silber oder Kohlenstoff, usw., verwendet werden.
  • Weiterhin ist es nicht notwendig, dass das erste Durchgangsloch mit nur der leitfähigen Paste gefüllt ist. Zum Beispiel kann eine metallische Kugel in das Loch so eingebettet werden, dass die elektrische Verbindung durch die leitende Paste, mit der das zweite Durchgangsloch gefüllt wird, hergestellt wird.
  • Wenn der Leiter 107 und die Durchgangsanschlusslöcher 106 der 7 in notwendigerweise fein sind, können sie durch einen zusätzlichen Prozess gebildet werden. Das bedeutet, dass eine gemusterte, plattierte Resist-Schicht auf eine Oberfläche des Trägers 601 vor einem Plattieren gebildet wird, und ein Platierfilm wird auf dem freigelegten Bereich des leitfähigen Trägers niedergeschlagen. Gemäß diesem Verfahren wird ein Muster erhalten, das fein ist und das eine große Filmdicke besitzt. Der Leiter und die Durchgangsanschlussfläche können durch Drucken einer leitfähigen Paste gebildet werden. Dies ist ein sehr einfaches Verfahren. In dem Fall, bei dem ein unter Druck setzen und ein Erwärmen zum Zeitpunkt der Übertragung durchgeführt werden, ist die Leitfähigkeit höher als in dem Fall, bei dem ein Härten nur durch Erwärmen durchgeführt wird.
  • Unter Verwendung eines Transfermediums, wie dies in 9 dargestellt ist, wird eine elektrische Verbindung zwischen dem ersten Durchgangsloch und dem zweiten Durchgangsloch sichergestellt. Das Bezugszeichen 801 bezeichnet eine leitfähige Paste, mit der das zweite Durchgangsloch gefüllt ist. Die leitfähige Paste 801 kann durch Drucken gebildet werden. Es muss nicht erwähnt werden, dass sie unter Verwendung einer Platier- und Musterungs-Technologie gebildet werden kann. In dem Fall der Verwendung des Transfermediums, wie in 9, wird die Schwierigkeit eines Fließens der leitfähigen Paste in das kleine, zweite Durchgangsloch hinein stärker eliminiert im Vergleich zu dem Transfermedium der 7. 10 zeigt eine Querschnittsansicht einer doppelseitigen Leiterplatte, hergestellt unter Verwendung des Transfermediums der 9. Während das leitfähige Material des ersten Durchgangslochs und dasjenige des zweiten Durchgangslochs in dieser Leiterplatte unterschiedlich sind, muss nicht gesagt werden, dass sie dieselben sein können. In 10 sind das obere und das untere Muster auf der doppelseitigen Leiterplatte zueinander in ihrer Position verschoben. Dies zeigt an, dass die Positions-Ausrichtung des oberen und des unteren Musters in dieser Ausführungsform grob sein kann. Dies kommt daher, dass, da ein großes, erstes Durchgangsloch in dieser Ausführungsform gebildet werden kann, der Zustand der Verbindung gerade dann ausgezeichnet ist, wenn die Muster etwas zueinander in ihrer Position verschoben sind. Da die Muster etwas zueinander in ihrer Position verschoben sein können, wird ermöglicht, eine Leiterplatte zu bilden, die eine große Arbeitsgröße besitzt, und Produkte werden durch Unterteilen von dieser zuletzt erhalten (während Durchgangslöcher dazu tendieren, sich zueinander in ihrer Position in einer Leiterplatte zu verschieben, die eine große Arbeitsgröße haben, kann eine ausreichend große Arbeitsgröße in einer Leiterplatte erzielt werden, bei der die Verbindung gerade dann sichergestellt wird, wenn die Durchgangslöcher etwas zueinander in ihrer Position, ähnlich wie in dieser Ausführungsform, verschoben sind). Demzufolge liefert die vorliegende Erfindung einen Vorteil dahingehend, dass eine Leiterplatte hergestellt werden kann, in der die Arbeitsgröße groß ist, obwohl die Muster und die Durchgangslöcher fein sind.
  • Als nächstes wird ein Verfahren zum Herstellen einer flexiblen Leiterplatte als ein anders Herstellverfahren gemäß der vorliegenden Erfindung beschrieben. 11 stellt eine flexible Leiterplatte dar, die eine isolierende Schicht 1001 und einen Leiter 1002 aufweist. Die isolierende Schicht 1001 weist einen Film auf, und ein Polyimid-Film wird häufig dafür verwendet. Der Leiter 1002 weist eine Kupferfolie, gemustert durch Fotoätzen, auf. Ein Loch 1003 dient als das zweite Durchgangsloch. Dieses Loch wird leicht unter Verwendung eines Eximerlasers hergestellt. Die Leiterplatte dieser Struktur ist ausreichend als ein TAB-Band, neben der Größe der Durchgangslöcher, bekannt. 12 stellt eine Querschnittsansicht einer doppelseitigen Leiterplatte gemäß diesem Vergleichsbeispiel unter Verwendung der flexiblen Leiterplatte dar.
  • Als nächstes stellt 13 ein Aufbauverfahren als ein Herstellverfahren gemäß dem Vergleichsbeispiel der vorliegenden Erfindung dar, bei dem Schichten aufeinanderfolgend auf einem Grundmaterial laminiert werden. In diesem Verfahren wird ein Grundmaterial 1201, das bereits gehärtet worden ist, verwendet, das ein erstes Durchgangsloch 1202 besitzt, das bereits gehärtet worden ist. Eine isolierende Schicht 1204, die ein zweites Durchgangsloch 1203 besitzt, ist auf sowohl der oberen als auch der unteren Oberfläche des Grundmaterials 1201 gebildet, und ein Leiter 1205 ist durch Plattieren oder ein anderes, einen leitenden Film bildendes Verfahren gebildet. In dieser Struktur ist das leitende Material, mit dem das zweite Durchgangsloch gefüllt ist, gegenüber demjenigen unterschiedlich, mit dem das erste Durchgangsloch gefüllt ist.
  • Die Verfahren, die in den 14 und 15 dargestellt sind, ergeben das Verfahren für die flexible, gedruckte Schaltung, allerdings ist die Reihenfolge der Herstellschritte unterschiedlich. Wie in 14 dargestellt ist, werden die obere und die untere isolierende Schicht 1303, von denen jede ein Durchgangsloch 1302 besitzt, das als das zweite Durchgangsloch dient, auf Kupferfolie 1301 präpariert, und ein nicht gehärtetes Grundmaterial, in dem ein Loch, das als das erste Durchgangsloch dient, mit einer nicht gehärteten, leitfähigen Paste gefüllt ist, ist dazwischengefügt. Das Laminat wird unter Druck gesetzt und erwärmt, um das Grundmaterial und die leitfähige Paste für eine Integration zu härten (15A). Dann werden die Kupferfolien auf den Oberflächen durch Ätzen gemustert, um eine doppelseitige Leiterplatte zu erhalten (15B).
  • 16 stellt ein Verfahren zum Herstellen einer Mehrschicht-Leiterplatte dar. Zwei doppelseitige Leiterplatten 1501, wie sie unter Bezugnahme auf 2 beschrieben sind, werden präpariert, und ein nicht gehärtetes Grundmaterial 1502, in dem ein Loch, das als das erste Durchgangsloch dient, mit einer leitfähigen Paste gefüllt ist, ist sandwichartig dazwischen gefügt. Das Laminat wird in einem Vakuum unter Druck gesetzt und erwärmt (16A), so dass die leitfähige Paste und das Grundmaterial für eine Integration gehärtet werden (16B). So wird eine vierschichtige Leiterplatte hergestellt. Es ist einfach eine Leiterplatte herzustellen, die mehr Schichten aufweist, und wobei die Leiterplatte doppelseitig ist. Durch Laminieren einer weiteren Schicht der doppelseitigen Leiterplatte auf jeder Oberfläche wird eine Leiterplatte mit sechs Schichten realisiert, und durch Laminieren von zwei vierschichtigen Leiterplatten wird eine achtschichtige Leiterplatte realisiert.
  • Das Transfermedium, dargestellt in 17, ist ein Transfermedium, das zum Herstellen einer doppelseitigen Leiterplatte, gemäß einem andern Modus, effektiv ist. Eine Formfreigabebehandlung wird auf eine Oberfläche eines Trägers 1601 aufgebracht und eine isolierende Schicht 1602 wird auf der Oberfläche gebildet. Dann wird ein notwendiges Loch 1606 gebildet und ein Leiter 1603, der einen leitfähigen Film aufweist, wird laminiert. Dann wird ein Loch 1605, das als das zweite Durchgangsloch dient, gebildet. Das Transfermedium wird so gebildet. Durch Präparieren von zwei solchen Transfermedien und Herstellen einer doppelseitigen Leiterplatte in einer Art und Weise ähnlich zu derjenigen, die unter Bezugnahme auf 7 beschrieben ist, wird eine solche, wie sie in 18 dargestellt ist, realisiert. Die Oberflächen der doppelseitigen Leiterplatten sind flach.
  • 5 stellt eine Schaltungselementen-Befestigungseinheit, unter Verwendung einer Leiterplatte gemäß der vorliegenden Erfindung, hergestellt durch den Transfer-Prozess, dar. Das Bezugszeichen 407 stellt einen reinen Chip dar. Das Bezugszeichen 408 stellt eine Erhebung dar. Das Bezugszeichen 409 stellt eine Unterfüllung dar. Das Bezugszeichen 410 stellt die Mehrschicht-Leiterplatte in 4 dar. Die Schaltungselement-Befestigungseinheit ist kostengünstig, obwohl sie in der Dichte hoch und in der Größe klein ist, da die Oberflächen der Leiterplatte flach sind, und weiterhin sind keine Lötmittelbrücken vorhanden, und der Ertrag ist ausgezeichnet. Insbesondere wird eine Schaltungselementen-Befestigungseinheit, in der eine reine SLI durch Flip-Chip auf einer Leiterplatte gemäß der vorliegenden Erfindung gebondet ist, in der Größe klein, hoch in der Geschwindigkeit und kostengünstig.
  • 19 zeigt eine Querschnittsansicht einer Bauelementengruppe aus elektronischen Bauelementen, wie beispielsweise Halbleiter-Chips, gemäß einem anderen Vergleichsbeispiel der vorliegenden Erfindung. Das Nachfolgende ist von der Oberseite zu der Unterseite laminiert: eine Grundmaterialschicht 1704, die eine Kupferfolienanschlussfläche 1706 auf deren einen Oberfläche besitzt und die ein erstes Durchgangsloch 1707 besitzt; eine isolierende Schicht 1703, die ein zweites Durchgangsloch 1708 besitzt und auf der andern Oberfläche der Grundmaterialschicht 1704 vorgesehen ist; und ein Halbleiter-Chip 1701, der eine Elektrode 1702 besitzt, um so der Position des zweiten Durchgangslochs 1708 zu entsprechen. Der Querschnittsflächenbereich des zweiten Durchgangslochs 1708 ist kleiner als derjenige des ersten Durchgangslochs 1707. Das erste und das zweite Durchgangsloch sind mit einem leitfähigen Material 1705 gefüllt. Eine Eingangs- und Ausgangs-Anschlussfläche (Elektrode) 1702 ist typischerweise eine Aluminiumelektrode in dem Fall des Halbleiter-Chips. Die Grundmaterialschicht 1704 ist aus isolierendem Harz hergestellt. Der isolierende Cum-Schutz-Film 1703 ist ein isolierender Com-Schutz-Film auf dem Halbleiter-Chip und typischerweise aus Siliziumnitrit hergestellt. In neuerer Zeit ist ein Siliziumnitritfilm, beschichtet mit Polyimid, häufig verwendet worden.
  • Als das isolierende Harz für die Grundmaterialschicht sind viele Harze heutzutage bekannt. Epoxidharz wird weit verbreitet auf diesem Gebiet verwendet. Einige Harze sind mit einer Fotoempfindlichkeit für die Bildung der Löcher ausgestattet. Der Auswahlbereich des Harzes kann erweitert werden, da ein Laser nun zum Bilden der Löcher verwendet werden kann. Für das Harz, verwendet für die elektronischen Bauelemente, ist ein solches, das in dem Feuchtigkeitsabsorptionsverhalten niedrig ist, erwünscht. Solche Harze sind in einer Vielfalt entwickelt worden. Weiterhin ist als das Harz, das in Kontakt mit dem Halbleiter steht, ein solches bevorzugt, das im Verunreinigungs-Gehalt niedrig ist. Obwohl der thermische Expansionskoeffizient vorzugsweise nahe zu demjenigen des Siliziums liegt, da kein einfaches Material vorhanden ist, das einen solchen thermischen Expansionskoeffizienten besitzt, wird ein Füller häufig zugemischt.
  • Für eine gute, elektrische Verbindung zwischen der Aluminiumelektrode und dem leitfähigen Material ist es notwendig, einen Oxidfilm auf der Oberfläche der Aluminiumelektrode zu entfernen. Bevor die leitfähige Paste in Kontakt mit der Aluminiumelektrode gebracht wird, wird der Oxidfilm auf der Aluminiumoberfläche durch ein umgekehrtes Sputtern oder eine Reduktions-Behandlung entfernt.
  • Die Bauelementengruppe der 19 besitzt dieselbe Größe wie der Halbleiter-Chip und ist von geringen Kosten, da sie in der Größe klein ist und leicht herzustellen ist.
  • 21 stellt ein anderes Beispiel der Bauelementengruppe (Package) dar. Wenn die Halbleiter-Paste 1705 von einem lötbaren Typ ist, kann die Bauelementengruppe als eine Bauelementengruppe, befestigbar auf einer Leiterplatte unter dem Zustand der 21, behandelt werden. 20 zeigt eine perspektivische Ansicht der Leiterplatte der 19, von der Seite der Bodenfläche aus gesehen.
  • Als die lötfähige, leitende Paste 1705 ist eine leitfähige Paste bevorzugt, die Kupferpulver, Harz und ein Härtemittel aufweist. Der Gehalt des Kupferpulvers liegt vorzugsweise bei 85 Gewichts-% oder höher. Eine leitfähige Paste ist kommerziell erhältlich, die ohne irgendeine Behandlung, aufgebracht darauf nach einem Härten, lösbar ist. Gerade wenn eine normale Kupferpaste verwendet wird, wird ein Löten durch mechanisches oder chemisches Entfernen des Harzes auf der Oberfläche nach einem Härten ermöglicht. Als ein einfaches Verfahren dafür wird ein Löten durch mechanisches Schleifen der Oberfläche ermöglicht.
  • Die vorliegende Erfindung ist nicht auf ein Löten festgelegt. In neuester Zeit ist ein Versuch häufig vorgenommen worden, elektronische Bauelemente an einer Leiterplatte mit einer leitfähigen Paste ohne die Verwendung eines Lötmittels anzubonden, um eine Bleiansammlung zu verhindern. Diese Bauelementengruppe ist konform zu dieser Tendenz.
  • Einfache Verfahren zum Herstellen einer Bauelementengruppe der Struktur der 19 oder der 21 umfassen ein Verfahren, bei dem ein Durchgangsloch in einer Schicht aus isolierendem Harz in einer Position entsprechend der Position der Elektrode eines elektronischen Bauelements gebildet wird, eine leitfähige Paste in dem Loch eingebettet und unter Druck erwärmt wird, so dass die leitfähige Paste gehärtet wird, um das elektronische Bauelement anzubonden.
  • Hierbei wird, unter Verwendung als isolierende Harzschicht eines Prepregs mit nicht gewebtem Aramid-Gewebe als ein Verstärkungsmaterial, die leitfähige Paste zum Zeitpunkt eines Erwärmens und unter Drucksetzens komprimiert, und zwar aufgrund deren Kompressionsfähigkeit, so dass sich die Leitfähigkeit erhöht, nachdem die Paste gehärtet ist. Es muss nicht gesagt werden, dass ein einfaches Harz als die Schicht aus isolierendem Harz verwendet werden kann. Da das Harz zum Zeitpunkt eines Erwärmens und unter Druck setzens fließt, werden ähnliche Effekte wie solche einer kompressiven, isolierenden Harzschicht erhalten. Der Vorgang, der unter Druck setzt, ist wichtig. Weiterhin kann, da der Oxidfilm auf der Aluminiumelektrode durch den Prozess, unter Druck setzt, gebrochen werden kann, der Vorgang, der den Oxidfilm entfernt, der im voraus durchge führt werden soll, weggelassen werden. Um positiv diesen Effekt zu nutzen, ist es auch bevorzugt, abrasive Teilchen in die leitfähige Paste hinein zu mischen.
  • Es sollte verständlich werden, dass die Bauelementengruppe bzw. das Package dieser Struktur nicht in Chips, sondern in Wafern, verarbeitet werden kann. Eine Vorbehandlung wird durchgeführt, bevor der Wafer in Chips unterteilt wird, und der Wafer wird später unterteilt. Demzufolge werden die Kosten der Bauelementengruppe stark verringert. Es ist ersichtlich, dass das Verfahren zum Herstellen der Struktur der vorliegenden Erfindung nicht auf die vorstehend beschriebenen Herstellverfahren beschränkt ist. Hierzu sind viele andere Herstellverfahren verfügbar. Ein Beispiel ist ein Verfahren, bei dem ein Halbleiterwafer mit einem isolierenden Harz beschichtet wird, das isolierende Harz durch Erwärmen gehärtet wird, ein Durchgangsloch in dem isolierenden Harz mit Eximerlaser gebildet wird, so dass eine Aluminiumelektrode freigelegt wird, das Loch mit einer leitfähigen Paste gefüllt wird, die leitfähige Paste erwärmt und unter Druck gesetzt wird und die Oberfläche geschliffen wird.
  • Wie anhand der vorstehend beschriebenen Ausführungsformen ersichtlich ist, schafft die vorliegende Erfindung eine Leiterplatte, die eine Grundmaterialschicht, die ein erstes Durchgangsloch besitzt, und eine isolierende Schicht, die ein zweites Durchgangsloch besitzt, und auf mindestens einer Oberfläche der Grundmaterialschicht vorgesehen ist, aufweist, und die kostengünstig ist, da feine Zwischenverbindungsmuster gebildet werden können, und die Werkstückgröße kann groß sein, obwohl das erste Durchgangsloch groß ist, da der Querschnittsflächenbereich des zweiten Durchgangsloch kleiner als derjenige des ersten Durchgangslochs ist. Zusätzlich wird eine Bauelementengruppe erhalten, die kostengünstig ist, da Behandlungen in Wafern durchgeführt werden können.

Claims (5)

  1. Leiterplatte (201, 401, 1501), die umfasst: eine Grundmaterialschicht (101, 301, 402, 502, 701, 1201, 1502, 1704), die eine erste Durchgangsöffnung (103, 303, 404, 504, 1202, 1707) aufweist; und eine isolierende Schicht (104, 304, 406, 506, 1001, 1204, 1303, 1602, 1703), die eine zweite Durchgangsöffnung (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) aufweist, wobei die isolierende Schicht (104, 304, 406, 506, 1001, 1204, 1303, 1602, 1703) auf wenigstens einer Fläche der Grundmaterialschicht (101, 301, 402, 502, 701, 1201, 1502, 1704) vorhanden ist; wobei die erste Durchgangsöffnung (103, 303, 404, 504, 1202, 1707) und die zweite Durchgangsöffnung (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) mit einem leitenden Material gefüllt sind und wobei eine Querschnittsfläche des zweiten Durchgangslochs (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) kleiner als eine Querschnittsfläche des ersten Durchgangslochs (103, 303, 404, 504, 1202, 1707) ist; und wobei ein Teil des leitenden Materials (801) des zweiten Durchgangslochs (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) in das erste Durchgangsloch (103, 303, 404, 504, 1202, 1707) eingebettet ist; und dadurch gekennzeichnet, dass das leitende Material, mit dem das erste Durchgangsloch (103, 303, 404, 504, 1202, 1707) gefüllt ist, und das leitende Material (801), mit dem das zweite Durchgangsloch (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) gefüllt ist, unterschiedlich sind.
  2. Leiterplatte (201, 401, 1501) nach Anspruch 1, die weiterhin eine Durchgangsöffnungs-Anschlussfläche (106) aufweist, die auf dem zweiten Durchgangsloch (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) gebildet ist, wobei eine Größe der Durchgangsöffnungs-Anschlussfläche (106) kleiner als eine Querschnittsfläche des ersten Durchgangslochs (103, 303, 404, 504, 1202, 1707) ist.
  3. Mehrschichtige Leiterplatte, wobei eine Vielzahl der Leiterplatten (201, 401, 1501) nach Anspruch 1 oder 2 laminiert
  4. Schaltungsbauteil-Montageeinheit, wobei ein Schaltungsbauteil auf einem Leitungsabschnitt auf einer äußersten Schicht der Leiterplatte (201, 401, 1501) nach Anspruch 1 oder 2 oder auf einem Leitungsabschnitt auf einer äußersten Schicht der mehrschichtigen Leiterplatte nach Anspruch 3 verbunden ist.
  5. Verfahren zum Herstellen einer Leiterplatte nach Anspruch 1, das aufweist: einen ersten Schritt eines Bildens einer isolierenden Schicht (104, 304, 406, 506, 1001, 1204, 1303, 1602, 1703), die ein zweites Durchgangsloch (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708), gefüllt mit einem leitenden Material (801), besitzt; einen zweiten Schritt eines Bildens eines ersten Durchgangslochs (103, 303, 404, 504, 1202, 1707), wobei eine Querschnittsfläche des ersten Durchgangslochs (103, 303, 404, 504, 1202, 1707) größer als eine Querschnittsfläche des zweiten Durchgangslochs (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) ist; und einen dritten Schritt eines Übertragens der isolierenden Schicht (104, 304, 406, 506, 1001, 1204, 1303, 1602, 1703) so, dass ein Teil des leitenden Materials (801), mit dem das zweite Durchgangsloch (105, 305, 405, 505, 602, 1003, 1203, 1302, 1605, 1708) gefüllt ist, in das erste Durchgangsloch (103, 303, 404, 504, 1202, 1707) eingebettet ist.
DE69730629T 1996-12-26 1997-12-23 Leiterplatte und Elektronikkomponente Expired - Lifetime DE69730629T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP34728296 1996-12-26
JP34728296 1996-12-26
JP11317497 1997-04-30
JP11317497 1997-04-30

Publications (2)

Publication Number Publication Date
DE69730629D1 DE69730629D1 (de) 2004-10-14
DE69730629T2 true DE69730629T2 (de) 2005-02-03

Family

ID=26452190

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69725689T Expired - Lifetime DE69725689T2 (de) 1996-12-26 1997-12-23 Gedruckte Leiterplatte und elektronische Bauteile
DE69730629T Expired - Lifetime DE69730629T2 (de) 1996-12-26 1997-12-23 Leiterplatte und Elektronikkomponente

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE69725689T Expired - Lifetime DE69725689T2 (de) 1996-12-26 1997-12-23 Gedruckte Leiterplatte und elektronische Bauteile

Country Status (6)

Country Link
US (2) US6192581B1 (de)
EP (2) EP1250033B1 (de)
JP (1) JP3429734B2 (de)
KR (1) KR100338908B1 (de)
CN (1) CN1116790C (de)
DE (2) DE69725689T2 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
DE60031680T2 (de) * 1999-06-02 2007-09-06 Ibiden Co., Ltd., Ogaki Mehrschichtige, gedruckte leiterplatte und herstellungsmethode für eine mehrschichtige, gedruckte leiterplatte
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
JP3238380B2 (ja) * 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
WO2001005204A1 (fr) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Procede de fabrication d'une carte de circuits imprimes
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6800232B2 (en) 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
DE10196262T1 (de) * 2000-05-31 2003-05-15 Honeywell Int Inc Füllsystem
CN1444840A (zh) 2000-05-31 2003-09-24 霍尼韦尔国际公司 填充装置
US6484397B1 (en) * 2000-07-11 2002-11-26 Corning Incorporated Method of assembling a catalytic converter for use in an internal combustion engine
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
JP3778003B2 (ja) * 2001-05-21 2006-05-24 日本電気株式会社 多層配線基板設計方法
US6704165B2 (en) 2001-06-08 2004-03-09 Seagate Technology Llc Attachment of a head-gimbal assembly to a printed circuit board actuator arm using Z-axis conductive adhesive film
JP4025177B2 (ja) * 2001-11-26 2007-12-19 三井金属鉱業株式会社 絶縁層付銅箔の製造方法
JP2003198113A (ja) * 2001-12-28 2003-07-11 Toshiba Corp プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器
CN1647105B (zh) * 2002-04-16 2010-05-05 Nxp股份有限公司 数据载体用模块结构及带有该模块结构的数据载体
JP4210171B2 (ja) * 2003-02-25 2009-01-14 京セラ株式会社 フリップチップ型icの製造方法
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TWI280084B (en) * 2005-02-04 2007-04-21 Phoenix Prec Technology Corp Thin circuit board
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US8084863B2 (en) * 2005-03-23 2011-12-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with continuous thermoplastic support film dielectric layers
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
US7750650B2 (en) * 2006-10-26 2010-07-06 Verigy (Singapore) Pte. Ltd. Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
KR101241690B1 (ko) * 2006-11-17 2013-03-08 엘지이노텍 주식회사 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
WO2008105867A1 (en) 2007-01-02 2008-09-04 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
TW200847882A (en) * 2007-05-25 2008-12-01 Princo Corp A surface finish structure of multi-layer substrate and manufacturing method thereof.
US9098646B2 (en) * 2007-08-10 2015-08-04 Kyocera Corporation Printed circuit board design system and method
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
US9466578B2 (en) * 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9357640B2 (en) * 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2864156A (en) * 1953-04-17 1958-12-16 Donald K Cardy Method of forming a printed circuit
GB1032679A (en) * 1961-05-26 1966-06-15 Richard Laurence Olson Improvements in spring devices incorporating multi-closed cell deformable spring masses
GB2072707B (en) * 1980-03-31 1984-01-25 Hitachi Chemical Co Ltd Electroconductive paste and process for producing electroconductive metallized ceramics using the same
JPS6047495A (ja) * 1983-08-25 1985-03-14 株式会社日立製作所 セラミツク配線基板
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPS62277754A (ja) * 1986-05-27 1987-12-02 Hitachi Chem Co Ltd 半導体装置の製造方法
JPS6457789A (en) * 1987-08-28 1989-03-06 Mitsubishi Electric Corp Electronic component mounting structure
JPH01124296A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd 配線板の製造法
JPH01207938A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
JPH088417B2 (ja) * 1988-11-17 1996-01-29 イビデン株式会社 多層プリント配線板
JP2633366B2 (ja) * 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
JPH0493096A (ja) * 1990-08-08 1992-03-25 Shinko Electric Ind Co Ltd 多層セラミック基板
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH04283993A (ja) * 1991-03-12 1992-10-08 Fujitsu Ltd 薄膜多層基板の製造方法
EP0526133B1 (de) * 1991-07-26 1997-03-19 Nec Corporation Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
JP2524278B2 (ja) 1992-01-31 1996-08-14 タツタ電線株式会社 プリント配線基板
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
JP3179564B2 (ja) * 1992-04-22 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH0621619A (ja) 1992-07-03 1994-01-28 Matsushita Electric Ind Co Ltd プリント配線板およびその形成方法
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
CA2143833A1 (en) * 1993-07-07 1995-01-19 Walter Schmidt Structured printed circuit boards and foil printed circuit boards and process for the manufacture thereof
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
EP0651602B1 (de) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Leitfähige Pastenzusammensetzung zum Füllen von Kontaktlöchern, Leiterplatte unter Anwendung dieser leifähigen Paste und Verfahren zur Herstellung
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5543585A (en) * 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JPH0832239A (ja) 1994-07-11 1996-02-02 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JP3102287B2 (ja) * 1994-12-19 2000-10-23 住友金属工業株式会社 セラミックス多層基板
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
JPH1188079A (ja) 1997-09-11 1999-03-30 Hitachi Ltd 分布型増幅器

Also Published As

Publication number Publication date
EP1250033B1 (de) 2004-09-08
EP1250033A3 (de) 2003-01-02
EP1250033A2 (de) 2002-10-16
CN1116790C (zh) 2003-07-30
US6281448B1 (en) 2001-08-28
JP3429734B2 (ja) 2003-07-22
CN1189760A (zh) 1998-08-05
DE69725689D1 (de) 2003-11-27
KR100338908B1 (ko) 2002-11-30
US6192581B1 (en) 2001-02-27
EP0851724B1 (de) 2003-10-22
DE69730629D1 (de) 2004-10-14
DE69725689T2 (de) 2004-04-29
JP2001028483A (ja) 2001-01-30
KR19980064661A (ko) 1998-10-07
EP0851724A2 (de) 1998-07-01
EP0851724A3 (de) 2000-09-27

Similar Documents

Publication Publication Date Title
DE69730629T2 (de) Leiterplatte und Elektronikkomponente
DE102006051762B4 (de) Hochdichte Leiterplatte und Verfahren zu ihrer Herstellung
DE69634597T2 (de) Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
DE69934674T2 (de) Methode zur herstellung von multifunktionellen mikrowellen-modulen aus fluoropolymer kompositsubstraten
DE60215518T2 (de) Verdrahtungsmodul mit reduzierter versorgungsverteilungsimpedanz
DE69920280T2 (de) Passives elektrisches element und verfahren zu seiner herstellung
DE10361087B4 (de) Gedruckte Schaltplatte mit eingebetteten Kondensatoren und Verfahren zur Herstellung derselben
DE60126555T2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE19681758B4 (de) Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
DE112004001727B4 (de) Verfahren zur Herstellung eines elektronischen Moduls
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE69934981T2 (de) Gedruckte leiterplatte und verfahren zur herstellung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE60032067T2 (de) Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
DE2330732C2 (de) Schaltungskarte als Träger für elektrische Leitungen und Bauelemente
DE60031949T2 (de) Gedruckte Leiterplatte und ihre Herstellung
DE60217793T2 (de) Prepreg und Leiterplatte und Verfahren zu deren Herstellung
DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
DE1815202A1 (de) Verfahren zur Herstellung mehrschichtiger Schaltungskarten
DE112012003002T5 (de) Herstellungsverfahren einer starrflexiblen gedruckten Leiterplatte und starrflexible gedruckte Leiterplatte
DE112008003532T5 (de) Verfahren zum Herstellen eines Mehrschichtverdrahtungssubstrats
DE69923205T2 (de) Leiterplattenanordnung und verfahren zu ihrer herstellung
DE112005000014T5 (de) Innenleiterverbindungsstruktur und Mehrschichtsubstrat
DE10392162T5 (de) Schaltkreiskarte und Schaltkreiskartenverbindungsstruktur
DE102013203919B4 (de) Halbleitergehäuse und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP

8320 Willingness to grant licences declared (paragraph 23)