JP3238380B2 - 回路基板の微細スル−ホ−ル導通部の形成法 - Google Patents

回路基板の微細スル−ホ−ル導通部の形成法

Info

Publication number
JP3238380B2
JP3238380B2 JP18854799A JP18854799A JP3238380B2 JP 3238380 B2 JP3238380 B2 JP 3238380B2 JP 18854799 A JP18854799 A JP 18854799A JP 18854799 A JP18854799 A JP 18854799A JP 3238380 B2 JP3238380 B2 JP 3238380B2
Authority
JP
Japan
Prior art keywords
hole
wiring pattern
circuit board
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18854799A
Other languages
English (en)
Other versions
JP2001015924A (ja
Inventor
克則 国分
邦彦 畔柳
利幸 塚原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP18854799A priority Critical patent/JP3238380B2/ja
Priority to US09/786,017 priority patent/US6523257B1/en
Priority to PCT/JP2000/004198 priority patent/WO2004084593A1/ja
Publication of JP2001015924A publication Critical patent/JP2001015924A/ja
Application granted granted Critical
Publication of JP3238380B2 publication Critical patent/JP3238380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高密度配線が要求
される可撓性回路基板等に微細なスル−ホ−ルを確実に
形成可能な回路基板の微細スル−ホ−ル導通部の形成法
に関する。
【０００２】
【従来の技術とその問題点】回路基板の両面の配線パタ
−ンを相互に導通させる手段としては、所要箇所にドリ
ル等で貫通孔を穿設し、この貫通孔の内面にスル−ホ−
ルメッキを施すのが一般的である。
【０００３】ここで、より高密度の配線パタ−ンを形成
する上では、スル−ホ−ルの穴径をできるだけ小さく形
成するのが有利である。しかし、ドリル手段による穿設
加工では直径０．４ｍｍ程度の穴を形成するのが限度で
あり、これは高密度な配線を要望される際には支障とな
る。
【０００４】また、多層回路基板の場合では、一般に内
層配線パタ−ンと外層配線パタ−ンとの導通もスル−ホ
−ルメッキにより達成されているが、内層配線パタ−ン
はスル−ホ−ルの内壁でメッキによってのみ電気的に接
続が図られており、この構造ではスル−ホ−ルメッキと
内層配線パタ−ンとの接触面積は差程大きくはなく、従
って、熱膨張等の原因によるクラックが発生しやすいの
で接続導通の信頼性が良好であるとは云い難い。
【０００５】更に、多層回路基板に於いて、外層配線パ
タ−ンと内層配線パタ−ンとを相互導通させる手法とし
て、例えば特開昭４９−７８１７１号公報等で貫通孔を
設けたマスクを介してレ−ザ−照射手段により貫通孔を
穿設する技術が開示されている。斯かる手法により導通
接続された孔はＳＶＨ、即ちブラインドスル−ホ−ル又
は単にビアホ−ルとして知られている。この手法は化学
的樹脂エッチング手段或いはレ−ザ−手段を使用するの
で、微細な孔加工が可能であるが、回路基板を貫通する
導通穴ではない。
【０００６】そこで本発明では、多層回路基板の場合で
あって内層配線パタ−ンと外層配線パタ−ンとの相互導
通を段状の構造で可及的に微小化することによって導通
の接続信頼性を好適に高めながら微細な配線パタ−ンに
も好適に対応することの可能な回路基板の微細スル−ホ
−ル導通部の形成法を提供するものである。
【０００７】
【課題を解決するための手段】その為に本発明による回
路基板の微細スル−ホ−ル導通部の形成法では、内層配
線パタ−ンと両面の各外層導電層とをスル−ホ−ル導通
化する為に、レ−ザ−手段で一方の外層導電層から上記
内層配線パタ−ンに部分的に遮られた貫通孔を形成し、
また、同じくレ−ザ−手段で他方の外層導電層から上記
内層配線パタ−ンに部分的に遮られ上記貫通孔と許容さ
れる範囲内で位置のずれた他の貫通孔を形成することに
よって段状のスル−ホ−ルを形成した後、スル−ホ−ル
メッキ処理することを特徴とするものである。
【０００８】ここで、内層配線パタ−ンに於けるスル−
ホ−ル導通を図るべき箇所のパタ−ン形状は両外層導電
層に形成される導電層除去孔の形状より大きく形成し、
又、このスル−ホ−ル導通部の内層配線パタ−ン内には
その部分の形状の半分程度の大きさに銅箔等の導電層を
除去しておくことができる。
【０００９】このようなオ−バ−ラップする段状のスル
−ホ−ル構造によれば、内層配線パタ−ンとスル−ホ−
ルメッキとの接触面積を好適に広げることが可能となる
為、微細なスル−ホ−ル導通構造でも内層配線パタ−ン
と両外層導電層との電気的な接続信頼性を格段に高める
ことが可能となり、従って多層高密度配線の回路基板を
得ることができる。
【００１０】
【発明の実施の形態】以下、図示の実施例を参照しなが
ら本発明を更に詳述する。図１は本発明による回路基板
の微細スル−ホ−ル導通部の形成法を採用して得られた
スル−ホ−ル導通部の概念的な断面構成図であり、ま
た、図２は内層配線パタ−ンと両外層導電層に設けた各
孔との相互配置関係を説明する為の図である。
【００１１】図１に於いて、１は第一の絶縁層であっ
て、この第一の絶縁層１の上面には銅箔等からなる一方
の外層導電層２が設けられ、また第二の絶縁層３の外面
には同じく銅箔等からなる他の外層導電層５有し、これ
らの両絶縁層１，３の内部には例えばランド状の内層配
線パタ−ン４が形成されて、所謂３層構造の回路基板を
構成している。
【００１２】そして、各外層導電層２，５と内層配線パ
タ−ン４との間には断面が図の如く段状にずれたスル−
ホ−ル６が形成され、この段状のスル−ホ−ル６内面を
含めて常法により無電解メッキ手段と電解メッキ手段と
を併用して各外層導電層２，５と内層配線パタ−ン４と
をスル−ホ−ル導通化する為にスル−ホ−ルメッキ層７
を施すものである。
【００１３】スル−ホ−ル６は段状にずれて形成される
為、スル−ホ−ルメッキ層７の内層配線パタ−ン４に対
する接触面積は図のように拡大され、従って両面の外層
導電層２，５との電気的接続の信頼性を良好に確保でき
ることとなる。
【００１４】段状にずれたスル−ホ−ル６を形成するに
は、例えば一方の外層導電層２側からエキシマレ−ザ
−、炭酸ガスレ−ザ−或いはヤグレ−ザ−等のレ−ザ−
の照射手段で穴径０．１ｍｍ程度に貫通孔を形成し、次
いで他の外層導電層５側からもレ−ザ−照射手段で同じ
く０．１ｍｍ程度に上記貫通孔の位置と約０．０５ｍｍ
位ずれた位置に貫通孔を形成することにより得られる。
このような微細な段状のスル−ホ−ル６でもメッキ液は
十分に浸透するので、微細なスル−ホ−ル６による配線
パタ−ンの高密度化に有効に寄与する。
【００１５】また、第一及び第二の両絶縁層１，３とし
ては、通常の回路基板に使用されるガラスエポキシ樹脂
やポリイミド樹脂フィルム等を用いることができる。段
状のスル−ホ−ル６は上記のとおりレ−ザ−照射手段で
形成するので、両面の各外層導電層２，５の所定箇所に
は上記穴径に応じた導電層の除去部孔２Ａ，５Ａが図２
に示すようにそれぞれ予め設けられる。なお、この段状
のスル−ホ−ル６を形成した段階では、良好なメッキ層
を得る為にその穴内に於ける残留物を除去する手段とし
て過マンガン酸液への浸漬処理を施すのが好ましい。
【００１６】図２は内層配線パタ−ン４と両外層導電層
２，５に設けた各孔２Ａ，５Ａとの相互配置関係を説明
した図を参照して本発明の手法により回路基板を製作す
る要点を説明すると、先ず内層配線パタ−ン４を形成す
る為には銅箔厚み１８μｍ、接着剤層の厚み１８μｍそ
して絶縁層としてのポリイミド樹脂フィルムの厚さが２
５μｍの片面銅張積層板を用意し、常法に従って必要な
他の配線パタ−ンと共にランド状の内層配線パタ−ン４
を形成した。その際にはこのランド状の内層配線パタ−
ン４の中央部には孔４Ａを同時に形成する。この場合、
ランド状の内層配線パタ−ン４の外径を０．３００ｍ
ｍ、孔４Ａの内径を０．１２０ｍｍに設定した。
【００１７】そこで、上記内層配線パタ−ン４を形成し
た回路基板の両面に総厚み５０μｍの接着剤付きポリイ
ミドフィルム及びポリエステル系の厚さ５０μｍの層間
接着剤をそれぞれ介して銅箔厚み１８μｍ、接着剤層の
厚み１８μｍそして絶縁層としてのポリイミド樹脂フィ
ルムの厚さが２５μｍの片面銅張積層板を各々ラミネ−
トした。
【００１８】次いで、一方の外層導電層２及び他方の外
層導電層５に対して各孔２Ａ，５Ａの内径がそれぞれ
０．１５０ｍｍとなるように銅箔のエッチング除去部を
形成した。この場合には、両者の孔２Ａ，５Ａの位置が
その中心で符号Ｄで示すように０．０５０ｍｍずれるよ
うに形成した。このように、両外層導電層２，５に形成
した各孔２Ａ，５Ａの大きさに対して、ランド状の内層
配線パタ−ン４の孔４Ａは略８０％の大きさとなる。
【００１９】この段階で、出力２．０Ｗ、周波数３００
Ｈｚの炭酸ガスレ−ザ−を用いて、先ず一方の外層導電
層２側から３ショット照射し、次いで他方の外層導電層
５側からも３ショット照射して図１に示す如き段状のス
ル−ホ−ル６を得た。
【００２０】最後に、既述の過マンガン酸液への浸漬処
理を施してスル−ホ−ル６内を浄化して常法により無電
解銅メッキ処理及び電解銅メッキ処理を施してスル−ホ
−ルメッキ層７を形成した。
【００２１】以下、通常の手法を採用して両外層導電層
に対する配線パタ−ンニング処理を行うことにより所要
の回路基板を得ることができる。
【００２２】
【発明の効果】本発明による回路基板のスル−ホ−ル導
通部の形成法によれば、スル−ホ−ルは段状にずれて形
成される為、スル−ホ−ルメッキ層の内層配線パタ−ン
に対する接触面積が好適に拡大され、これにより、内層
配線パタ−ンと両面の外層導電層との電気的接続の信頼
性を良好に確保できる。
【００２３】従って、微細且つ高密度な回路基板を製作
する場合に本発明を採用すると極めて有利である。
【図面の簡単な説明】
【図１】本発明による回路基板の微細スル−ホ−ル導通
部の形成法を採用して得られたスル−ホ−ル導通部の概
念的な断面構成図。
【図２】内層配線パタ−ンと両外層導電層に設けた各孔
との相互配置関係を説明する為の図。
【符号の説明】
１ 第一の絶縁層 ２ 外層導電層 ２Ａ 孔 ３ 第二の絶縁層 ４ 内層配線パタ−ン ４Ａ 孔 ５ 外層導電層 ５Ａ 孔 ６ 段状のスル−ホ−ル ７ スル−ホ−ルメッキ層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−30495（ＪＰ，Ａ) 特開 平９−326539（ＪＰ，Ａ) 特開 平２−137295（ＪＰ，Ａ) 実開 昭62−58079（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H05K 3/00 H05K 3/42 H05K 1/11

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】内層配線パタ−ンと両面の各外層導電層と
    をスル−ホ−ル導通化する為に、レ−ザ−手段で一方の
    外層導電層から上記内層配線パタ−ンに部分的に遮られ
    た貫通孔を形成すると共に同じくレ−ザ−手段で他方の
    外層導電層から上記内層配線パタ−ンに部分的に遮られ
    上記貫通孔と許容される範囲内で位置のずれた他の貫通
    孔を形成することによってオ−バ−ラップする段状のス
    ル−ホ−ルを形成した後、スル−ホ−ルメッキ処理する
    ことを特徴とする回路基板の微細スル−ホ−ル導通部の
    形成法。
  2. 【請求項２】前記内層配線パタ−ンに於けるスル−ホ−
    ル導通を図るべき箇所のパタ−ン形状は前記両外層導電
    層に形成される導電層除去孔の形状より大きく形成した
    請求項１の回路基板の微細スル−ホ−ル導通部の形成
    法。
  3. 【請求項３】前記スル−ホ−ル導通部の内層配線パタ−
    ン内にはその部分の形状の半分程度の大きさに導電層を
    除去する請求項１又は２の回路基板の微細スル−ホ−ル
    導通部の形成法。
JP18854799A 1999-07-02 1999-07-02 回路基板の微細スル−ホ−ル導通部の形成法 Expired - Fee Related JP3238380B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18854799A JP3238380B2 (ja) 1999-07-02 1999-07-02 回路基板の微細スル−ホ−ル導通部の形成法
US09/786,017 US6523257B1 (en) 1999-07-02 2000-06-27 Method for forming fine through hole conduction portion of circuit board
PCT/JP2000/004198 WO2004084593A1 (ja) 1999-07-02 2000-06-27 回路基板の微細スルーホール導通部の形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18854799A JP3238380B2 (ja) 1999-07-02 1999-07-02 回路基板の微細スル−ホ−ル導通部の形成法

Publications (2)

Publication Number Publication Date
JP2001015924A JP2001015924A (ja) 2001-01-19
JP3238380B2 true JP3238380B2 (ja) 2001-12-10

Family

ID=16225619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18854799A Expired - Fee Related JP3238380B2 (ja) 1999-07-02 1999-07-02 回路基板の微細スル−ホ−ル導通部の形成法

Country Status (3)

Country Link
US (1) US6523257B1 (ja)
JP (1) JP3238380B2 (ja)
WO (1) WO2004084593A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344261A1 (de) * 2003-09-23 2005-05-04 Endress & Hauser Gmbh & Co Kg Leiterplatte mit einer Haltevorrichtung zum Halten bedrahteter elektronischer Bauteile, Verfahren zur Herstellung einer solchen Leiterplatte und deren Verwendung in einem Lötofen
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US20170318673A1 (en) * 2016-04-29 2017-11-02 Arista Networks, Inc. Connector for printed circuit board
JP7217142B2 (ja) * 2018-12-19 2023-02-02 日本特殊陶業株式会社 配線基板およびその製造方法
JP7302318B2 (ja) * 2019-06-13 2023-07-04 セイコーエプソン株式会社 配線基板、配線基板の製造方法、インクジェットヘッド、ｍｅｍｓデバイスおよび発振器
CN113260173B (zh) * 2021-06-07 2021-12-03 珠海越亚半导体股份有限公司 任意方向自由路径阶梯通孔、基板及通孔结构的制作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5426472A (en) * 1977-07-30 1979-02-28 Matsushita Electric Works Ltd Method of manufacturing multiilayer printed wiring board
JPS5443572A (en) * 1977-09-12 1979-04-06 Fujitsu Ltd Method of manufacturing multilayer printed board
JPS6258079U (ja) * 1985-09-28 1987-04-10
JPH088417B2 (ja) * 1988-11-17 1996-01-29 イビデン株式会社 多層プリント配線板
JP2881963B2 (ja) 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5367764A (en) * 1991-12-31 1994-11-29 Tessera, Inc. Method of making a multi-layer circuit assembly
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5278584A (en) * 1992-04-02 1994-01-11 Hewlett-Packard Company Ink delivery system for an inkjet printhead
US5483100A (en) * 1992-06-02 1996-01-09 Amkor Electronics, Inc. Integrated circuit package with via interconnections formed in a substrate
US5614114A (en) * 1994-07-18 1997-03-25 Electro Scientific Industries, Inc. Laser system and method for plating vias
US5841099A (en) * 1994-07-18 1998-11-24 Electro Scientific Industries, Inc. Method employing UV laser pulses of varied energy density to form depthwise self-limiting blind vias in multilayered targets
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
DE19681758B4 (de) * 1996-06-14 2006-09-14 Ibiden Co., Ltd. Einseitiges Schaltkreissubstrat für mehrlagige Schaltkreisplatine, mehrlagige Schaltkreisplatine und Verfahren zur Herstellung selbiger
EP0851724B1 (en) * 1996-12-26 2003-10-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
US6303881B1 (en) * 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
US6276055B1 (en) * 1998-09-02 2001-08-21 Hadco Santa Clara, Inc. Method and apparatus for forming plugs in vias of a circuit board layer

Also Published As

Publication number Publication date
WO2004084593A1 (ja) 2004-09-30
US6523257B1 (en) 2003-02-25
JP2001015924A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
JP3238380B2 (ja) 回路基板の微細スル−ホ−ル導通部の形成法
JP4314263B2 (ja) 微小ホールランドを有するビアホールおよびその形成方法
JP2778569B2 (ja) 多層印刷配線板およびその製造方法
JP2000216513A (ja) 配線基板及びそれを用いた製造方法
JPH11261236A (ja) 多層プリント配線板およびその製造方法
JP4045120B2 (ja) 多層プリント配線板とその製造方法
JPH09191168A (ja) プリント配線基板の導通孔の加工方法
KR20030037738A (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JP2000036644A (ja) 両面フレキシブルプリント基板
KR100313612B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JPH1187886A (ja) プリント配線板の製造方法
JP2000124615A (ja) 多層プリント配線板及びその製造方法
JP2001267748A (ja) 多層プリント配線板およびその製造方法
JP3817291B2 (ja) プリント配線板
JP3288290B2 (ja) 多層プリント配線板
JP3459398B2 (ja) 層間接続バイア・ホールを有する多層プリント基板の製造方法
KR20000025528A (ko) 다층 인쇄 회로 기판의 층간 전기 접속 방법
KR100332516B1 (ko) 인쇄회로기판의 블라인드 비아 홀 형성방법
JPH10335828A (ja) 多層配線板およびその製造方法
JPH10335824A (ja) 多層配線板およびその製造方法
KR100432725B1 (ko) 인쇄회로기판의 비어홀 충진방법
JPH09199862A (ja) 多層印刷配線板およびその製造方法
JP2003304067A (ja) 多層プリント配線板とその製造方法
JPH11126965A (ja) プリント基板の製造方法
JPH0677663A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081005

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091005

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees