JPH01207938A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01207938A JPH01207938A JP63033327A JP3332788A JPH01207938A JP H01207938 A JPH01207938 A JP H01207938A JP 63033327 A JP63033327 A JP 63033327A JP 3332788 A JP3332788 A JP 3332788A JP H01207938 A JPH01207938 A JP H01207938A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- insulating film
- electrodes
- electrode
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 230000001681 protective effect Effects 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 2
- 239000000969 carrier Substances 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にフィルムキャリアを有
する半導体装置に関する。
する半導体装置に関する。
電子部品の自動実装技術の進歩により、ＴＡＢ方式によ
る半導体装置が広く使用されるようになっている。
る半導体装置が広く使用されるようになっている。
第３図は従来の半導体装置の一例を示す断面図である。
図のように、半導体チップ１の上に設けたＡｅ層の電極
パッド（図示せず）の上にＣｒ層、Ｃｌ３層、Ｐｂ−３
ｎ合金層を順次積層し、且つ、最上層の前記Ｐｂ−８ｎ
合金層を突起状にした突起電極８を設け、突起電極８以
外の半導体チップ、１の表面を絶縁保持膜３で被覆する
。次に、絶縁フィルム４の上にリード５を配置して形成
した絶縁フィルムキャリアのリード５の先端部を突起電
極８に整合し熱圧着法により両者を接続する。
パッド（図示せず）の上にＣｒ層、Ｃｌ３層、Ｐｂ−３
ｎ合金層を順次積層し、且つ、最上層の前記Ｐｂ−８ｎ
合金層を突起状にした突起電極８を設け、突起電極８以
外の半導体チップ、１の表面を絶縁保持膜３で被覆する
。次に、絶縁フィルム４の上にリード５を配置して形成
した絶縁フィルムキャリアのリード５の先端部を突起電
極８に整合し熱圧着法により両者を接続する。
上述した従来の半導体装置は、半導体チップの上に設け
た電極パッド又は絶縁フィルムキャリアのり−トの先端
部に突起電極を設けなければならない。この突起電極は
絶縁フィルムキャリアのリードに設けると接続時に半導
体チップ表面をひっかく等により損傷を与えるため、一
般的に半導体チップ上に形成するのが普通である。半導
体チップ上にこの様な突起電極を設けることは、半導体
チップの加工及びその取扱い等の際に突起をつぶしたり
傷をつけることがないように余分な管理が必要となると
いう問題点がある。
た電極パッド又は絶縁フィルムキャリアのり−トの先端
部に突起電極を設けなければならない。この突起電極は
絶縁フィルムキャリアのリードに設けると接続時に半導
体チップ表面をひっかく等により損傷を与えるため、一
般的に半導体チップ上に形成するのが普通である。半導
体チップ上にこの様な突起電極を設けることは、半導体
チップの加工及びその取扱い等の際に突起をつぶしたり
傷をつけることがないように余分な管理が必要となると
いう問題点がある。
本発明の半導体装置は、半導体チップと、前記半導体チ
ップの電極パッド上に設けた外部回路接続用電極と、前
記電極以外の前記半導体チップ上に設けた保護絶縁膜と
、前記電極の位置と対応する開口部を設けた絶縁フィル
ム及び該絶縁フィルム上に設けて前記開口部周縁に先端
部を配置するリードを有する絶縁フィルムキャリアと、
前記電極に前記開口部を整合させ且つ前記電極と前記リ
ードの先端部を接続する導電性ペーストとを含んで構成
される。
ップの電極パッド上に設けた外部回路接続用電極と、前
記電極以外の前記半導体チップ上に設けた保護絶縁膜と
、前記電極の位置と対応する開口部を設けた絶縁フィル
ム及び該絶縁フィルム上に設けて前記開口部周縁に先端
部を配置するリードを有する絶縁フィルムキャリアと、
前記電極に前記開口部を整合させ且つ前記電極と前記リ
ードの先端部を接続する導電性ペーストとを含んで構成
される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を示す半導体装置の断面
図である。
図である。
図に示すように、半導体チップ１の上に設けたＡ１層の
電極パッド（図示せず）の上にＴｉ又はＣｒ等の接着層
、Ｎｉ、Ｃｕ、Ｗ、Ｐｔ等の障壁層、Ｐｂ−Ｓｎ合金又
はＳｎ等の接続層を順次積層して設けた外部回路接続用
電極２を設け、電極２以外の半導体チップ１の表面を絶
縁保護膜３で被覆する。次に、電極２の位置と対応する
位置に開口部を設けた絶縁フィルム４及び絶縁フィルム
４の上面に設け、且つ前記開口部の周縁に先端部を配置
するように設けたリード５と前記先端部以外のリード５
を被覆する保護膜６とを有する絶縁フィルムキャリアの
前記開口部を電極２に整合させる。次に、前記開口部内
にはんだ等の導電性ペースト７を埋込み、加熱して導電
性ペースト７をリフローさせ、電極２とリード５とを電
気的に接続する。
電極パッド（図示せず）の上にＴｉ又はＣｒ等の接着層
、Ｎｉ、Ｃｕ、Ｗ、Ｐｔ等の障壁層、Ｐｂ−Ｓｎ合金又
はＳｎ等の接続層を順次積層して設けた外部回路接続用
電極２を設け、電極２以外の半導体チップ１の表面を絶
縁保護膜３で被覆する。次に、電極２の位置と対応する
位置に開口部を設けた絶縁フィルム４及び絶縁フィルム
４の上面に設け、且つ前記開口部の周縁に先端部を配置
するように設けたリード５と前記先端部以外のリード５
を被覆する保護膜６とを有する絶縁フィルムキャリアの
前記開口部を電極２に整合させる。次に、前記開口部内
にはんだ等の導電性ペースト７を埋込み、加熱して導電
性ペースト７をリフローさせ、電極２とリード５とを電
気的に接続する。
第２図は本発明の第２の実施例を示す半導体装置の断面
図である。
図である。
図に示すように、第１の実施例と同様にして形成した外
部回路接続用電極２の位置と対応する位置に開口部を設
けた絶縁フィルム４及び絶縁フィルム４の下面に設は且
つ前記開口部の周縁に先端部を配置するように設けたリ
ード５を有する絶縁フィルムキャリアの前記開口部を電
極２に整合させる。次に、前記開口部内にはんだ等の導
電性ペースト７を埋込み、加熱してリフローさせ、電極
２とリード５を電気的に接続する。
部回路接続用電極２の位置と対応する位置に開口部を設
けた絶縁フィルム４及び絶縁フィルム４の下面に設は且
つ前記開口部の周縁に先端部を配置するように設けたリ
ード５を有する絶縁フィルムキャリアの前記開口部を電
極２に整合させる。次に、前記開口部内にはんだ等の導
電性ペースト７を埋込み、加熱してリフローさせ、電極
２とリード５を電気的に接続する。
以上説明したように本発明は、導電性ペーストにより半
導体チップの外部回路接続用電極と絶縁フィルムキャリ
アのリードを接続することにより、半導体チップの突起
電極を不要として半導体チップの取扱いを容易にできる
という効果がある。
導体チップの外部回路接続用電極と絶縁フィルムキャリ
アのリードを接続することにより、半導体チップの突起
電極を不要として半導体チップの取扱いを容易にできる
という効果がある。
また、従来は、半導体デツプの表面を保護するために、
更に樹脂コーティング等を必要としていたが、本発明で
は絶縁フィルムキャリアが表面保護の役割をしており、
半導体チップ上の樹脂コーティングを不要とすることが
可能である。
更に樹脂コーティング等を必要としていたが、本発明で
は絶縁フィルムキャリアが表面保護の役割をしており、
半導体チップ上の樹脂コーティングを不要とすることが
可能である。
第１図及び第２図は本発明の第１及び第２の実施例を示
す半導体装置の断面図、第３図は従来の半導体装置の一
例を示す断面図である。 １・・・半導体チップ、２・・・電極、３・・・保護絶
縁膜、４・・・絶縁フィルム、５・・・リード、６・・
・保護膜、７・・・導電性ペースト、８・・・突起電極
。
す半導体装置の断面図、第３図は従来の半導体装置の一
例を示す断面図である。 １・・・半導体チップ、２・・・電極、３・・・保護絶
縁膜、４・・・絶縁フィルム、５・・・リード、６・・
・保護膜、７・・・導電性ペースト、８・・・突起電極
。
Claims (1)
- 半導体チップと、前記半導体チップの電極パッド上に
設けた外部回路接続用電極と、前記電極以外の前記半導
体チップ上に設けた保護絶縁膜と、前記電極の位置と対
応する開口部を設けた絶縁フィルム及び該絶縁フィルム
上に設けて前記開口部周縁に先端部を配置するリードを
有する絶縁フィルムキャリアと、前記電極に前記開口部
を整合させ且つ前記電極と前記リードの先端部を接続す
る導電性ペーストとを含むことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033327A JPH01207938A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63033327A JPH01207938A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01207938A true JPH01207938A (ja) | 1989-08-21 |
Family
ID=12383460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63033327A Pending JPH01207938A (ja) | 1988-02-15 | 1988-02-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01207938A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459493A2 (en) * | 1990-06-01 | 1991-12-04 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| EP0851724A3 (en) * | 1996-12-26 | 2000-09-27 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electric components |
-
1988
- 1988-02-15 JP JP63033327A patent/JPH01207938A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459493A2 (en) * | 1990-06-01 | 1991-12-04 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
| EP0459493A3 (ja) * | 1990-06-01 | 1994-02-23 | Toshiba Kk | |
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| US5654584A (en) * | 1990-06-01 | 1997-08-05 | Kabushiki Kaisha Toshiba | Semiconductor device having tape automated bonding leads |
| EP1020903A1 (en) * | 1990-06-01 | 2000-07-19 | Kabushiki Kaisha Toshiba | A semiconductor device using a lead frame and its manufacturing method |
| EP0851724A3 (en) * | 1996-12-26 | 2000-09-27 | Matsushita Electric Industrial Co., Ltd. | Printed circuit board and electric components |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4891687A (en) | Multi-layer molded plastic IC package | |
| US6646338B2 (en) | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument | |
| US5461255A (en) | Multi-layered lead frame assembly for integrated circuits | |
| US6246114B1 (en) | Semiconductor device and resin film | |
| US6734535B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic instrument | |
| JP3356921B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05259375A (ja) | 積層チップ組立体およびその製造方法 | |
| US4585157A (en) | Tape bonding of two integrated circuits into one tape frame | |
| GB2199988A (en) | Multi-layer molded plastic ic package | |
| JPH05503397A (ja) | 金属ラミネートおよびそれを用いた熱圧着電子パワーチップ構造 | |
| JP2004281540A (ja) | 電子装置及びその製造方法、チップキャリア、回路基板並びに電子機器 | |
| JPH01303730A (ja) | 半導体素子の実装構造とその製造方法 | |
| JPH01207938A (ja) | 半導体装置 | |
| JP3279470B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5817630A (ja) | 集回路用のテ−プ自動ボンデイング | |
| JP3666462B2 (ja) | 半導体装置の製造方法 | |
| JPH01192125A (ja) | 半導体装置の実装構造 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPS62173749A (ja) | 半導体装置 | |
| JP2000022070A (ja) | バンプを有する電子部品及びその製造方法 | |
| JPH11274363A (ja) | 電子部品の実装構造 | |
| JPH11204565A (ja) | 半導体装置 | |
| JP3057194B2 (ja) | 半導体パッケージの製造方法 | |
| JPS63283044A (ja) | 半導体集積回路装置 | |
| JPS60262434A (ja) | 半導体装置 |