JP2633366B2 - 計算機モジュール用リードレスチップキャリア - Google Patents

計算機モジュール用リードレスチップキャリア

Info

Publication number
JP2633366B2
JP2633366B2 JP1303304A JP30330489A JP2633366B2 JP 2633366 B2 JP2633366 B2 JP 2633366B2 JP 1303304 A JP1303304 A JP 1303304A JP 30330489 A JP30330489 A JP 30330489A JP 2633366 B2 JP2633366 B2 JP 2633366B2
Authority
JP
Japan
Prior art keywords
chip carrier
conductor
leadless chip
computer module
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1303304A
Other languages
English (en)
Other versions
JPH03165054A (ja
Inventor
恒男 川合
孝雄 田中
毅 藤田
稔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1303304A priority Critical patent/JP2633366B2/ja
Publication of JPH03165054A publication Critical patent/JPH03165054A/ja
Priority to US08/225,921 priority patent/US5473194A/en
Application granted granted Critical
Publication of JP2633366B2 publication Critical patent/JP2633366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は計算機モジュールにおける半導体チップキャ
リアに関する。
［従来技術］ 従来の計算機モジュールは第６図に示すように、半導
体１を搭載したリードレスチップキャリア２をモジュー
ル基板３上に搭載して接続し配線するようにしていた。
上記リードレスチップキャリア２は第７図に示すよう
な断面形状になっていた。セラミック基板４のスルーホ
ール10には導体11が穴埋め印刷により充填、焼結され、
その表面には金属薄膜の整合層５がスパッタ、蒸着等に
より形成される。さらにその上部には絶縁層５と配線層
７を必要な層数だけ順次積み重ねて生成する。そして、
最後の表面層８には半導体１がCCBはんだ（Controlled
Collapse Bonding）９により接続される。また、上記導
体11の表面には整合層５との密着性を改善するため金属
メッキが施されたりする。
第８図はリードレスチップキャリア２の上記製造プロ
セスを示す図である。セラミック基板４内の導体11を焼
結して生成後、整合層５を生成し、その上部に絶縁層５
と配線層７を必要数層数積み上げ、最後に表面層８を生
成する。
［発明が解決しようとする課題］ 上記従来のリードレスチップキャリアでは第９図に示
すように、導体11表面とセラミック基板４間には10μｍ
程度の段差が生じ、さらに、導体11が数μｍ程度の粉体
を焼結して生成するため、その表面にも数μｍ程度の微
細な凹凸が発生する。これらの凹凸に整合層を生成する
と第10図に示すように、ボイド13や段切れ12等が発生
し、配線層７との接続の信頼性が低下するという問題が
あった。
本発明の目的は、上記導体11と配線層７間の接続の信
頼性を向上させた計算機モジュール用リードレスチップ
キャリアを提供することにある。
［課題を解決するための手段］ 上記課題を解決するために、リードレスチップキャリ
ア用セラミック基板のスルーホール内導体の整合層接触
部の形状を平滑なクラウニング形にする。
さらに、上記導体の整合層接触部形状を上記リードレ
スチップキャリア用セラミック基板表面からの盛り上が
り量が３μｍ以下となるようにする。
さらに、上記整合層接触部の表面を研磨テープにより
研磨して上記クラウニング形状に加工する。
さらに、上記導体表面にメッキ層を設け、上記メッキ
層表面から上記研磨加工を行うようにする。
［作用］ 以上のように構成した本発明の計算機モジュール用リ
ードレスチップキャリアでは、導体11の表面を平滑なク
ラウニング形状とするので配線層７との接続を強固なも
のとなり、配線の信頼性が著しく高まる。
［実施例］ 第５図は本発明による導体11の表面の加工法を示す図
である。導体11が多数設けられたセラミック基板４の表
面に、砥粒を塗布した研磨テープ18を例えばゴム等の弾
性体の加圧ローラ17により押し当て、これを巻取りなが
ら研磨する。
第１図は上記研磨加工を施した導体11上に整合層５を
メッキにより形成した場合の断面図である。導体５の表
面は平滑に、クラウニング形状に成型されるので、整合
層５を隙間無く強固に取り付けることができる。
第２図は、第１図に示した導体11の表面とセラミック
基板４間の段差と、リードレスチップキャリアの故障率
との関係を実際に調べた結果である。これより上記段差
が３μｍ以下とすることにより、上記故障率を略ゼロに
できることがわかる。したがって、本発明では上記段差
を３μｍ以下とするように、第５図に示した研磨方法に
より研磨する。
第３図は上記導体11の表面をメッキした場合の断面図
である。第１図に示したような形状の導体表面にメッキ
を施すと、メッキ層は15に示すように周辺部が盛り上が
った凹形の形状となり、整合層５との密着度を劣化させ
る。したがって本発明では、上記導体５の表面を略セラ
ミック基板４の表面まで研磨してから上記メッキ層15を
設けるようにする。
また、第３図に示したように、凹状に盛り上がったメ
ッキ層を生成後、第５図に示した研磨法により平滑に研
磨してもよい。
第４図は導体11表面の加工プロセスを示す図である。
セラミック基板４を焼結後、導体11をスルーホール部に
メッキし、その表面を平滑に研磨加工し、整合層５を形
成する。
つぎに、上記加工法にて得られた本発明のリードレス
チップキャリアにつき説明する。
まず、上記本発明の加工法によると、直径が0.1mmの
スルーホールを１万個程度備えた長さが100mmのセラミ
ック基板では、数100μｍ程度の反りが存在しても全導
体の表面を十分良好に研磨することができる。次に、略
１万個のスルーホール内の導体表面にニッケルメッキを
施した大きさ100mm平方、厚み1mm程度のセラミック基板
の表面に上記研磨加工を施す場合につき説明する。粒径
５μｍのアルミナ砥粒が塗布された厚さ25μｍ、幅25mm
の研磨テープ18を直径40mm,長さ25mm、ゴム硬度45゜の
加圧ロール17により10Nの荷重で加圧し、毎分20cmの速
度で送り出し、同時に幅0.7mm、周波数30Hzの振動を与
える。また同時に、セラミック基板４を搭載するテーブ
ルを毎分20cmの速度で16往復させながら25mmの割り出し
量で加工位置を割り出し、ピックフィード方式で加工し
た。上記加工により、当初、段差が７μm,表面凹凸が２
μｍであったメッキ層表面が、段差が２μm,表面凹凸が
0.1μｍ以内になり、極めて良好な他の薄膜との整合状
態を達成することができた。
［発明の効果］ 本発明により、スルーホールの導体部における断線、
短絡等の無い、信頼性の高い計算機モジュール用リード
レスチップキャリアを生産することができる。
なお上記本発明においては、セラミック基板の反りに
よらず、良好な上記計算機モジュール用リードレスチッ
プキャリアを得ることができる。
【図面の簡単な説明】
第１図は本発明によるスルーホール部の一実施例断面
図、第２図は本発明によるスルーホール部導体の段差と
故障率の関係を示す図、第３図はスルーホール部導体表
面にメッキ層を設けた場合の断面図、第４図は本発明に
よる加工プロセス図、第５図は本発明によるスルーホー
ル部導体表面の加工装置の説明図、第６図は従来のリー
ドレス半導体チップキャリアを搭載したモジュールの断
面図、第７図は従来のリードレス半導体チップキャリア
の断面図、第８図は従来のリードレス半導体チップキャ
リアの製造工程図、第９図は従来のスルーホール導体部
の断面形状図、第10図は従来のメッキ層を設けたスルー
ホール導体部の断面形状図である。 １……半導体、２……リードレスチップキャリア、３…
…モジュール基板、４……セラミック基板、５……整合
層、６……絶縁層、７……配線層、８……表面層、９…
…CCB、10……スルーホール、11……導体、12……段切
れ、13……ボイド、15……メッキ層、17……加工用ロー
ラ、18……研磨テープ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 稔 神奈川県秦野市堀山下１番地 株式会社 日立製作所神奈川工場内 (56)参考文献 特開 昭62−111456（ＪＰ，Ａ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体装置を搭載し、セラミック厚膜多層
    配線基板に配置接続されるリードレスチップキャリアに
    おいて、上記リードレスチップキャリア用セラミック基
    板のスルーホール内導体の整合層接触部の形状を、平滑
    なクラウニング形としたことを特徴とする計算機モジュ
    ール用リードレスチップキャリア。
  2. 【請求項２】請求項１において、上記導体の整合層接触
    部形状を、上記リードレスチップキャリア用セラミック
    基板表面からの盛り上がり量が３μｍ以下となるように
    したことを特徴とする計算機モジュール用リードレスチ
    ップキャリア。
  3. 【請求項３】請求項１において、上記整合層接触部の表
    面を研磨テープにより研磨して上記クラウニング形状に
    加工したことを特徴とする計算機モジュール用リードレ
    スチップキャリア。
  4. 【請求項４】請求項１において、上記導体表面にメッキ
    層を設け、上記メッキ層表面を研磨テープにより研磨し
    て上記クラウニング形状に加工したことを特徴とする計
    算機モジュール用リードレスチップキャリア。
  5. 【請求項５】請求項１ないし４記載の計算機モジュール
    用リードレスチップキャリアを搭載したことを特徴とす
    る大型計算機用モジュール。
JP1303304A 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア Expired - Lifetime JP2633366B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1303304A JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア
US08/225,921 US5473194A (en) 1989-11-24 1994-04-11 Chip carrier having through hole conductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1303304A JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア

Publications (2)

Publication Number Publication Date
JPH03165054A JPH03165054A (ja) 1991-07-17
JP2633366B2 true JP2633366B2 (ja) 1997-07-23

Family

ID=17919346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303304A Expired - Lifetime JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア

Country Status (2)

Country Link
US (1) US5473194A (ja)
JP (1) JP2633366B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731629A (en) * 1995-03-10 1998-03-24 Data-Disk Technology, Inc. Personal memory devices carried by an individual which can be read and written to
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
EP0851724B1 (en) * 1996-12-26 2003-10-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
DE19929912A1 (de) * 1999-06-29 2001-01-18 Orga Kartensysteme Gmbh Trägerelement für einen IC-Baustein
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips

Also Published As

Publication number Publication date
US5473194A (en) 1995-12-05
JPH03165054A (ja) 1991-07-17

Similar Documents

Publication Publication Date Title
US6190493B1 (en) Thin-film multilayer wiring board and production thereof
US7733626B2 (en) Passive device structure
US6323435B1 (en) Low-impedance high-density deposited-on-laminate structures having reduced stress
US20090314526A1 (en) Resin Film, Adhesive Sheet, Circuit Board, and Electronic Apparatus
JPS6139741B2 (ja)
JP2633366B2 (ja) 計算機モジュール用リードレスチップキャリア
US7302757B2 (en) Micro-bumps to enhance LGA interconnections
US6711813B1 (en) Method for fabricating a thin film build-up structure on a sequentially laminated printed circuit board base
JP3956703B2 (ja) 積層型セラミック電子部品の製造方法
JP3091378B2 (ja) セラミック多層基板
EP1226743B1 (en) Method of fabricating a laminated printed circuit board
JPH01295432A (ja) バンプの製法
JP2007001055A (ja) 高誘電率材シートの製造方法、配線基板の製造方法、粒体の配列方法、突出部の形成方法
JPH01289274A (ja) セラミックパッケージ及びその製造方法
JP2007005041A (ja) 高誘電率材シート及びその製造方法、配線基板
JP2916011B2 (ja) セラミック基板のパッド作成方法
JP2863358B2 (ja) セラミック多層基板
JP2918994B2 (ja) 回路基板及び多層回路基板の製造方法
JPS58134436A (ja) 配線用導体における導体被膜の形成法
JPH01295433A (ja) バンプの製法
JPS6167991A (ja) 多層配線基板の製造方法
JPH0367357B2 (ja)
JPH0685101A (ja) セラミックス基板の製造方法
JPH0682898B2 (ja) 多層配線回路基板及びその製造方法
JP2001102411A (ja) 電子部品の実装方法