JPH03165054A - 計算機モジュール用リードレスチップキャリア - Google Patents

計算機モジュール用リードレスチップキャリア

Info

Publication number
JPH03165054A
JPH03165054A JP1303304A JP30330489A JPH03165054A JP H03165054 A JPH03165054 A JP H03165054A JP 1303304 A JP1303304 A JP 1303304A JP 30330489 A JP30330489 A JP 30330489A JP H03165054 A JPH03165054 A JP H03165054A
Authority
JP
Japan
Prior art keywords
chip carrier
conductor
leadless chip
shape
computer module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1303304A
Other languages
English (en)
Other versions
JP2633366B2 (ja
Inventor
Tsuneo Kawai
川合　恒男
Takao Tanaka
孝雄 田中
Takeshi Fujita
毅 藤田
Minoru Tanaka
稔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1303304A priority Critical patent/JP2633366B2/ja
Publication of JPH03165054A publication Critical patent/JPH03165054A/ja
Priority to US08/225,921 priority patent/US5473194A/en
Application granted granted Critical
Publication of JP2633366B2 publication Critical patent/JP2633366B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は計算機モジュールにおける半導体チップキャリ
アに関する。
［従来技術］ 従来の計算機モジュールは第６図に示すように、半導体
１を搭載したリードレスチップキャリア２をモジュール
基板３上に搭載して接続し配線するようにしていた。
上記リードレスチップキャリア２は第７図に示すような
断面形状になっていた。セラミック基板４のスルーホー
ル１０には導体１１が穴埋め印刷により充填、焼結され
、その表面には金属薄膜の整合層５がスパッタ、蒸着等
により形成される。さらにその上部には絶縁層５と配線
層７を必要な暦数だけ順次積み重ねて生成する。
そして、最後の表面層８には半導体１がＣＣＢはんだ（
Ｃｏｎｔｒｏｌｌｅｄ　Ｃｏ１１ａｐｓｅ　Ｂｏｎｄｉ
ｎｇ）９により接続される。また、上記導体１１の表面
には整合層５との密着性を改善するため金属メッキが施
されたりする。
第８図はリードレスチップキャリア２の上記製造プロセ
スを示す図である。セラミック基板４内の導体１１を焼
結して生成後、整合層５を生成し、その上部に絶縁層５
と配線層７を必要層数積み上げ、最後に表面層８を生成
する。
［発明が解決しようとする課題］ 上記従来のリードレスチップキャリアでは第９図に示す
ように、導体１１表面とセラミック基板４間には１０μ
ｍ程度の段差が生じ、さらに、導体１１が数μｍ程度の
粉体を焼結して生成するため、その表面にも数μｍ程度
の微細な凹凸が発生する。これらの凹凸に整合層を生成
すると第１０図に示すように、ボイド１３や段切れ１２
等が発生し、配線層７との接続の信頼性が低下するとい
う問題があった。
本発明の目的は、上記導体１１と配線層７間の接続の信
頼性を向上させた計算機モジュール用リードレスチップ
キャリアを提供することにある。
［課題を解決するための手段］ 上記課題を解決するために、リードレスチップキャリア
用セラミック基板のスルーホール内導体の整合層接触部
の形状を平滑なクラウニング形にする。
さらに、上記導体の整合層接触部形状を上記リードレス
チップキャリア用セラミック基板表面からの盛り上がり
量が３μｍ以下となるようにする。
さらに、上記整合層接触部の表面を研磨テープにより研
磨して上記クラウニング形状に加工する。
さらに、上記導体表面にメッキ層を設け、上記メッキ層
表面から上記研磨加工を行うようにする。
［作用］ 以上のように構成した本発明の計算機モジュール用リー
ドレスチップキャリアでは、導体１１の表面を平滑なク
ラウニング形状とするので配線層７との接続を強固なも
のとなり、配線の信頼性が著しく高まる。
［実施例コ 第５図は本発明による導体１１の表面の加工法を示す図
である。導体１１が多数設けられたセラミック基板４の
表面に、砥粒を塗布した研磨テープ１８を例えばゴム等
の弾性体の加圧ローラ１７により押し当て、これを巻取
りながら研磨する。
第１図は上記研磨加工を施した導体１１上に整合Ｎ５を
メッキにより形成した場合の断面図である。導体５の表
面は平滑に、クラウニング形状に成型されるので、整合
層５を隙間無く強固に取り付けることができる。
第２図は、第１図に示した導体１１の表面とセラミック
基板４間の段差と、リードレスチップキャリアの故障率
との関係を実際に調べた結果である。これより上記段差
が３μｍ以下とすることにより、上記故障率を略ゼロに
できることがわかる。したがって、本発明では上記段差
を３μｍ以下とするように、第５図に示した研磨方法に
より研磨する。
第３図は上記導体１１の表面をメッキした場合の断面図
である。第１図に示したような形状の導体表面にメッキ
を施すと、メッキ層は１５に示すように周辺部が盛り上
がった凹形の形状となり、整合層５との密着度を劣化さ
せる。したがって本発明では、上記導体５の表面を略セ
ラミック基板４の表面まで研磨してから上記メッキ層１
５を設けるようにする。
また、第３図に示したように、凹状に盛り土がったメッ
キ層を生成後、第５図に示した研磨法により平滑に研磨
してもよい。
第４図は導体１１表面の加工プロセスを示す図である。
セラミック基板４を焼結後、導体１１をスルーホール部
にメッキし、その表面を平滑に研磨加工し、整合層５を
形成する。
つぎに、上記加工法にて得られた本発明のリードレスチ
ップキャリアにつき説明する。
まず、上記本発明の加工法によると、直径が０．１ｍｍ
のスルーホールを１万個程度備えた長さが１００ｍｍの
セラミック基板では、数１００μｍ程度の反りが存在し
ても全導体の表面を十分良好に研磨することができる。
　次に、略１万個のスルーホール内の導体表面にニッケ
ルメッキを施した大きさ１００ｍｍ平方、厚み１ｍｍ程
度のセラミック基板の表面に上記研磨加工を施す場合に
つき説明する。粒径５μｍのアルミナ砥粒が塗布された
厚さ２５μｍ、幅２５ｍｍの研磨テープ１８を直径４０
ｍｍ、長さ２５ｍｍ、ゴム硬度４５°の加圧ローラ１７
によりＩＯＮの荷重で加圧し、毎分２０ｃｍの速度で送
り出し、同時に幅０．７ｍｍ、周波数３０Ｈｚの振動を
与える。また同時に、セラミック基板４を搭載するテー
ブルを毎分２０ｃｍの速度で１６往復させながら２５　
ｍ　ｍの割り出し量で加工位置を割り出し、ビックフィ
ード方式で加工した。上記加工により、当初１段差が７
μｍ９表面凹凸が２μｍであったメッキ層表面が、段差
が２μｍ９表面凹凸が０．１μｍ以内になり、極めて良
好な他の薄膜との整合状態を達成することができた。
［発明の効果］ 本発明により、スルーホールの導体部における断線、短
絡等の無い、信頼性の高い計算機モジュール用リードレ
スチップキャリアを生産することができる。
なお上記本発明においては、セラミック基板の反りによ
らず、良好な上記計算機モジュール用リードレスチップ
キャリアを得ることができる。
【図面の簡単な説明】
第１図は本発明によるスルーホール部の一実施例断面図
、第２図は本発明によるスルーホール部導体の段差と故
障率の関係を示す図、第３図はスルーホール部導体表面
にメッキ層を設けた場合の断面図、第４図は本発明によ
る加工プロセス図、第５図は本発明によるスルーホール
部導体表面の加工装置の説明図、第６図は従来のり一ド
レス半導体チップキャリアを搭載したモジュールの断面
図、第７図は従来のリードレス半導体チップキャリアの
断面図、第８図は従来のリードレス半導体チップキャリ
アの製造工程図、第９図は従来のスルーホール導体部の
断面形状図、第１０図は従来のメッキ層を設けたスルー
ホール導体部の断面形状図である。 １・・・半導体、２・・・リードレスチップキャリア、
３・・・モジュール基板、４・・・セラミック基板、５
・・・整合層、６・・・絶縁層、７・・・配線層、８・
・・表面層、９・・・ＣＣＢ、１０・・・スルーホール
、１１・・・導体、１２・・・段切れ、１３・・・ボイ
ド、 １５・・・メッキ層、 １７・・・加工用ローラ、 １８・・・研磨テープ。

Claims (5)

    【特許請求の範囲】
  1. １．半導体装置を搭載し、セラミック厚膜多層配線基板
    に配置接続されるリードレスチップキャリアにおいて、
    上記リードレスチップキャリア用セラミック基板のスル
    ーホール内導体の整合層接触部の形状を、平滑なクラウ
    ニング形としたことを特徴とする計算機モジュール用リ
    ードレスチップキャリア。
  2. ２．請求項１において、上記導体の整合層接触部形状を
    、上記リードレスチップキャリア用セラミック基板表面
    からの盛り上がり量が３μｍ以下となるようにしたこと
    を特徴とする計算機モジュール用リードレスチップキャ
    リア。
  3. ３．請求項１において、上記整合層接触部の表面を研磨
    テープにより研磨して上記クラウニング形状に加工した
    ことを特徴とする計算機モジュール用リードレスチップ
    キャリア。
  4. ４．請求項１において、上記導体表面にメッキ層を設け
    、上記メッキ層表面を研磨テープにより研磨して上記ク
    ラウニング形状に加工したことを特徴とする計算機モジ
    ュール用リードレスチップキャリア。
  5. ５．請求項１ないし４記載の計算機モジュール用リード
    レスチップキャリアを搭載したことを特徴とする大型計
    算機用モジュール。
JP1303304A 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア Expired - Lifetime JP2633366B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1303304A JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア
US08/225,921 US5473194A (en) 1989-11-24 1994-04-11 Chip carrier having through hole conductors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1303304A JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア

Publications (2)

Publication Number Publication Date
JPH03165054A true JPH03165054A (ja) 1991-07-17
JP2633366B2 JP2633366B2 (ja) 1997-07-23

Family

ID=17919346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1303304A Expired - Lifetime JP2633366B2 (ja) 1989-11-24 1989-11-24 計算機モジュール用リードレスチップキャリア

Country Status (2)

Country Link
US (1) US5473194A (ja)
JP (1) JP2633366B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731629A (en) * 1995-03-10 1998-03-24 Data-Disk Technology, Inc. Personal memory devices carried by an individual which can be read and written to
US5844168A (en) * 1995-08-01 1998-12-01 Minnesota Mining And Manufacturing Company Multi-layer interconnect sutructure for ball grid arrays
EP0851724B1 (en) * 1996-12-26 2003-10-22 Matsushita Electric Industrial Co., Ltd. Printed circuit board and electric components
US6016005A (en) 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
DE19929912A1 (de) * 1999-06-29 2001-01-18 Orga Kartensysteme Gmbh Trägerelement für einen IC-Baustein
JP4030285B2 (ja) * 2001-10-10 2008-01-09 株式会社トクヤマ 基板及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4446477A (en) * 1981-08-21 1984-05-01 Sperry Corporation Multichip thin film module
US4908689A (en) * 1986-05-06 1990-03-13 International Business Machines Corporation Organic solder barrier
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
US5001542A (en) * 1988-12-05 1991-03-19 Hitachi Chemical Company Composition for circuit connection, method for connection using the same, and connected structure of semiconductor chips

Also Published As

Publication number Publication date
JP2633366B2 (ja) 1997-07-23
US5473194A (en) 1995-12-05

Similar Documents

Publication Publication Date Title
US6682953B2 (en) Method for making a mounting structure for an electronic component having an external terminal electrode
CN101874429B (zh) 陶瓷复合多层基板及其制造方法以及电子元器件
US4954313A (en) Method and apparatus for filling high density vias
US11277925B2 (en) Wiring board and method for manufacturing the same
US7733626B2 (en) Passive device structure
US20080135155A1 (en) Method for producing multilayer ceramic substrate
US20050104218A1 (en) High frequency circuit chip and method of producing the same
US5699025A (en) Thin film chip-type filter with an external electrode formed on an adhesion layer
US8129623B2 (en) Resin film, adhesive sheet, circuit board, and electronic apparatus
KR20170017781A (ko) 세라믹 전자부품의 제조 방법 및 세라믹 전자부품
US20230162925A1 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, and multi-layer ceramic electronic component package
EP0682363A2 (en) Via-structure of a multilayer interconnection ceramic substrate
JP2022090195A (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
US6942833B2 (en) Ceramic multilayer substrate manufacturing method and unfired composite multilayer body
JP2001217142A (ja) 薄膜積層コンデンサおよびその実装方法
JPH03165054A (ja) 計算機モジュール用リードレスチップキャリア
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
US6533888B2 (en) Apparatus and method for fabricating buried and flat metal features
JP3092440B2 (ja) 積層セラミック電子部品の製造方法
JP2001144437A (ja) 多層セラミック基板およびその製造方法
JP2000012378A (ja) 積層セラミック電子部品及びその製造方法
JP3248294B2 (ja) チップインダクタ及びその製造方法
KR100993257B1 (ko) 콘덴서 내장형 기판 및 그의 제조 방법
JP2002151854A (ja) 多層プリント配線板およびその製造方法
JPH08213719A (ja) チップ状電子部品用セラミック基板及びその製造方法