DE69210079T2 - Zusammenschaltung von gegenüberliegenden Seiten einer Schaltplatine - Google Patents
Zusammenschaltung von gegenüberliegenden Seiten einer SchaltplatineInfo
- Publication number
- DE69210079T2 DE69210079T2 DE69210079T DE69210079T DE69210079T2 DE 69210079 T2 DE69210079 T2 DE 69210079T2 DE 69210079 T DE69210079 T DE 69210079T DE 69210079 T DE69210079 T DE 69210079T DE 69210079 T2 DE69210079 T2 DE 69210079T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive
- circuit
- electrically conductive
- mold core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 34
- 229920005989 resin Polymers 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 20
- 239000003822 epoxy resin Substances 0.000 claims description 15
- 229920000647 polyepoxide Polymers 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 91
- 239000000758 substrate Substances 0.000 description 45
- 238000007747 plating Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 5
- 239000003522 acrylic cement Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005323 electroforming Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 241000380131 Ammophila arenaria Species 0.000 description 1
- 244000025361 Ficus carica Species 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000009503 electrostatic coating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S428/00—Stock material or miscellaneous articles
- Y10S428/901—Printed circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
- Die vorliegende Erfindung bezieht sich auf die Herstellung einer elektrischen Schaltungsanordnung und betrifft insbesondere die Herstellung einer elektrischen Schaltungs anordnung mit mehreren leitfähigen Schaltungsschichten, zwischen die ein dielektrisches Substrat zwischengefügt ist, wobei die leitfähigen Schichten durch das Substrat hindurch miteinander verbunden sind.
- Da elektrische gedruckte Schaltungen in immer kleinere Volumina gepackt werden, erhöht sich die Dichte der Schaltungskomponenten; es ist üblich, beide Seiten eines einzelnen dielektrischen Substrats mit Schichten der Schaltungsanordnung zu versehen und ferner Stapel von diesen Substraten und Schaltungsanordnungen auszubilden. Schaltungsschichten an den zwei Seiten eines dielektrischen Substrats sind häufig durch ein Loch im Substrat miteinander verbunden, um eine Durchgangslochverbindung auszubilden. Ein herkömmliches Verfahren zum Ausbilden einer Durchgangslochverbindung beinhaltet das anfängliche Plattieren der elektrisch nicht leitfähigen Seiten des Loches mit einer chemischen Kupfer- oder Nickel-Kupfer-Beschichtung und im Anschluß das elektrolytische Plattieren des Loches, so daß eine kontinuierliche elektrisch leitfähige Plattierung oder Beschichtung durch das Loch hindurch von einer Anschlußfläche an einer Seite des dielektrischen Substrats zu einer Anschlußfläche an der anderen Seite vorgesehen wird. Das außenstromlose bzw. chemische Plattieren ist ein arbeitsund zeitaufwendiger Prozeß, der häufig zwischen sieben und zwölf unterschiedliche Behälter an Lösungen und eine genaue Prozeßsteuerung erfordert.
- Die Durchgangslochtechnologie erfordert das Bohren von Löchern durch das dielektrische Substrat hindurch zu den Anschlußflächen an beiden Seiten, die durch das chemische und elektrolytische Plattieren zu verbinden sind. Bei der Herstellung eines Stapels von Schaltplatinen vergeudet dieses Verfahren wertvolle Bereiche auf den Schichten, die nicht notwendigerweise an der Verbindung beteiligt sind, da die Löcher durch alle Schichten eines Stapels von mehreren Schaltplatinen und nicht nur durch zu verbindende Schichten gebohrt werden müssen. Ein alternatives Verfahren zum Verbinden von Schichten einer Platine in einem Stapel von Pla tinen beinhaltet die Verwendung von vergrabenen Bahnen, die sich z.B. nur durch eine einzige Platine eines Stapels von Platinen erstrecken und nur die gewünschten spezifischen Schichten verbinden. Bei diesem Verfahren ist jedoch das aufeinanderfolgende Laminieren von mehreren Platinen erfor derlich, es verringert die Ausbeute und erhöht die Kosten um mehr als eine Größenordnung. Bei der Verwendung der Plattierungsmethoden ist nicht nur die genaue Steuerung von mehreren chemischen Bädern in großem Maßstab erforderlich, sondern der Prozeß erzeugt unerwünschte und schädliche Ausflüsse. Somit ist ein besonderer Umgang mit schädlichen Chemikalien erforderlich.
- Methoden zum Beseitigen der sich ergebenden schädlichen Ausflüsse sind komplex und teuer und Gegenstand von strenger Kontrolle durch die Regierung. Dementsprechend ist es eine Aufgabe der vorliegenden Erfindung, Schaltungsschichtverbindungen vorzusehen, die die vorstehend genannten Probleme vermeiden oder minimieren.
- Das US-Patent Nr. 3 098 951 offenbart eine Mehrschichtschaltplatine und ein Verfahren zur Herstellung von dieser, die die Merkmale der Oberbegriffe der Ansprüche 7 bzw. 1 haben.
- Entsprechend der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer Mehrschichtschaltplatine vorgesehen, die eine dielektrische Schicht hat, wobei eine erste und eine zweite leitfähige Schaltungsschicht an entgegenge setzten Seiten von dieser durch die dielektrische Schicht hindurch miteinander verbunden sind, wobei das Verfahren die Schritte aufweist: Ausbilden einer dielektrischen Schicht, durch die sich hindurch ein Loch erstreckt, Ausbilden einer ersten leitfähigen Schaltungsschicht, die ein erstes erhabenes Teil aufweist, Ausbilden einer zweiten leitfähigen Schaltungsschicht, wobei das Verfahren gekennzeichnet ist durch: Ausbringen eines elektrisch leitfähigen organischen Harzes auf ein Ende des ersten erhabenen Teils, das schichtweise Zusammenbringen der ersten leitfähigen Schicht, der zweiten leitfähigen Schicht und der dielektrischen Schicht, wobei sich die dielektrische Schicht zwischen der ersten und der zweiten leitfähigen Schicht befindet und sich das erste erhabene Teil in das Loch erstreckt, und elektrisches Verbinden des ersten erhabenen Teils mit der zweiten leitfähigen Schicht, das das Verursachen des Flusses von Harz zwischen dem ersten erhabenen Teil und der zweiten Schaltungsschicht und das Härten des Harzes zwischen diesen beinhaltet.
- In einem Ausführungsbeispiel wird die erste leitfähige Schaltungsschicht auf einen Formkern elektroplattiert, wobei der Formkern eine elektrisch leitfähige Fläche und ein elektrisch leitfähiges nicht plan ausgebildetes bzw. hervorstehendes Formkernteil hat, so daß die erste Schicht auf die leitfähige Fläche und das nicht plan ausgebildete Formkernteil aufgebracht wird, um das erhabene Teil in der ersten Schicht einstückig auszubilden.
- Vorzugsweise wird jedoch die erste leitfähige Schaltungsschicht auf einen Formkern elektroplattiert, der ein eingelassenes Formkernteil hat, um das erhabene Teil in der ersten Schicht einstückig auszubilden. In diesem Fall wird es bevorzugt, daß das Verfahren ferner das Füllen des erhabenen Teils in der ersten Schicht mit Epoxidharz, während sich die erste Schicht auf dem Formkern befindet, und das Gestatten des Härtens des Epoxidharzes beinhaltet, wodurch ein erhabenes Teil mit erhöhter Festigkeit vorgesehen wird.
- Der Geltungsbereich der vorliegenden Erfindung erstreckt sich ebenfalls auf eine Mehrschichtschaltplatine, die aufweist: eine dielektrische Schicht, die erste und zweite Seiten und ein Loch hat, das sich durch diese hindurch erstreckt, eine erste Schicht aus elektrisch leitfähigem Material an der erste Seite und mit einem ersten elektrisch leitfähigem Verbindungsteil, das sich in das Loch erstreckt, eine zweite Schicht aus elektrisch leitfähigem Material an der zweiten Seite der dielektrischen Schicht, die sich mit dem ersten Teil in elektrischem Kontakt befindet, und dadurch gekennzeichnet, daß ein elektrisches leitfähige Epoxidharz vorgesehen ist, das das Verbindungsteil mit der zweiten Schicht verbindet. Vorzugsweise ist das Verbindungsteil auf bzw. in der ersten Schicht mit Epoxidharz gefüllt.
- In den beiliegenden Zeichnungen:
- stellt Fig. 1 Abschnitte eines Formkerns dar, auf dem eine Schaltungsschicht ausgebildet wird,
- stellt Fig. 2 den Verlauf des erhabenen Teils dar, das auf dem Formkern ausgebildet ist,
- stellt Fig. 3 eine Teilbaugruppe einer ersten Schaltungsschicht und eines dielektrischen Substrates eines Ausführungsbeispiels der Erfindung dar,
- zeigt Fig. 4 das Aufbringen eines leitfähigen Harzes auf das erhabene Teil von Fig. 3,
- zeigt Fig. 5 die fertiggestellte Zweiseitenschaltung, wobei die zwei Schicht an entgegengesetzten Seiten des Substrates durch das Loch des dielektrischen Substrates miteinander verbunden sind,
- stellt Fig. 6 Abschnitte einer abgewandelten Form eines Formkerns dar, auf dem eine Schaltungsschicht ausgebildet wird,
- stellt Fig. 7 die Ausbildung einer Schaltungsschicht auf dem Formkern von Fig. 6 dar,
- stellt Fig. 8 das Füllen des erhabenen Teils von Fig. 7 mit Epoxidharz dar,
- stellt Fig. 9 das Aufbringen eines dielektrischen Substrates dar,
- stellt Fig. 10 das Entfernen des Substrates und der Schaltungsschicht vom Formkern dar,
- stellt Fig. 11 das Aufbringen von leitfähigem Epoxidharz dar, und
- stellt Fig. 12 das Laminieren einer zweiten leitfähigen Schaltungsschicht dar.
- Bei den offenbarten Ausführungsbeispielen der vorliegenden Erfindung ist ein dielektrisches Substrat einer Zweiseitenschaltplatine mit zwei Schaltungsschichten bedeckt, wobei sich eine auf jeder Seite des Substrates be findet und wobei zumindest eine der Schaltungsschichten ein dreidimensionales Verbindungsteil aufweist, das sich aus der Ebene der Schaltung heraus und in oder durch ein Loch im Dielektrikum erstreckt, damit sich dieses von einer Seite des Substrats zur anderen erstreckt. Das dreidimen sionale Verbindungsteil kann auf einer Schaltungsschicht oder mehreren Schaltungsschichten durch viele unterschiedliche Prozesse ausgebildet werden. Zur Zeit wird es jedoch bevorzugt, ein dreidimensionales Verbindungsteil als ein einstückiges Teil einer Schaltungsschicht unter Verwendung der Methoden auszubilden, die in der gleichzeitig anhängigen Anmeldung von William R. Crumly, Cristopher M. Schreiber und Helm Feigenbaum für "Three Dimensional Electroformed Circuitry" mit der US-Anmelde-Nr. 580 758, die am 11. September 1990 angemeldet wurde, beschrieben ist. Diese gleichzeitig anhängige Anmeldung für "Three Dimensional Electroformed Circuitry" ist dem Erwerber der vorliegenden Anmeldung zugewiesen.
- Kurz gesagt ist, wie es vollständig und detailliert in der früher angemeldeten Anmeldung beschrieben ist, eine gedruckte Schaltung mit Schaltungsverläufen versehen, die in einer einzigen Ebenen liegen, die im wesentlichen, jedoch nicht notwendigerweise, eben ist, wobei die Schaltungsanordnung mit dreidimensionalen Teilen versehen ist, die von der Oberfläche in eine Richtung oder in mehrere Richtungen weisen. Es ist wichtig, daß die vorstehenden Teile und die Schaltungsanordnung alle durch zusätzliche Prozesse, wie z.B. elektrolytisches Plattieren, chemisches Plattieren, elektrophoretisches oder elektrostatisches Beschichten oder andere Formen von Galvanoformen oder elektrischer Auftragung von leitfähigem Metall ausgebildet werden. Bei der Herstellung der Schaltung wird kein Ätzen ausgeführt, was den Prozeß für die Umwelt sicher gestaltet. Die Schaltung wird durch die Verwendung eines Formkerns hergestellt, der eine Arbeitsfläche hat, die aus einem Material ausgebildet ist, auf dem eine leitfähige Schaltungsanordnung galvanoge formt sein kann, und die eine Struktur aus einem Material hat, das gegenüber dem Galvanoformprozeß widerstandsfähig ist. Der Formkern selbst hat dreidimensionale Teile, die von seiner Arbeitsfläche hervorstehen, wobei die Teile in unterschiedliche Richtungen hervorstehen können. Bezüglich des Zwecks dieser Erfindung kann festgehalten werden, daß die nicht plan ausgebildeten Teile einen stabartigen Abschnitt aufweisen, der von der Arbeitsfläche des Formkerns nach außen vorsteht und die Herstellung einer elektrischen Schaltung ermöglicht, die einen galvanogeformten stabar tigen Abschnitt oder ein erhabenes Teil hat, das von der Oberfläche der Schaltungsanordnung hervorsteht. Das nicht plan ausgebildete Teil des Formkerns kann ebenfalls als eine Vertiefung im Formkern ausgebildet sein, die ebenfalls die Herstellung einer Schaltungsschicht mit einem erhabenen Teil ermöglicht. Der Formkern und sein nicht plan ausgebildetes Teil (stabartiger Abschnitt oder Vertiefung) sind elektrisch leitfähig, so daß die Schaltungsanordnung auf dem Formkern durch elektrolytisches Plattieren oder andere Galvanoformverfahren ausgebildet werden kann.
- Fig. 1 stellt einen Schnitt eines Abschnitts eines solchen Formkerns dar, der einen Formkernkörper 54 und ein erhabenes Formkernteil 56 aufweist, das von der Oberfläche des Formkerns hervorsteht. Aus Gründen der Eignung kann das erhabene Teil ein Stift sein, der in einem Loch im Formkern befestigt ist oder auf andere Weise eng und physikalisch mit dem Formkern verbunden ist. Die Verwendung eines Formkerns mit einer Vertiefung, die sein nicht plan ausgebildetes Teil bildet, wird nachstehend beschrieben. Der Formkern und sein nicht plan ausgebildetes Teil sind mit einer elektrisch leitfähigen Struktur auf einer Fläche von diesen ausgebildet, die die Form der auszubildenden elektrischen Schaltungsschicht definiert. Die galvanogeformte Schaltung wird dann z.B. durch elektrolytisches Plattieren auf die Fläche des Formkerns aufgebracht, um eine erste Schaltungsschicht 50 vorzusehen, die ein erstes einstückiges erhabenes Teil oder Verbindungsteil 52 hat, das über dem hervorstehenden Formkernteil 56 ausgebildet ist.
- Nachdem eine erste Schicht der Schaltung mit ihrem hervorstehenden Verbindungsteil 52 versehen wurde, wird dann ein dielektrisches Substrat 60 an die erste Schaltungsschicht angefügt, wie es in Fig. 3 gezeigt ist. Das dielektrische Substrat 60 kann viele verschiedene Typen an Dielektrikum aufweisen; bei einer gegenwärtig bevorzugten Anordnung weist dieses ein Polyamid wie z.B. Kapton 60 auf, das an beiden Seiten mit einer Schicht aus Akryl-Klebemittel 62, 64 bedeckt ist. Das Kapton kann eine Dicke von 2 bis 3 mil und jede Akryl-Klebemittelschicht eine Dicke von ungefähr 1 mil zum Beispiel haben. Das Substrat hat ein vorgebohrtes Durchgangsloch 66, das in diesem ausgebildet ist und das erhabene verbindungsteil 52 der ersten Schaltungsschicht 50 aufnirnrnt, wenn letztgenanntes auf eine Seite des Substrates laminiert wird, so daß sich das erhabene Verbindungsteil 52 nahezu vollständig durch das Loch erstreckt. Diese Arbeitsweise wird vorzugsweise ausgeführt, während sich die Schaltungsschicht noch auf dem Formkern 54 befindet, da die sehr dünne Schaltungsschicht leichter gehandhabt wird, während sich diese noch auf dem Formkern befindet.
- Nach dem Laminieren des Substrats auf die Schicht 50, während sich letztere noch auf ihrem Formkern 54 befindet, wird ein geringe Menge oder ein Tropfen 68 (Fig. 4) aus metallbeladenem bzw. metallreichem Harz, wie z.B. Silber- oder Goldepoxidharz, auf einem Ende 70 des erhabenen Teils 52 positioniert. Der Harztropfen 68 kann eine Höhe von 1 bis 3 mil haben und bedeckt vorzugsweise das gesamte obere Ende 70 des erhabenen Teils 52 oder den Großteil von diesem, der selbst einen Durchmesser zwischen 5 und 50 mil haben kann. Dem Harz wird gestattet, durch herkzmmliche 35 Verfahren, wie z.B. das Erwärmen auf ungefähr 250ºC während ungefähr 30 Minuten, auf einen B-Zustand teilweise zu här ten. Das Harz kann auf das Ende 70 des erhabenen Teils 52 entweder vor oder nach dem Laminieren des Dielektrikums 60, 62, 64 auf die Schaltungsschicht 50 und entweder vor oder nach dem Einführen des erhabenen Teils in das dielektrische Loch 66 aufgebracht werden. Gemäß Vorbeschreibung befindet sich eine Anzahl an erhabenen Teilen auf der Schaltung 50, die in einem vorbestimmten Muster angeordnet sind; das dielektrische Substrat hat eine ähnliche Anzahl von Durchgangslöchern, die in einem Muster mit übereinstimmender Ausrichtung angeordnet sind. Die Tropfen 68 aus elektrisch leitfähigem Harz können durch zahlreiche Verfahren ausgebracht werden, wie z.B. automatische Flüssigkeitsspender, Seidenrasterdruck oder Sprühen unter Verwendung einer geeigneten Maske.
- Nun wird die zweite leitfähige Schaltungsschicht 74 auf die andere Seite des dielektrischen Substrats laminiert, wie es in Fig. 5 dargestellt ist. Die zweite Schaltungsschicht braucht kein erhabenes Teil aufzuweisen, weist jedoch einen leitfähigen Abschnitt oder eine leitfähige Anschlußfläche 76 auf, die sich über das Substratloch und über das Ende 70 des erhabenen Verbindungsteils 52 erstreckt. Die Baugruppe aus dem dielektrischen Substrat, der unteren Schicht 50 und der oberen Schicht 74 wird dann unter Wärme und Druck laminiert, so daß das elektrisch leitfähige Harz 68 über und um das erhabene Verbindungsteil 52 und in die Räume im Substrat zwischen dem erhabenen Teil und den Wänden des Loches 66 fließt. Es wird dann gestattet, daß das Harz vollständig härtet, wodurch zwischen den Schaltungsschichten 50 und 74 an entgegengesetzten Seiten des zwischengefügten dielektrischen Substrates eine starre elektrisch leitfähige Verbindung vorgesehen wird Das leitfähige Harz fließt in kleine Poren in den metallischen Oberflächenschichten und erreicht somit eine starke enge Verbindung, die nicht nur physikalische Adhäsion sondern auch guten elektrischen Kontakt dieser laminierten vergrabenen Bahn vorsieht. Andere Schaltplatinen können mit der in Fig. 5 gezeigten Platine gestapelt werden, ohne daß eine Störung oder Bearbeitung vorgesehen wird, um die vergrabene Bahn vorzusehen.
- Obwohl die Zeichnungen die Verbindung von leitfähigen Schaltungsschichten an entgegengesetzten Seiten eines zwischengefügten Dielektrikums darstellen, ist es verständlich, daß eine solche Baugruppe nur zwei oder viel mehr leitfähige Schaltungsschichten in einem Stapel aus vielen Schaltungsschichten und zwischengefügten Dielektrika vorsehen kann. Bei einem solchen Stapel kann jede leitfähige Schaltungsschicht mit benachbarten leitfähigen Schaltungsschichten an beiden Seiten durch die Verfahren und Anordnungen, die hier beschrieben wurden, verbunden werden, so daß mehr als zwei leitfähige Schaltungsschichten miteinander elektrisch verbunden werden können.
- Gemäß Vorbeschreibung kann das nicht plan ausgebildete bzw. erhabene Teil des Formkerns entweder eine Vertiefung oder ein stabartiger Abschnitt sein. Die Formkernanordnung, bei der ein nicht plan ausgebildetes Teil durch einen stabartigen Abschnitt ausgebildet ist, wurde vorstehend beschrieben. In Fig. 6 ist eine alternative Formkernanordnung dargestellt, bei der das nicht plan ausgebildete Teil eines Formkerns 120 durch eine Vertiefung 122 ausgebildet ist, die geätzt, gebrannt oder auf andere Weise in der Oberfläche des Formkerns ausgebildet wird. Dieser Formkern ist wie zuvor aus einem elektrisch leitfähigem Material, wie z.B. rostfreiem Stahl, gefertigt, so daß gemäß Vorbeschreibung eine leitfähige Schaltungsschicht 124, wie z.B. Kupfer, in einer vorbestimmten Struktur auf der Formkernoberfläche durch zusätzliches Prozesse, wie z.B. elektrolytisches Plattieren, auswählend ausgebildet werden kann (Fig. 7).
- Dadurch wird ein hohles erhabenes Teil 126 gebildet. Ein Vorteil der Verwendung einer Vertiefung statt eines stabartigen Abschnitts für das nicht plan ausgebildete Formkernteil ist der Umstand, daß das erhabene Hohlteil 126 der Schaltungsschicht, während sich dieses noch auf dem Formkern befindet, mit einem harten Stützmaterial, wie z.B. Epoxidharz 128, gefüllt werden kann (Fig. 8). Letzteres wird auf das hohle Innere des erhabenen Teils 126 aufgebracht, während sich letztgenanntes noch auf dem Formkern befindet; dann wird diesem das Härten gestattet. Nun wird das Substrat, das im wesentlichen mit 130 bezeichnet ist (Fig. 9) und gemäß Vorbeschreibung eine Kaptonschicht aufweist, die an beiden Seiten mit einem Akryl-Klebemittel bedeckt, mit der Schaltungsschicht 124 und der gehärteten Epoxidharzfüllung 128 verbunden, wodurch ein festes erhabenes Teil vorgesehen wird, das in der Lage ist, größeren Beanspruchungen standzuhalten.
- Wie es in Fig. 10 dargestellt ist, wird, nachdem das Substrat 130 auf die Schaltungsschicht 124 und ihr verstärktes erhabenes Teil 126 laminiert wurde, dieses vom Formkern 120 entfernt und dann ein Tropfen von metallreichem Epoxidharz, wie z.B. Silberepoxidharz (Fig. 11), auf einen oberen Abschnitt 136 des erhabenen Teils 126 der Schaltungsschicht aufgebracht. Wie es vorstehend in Verbindung mit den Fig. 3, 4 und 5 beschrieben ist, wird gestattet, daß das Epoxidharz teilweise auf einen B-Zustand härtet; dann wird dieses, wie es in Fig. 11 dargestellt ist, mit einem zweiten dielektrischen Substrat 140 zusammengebaut, das ebenfalls eine Schicht aus Kapton aufweist, die an jeder Seite mit einem Akryl-Klebemittel bedeckt ist. Durch das Substrat 140 geht ein Loch 144 hindurch, das das verstärkte erhabene Teil 126 aufnimmt.
- Eine zusätzliche Schaltungsschicht 142 (Fig. 12) aus einem leitfähigen Material, wie z.B. Kupfer, wird dann auf die dielektrische Schicht 140 laminiert, wodurch die letztgenannte und das Epoxidharz 134 bedeckt werden. Dann wird in der gleichen Weise, wie es in Verbindung mit den Fig. 4 und 5 beschrieben ist, die Baugruppe aus dielektrischen Substraten 130 und 140, der unteren Schaltungsschicht 124, der oberen Schaltungsschicht 142 unter Wärme und Druck laminiert, so daß das elektrisch leitfähige Harz 134 über und um das erhabene Verbindungsteil 126 herum und in die Räume im Substrat zwischen dem erhabenen Teil und den Wänden des Lochs 144, das im Substrat 140 ausgebildet ist, fließt. Dem Harz wird dann wie zuvor das vollständige Härten gestattet, wodurch eine starre elektrisch leitfähige Verbindung vorgesehen wird. Somit verbindet in dieser Anordnung eine verstärkte vergrabene Bahn die Schaltungsschichten 124 und 142 an entgegengesetzten Seiten des dielektrischen Substrats.
- Bei der Fertigung der hier beschriebenen Ausführungsbeispiele kann der Formkern 120, der in den Fig. 6 bis 10 dargestellt ist und dessen hohles, nicht plan ausgebildetes Teil durch die Vertiefung 122 definiert ist, statt des Formkerns verwendet werden, bei dem ein Stift oder ein stabartiger Abschnitt sein nicht plan ausgebildetes Teil bildet. Somit können die Ausführungsbeispiele, die hier beschrieben sind, einen Formkern von einem beliebigen Typ verwenden, und zwar von dem mit einem nicht plan ausgebildeten Teil, das durch einen stabartigen Abschnitt gebildet ist, oder von dem mit einem nicht plan ausgebildeten Teil, das durch eine Vertiefung gebildet ist. Es wird zur Zeit bevorzugt, die erhabenen Teile durch Plattieren in eine Vertiefung im Formkern und anschließendes Füllen des Hohlteils mit Epoxidharz auszubilden, obwohl das Plattieren auf einen stabartigen Abschnitt oder einen Stift auf dem Formkern eine zufriedenstellende Alternative ist.
- Die Zeichnungen stellen einige der zahlreichen Verfahren dar, um eine Durchgangslochverbindung unter Verwendung eines erhabenen Teils herzustellen, das sich in das Loch im Substrat oder durch dieses hindurch erstreckt. Die beschriebenen Verfahren stellen laminierte vergrabene Bahnen her. Es können andere Verfahren verwendet werden, ohne daß von den Prinzipien dieser Erfindung abgewichen wird. Zum Beispiel ist ein solches alternatives Verfahren in der vorstehend genannten gleichzeitig anhängigen Patentanmeldung dargestellt, bei dem eine Silberepoxidharz-Grundplatte auf die zweite Seite des Substrates aufgebracht ist, um ein erhabenes Teil zu berühren, das sich von der ersten Substratseite her erstreckt.
- Es wurden Schaltplatinen und Verfahren zu ihrer Herstellung beschrieben, die Durchgangslochverbindungen zwischen Schaltanordnungen an beiden Seiten eines zwischengefügten dielektrischen Substrats vorsehen, ohne daß ein Prozeß zur chemischen Plattierung verwendet wird. Die Anordnungen verwenden ein erhabenes Verbindungsteil, das mit der Schaltungsschicht an einer Seite des Substrats einstückig ausgebildet ist und sich zumindest teilweise in ein Loch des Substrats erstreckt und mit der Schaltungsschicht an der anderen Seite elektrisch verbunden ist. Die elektrische Verbindung zwischen einem erhabenen Teil, das sich im wesentlichen vollständig durch das Loch des dielektrischen Substrates erstreckt, und der Schaltungsschicht an der anderen Seite wird hergestellt, indem ein elektrisch leitfähiges Harz zwischengefügt wird, dessen Fluß bei Wärme und Druck verursacht wird, um den gesamten Raum zwischen dem erhabenen Verbindungsteil und der zweiten Schaltungsschicht effektiv zu füllen und in das Loch im Raum zwischen dem erhabenen Verbindungsteil und dem Substrat nach unten zu fließen. Die beschriebenen Anordnungen sind relativ einfach und schnell auszuführen; aus ihnen ergeben sich Verbindungen mit hoher Zuverlässigkeit.
- Ferner sind bei dem beschriebenen Prozeß das chemische Plattieren und die Vielzahl an Behältern mit schädlichen Chemikalien, die bei chemischen Prozessen notwendig sind, nicht erforderlich. Da die zwei Schaltungsschichten an entgegengesetzten Seiten des dielektrischen Substrats eine Anzahl von beschriebenen Verbindungen haben können, ist jede Schicht mit einer Anzahl von erhabenen Verbindungsteilen versehen, die in vorgewählten Mustern ausgebildet sind, wobei die Muster der erhabenen Teile der Schaltungsschichten an beiden Seiten genau miteinander übereinstimmend sind, so daß diese miteinander ausgerichtet werden können und mit identischen Mustern der Durchgangslöcher, die im zwischengefügten dielektrischen Substrat ausgebildet sind, ausge richtet werden können.
- Es ist verständlich, daß natürlich die Änderungen und Abwandlungen bei der vorliegenden Erfindung vorgenommen werden können, ohne vom Geltungsbereich der beiliegenden Patentansprüche abzuweichen. Zum Beispiel können beide Schichten mit Verbindungsteilen versehen werden, die sich in das Loch der dielektrischen Schicht erstrecken, wobei die Teile durch Epoxidharz, der sich zwischen diesen befindet, miteinander verbunden werden.
Claims (8)
1. Verfahren zum Herstellen einer
Mehrschichtschaltplatine, die eine dielektrische Schicht (60) hat, wobei eine
erste (50) und eine zweite (74) leitfähige
Schaltungsschicht an entgegengesetzten Seiten von dieser durch die
dielektrische Schicht (60) hindurch miteinander verbunden
sind, wobei das Verfahren die Schritte aufweist:
Ausbilden einer dielektrischen Schicht (60), durch die
sich hindurch ein Loch (66) erstreckt,
Ausbilden einer ersten leitfähigen Schaltungsschicht
(50), die ein erstes erhabenes Teil (52) aufweist,
Ausbilden einer zweiten leitfähigen Schaltungsschicht
(74),
wobei das Verfahren gekennzeichnet ist durch
Ausbringen eines elektrisch leitfähigen organischen
Harzes (68) auf ein Ende (70) des ersten erhabenen Teils
(52),
schichtweises Zusammenbringen der ersten leitfähigen
Schicht (50), der zweiten leitfähigen Schicht (74) und der
dielektrischen Schicht (60), wobei sich die dielektrische
Schicht (60) zwischen der ersten (50) und der zweiten (52)
leitfähigen Schicht befindet und sich das erste erhabene
Teil (52) in das Loch (66) erstreckt, und
elektrisches Verbinden des ersten erhabenen Teils (52)
mit der zweiten leitfähigen Schicht (74), das das
Verursachen des Flusses von Harz (68) zwischen das erste erhabene
Teil (52) und die zweite Schaltungsschicht (74) und das
Härten das Harzes (68) zwischen diesen beinhaltet.
2. Verfahren nach Anspruch 1, bei dem:
die erste leitfähige Schaltungsschicht (50) auf einen
Formkern (54) elektroplattiert wird, wobei der Formkern
(54) eine elektrisch leitfähige Fläche und ein elektrisch
leitfähiges hervorstehendes Formkernteil (56) hat, so daß
die erste Schicht (50) auf die leitfähige Fläche und das
hervorstehende Formkernteil (56) aufgebracht wird, um das
erhabene Teil (52) in der ersten Schicht (50) einstückig
auszubilden.
3. Verfahren nach Anspruch 1, bei dem:
die erste leitfähige Schaltungsschicht auf einen
Formkern (120) elektroplattiert wird, wobei der Formkern (120)
eine elektrisch leitfähige Fläche und ein elektrisch
leitfähiges eingelassenes Formkernteil (122) hat, so daß die
erste Schicht (124) auf die leitfghige Fläche und das
eingelassene Formkernteil (122) aufgebracht wird, um das
erhabene Teil (126) in der ersten Schicht (124) einstückig
auszubilden.
4. Verfahren nach Anspruch 31 das ferner beinhaltet:
das Füllen des erhabenen Teils (126) in der ersten
Schicht (124) mit Epoxidharz (128), während sich die erste
Schicht (124) auf dem Formkern (120) befindet, und das
Gestatten des Härtens des Epoxidharzes (128), wodurch ein
erhabenes Teil (126) mit erhöhter Festigkeit vorgesehen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem
das organische Harz (68 oder 134) teilweise gehärtet wird,
nachdem es auf das erhabene Teil (52 oder 126) aufgetragen
wurde.
6. Verfahren nach einem der vorhergehenden Ansprüche,
bei dem das elektrisch leitfähige organische Harz (68 oder
134) ein Epoxidharz ist.
7. Mehrschichtschaltplatine, die aufweist:
eine dielektrische Schicht (60), die erste und zweite
Seiten und ein Loch (66) hat, das sich durch diese
erstreckt,
eine erste Schicht aus elektrisch leitfähigem Material
(59) an der ersten Seite und mit einem ersten elektrisch
leitfähigen Verbindungsteil (52), das sich in das Loch (66)
erstreckt,
eine zweite Schicht aus elektrisch leitfähigem Material
(74) an der zweiten Seite der dielektrischen Schicht (60),
die sich mit dem ersten Teil (52) in elektrischem Kontakt
befindet, und
dadurch gekennzeichnet, daß
ein elektrisch leitfähiges Epoxidharz (68) vorgesehen
ist, das das Verbindungsteil (52) mit der zweiten Schicht
(74) verbindet.
8. Schaltplatine nach Anspruch 7, bei der das
Verbindungsteil (126) in der ersten Schicht (124) mit Epoxidharz
(128) gefüllt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/674,254 US5227588A (en) | 1991-03-25 | 1991-03-25 | Interconnection of opposite sides of a circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69210079D1 DE69210079D1 (de) | 1996-05-30 |
DE69210079T2 true DE69210079T2 (de) | 1996-08-14 |
Family
ID=24705925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69210079T Expired - Fee Related DE69210079T2 (de) | 1991-03-25 | 1992-03-12 | Zusammenschaltung von gegenüberliegenden Seiten einer Schaltplatine |
Country Status (4)
Country | Link |
---|---|
US (1) | US5227588A (de) |
EP (2) | EP0506260B1 (de) |
JP (1) | JPH0744335B2 (de) |
DE (1) | DE69210079T2 (de) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5590460A (en) | 1994-07-19 | 1997-01-07 | Tessera, Inc. | Method of making multilayer circuit |
EP0694990A1 (de) * | 1994-07-22 | 1996-01-31 | Connector Systems Technology N.V. | Verfahren zur selektiven Metallisierung von aus Kunststoff geformten Verbindern |
JP2831970B2 (ja) * | 1996-04-12 | 1998-12-02 | 山一電機株式会社 | 回路基板における層間接続方法 |
US5819401A (en) * | 1996-06-06 | 1998-10-13 | Texas Instruments Incorporated | Metal constrained circuit board side to side interconnection technique |
US6299456B1 (en) | 1998-04-10 | 2001-10-09 | Micron Technology, Inc. | Interposer with contact structures for electrical testing |
US6407345B1 (en) * | 1998-05-19 | 2002-06-18 | Ibiden Co., Ltd. | Printed circuit board and method of production thereof |
US6211468B1 (en) * | 1998-08-12 | 2001-04-03 | 3M Innovative Properties Company | Flexible circuit with conductive vias having off-set axes |
DE69939221D1 (de) * | 1998-09-03 | 2008-09-11 | Ibiden Co Ltd | Mehrschichtige leiterplatte und verfahren zu deren herstellung |
US6274291B1 (en) | 1998-11-18 | 2001-08-14 | International Business Machines Corporation | Method of reducing defects in I/C card and resulting card |
JP3585793B2 (ja) * | 1999-11-09 | 2004-11-04 | 富士通株式会社 | 両面薄膜配線基板の製造方法 |
US6467161B2 (en) * | 2000-05-26 | 2002-10-22 | Visteon Global Tech., Inc. | Method for making a circuit board |
US6473963B1 (en) * | 2000-09-06 | 2002-11-05 | Visteon Global Tech., Inc. | Method of making electrical circuit board |
JP3867523B2 (ja) * | 2000-12-26 | 2007-01-10 | 株式会社デンソー | プリント基板およびその製造方法 |
ATE452726T1 (de) * | 2001-08-07 | 2010-01-15 | Fraunhofer Ges Forschung | Verfahren zum laserstrahlschweissen |
US6638082B2 (en) | 2001-11-20 | 2003-10-28 | Fci Americas Technology, Inc. | Pin-grid-array electrical connector |
US6666693B2 (en) | 2001-11-20 | 2003-12-23 | Fci Americas Technology, Inc. | Surface-mounted right-angle electrical connector |
JP3823870B2 (ja) | 2002-04-22 | 2006-09-20 | セイコーエプソン株式会社 | 配線板の製造方法、および電子機器の製造方法 |
US20070290196A1 (en) * | 2005-07-08 | 2007-12-20 | Samsung Sdi Co., Ltd. | Organic light emitting display device and method for manufacturing the organic light emitting display device |
US8716867B2 (en) * | 2010-05-12 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Forming interconnect structures using pre-ink-printed sheets |
CN104039079B (zh) * | 2013-12-01 | 2017-03-29 | 东莞市震泰电子科技有限公司 | 集成线路板 |
JP6788268B2 (ja) * | 2016-02-22 | 2020-11-25 | 株式会社ダイワ工業 | 配線基板又は配線基板材料の製造方法 |
KR102555883B1 (ko) | 2018-10-29 | 2023-07-17 | 셀링크 코포레이션 | 가요성 하이브리드 상호 연결 회로 |
WO2024171659A1 (ja) * | 2023-02-16 | 2024-08-22 | 株式会社村田製作所 | 多層基板、電子機器及び多層基板の製造方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3148310A (en) * | 1964-09-08 | Methods of making same | ||
US3077511A (en) * | 1960-03-11 | 1963-02-12 | Int Resistance Co | Printed circuit unit |
US3350498A (en) * | 1965-01-04 | 1967-10-31 | Intellux Inc | Multilayer circuit and method of making the same |
US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
US3971610A (en) * | 1974-05-10 | 1976-07-27 | Technical Wire Products, Inc. | Conductive elastomeric contacts and connectors |
JPS51104570A (en) * | 1975-03-12 | 1976-09-16 | Kuranosuke Ito | Metsukikairono tenshaahaisenban |
US3953924A (en) * | 1975-06-30 | 1976-05-04 | Rockwell International Corporation | Process for making a multilayer interconnect system |
FR2402996A1 (fr) * | 1977-09-12 | 1979-04-06 | Labo Electronique Physique | Procede de realisation de bulles metalliques sur un substrat perce, substrat ainsi traite et utilisation |
FR2505094A1 (fr) * | 1981-04-29 | 1982-11-05 | Trt Telecom Radio Electr | Procede de realisation des circuits hyperfrequences |
US4646436A (en) * | 1985-10-18 | 1987-03-03 | Kollmorgen Technologies Corporation | Shielded interconnection boards |
US4788766A (en) * | 1987-05-20 | 1988-12-06 | Loral Corporation | Method of fabricating a multilayer circuit board assembly |
JPH02324A (ja) * | 1987-12-18 | 1990-01-05 | Mitsui Mining & Smelting Co Ltd | 導電膜回路およびその製造方法 |
JPH0243797A (ja) * | 1988-08-03 | 1990-02-14 | Matsushita Electric Works Ltd | スルーホール付回路基板の製造方法 |
US4994771A (en) * | 1989-06-28 | 1991-02-19 | Hughes Aircraft Company | Micro-connector to microstrip controlled impedance interconnection assembly |
JPH03147393A (ja) * | 1989-11-01 | 1991-06-24 | Nitto Denko Corp | 両面プリント板の製造法 |
US5046238A (en) * | 1990-03-15 | 1991-09-10 | Rogers Corporation | Method of manufacturing a multilayer circuit board |
-
1991
- 1991-03-25 US US07/674,254 patent/US5227588A/en not_active Expired - Fee Related
-
1992
- 1992-03-12 DE DE69210079T patent/DE69210079T2/de not_active Expired - Fee Related
- 1992-03-12 EP EP92302140A patent/EP0506260B1/de not_active Expired - Lifetime
- 1992-03-12 EP EP95105814A patent/EP0673189A1/de not_active Withdrawn
- 1992-03-25 JP JP4067518A patent/JPH0744335B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE69210079D1 (de) | 1996-05-30 |
EP0506260A2 (de) | 1992-09-30 |
JPH0744335B2 (ja) | 1995-05-15 |
EP0506260A3 (en) | 1993-03-17 |
JPH0590750A (ja) | 1993-04-09 |
EP0673189A1 (de) | 1995-09-20 |
EP0506260B1 (de) | 1996-04-24 |
US5227588A (en) | 1993-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69210079T2 (de) | Zusammenschaltung von gegenüberliegenden Seiten einer Schaltplatine | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE68926055T2 (de) | Herstellungsverfahren einer mehrschichtigen Leiterplatte | |
DE69007452T2 (de) | Mehrlagenschaltungsstruktur. | |
DE69218319T2 (de) | Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung | |
DE69117381T2 (de) | Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung | |
DE69730629T2 (de) | Leiterplatte und Elektronikkomponente | |
DE2702844C2 (de) | Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung | |
DE69120198T2 (de) | Mehrschichtige, gedruckte Leiterplatte und Verfahren zu ihrer Herstellung | |
DE69434160T2 (de) | Mit Lötkugeln Verbindensverfahren damit versehen | |
DE69200500T2 (de) | Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden. | |
DE69405435T2 (de) | Verfahren und Vorrichtung für die Herstellung von elektrisch zusammengeschalteten Schaltungen | |
DE3020196C2 (de) | Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung | |
DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
DE19615395A1 (de) | Elektrostatische Schutzvorrichtung und Verfahren zu ihrer Herstellung | |
DE4100233A1 (de) | Verfahren zum herstellen gedruckter schaltungen | |
DE9107710U1 (de) | Dreidimensionales Schaltungssubstrat | |
DE112016001413T5 (de) | Vertikale abschirmung und zusammenschaltung für sip-module | |
DE102007060510A1 (de) | Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung | |
EP0535491B1 (de) | Verfahren zur Herstellung elektrisch leitender Verbindungen an Leiterplatten | |
DE112018005807B4 (de) | Mehrschichtige leiterplatte | |
DE10120868A1 (de) | Verbesserung der Struktur von integrierten Schaltkreisen | |
DE1919421C3 (de) | Mehrschichtleiterplatte | |
DE102007040876A1 (de) | Mehrschicht-Leiterplatte | |
WO1990001860A1 (de) | Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |