JPH0590750A - 回路板の両面の相互接続方法 - Google Patents

回路板の両面の相互接続方法

Info

Publication number
JPH0590750A
JPH0590750A JP4067518A JP6751892A JPH0590750A JP H0590750 A JPH0590750 A JP H0590750A JP 4067518 A JP4067518 A JP 4067518A JP 6751892 A JP6751892 A JP 6751892A JP H0590750 A JPH0590750 A JP H0590750A
Authority
JP
Japan
Prior art keywords
layer
conductive
raised
hole
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4067518A
Other languages
English (en)
Other versions
JPH0744335B2 (ja
Inventor
Christopher M Schreiber
クリストフアー・エム・シユライバー
William R Crumly
ウイリアム・アール・クラムリー
Robert B Hanley
ロバート・ビー・ハンレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH0590750A publication Critical patent/JPH0590750A/ja
Publication of JPH0744335B2 publication Critical patent/JPH0744335B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0108—Male die used for patterning, punching or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【目的】 本発明は、面倒で有害な物質を使用する無電
解めっきを使用しないで接続貫通孔を有する多重層回路
板を製造する方法を得ることを目的とする。 【構成】 貫通孔を有する誘電体層20を形成し、第１の
隆起した構造18を有する第１の導電性回路層16を形成
し、第２の導電性回路層38を形成し、それらの導電性層
16と38の間に誘電体層20を挟み、第１の隆起した構造18
が貫通孔中に延在するようにして第１、第２の導電性回
路層16，38および誘電体層20を積層し、第２の導電性層
38に前記第１の隆起した構造18を電気的に接続すること
を特徴とする第２の導電性回路層38には同様の隆起した
構造40を設けてもよい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電気的回路構成および
その製造に関し、特に誘電体基板内に挟まれ、基板を通
り相互接続される多重導電性回路層を有する電気的回路
構成およびその製造に関する。
【０００２】
【従来の技術】電気的プリント配線回路が非常に小さく
パッケージされ、回路部品の密度が増加しており、その
両面の回路層を有する単一の誘電体基板を形成し、さら
にこのような基板および回路構成の積層体を形成するこ
とが一般的に行われている。誘電体基板の両面の回路層
は、貫通孔の接続を形成するために基板の孔を通り互い
に接続されることがしばしば必要である。貫通孔の接続
を形成する通常の方法は、最初に銅あるいはニッケル銅
の被覆による孔の非導電性の面の無電解のめっきと、そ
の後の孔の電解めっきを含み、それは誘電体基板の片面
のパッドから他面のパッドまで孔を通る連続的な電解め
っきあるいは被覆を提供する。無電解めっきは面倒で、
時間のかかる方法であり、堅牢な処理制御装置および溶
液の７から１２の異なるタンクをしばしば必要とする。
【０００３】貫通孔の技術は、無電解および電解めっき
によって接続される両面のパッドまで誘電体基板に孔を
あけることを必要とする。回路板の積層体の製造におい
て、この方法は、接続される層をただ通るだけでなく孔
が幾つかの回路板の積層体全ての層に穴があけられなけ
ればならないので、接続において必要とされない層の貴
重な領域を無駄にする。回路板の積層体における板の相
互接続層の別の方法は例えば回路板の積層体の単一の板
を通り延在する埋設された貫通孔の使用を含み、所望の
特定の層のみを接続する。しかしこの方法は、幾つかの
板の順次の積層を必要とし、生産効率を減少させ、１桁
以上まで費用を増加する。
【０００４】
【発明が解決しようとする課題】めっき技術の使用は多
くの化学的電解槽の正確な制御を必要とするだけでな
く、処理が不所望で有毒な流出物を生成する。したがっ
て有害物質の特別な扱いが必要とされる。有害な流出物
を生ずる処理技術は困難で高価であり、政府の統制が厳
しくなりがちである。
【０００５】したがって、本発明の目的は上記の問題を
避けるあるいは最小にする回路層の相互接続を提供する
ことである。
【０００６】
【課題を解決するための手段】好ましい実施例による本
発明の原理の実行において、両面に第１および第２の回
路層を有する誘電体基板を有する多重層回路板は、孔を
有する基体の形成および３次元の、すなわち隆起した接
続構造を有する回路層の１つの形成によって製造され
る。２つの回路層および基板は、基板の片面の層および
誘電体の孔を通り突出する隆起した構造と共に積層され
る。隆起した構造は、他の回路層に電気的に相互接続さ
れる。１つの特定の実施例にしたがって、隆起した構造
は第２の層に形成される第２の隆起した相互接続構造に
よって第２の回路層に接続され、それは反対側の面から
基体の孔中に延在している。基体の両面の２つの回路層
間の電気的相互接続は、２つの隆起した構造を相互接続
することによって完成され、レーザビームの熱によって
２つを融着することによって行われる。その代りに、第
１の隆起した構造は融着される別の回路層へ孔を貫通し
て延在する。
【０００７】さらに別の実施例において、第２の層への
第１の層の隆起した構造の接続は、基板に第２の層を積
層する前に誘電体基板の孔中に延在している隆起した構
造の部分に導電性樹脂を置くことによって実行される。
樹脂は流動し、第２の層に隆起した構造を電気的および
物理的に相互接続するために硬化される。
【０００８】
【実施例】本発明の明らかにされた実施例において、両
面回路板の誘電体基板は各面に１つの２つの回路層が重
ねられ、少なくとも１つの回路層は回路の平面の外部へ
および他方の回路層の方向へ基板の片面から延在する誘
電体中の孔の中へあるいは孔を通り延在する３次元の結
合構造を有する。３次元相互接続構造は多くの異なる方
法によって１つ以上の回路層に形成される。しかしなが
ら、現在Wiliam R.Crumly氏、Christopher M.Schreiber
氏およびHeim Feigenbaum 氏による1990年９月11日の
米国特許出願第580,758 号明細書に記載された技術を使
用する回路層の集積部分のような３次元接続構造を形成
することが好ましい。
【０００９】したがって、従来の明細書において詳細に
記載されるように、プリント配線回路は単一の平面に位
置する回路配線を形成されるが、通常は平面である必要
はない。その場合回路構成は１つ以上の方向の表面から
突出する３次元構造が設けられる。突出構造および回路
構成は、電解めっき、無電解めっき、電気泳動あるいは
静電被覆、あるいは電気鋳造あるいは導電性金属の電着
のような付加的な方法によって全て形成される。エッチ
ングは回路の製造において使用されず、したがって環境
的に安全な方法である。回路は、電気鋳造される導電性
回路構成を有する材料から形成される動作表面を有する
マンドレルを使用して製造され、それは電気鋳造方法に
耐える材料を有する。マンドレル自体は動作表面から突
出する３次元構造を有し、その構造は異なる方向に突出
する。本発明の目的のために、突出構造が電気鋳造され
たポストあるいは隆起した構造を有する電気回路の製造
を可能にするマンドレルの動作表面の外側に突出するポ
ストを含むことが注目される。マンドレルの突出構造
は、隆起した構造を有する回路層の製造を可能にするマ
ンドレル中に窪みとして形成される。マンドレルおよび
突出構造（ポストあるいは窪み）は、回路構成が電解め
っきあるいは別の電気鋳造方法によってマンドレルに形
成されるため導電性である。
【００１０】図１は、マンドレルの表面14から突出する
マンドレル本体10および隆起したマンドレル構造12を有
するマンドレル部分の断面を示す。通常、隆起した構造
は、マンドレルの孔に固定され、あるいはマンドレルに
しっかりと物理的に接続されたピンである。突出構造を
形成する窪みを有するマンドレルの使用について以下に
記載する。マンドレルおよびその突出構造は表面の導電
性パターンによって形成され、形成される電気回路層の
形態を定める。電気鋳造回路は、例えば突出マンドレル
構造12によって形成される第１の一体隆起あるいは接続
構造18を有する第１の回路層16を供給するために電解め
っきによってマンドレルの表面に付着される。
【００１１】突出接続構造18を有する回路の第１の層が
形成された後、誘電体基板は、図３に示されるように第
１の回路層に組立てられる。誘電体基板は、多くの異な
るタイプの誘電体から構成され、好ましい装置ではアク
リル性接着剤22,24 の層を両面に重ねられたカプトン20
のようなポリアミドである。例えば、カプトンは２乃至
３ミルの厚さであり、各アクリル性接着剤の層は約１ミ
ルの厚さである。基板は、第１の回路層16がその片側に
重ねられたときその隆起した接続構造18を受入れる。そ
こに、予めあけられた孔30を有する。この処理は、非常
に薄い回路層がマンドレル上に存在する間にさらに容易
に処理されるので、回路層がマンドレル10に存在する間
に実行されることが好ましい。
【００１２】隆起したマンドレル構造36（図４に見られ
る）を有する第２のマンドレル34のような同一のマンド
レルおよび隆起した構造を使用し、第２の一体隆起した
接続構造40を有する第２の回路層38は上記技術によって
形成される。前記のように、回路層は、導電性マンドレ
ルおよび隆起構造上にの銅のような導電性材料を電解め
っきによって形成されることが好ましい。第１および第
２の回路層16および38の隆起した接続構造18および40は
誘導体の厚さの半分に実質上等しい距離だけ回路構成の
平面から突出し、２つの回路層が誘電体基板に積層され
る場合に１つが片面（層はそれぞれのマンドレル上に依
然として存在する）に固定され、２つの隆起した構造は
互いに対し接触し、あるいは誘導体基板の両面の間の中
ほどで互いにほとんど接触した状態になる。この段階は
図４に示されている。
【００１３】２つの隆起した接続構造18および40を積層
した後、２つのマンドレルは回路層から剥離される。次
に、その位置は、例えば約３ジュールの出力パワーを供
給する単一の０．５ミリセカンドのパルスによる約１３
５ワットで動作されるＹＡＧレーザを使用して照射され
る。レーザの単一のパルスは、２つの隆起した相互接続
構造の隣接する端部部分を溶かして気化させるのに十分
であり、周辺において互いにそれらを十分に融着し、図
５において46と示される連続的な周囲の溶接部を形成す
る。物理的および電気的相互接続を生ずる２つの隆起し
た接続構造の融着は２つの構造を相互接続し、それによ
って回路層16と38の間のコア電気接続を提供し、さらに
２つの層の機械的相互接続を提供する。図５の配置は、
融着された別々の平面相互接続と呼ばれる。
【００１４】記載された方法は、無電解めっきおよび無
電解の方法において必要とされる多くの有害な化学物質
のタンクに影響はない。誘電体基板の両面の２つの回路
層が記載された多くの別々の平面相互接続を有するの
で、各層は予め選択されるパターンに形成される多くの
隆起した接続構造によって形成され、片面の回路層の隆
起した構造のパターンは互いに対して正確に一致する。
それ故、それらが互いに合わされ、挿入される誘電体基
板に形成される孔の等しいパターンに合わされる。２つ
の隆起した接続構造の結合のためのレーザの使用は、レ
ーザが非常に小さい領域に収束されるので小さい領域の
相互接続構造の利用が可能である。
【００１５】図１乃至５の融着された別々の平面相互接
続方法が、誘電体基板の片面の１つの回路層に基板の孔
中に延在する構造を有する隆起した構造を使用すること
が理解される。この隆起した構造は、第２の基板に固定
される層の隆起した構造によって基板の別の面の回路層
に接続される。
【００１６】積層され埋設された貫通孔を提供する別の
配置は図６乃至８に示される。孔中に延在する１つの回
路層の隆起した構造と基板の第２の側の回路層の間の相
互接続は、導電性のエポキシによって行われる。すなわ
ち、図６に示されるように、隆起した相互接続構造52を
有する第１の回路層50はマンドレル54上に形成され、そ
れより突出した隆起したマンドレル構造56を有する。回
路層50および隆起した構造52の形成は、上記され図１乃
至５に示される各回路層および隆起した構造の形成と同
じである。しかしながら、２つの間の重要な相違は、基
板の厚さに比較されるような隆起した相互接続構造の寸
法にある。構造56は、基板をほぼ貫通し延在する。
【００１７】図６の実施例の層50は、図１乃至５の配置
の基板と等しい誘電体基板に積層され、それはポリアミ
ドような誘電体材料の層あるいはアクリル性の接着剤62
および64を両面に重ねられるカプトン60を具備する。図
６に見られるように、回路層50の隆起した構造52は基板
に形成される孔66を実質上貫通して延在し、一方、図１
乃至５の配置における２つの隆起した相互接続構造はそ
れぞれ間に挟まれた基板の孔を実質上半分だけ通り延在
する。
【００１８】層50に基板を積層後、層50はまだマンドレ
ル54上に存在し、例えば銀あるいは金のエポキシのよう
な金属負荷状態の樹脂の少量あるいは小滴68（図７）は
隆起した構造52の端部70に置かれる。樹脂小滴68は１乃
至３ミルの高さであり、隆起した構造52の上端部70をほ
とんどカバーすることが好ましく、それは５乃至５０ミ
ルの間の直径を有する。樹脂は、約３０分間約２５０℃
に加熱するような通常の方法によってＢステージに部分
的に硬化させる。樹脂は、誘電体60,62,64が回路層50に
積層される前あるいは後のいずれかに、隆起した構造が
誘電体の孔66中に挿入される前あるいは後に隆起した構
造52の端部70に供給される。前記のように、予め決めら
れたパターンに配置された回路50に多くの隆起した構造
が存在し、誘電体基板は一致するパターンに配置される
同様に多数の貫孔を有する。導電性樹脂の小滴68は、適
当なマスクを使用する自動液体ディスペンサ、シルクス
クリーンあるいはスプレーのようなさまざまな方法によ
って供給される。
【００１９】第２の導電性回路層74は、図８に示される
ように誘電体基板の反対側の面に積層される。第２の回
路層は隆起された構造を有することを必要としないが、
基板の孔あるいは隆起した接続構造52の端部70上に延在
している導電性部分あるいはパッド76を含む。誘電体基
板下部層50および上部層74の組立体は加熱および圧力に
よって積層され、それ故、導電性樹脂68は隆起した接続
構造52および隆起した構造と孔66の壁の間の基板の空間
に流れる。樹脂は完全に硬化させ、それによって間に挟
まれた誘電体基板の反対側の面の回路層50と74の間に強
固な導電性相互接続を与える。導電性樹脂は、金属表面
層の小さい孔中に流れ、物理的な接着剤のみでなくこの
積層され埋設された貫通孔の良好な電気的接触を与える
強力な結合を達成する。別の回路板は、埋設された貫通
孔を供給することを妨げるあるいは処理されることなし
に図８に示される板に積み重ねられる。
【００２０】図９および１０は、融着された別の平面の
相互接続を形成する本発明の第３の実施例における種々
のステップを示す。誘電体基板88の片面の回路層80（銅
等）は、下部（図９に見られる）の回路層86（銅等）と
一体に形成される隆起した相互接続構造84に融着され
る。図９および１０の配置において、第１の導電性回路
層86は、上記の方法でマンドレルの隆起した相互接続構
造によって形成される。第１の層および隆起した相互接
続構造は誘電体基板に積層され、アクリル性接着剤90,9
2 によって両面を覆われているポリアミドあるいはカプ
トンのような誘電体材料の層88を具備する。この配置に
おいて、隆起した構造84は誘電体基板の全体の厚さに実
質上等しい距離だけ回路層86の平面から突出し、それ故
に、隆起した構造84の上部98の外面は第２の導電性回路
層80が基板82の第２の面に積層される場合に第２の導電
性回路層80に近接あるいは接触する。ここに記載される
別の配置において、回路層は基板のポリアミドコア上の
アクリル性接着剤の層によって間に挟まれた誘電体基板
に積層される。
【００２１】基板の孔102 を横切り延在する導電性の層
80の領域100 に近接する接続構造84の上部98によって、
レーザは隆起した構造84および回路層80の隣接部分98,1
00を加熱するために図１乃至５に関連して前記されたよ
うに使用され、それによって図１０に示されるようにこ
れらの材料の中間部分を溶融および蒸発させ、溶接され
た連続的な周囲106 でそれらを結合する。
【００２２】図面は１つの間に挟まれた誘電体の両面に
相互接続された導電性回路層を示すが、このような装置
が多数の回路層および間に挟まれた誘電体の積層で２つ
以上の導電性回路層を供給することは理解されるであろ
う。このような積層体において、２つ以上の導電性回路
層が互いに電気的に接続されるため、このような各導電
性回路層はここに記載された方法および配置によって両
面の近接する導電性回路層に接続される。
【００２３】上記のように、マンドレルの隆起した構造
は窪みあるいはポストのいずれかである。ポストによっ
て形成される隆起した構造を有するマンドレル装置は、
上記されている。図１１は別のマンドレル装置であり、
それにおけるマンドレル120の隆起した構造はマンドレ
ルの表面にエッチング、燃焼、その他の方法で形成され
る窪み122 によって形成される。前のように、このマン
ドレルはステンレススチールのような導電性材料から形
成され、それ故に上記のように、銅のような導電性回路
層124 は、例えば電解めっき（図１２）のような付加的
な方法によってマンドレル表面上に予め決められたパタ
ーンで選択的に形成される。これは、空洞の隆起した構
造126 を形成する。隆起したマンドレル構造のポストで
はなく窪みを使用する１つの利点は、マンドレル上にあ
る状態で回路層の隆起した空洞構造126 がエポキシ128
（図１３）のような硬質の支持材料によって満たされる
ことができることである。後者は隆起した構造126 の空
洞の内部に供給され、マンドレル上にある間に硬化させ
る。前記のようにアクリル性接着剤によって両面に重ね
られたカプトンの層を具備している全体を130 で示され
る（図１４）基板は、回路層124 および硬化されたエポ
キシ128 に積層され、大きな圧力に耐える強度な隆起構
造を提供する。
【００２４】図１５に示されるように、基板130 が回路
層124 および補強された隆起構造126 に積層された後、
それはマンドレル120 から離され、銀のエポキシ134
（図１６）のような金属負荷エポキシの小滴が回路層の
隆起構造126 の上部部分136 に供給される。図６，７お
よび８と関連して前記されるように、このエポキシは図
１６に示されるようにＢステージに部分的に硬化させ、
さらにアクリル性接着剤によって片面に重ねられたカプ
トンの層を具備する第２の誘電体基板140 と組立てられ
る。基板140 は孔144 を有し、補強された隆起構造126
を受入れる。銅のような導電性材料の付加的な回路層14
2 （図１７）は、誘電体基板140 に積層され、誘電体基
板140 およびエポキシ134 をカバーする。図７および８
に関連して前記されるような同じ方法において、誘電体
基板130,140 、下部の回路層124 、上部回路層142 の組
立は加熱および圧力によって積層され、それ故に導電性
樹脂134 は隆起した接続構造126 上および基板140 に形
成される隆起した構造と孔144 の壁の間の基体の空間中
に流れる。前述のように、樹脂は完全に硬化され、それ
によって正確な導電性相互接続を提供する。このよう
に、この配置において、補強され埋設された貫通孔は、
誘電体基板の両面の回路層124 および142 を相互接続す
る。
【００２５】窪み122 によって定められた空洞の隆起構
造を有する図１１乃至１５に示されるマンドレル120
は、ここに記載される実施例のいずれか１つの製造にお
いて隆起構造を形成するピンあるいはポストを有するマ
ンドレルの代りに使用される。ここに記載される全ての
実施例は、ポストによって形成される隆起構造あるいは
窪みによって形成される隆起構造のタイプのマンドレル
を使用する。マンドレル上のポストあるいはピンのめっ
きは十分な代用物であるが、マンドレルの窪み中のめっ
きおよびエポキシを有する空洞の構造の充填剤によって
隆起構造を形成することが現在は好ましい。
【００２６】図面は、基板の孔中へあるいは孔を通り延
在する隆起構造を使用する貫通孔接続を形成するための
幾つかの方法を示す。記載された方法は、融着された別
の平面相互接続あるいは積層され埋設された貫通孔を生
成する。他の方法が、本発明の原理から逸脱することな
しに使用される。例えば、あるこのような別の方法は上
記米国特許出願明細書に示され、それにおける銀エポキ
シ接地平面は第１の基板から延在している隆起構造と接
触するために基板の第２の面に塗装される。
【００２７】無電解めっきを使用しないで間に挟まれた
誘電体基板の両面の回路構成の間に貫通孔接続を行う回
路板および製造方法が記載されている。装置は、少なく
とも部分的に基板の孔中に延在する基板の片面の回路層
と一体の隆起した接続構造を使用し、別の面の回路層に
電気的に接続される。別の面の回路層への電気的接続
は、基板の孔内のポイントで第１の層の隆起した相互接
続構造に結合される基板の第２の面の回路層と一体の第
２の隆起した接続構造によって行われる。その代りに、
第２の面の隆起した構造と回路層の間の電気的接続は、
第２の面の回路層へ孔を貫通し延在する隆起した構造を
形成し、その地点で２つを溶接することによって行われ
る。さらに別の配置において、隆起した構造間の電気的
接続は誘電体基板の孔を実質上貫通し延在し、別の面の
回路層は隆起した相互接続構造と第２の回路層の間の全
ての空間を効果的に充填するために加熱および圧力によ
って流動されて隆起した相互接続構造と基板の間の空間
の孔中に流入される導電性樹脂を間に挟むことによって
行われる。記載された配置は比較的簡単で、速く、高い
信頼性のある接続を生ずることが認められる。
【図面の簡単な説明】
【図１】回路層が形成されるマンドレルの部分の断面。
【図２】マンドレル上に形成される隆起した構造による
トレースを示す断面図。
【図３】マンドレル上の回路と誘電体基板の並置された
断面図。
【図４】基板および第１の回路層へ第２の回路層の積層
された装置の断面図。
【図５】レーザ放射によって生成される隆起構造の融着
された相互接続を示す断面図。
【図６】本発明の第２の実施例の第１の回路層および誘
電体基板の部分的組立を示す断面図。
【図７】図６の隆起した構造への導電性樹脂の供給を示
す断面図。
【図８】誘電体基板の孔を通り相互接続される基板の両
面に２つの層を有する第２の実施例の完成した両面回路
を示す断面図。
【図９】本発明の第３の実施例に従った回路板の製造に
おける予備的なステップを示す断面図。
【図１０】本発明の第３の実施例の完成した両面回路板
を示す断面図。
【図１１】その上に回路層が形成されるマンドレルの変
形形態の部分を示す断面図。
【図１２】図１１のマンドレルの回路層の構成を示す断
面図。
【図１３】エポキシを有する図１２の隆起した構造の充
填を示す断面図。
【図１４】誘電体基板の応用を示す断面図。
【図１５】マンドレルから基体および回路層の除去を示
す断面図。
【図１６】導電性エポキシの供給を示す断面図。
【図１７】第２の導電性回路層の積層を示す断面図。
【符号の説明】
16,38 …回路構成，18,40,52…構造，20,22,24…誘電体
合成物，30,66 …孔，46…基板，50,74 …回路層，60,6
2,64…誘電体，68…小滴。
フロントページの続き (72)発明者 ウイリアム・アール・クラムリー アメリカ合衆国、カリフオルニア州 92807、アナハイム、ノース・イモージエ ン・ストリート 1280 (72)発明者 ロバート・ビー・ハンレイ アメリカ合衆国、カリフオルニア州 92707、サンタ・アナ、インダス・ストリ ート 1601

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 貫通孔を有する誘電体層を形成し、 第１の隆起した構造を有する第１の導電性回路層を形成
    し、 第２の導電性回路層を形成し、 前記導電性回路層の間に前記誘電体層を挟み、前記第１
    の隆起した構造が前記貫通孔中に延在するようにして前
    記第１、第２の導電性回路層および誘電体層を積層し、 前記第２の導電性回路層に前記第１の隆起した構造を電
    気的に接続するステップを具備していることを特徴とす
    る前記誘電体層を通り相互接続される両面上の第１およ
    び第２の導電性回路層および誘電体層を有する多重層回
    路板を形成する方法。
  2. 【請求項２】 前記第２の層が第２の隆起した構造を形
    成され、積層するための前記ステップにおいて両面から
    前記孔中に前記第１および第２の隆起した構造の両方を
    挿入し、電気的に接続するための前記ステップにおいて
    前記第１および第２の隆起した構造を互いに接続する請
    求項１記載の方法。
  3. 【請求項３】 第１および第２の面を有し、貫通孔を有
    する誘電体層と、 前記第１の面に位置し、前記孔中に少なくとも部分的に
    延在している導電性接続構造を有する導電性材料の第１
    の層と、 前記第２の面の導電性材料の第２の層と、 前記第２の層に固定され、前記接続構造と電気的に接触
    して前記孔中に延在している導電性コネクタ手段とを具
    備していることを特徴とする多重層回路板。
  4. 【請求項４】 前記コネクタ手段が前記第２の面と前記
    接続構造の間に挟まれ、前記第１の層の前記接続構造の
    上部および周囲の前記孔中に延在している導電性樹脂を
    有することを特徴とする請求項３記載の回路板。
  5. 【請求項５】 貫通孔を有する誘電体層を形成し、 第１の隆起した構造を有する第１の導電性回路層を形成
    し、 第２の隆起した構造を有する第２の導電性回路層を形成
    し、 前記誘電体層の両面に前記第１および第２の層を積層
    し、前記第１および第２の隆起した構造を両面から前記
    孔中に挿入させ、 前記孔内の前記第１および第２の隆起した構造を電気的
    に相互接続するステップを具備していることを特徴とす
    る前記誘電体層を通り相互接続される両面の第１および
    第２の導電性回路層と誘電体層とを有する多重層回路板
    の形成方法。
  6. 【請求項６】 前記隆起した構造が関連される導電性回
    路層から突出している中空の突出部をそれぞれ具備し、
    前記隆起した構造を相互接続する前記ステップが前記孔
    内の前記中空の隆起した構造を互いに融着するステップ
    を含むことを特徴とする請求項５記載の方法。
  7. 【請求項７】 第１および第２の面を有し、貫通孔を有
    する誘電体層と、 前記第１の面で前記孔中に延在している第１の導電性接
    続構造を有する導電性材料の第１の層と、 前記第１の構造と電気的に接触する前記誘電体層の前記
    第２の面の導電性材料の第２の層とを具備することを特
    徴とする多重層回路板。
  8. 【請求項８】 前記第１の構造が前記第２の層に融着さ
    れている請求項７記載の回路板。
  9. 【請求項９】 前記第１の層に隆起した構造を形成し、 前記隆起した構造を受入れる孔を有する誘電体層を形成
    し、 前記孔に受入れられる前記隆起した構造の端部を前記第
    １の層に前記誘電体層の第１の面を配置し、 前記隆起した構造に導電性樹脂を供給し、 前記誘電体層の他方の面に第２の層を配置し、 前記隆起した構造と前記第２の層の間で前記樹脂を流動
    させるステップを具備していることを特徴とする誘電体
    層によって分離された第１および第２の導電性層を有す
    るプリント配線回路の形成方法。
  10. 【請求項１０】 第１および第２の面を有し、前記第１
    および第２の面の間に延在している孔を有する誘電体層
    と、 前記孔中に延在している隆起した構造を有する前記第１
    の面の第１の導電性層と、 前記孔中に延在している隆起した構造を有する前記第２
    の面の第２の導電性層と、 前記第２の層と前記隆起した構造の間に挟まれる導電性
    樹脂とを具備し、前記隆起した構造の周囲および前記孔
    中に延在している部分を含んでいる多重層回路板。
JP4067518A 1991-03-25 1992-03-25 両面に導電性回路層を備えた印刷回路板およびその製造方法 Expired - Lifetime JPH0744335B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US674254 1991-03-25
US07/674,254 US5227588A (en) 1991-03-25 1991-03-25 Interconnection of opposite sides of a circuit board

Publications (2)

Publication Number Publication Date
JPH0590750A true JPH0590750A (ja) 1993-04-09
JPH0744335B2 JPH0744335B2 (ja) 1995-05-15

Family

ID=24705925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4067518A Expired - Lifetime JPH0744335B2 (ja) 1991-03-25 1992-03-25 両面に導電性回路層を備えた印刷回路板およびその製造方法

Country Status (4)

Country Link
US (1) US5227588A (ja)
EP (2) EP0506260B1 (ja)
JP (1) JPH0744335B2 (ja)
DE (1) DE69210079T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283881A (ja) * 1996-04-12 1997-10-31 Yamaichi Electron Co Ltd 回路基板における層間接続構造
US7131194B2 (en) 2002-04-22 2006-11-07 Seiko Epson Corporation Method of manufacturing a device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5590460A (en) 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
EP0694990A1 (en) * 1994-07-22 1996-01-31 Connector Systems Technology N.V. Method for selective metallization of plastic connectors
US5819401A (en) * 1996-06-06 1998-10-13 Texas Instruments Incorporated Metal constrained circuit board side to side interconnection technique
US6299456B1 (en) * 1998-04-10 2001-10-09 Micron Technology, Inc. Interposer with contact structures for electrical testing
KR100791281B1 (ko) 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6211468B1 (en) * 1998-08-12 2001-04-03 3M Innovative Properties Company Flexible circuit with conductive vias having off-set axes
KR20010088796A (ko) * 1998-09-03 2001-09-28 엔도 마사루 다층프린트배선판 및 그 제조방법
US6274291B1 (en) 1998-11-18 2001-08-14 International Business Machines Corporation Method of reducing defects in I/C card and resulting card
JP3585793B2 (ja) * 1999-11-09 2004-11-04 富士通株式会社 両面薄膜配線基板の製造方法
US6467161B2 (en) * 2000-05-26 2002-10-22 Visteon Global Tech., Inc. Method for making a circuit board
US6473963B1 (en) 2000-09-06 2002-11-05 Visteon Global Tech., Inc. Method of making electrical circuit board
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
ATE452726T1 (de) * 2001-08-07 2010-01-15 Fraunhofer Ges Forschung Verfahren zum laserstrahlschweissen
US6638082B2 (en) 2001-11-20 2003-10-28 Fci Americas Technology, Inc. Pin-grid-array electrical connector
US6666693B2 (en) 2001-11-20 2003-12-23 Fci Americas Technology, Inc. Surface-mounted right-angle electrical connector
US20070290196A1 (en) * 2005-07-08 2007-12-20 Samsung Sdi Co., Ltd. Organic light emitting display device and method for manufacturing the organic light emitting display device
US8716867B2 (en) 2010-05-12 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structures using pre-ink-printed sheets
CN104039079B (zh) * 2013-12-01 2017-03-29 东莞市震泰电子科技有限公司 集成线路板
JP6788268B2 (ja) * 2016-02-22 2020-11-25 株式会社ダイワ工業 配線基板又は配線基板材料の製造方法
KR102555883B1 (ko) * 2018-10-29 2023-07-17 셀링크 코포레이션 가요성 하이브리드 상호 연결 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51104570A (en) * 1975-03-12 1976-09-16 Kuranosuke Ito Metsukikairono tenshaahaisenban
JPH0243797A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Works Ltd スルーホール付回路基板の製造方法
JPH03147393A (ja) * 1989-11-01 1991-06-24 Nitto Denko Corp 両面プリント板の製造法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3148310A (en) * 1964-09-08 Methods of making same
US3077511A (en) * 1960-03-11 1963-02-12 Int Resistance Co Printed circuit unit
US3350498A (en) * 1965-01-04 1967-10-31 Intellux Inc Multilayer circuit and method of making the same
US3471631A (en) * 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
US3971610A (en) * 1974-05-10 1976-07-27 Technical Wire Products, Inc. Conductive elastomeric contacts and connectors
US3953924A (en) * 1975-06-30 1976-05-04 Rockwell International Corporation Process for making a multilayer interconnect system
FR2402996A1 (fr) * 1977-09-12 1979-04-06 Labo Electronique Physique Procede de realisation de bulles metalliques sur un substrat perce, substrat ainsi traite et utilisation
FR2505094A1 (fr) * 1981-04-29 1982-11-05 Trt Telecom Radio Electr Procede de realisation des circuits hyperfrequences
US4646436A (en) * 1985-10-18 1987-03-03 Kollmorgen Technologies Corporation Shielded interconnection boards
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
JPH02324A (ja) * 1987-12-18 1990-01-05 Mitsui Mining & Smelting Co Ltd 導電膜回路およびその製造方法
US4994771A (en) * 1989-06-28 1991-02-19 Hughes Aircraft Company Micro-connector to microstrip controlled impedance interconnection assembly
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51104570A (en) * 1975-03-12 1976-09-16 Kuranosuke Ito Metsukikairono tenshaahaisenban
JPH0243797A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Works Ltd スルーホール付回路基板の製造方法
JPH03147393A (ja) * 1989-11-01 1991-06-24 Nitto Denko Corp 両面プリント板の製造法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283881A (ja) * 1996-04-12 1997-10-31 Yamaichi Electron Co Ltd 回路基板における層間接続構造
US7131194B2 (en) 2002-04-22 2006-11-07 Seiko Epson Corporation Method of manufacturing a device
US7370410B2 (en) 2002-04-22 2008-05-13 Seiko Epson Corporation Method of manufacturing a device, device, non-contact type card medium, and electronic equipment

Also Published As

Publication number Publication date
EP0506260A2 (en) 1992-09-30
EP0506260A3 (en) 1993-03-17
DE69210079D1 (de) 1996-05-30
DE69210079T2 (de) 1996-08-14
JPH0744335B2 (ja) 1995-05-15
EP0506260B1 (en) 1996-04-24
EP0673189A1 (en) 1995-09-20
US5227588A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
JPH0590750A (ja) 回路板の両面の相互接続方法
US6645607B2 (en) Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US7737367B2 (en) Multilayer circuit board and manufacturing method thereof
US5502889A (en) Method for electrically and mechanically connecting at least two conductive layers
EP0469308B1 (en) Multilayered circuit board assembly and method of making same
US7339118B1 (en) Printed wiring board and method for manufacturing the same
US5786270A (en) Method of forming raised metallic contacts on electrical circuits for permanent bonding
US5873161A (en) Method of making a Z axis interconnect circuit
US6637105B1 (en) Method of manufacturing a multilayer printed wiring board
WO1998031204A1 (en) Printed wiring board and method of manufacturing the same
JP2004200689A (ja) 回路基板構造体とその製造法
US20090178273A1 (en) Method of making circuitized assembly including a plurality of circuitized substrates
JP3472299B2 (ja) 多層回路ユニットの製造方法及びその構成要素
US4912020A (en) Printed circuit boards and method for manufacturing printed circuit boards
KR100315588B1 (ko) 다층배선기판의제조방법
US5306546A (en) Multi chip module substrate
JP3592129B2 (ja) 多層配線基板の製造方法
US20120243155A1 (en) Conductive metal nub for enhanced electrical interconnection, and information handling system utilizing same
US20180156841A1 (en) Structure and Method of Making Circuitized Substrate Assembly
EP0275686A1 (en) Improved multi-layer printed circuit boards, and methods of manufacturing such boards
JP4491159B2 (ja) 多層配線基板の製造方法
EP0426665B1 (en) Method for manufacturing printed circuit boards
JPH10117067A (ja) 多層配線基板及びその製造方法
JP2002261444A (ja) 積層配線基板およびその製造方法
JPH07297546A (ja) 配線板の製造法