JP3472299B2 - 多層回路ユニットの製造方法及びその構成要素 - Google Patents
多層回路ユニットの製造方法及びその構成要素Info
- Publication number
- JP3472299B2 JP3472299B2 JP51198093A JP51198093A JP3472299B2 JP 3472299 B2 JP3472299 B2 JP 3472299B2 JP 51198093 A JP51198093 A JP 51198093A JP 51198093 A JP51198093 A JP 51198093A JP 3472299 B2 JP3472299 B2 JP 3472299B2
- Authority
- JP
- Japan
- Prior art keywords
- panel
- flowable
- interposer
- circuit
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0302—Properties and characteristics in general
- H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10666—Plated through-hole for surface mounting on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/17—Post-manufacturing processes
- H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は電気回路の分野に関するものであって、よ
り詳しくは多層回路ボードなどの多層回路構造物、その
構成要素、およびその製造方法に関するものである。
り詳しくは多層回路ボードなどの多層回路構造物、その
構成要素、およびその製造方法に関するものである。
従来技術
電気的な構成要素は通常回路ボードなどの回路パネル
構造物上に設けられている。回路パネルは一般に誘電性
材料からなる平らなシートを有しており、その一面また
は両面上には電導体が配置されている。これらの電導体
は一般には銅などの金属材料から形成され、ボードに設
けられた電気的な構成要素間を接続している。これらの
電導体はパネルの主面上に配置されているが、その他に
も誘電層を貫通して追加的な電導体が延在して他の面上
の電導体との接続を行なっている。多層回路ボードユニ
ットにあっては複数の回路ボードが積層されており、こ
の積層中で隣接する面上の電導体を隔離すべく誘電材料
からなる層が用いられている。またこのような多層ユニ
ットは通常積層中の異なる回路上の電導体間に延在する
接続配線を有している。
構造物上に設けられている。回路パネルは一般に誘電性
材料からなる平らなシートを有しており、その一面また
は両面上には電導体が配置されている。これらの電導体
は一般には銅などの金属材料から形成され、ボードに設
けられた電気的な構成要素間を接続している。これらの
電導体はパネルの主面上に配置されているが、その他に
も誘電層を貫通して追加的な電導体が延在して他の面上
の電導体との接続を行なっている。多層回路ボードユニ
ットにあっては複数の回路ボードが積層されており、こ
の積層中で隣接する面上の電導体を隔離すべく誘電材料
からなる層が用いられている。またこのような多層ユニ
ットは通常積層中の異なる回路上の電導体間に延在する
接続配線を有している。
回路パネルに載設することのできる電気的な構成要素
はいわゆる「ディスクリートな」構成要素と積層回路と
を含んでおり、これらは無数の構成要素を単一のチップ
中に含んでいる。このようなチップは一般に「チップキ
ャリアー」と呼ばれる構成要素上に載設されており、こ
れは特殊な回路パネル構造を具えている。このチップキ
ャリアーははより大きな回路ボードに載設されたパッケ
ージ中に含まれており、回路の他の構成要素と相互に接
続されている。これに代えてシステムの他の構成要素を
載設した同様な回路パネルに直接載設するようにしても
よい。このような構造は一般に「ハイブリッド回路」と
呼ばれている。
はいわゆる「ディスクリートな」構成要素と積層回路と
を含んでおり、これらは無数の構成要素を単一のチップ
中に含んでいる。このようなチップは一般に「チップキ
ャリアー」と呼ばれる構成要素上に載設されており、こ
れは特殊な回路パネル構造を具えている。このチップキ
ャリアーははより大きな回路ボードに載設されたパッケ
ージ中に含まれており、回路の他の構成要素と相互に接
続されている。これに代えてシステムの他の構成要素を
載設した同様な回路パネルに直接載設するようにしても
よい。このような構造は一般に「ハイブリッド回路」と
呼ばれている。
比較的大型の回路パネルは一般に高分子材料から形成
されており、特にガラスなどにより補強されている。半
導体チップキャリアーなどとして用いられる小型の回路
パネルはセラミックやシリコンなどから形成されてい
る。
されており、特にガラスなどにより補強されている。半
導体チップキャリアーなどとして用いられる小型の回路
パネルはセラミックやシリコンなどから形成されてい
る。
最近高密度でしかも複雑な接続を有した回路パネル構
造への要求が高まっている。特にチップキャリアーやハ
イブリッド回路の分野でこの要求が高いが、その他の分
野でもそのような性能が広く要求されている。このよう
な要求に応えるには多層回路パネル構造が適している。
造への要求が高まっている。特にチップキャリアーやハ
イブリッド回路の分野でこの要求が高いが、その他の分
野でもそのような性能が広く要求されている。このよう
な要求に応えるには多層回路パネル構造が適している。
しかしに多層回路パネル構造の製造にはいくつかの問
題点がある。多層パネルは一般に適宜な電導体を載設し
た個々の両面回路パネルを用いて構成される。爾後その
ようなパネルを互いに積層して、隣接するパネル間には
「プリプレグ」と呼ばれる未硬化または硬化済みの誘電
性材料を介在させる。隣接するパネル間に電導性の地面
(アース)が必要な場合には、2個のプリプレグ間にフ
ォイルを介在させている。このフォイルとプリプレグと
は隣接するパネル間で積層されている。そのような積層
物は通常加圧下で加熱硬化されて単一構造体にされる。
硬化後に異なるボード間で接続が必要となる部位に孔が
空けられる。爾後これらの孔には内部を、典型的にはメ
ッキなどの方法で、電気的に導性の材料で被覆または充
填する。
題点がある。多層パネルは一般に適宜な電導体を載設し
た個々の両面回路パネルを用いて構成される。爾後その
ようなパネルを互いに積層して、隣接するパネル間には
「プリプレグ」と呼ばれる未硬化または硬化済みの誘電
性材料を介在させる。隣接するパネル間に電導性の地面
(アース)が必要な場合には、2個のプリプレグ間にフ
ォイルを介在させている。このフォイルとプリプレグと
は隣接するパネル間で積層されている。そのような積層
物は通常加圧下で加熱硬化されて単一構造体にされる。
硬化後に異なるボード間で接続が必要となる部位に孔が
空けられる。爾後これらの孔には内部を、典型的にはメ
ッキなどの方法で、電気的に導性の材料で被覆または充
填する。
しかし高縦横比または深さ/直径比で穿孔することは
非常に困難である。穿孔のために使用するドリル種々の
層を貫通する際に直線経路から偏位し易く、これが原因
で孔の位置が不正確となる。加えて積層中の異なるボー
ドには常にが位置ずれがある。各パネルの各孔の予定位
置の周囲には誤差許容域を設けて、このような原因を補
償する必要がある。小型のドリルは損傷し易く、孔寸法
の下限には制約がある。その他にも高縦横比の孔に導性
の材料を沈在させるのは非常に困難である。
非常に困難である。穿孔のために使用するドリル種々の
層を貫通する際に直線経路から偏位し易く、これが原因
で孔の位置が不正確となる。加えて積層中の異なるボー
ドには常にが位置ずれがある。各パネルの各孔の予定位
置の周囲には誤差許容域を設けて、このような原因を補
償する必要がある。小型のドリルは損傷し易く、孔寸法
の下限には制約がある。その他にも高縦横比の孔に導性
の材料を沈在させるのは非常に困難である。
これら全ての理由から上記のような方法により製造さ
れるユニットに用いられる孔は比較的大きくなければな
らず、この結果ユニット中に占める空間が必然的に大き
くなる。加えてこれらの孔は必ず積層の最上部または最
下部から延在している。したがって最上または最下層に
おいては接続が必要でない場合でも、中間層における接
続のためにこれらの層を貫通する孔のための空間を確保
する必要がある。この結果パネル上で利用できる空間の
うちかなりの量が孔のために割り当てられることとな
り、しかも孔の周囲には許容域を確保しなければならな
い。
れるユニットに用いられる孔は比較的大きくなければな
らず、この結果ユニット中に占める空間が必然的に大き
くなる。加えてこれらの孔は必ず積層の最上部または最
下部から延在している。したがって最上または最下層に
おいては接続が必要でない場合でも、中間層における接
続のためにこれらの層を貫通する孔のための空間を確保
する必要がある。この結果パネル上で利用できる空間の
うちかなりの量が孔のために割り当てられることとな
り、しかも孔の周囲には許容域を確保しなければならな
い。
加えてそのように穿孔された孔に導性材料を沈在させ
ることにより形成される電気的な接続は非常に弱く使用
中に発生する応力、例えば誘電性および導性材料の異な
る熱膨脹により生じる応力などにより損傷され易いので
ある。上記のような穿孔方法および積層体の一般的な性
質については、例えばDoherty Jr.のアメリカ特許第3,7
93,469号やGuarraciniのアメリカ特許第3,316,618号な
どに記載されているが、その他にも種々の方法が試みら
れてきた。
ることにより形成される電気的な接続は非常に弱く使用
中に発生する応力、例えば誘電性および導性材料の異な
る熱膨脹により生じる応力などにより損傷され易いので
ある。上記のような穿孔方法および積層体の一般的な性
質については、例えばDoherty Jr.のアメリカ特許第3,7
93,469号やGuarraciniのアメリカ特許第3,316,618号な
どに記載されているが、その他にも種々の方法が試みら
れてきた。
Parks他のアメリカ特許第3,541,222号、Crepeauのア
メリカ特許第4,249,032号、Luttmerのアメリカ特許第3,
795,037号、Davies他のアメリカ特許第3,862,790号およ
びZifcakのアメリカ特許第4,793,814号などは全て、誘
電性シート上に金属などの導性構成要素が互いに比較的
近接した位置で配置されしかも誘電性シートを貫通して
導性の構成要素が両方向に突出した構造物に関するもの
である。このようなシートは隣接する回路ボード間に介
装され、回路ボードは挟持または締結されて、回路シー
トの隣接する面上の導性構成要素と複合シートの構成要
素との機械的な相互係合を実現している。
メリカ特許第4,249,032号、Luttmerのアメリカ特許第3,
795,037号、Davies他のアメリカ特許第3,862,790号およ
びZifcakのアメリカ特許第4,793,814号などは全て、誘
電性シート上に金属などの導性構成要素が互いに比較的
近接した位置で配置されしかも誘電性シートを貫通して
導性の構成要素が両方向に突出した構造物に関するもの
である。このようなシートは隣接する回路ボード間に介
装され、回路ボードは挟持または締結されて、回路シー
トの隣接する面上の導性構成要素と複合シートの構成要
素との機械的な相互係合を実現している。
このような構造のそれぞれにあって、導性構成要素、
複合シートまたは双方は可撓性または延展性を有してい
て、複合シートの導性構成要素と回路ボード上の電導体
とが近接係合できるようになっている。これによれば穿
孔なしに相互接続が構成されているが、この手法にも重
大な欠点がある。例えばユニットを保持するために外部
的な機械的な要素を必要とし、信頼度も限られたもので
ある。
複合シートまたは双方は可撓性または延展性を有してい
て、複合シートの導性構成要素と回路ボード上の電導体
とが近接係合できるようになっている。これによれば穿
孔なしに相互接続が構成されているが、この手法にも重
大な欠点がある。例えばユニットを保持するために外部
的な機械的な要素を必要とし、信頼度も限られたもので
ある。
Beckのアメリカ特許第3,616,532号およびDube他のア
メリカ特許第3,509,270号に記載された方法において
は、可溶性の熔接材で被覆した小型のコイルバネが絶縁
ボードに載設されており、この絶縁ボードをプリント回
路層間に積層してある。このユニットを加熱して熔接材
を溶かすことによりバネを自由に伸展させて、隣接する
ボードの電導体と係合させ、これによりバネと熔接材と
が協働して隣接する回路ボード間の相互接続を構成する
のである。
メリカ特許第3,509,270号に記載された方法において
は、可溶性の熔接材で被覆した小型のコイルバネが絶縁
ボードに載設されており、この絶縁ボードをプリント回
路層間に積層してある。このユニットを加熱して熔接材
を溶かすことによりバネを自由に伸展させて、隣接する
ボードの電導体と係合させ、これによりバネと熔接材と
が協働して隣接する回路ボード間の相互接続を構成する
のである。
Dery他によるアメリカ特許第4,729,809号に記載され
ている方法にあっては、異方性導性を有した接着材料を
相対するサブ積層体間に配置している。この接着材組成
は隣接する層上の電導体間の比較的小さな空間を横切っ
ての充分な電導性を有したものであって、その間に電気
的な接続を構成するものである。しかし同じ面上の隣接
する電導体間の比較的大きな空間を横切っての電導性は
低いものであって、同一の面内では不必要な接続は生じ
ないようになっている。
ている方法にあっては、異方性導性を有した接着材料を
相対するサブ積層体間に配置している。この接着材組成
は隣接する層上の電導体間の比較的小さな空間を横切っ
ての充分な電導性を有したものであって、その間に電気
的な接続を構成するものである。しかし同じ面上の隣接
する電導体間の比較的大きな空間を横切っての電導性は
低いものであって、同一の面内では不必要な接続は生じ
ないようになっている。
Boggs他のアメリカ特許第4,935,584号に記載された提
案においては、複数のサブ積層体またはシートが用いら
れており、それぞれがその上に電導体を具え、さらに透
孔を有している。これらのシートは互いに積層されて、
いくつかの透孔は互いに合心状となり、導性材料がこの
透孔に導入されて垂直方向に延在してユニットの各段階
間の電導体を構成している。
案においては、複数のサブ積層体またはシートが用いら
れており、それぞれがその上に電導体を具え、さらに透
孔を有している。これらのシートは互いに積層されて、
いくつかの透孔は互いに合心状となり、導性材料がこの
透孔に導入されて垂直方向に延在してユニットの各段階
間の電導体を構成している。
Lemoineのアメリカ特許第4,024,629号には、セラミッ
ク材料から形成される型式の多層ユニットにおけると同
様な提案がなされている。Phoohofskyのアメリカ特許第
3,214,827号およびParksのアメリカ特許第3,775,844号
にも複数回路層のユニットが記載されている。
ク材料から形成される型式の多層ユニットにおけると同
様な提案がなされている。Phoohofskyのアメリカ特許第
3,214,827号およびParksのアメリカ特許第3,775,844号
にも複数回路層のユニットが記載されている。
Pryor他のアメリカ特許第4,712,161号の多層セラミッ
ク本体回路ユニットにあっては各構成要素の両面に銅電
導体が施され、かつ相対する面間に延在する熔接材また
は剛性ワイヤーを具えた垂直接続構造が用いられてい
る。電導体を載設した構成要素と垂直接続構造とは互い
に積層されており、垂直接続構造中において電導体が垂
直接続により係合されている。そのような構造のそれぞ
れはその主面上に可溶性のガラス層を有している。これ
らの構造は積層後加熱加圧されて、当接する構造の面上
の可溶性ガラスは、他の面間に介装された可溶性ガラス
とともに、溶けて全ユニットを一体化して単一の多層装
置にする。
ク本体回路ユニットにあっては各構成要素の両面に銅電
導体が施され、かつ相対する面間に延在する熔接材また
は剛性ワイヤーを具えた垂直接続構造が用いられてい
る。電導体を載設した構成要素と垂直接続構造とは互い
に積層されており、垂直接続構造中において電導体が垂
直接続により係合されている。そのような構造のそれぞ
れはその主面上に可溶性のガラス層を有している。これ
らの構造は積層後加熱加圧されて、当接する構造の面上
の可溶性ガラスは、他の面間に介装された可溶性ガラス
とともに、溶けて全ユニットを一体化して単一の多層装
置にする。
Jennotte他のアメリカ特許第3,829,601号にも他の多
層構造が提案されている。
層構造が提案されている。
Berger他のアメリカ特許第40788,766号には、中空の
小孔状の中継構造を具えた電導体載設可流性層体が開示
されており、各構造は周辺から垂直に突出するリムを有
している。各中継構造は導性の接合材の薄い層を有して
いる。この多層構造を製造するには、誘電性の接合フィ
ルムを回路載設ラミナ間に介装する。この誘電性フィル
ムは隣接する回路載設ラミナ中の小孔状構造に対応する
部位に孔を有している。加熱加圧下でユニットが強制的
に一体とされるときに、小孔状構造の垂直リムは互いに
支え合う状態となる。当接する小孔のリム上の導性接合
材の層は当接する小孔状構造間の接合部を構成すると言
われている。誘電性の接合層は極めて薄いものでなけれ
ばならず、相互接続を要求される特定の部位に孔を具え
ていなければならない。さらに平坦度または平行度から
の偏位、ラミナ間のずれ、ラミナと誘電性接合フィルム
とのずれなどの許容度は限定されている。加えて、当接
小孔リム間には面または点接合だけが形成されるので、
垂直接合の強度が制約される。
小孔状の中継構造を具えた電導体載設可流性層体が開示
されており、各構造は周辺から垂直に突出するリムを有
している。各中継構造は導性の接合材の薄い層を有して
いる。この多層構造を製造するには、誘電性の接合フィ
ルムを回路載設ラミナ間に介装する。この誘電性フィル
ムは隣接する回路載設ラミナ中の小孔状構造に対応する
部位に孔を有している。加熱加圧下でユニットが強制的
に一体とされるときに、小孔状構造の垂直リムは互いに
支え合う状態となる。当接する小孔のリム上の導性接合
材の層は当接する小孔状構造間の接合部を構成すると言
われている。誘電性の接合層は極めて薄いものでなけれ
ばならず、相互接続を要求される特定の部位に孔を具え
ていなければならない。さらに平坦度または平行度から
の偏位、ラミナ間のずれ、ラミナと誘電性接合フィルム
とのずれなどの許容度は限定されている。加えて、当接
小孔リム間には面または点接合だけが形成されるので、
垂直接合の強度が制約される。
Ryanのアメリカ特許第3,606,677号には多層回路ボー
ドを製造する技術が開示されている。この製法にあって
は、層間に粘度と流体特性とを調整した接着剤が介装さ
れており、層中の孔を通って接着剤が浸透するのを防止
している。
ドを製造する技術が開示されている。この製法にあって
は、層間に粘度と流体特性とを調整した接着剤が介装さ
れており、層中の孔を通って接着剤が浸透するのを防止
している。
Abolafia他によるアメリカと特許第3,795,047号に1
開示された回路載設積層体は、垂直接続の形状に対応す
る形状のエポキシ被覆を有している。導性の球状粒子が
このエポキシ上に施されて保持され、多層構造が相互に
押圧されたときに相対する層との接合部を形成する。
開示された回路載設積層体は、垂直接続の形状に対応す
る形状のエポキシ被覆を有している。導性の球状粒子が
このエポキシ上に施されて保持され、多層構造が相互に
押圧されたときに相対する層との接合部を形成する。
Reidのアメリカ特許第4,216,350号およびGrabbeのア
メリカ特許第4,642,889号には、多数の透通孔を具えた
シート状の介装材が開示されている。ワイヤーなどの追
加的な導性材も一緒にまたはなしに、これらの孔には熔
接材が完全にまたは部分的に充填される。爾後介装材は
接続されるべき回路間に挿入され加熱されて、複数涸の
熔接接合点が同時に形成される。
メリカ特許第4,642,889号には、多数の透通孔を具えた
シート状の介装材が開示されている。ワイヤーなどの追
加的な導性材も一緒にまたはなしに、これらの孔には熔
接材が完全にまたは部分的に充填される。爾後介装材は
接続されるべき回路間に挿入され加熱されて、複数涸の
熔接接合点が同時に形成される。
Boher他のアメリカ特許第3,077,511号には、プリンと
可流性の多数の層を接続するのに同様な手法が紹介され
ている。この場合熔接材を載設した介装材は誘電性のフ
ィルムを含んでおり、このフィルムは熔接材が溶けた後
でもその所定の位置に残っているのである。
可流性の多数の層を接続するのに同様な手法が紹介され
ている。この場合熔接材を載設した介装材は誘電性のフ
ィルムを含んでおり、このフィルムは熔接材が溶けた後
でもその所定の位置に残っているのである。
多層電気回路を製造するための以上述べたような全て
の努力にも拘わらず、回路、材料および構成要素などに
おいてまだまだ改善すべき点がある。
の努力にも拘わらず、回路、材料および構成要素などに
おいてまだまだ改善すべき点がある。
発明の要旨
この発明の目的のひとつは多層回路ユニットの製造方
法を提供することにある。該方法にあっては、複数個の
回路パネルを用い、各回路パネルには1個の以上の電気
的名電導体を設けるとともに、少なくとも1個の主面上
の所定の接続位置には電気的に導性の材料を設けてあ
る。さらに1個以上のシート状の介装材を用い、各介装
材は両主面上に所定の接続位置を有しており、相対する
面上の接続位置には電気的に導性の構成要素が設けられ
ている。介装材はその主面上に、接続部位を除いて、可
流性の誘電性材料を具えている。回路パネル上、介装材
上または両者上の電気的に導性の材料のうち少なくとも
あるものは可流性を有している。
法を提供することにある。該方法にあっては、複数個の
回路パネルを用い、各回路パネルには1個の以上の電気
的名電導体を設けるとともに、少なくとも1個の主面上
の所定の接続位置には電気的に導性の材料を設けてあ
る。さらに1個以上のシート状の介装材を用い、各介装
材は両主面上に所定の接続位置を有しており、相対する
面上の接続位置には電気的に導性の構成要素が設けられ
ている。介装材はその主面上に、接続部位を除いて、可
流性の誘電性材料を具えている。回路パネル上、介装材
上または両者上の電気的に導性の材料のうち少なくとも
あるものは可流性を有している。
この方法の場合望ましくは回路パネルと介装材とを上
下に積層するステップを含んでおり、これにより各介装
材は2個の回路パネル間に挿入される。介装材と回路パ
ネルの主面は互いに相対するとともに、両者上の接続部
位は合心する。
下に積層するステップを含んでおり、これにより各介装
材は2個の回路パネル間に挿入される。介装材と回路パ
ネルの主面は互いに相対するとともに、両者上の接続部
位は合心する。
また最も望ましくはこの方法は、可流性の誘電性材料
を流化させて回路の主面に適合させるステップを含んで
いる。この可流性導性材料は流化して回路パネル上およ
び介装材上の電導体と会合して、各接続部位において隣
接する回路パネル間に延在する電導体となるのが望まし
い。積層回路パネルと介装材を加熱加圧する際に、可流
性の誘電性材料と可流性導性材料とが同時に単一ステッ
プで流化するのが最も望ましい。
を流化させて回路の主面に適合させるステップを含んで
いる。この可流性導性材料は流化して回路パネル上およ
び介装材上の電導体と会合して、各接続部位において隣
接する回路パネル間に延在する電導体となるのが望まし
い。積層回路パネルと介装材を加熱加圧する際に、可流
性の誘電性材料と可流性導性材料とが同時に単一ステッ
プで流化するのが最も望ましい。
介装材上の可流性誘電性材料は回路パネルの主面上に
不規則的に充填される。特に回路パネルが主面上に沿っ
て延在する電導体を有しているときには、パネル面上に
隆起した条体となって現われる。可流性誘電性材料はこ
れらの条体の間の空間を満たし、製造後各条体は固体状
の誘電性材料により完全に囲まれた状態となる。これに
より回路パネル上の電導体や懸濁などの大気効果から保
護されることになり、好ましくない電気的な影響や電導
体近くの気泡または空気ポケットなどに起因する構造的
な問題も回避される。
不規則的に充填される。特に回路パネルが主面上に沿っ
て延在する電導体を有しているときには、パネル面上に
隆起した条体となって現われる。可流性誘電性材料はこ
れらの条体の間の空間を満たし、製造後各条体は固体状
の誘電性材料により完全に囲まれた状態となる。これに
より回路パネル上の電導体や懸濁などの大気効果から保
護されることになり、好ましくない電気的な影響や電導
体近くの気泡または空気ポケットなどに起因する構造的
な問題も回避される。
介装材に載設されている電導性構成要素は隣接する回
路パネル間尾接続の一部をなすものである。誘電性材料
の流化前に、各介装材の電導性構成要素は各接続部位に
おいて隣接する回路パネルの電導体と当接または並設状
態にされるのが最も望ましい。隣接する回路ボード間に
電導性の通路を形成するために介装材上の電導体を用い
ると、介装材としてかなり厚さのあるものを用いること
ができる。
路パネル間尾接続の一部をなすものである。誘電性材料
の流化前に、各介装材の電導性構成要素は各接続部位に
おいて隣接する回路パネルの電導体と当接または並設状
態にされるのが最も望ましい。隣接する回路ボード間に
電導性の通路を形成するために介装材上の電導体を用い
ると、介装材としてかなり厚さのあるものを用いること
ができる。
各介装材はシート状の内部構成要素とそのような内部
構成要素の相対する面上に誘電性材料とを有しているの
が最も望ましい。内部構成要素はプロセスを通して寸法
的に安定であって、回路パネルの面に平行な方向におけ
る好ましくない寸法的な変化に対して介装材を補強する
のが望ましい。
構成要素の相対する面上に誘電性材料とを有しているの
が最も望ましい。内部構成要素はプロセスを通して寸法
的に安定であって、回路パネルの面に平行な方向におけ
る好ましくない寸法的な変化に対して介装材を補強する
のが望ましい。
内部構成要素は電導性構造を含んでいてもよく、これ
が最終製品においてアースなどの電位面を形成する。各
介装材の内部構成要素は多孔性構造を含んでいてもよ
く、誘電性材料が流体状であるときにはこれにより可流
性の誘電性材料が多孔性構造の内部に押し入れられる。
すなわち多孔性構造は過剰な可流性誘電性材料を吸収す
る。以下に詳記するように、これにより介装材が不均一
な回路パネルの厚さと回路パネルの異なる面上の隆起し
た電導性条体の数の変動を補償するのである。
が最終製品においてアースなどの電位面を形成する。各
介装材の内部構成要素は多孔性構造を含んでいてもよ
く、誘電性材料が流体状であるときにはこれにより可流
性の誘電性材料が多孔性構造の内部に押し入れられる。
すなわち多孔性構造は過剰な可流性誘電性材料を吸収す
る。以下に詳記するように、これにより介装材が不均一
な回路パネルの厚さと回路パネルの異なる面上の隆起し
た電導性条体の数の変動を補償するのである。
この発明の他の技術思想によれば、介装材と回路バネ
ルとは、介装材が隣接する1対の回路パネル間に挿入さ
れるようにして、積層される。ここで介装材と回路パネ
ルの主面とは互いに相対面した状態となる。積層ステッ
プにおいては、各介装材面の接続部位を対面する回路パ
ネル上の接続部位と合心させる。各接触部位のセットは
2個の回路パネル上とその間に挿入された介装材の両面
上とに接続部位を有している。すなわち各合心された接
続部位は介装材上の電導性構成要素の電導性材料と隣接
する回路パネルのそれぞれの1個の接続部位の電導性材
料とを有していることになる。各合心された接続部位中
の電導性材料の少なくとも一部は可流性である。
ルとは、介装材が隣接する1対の回路パネル間に挿入さ
れるようにして、積層される。ここで介装材と回路パネ
ルの主面とは互いに相対面した状態となる。積層ステッ
プにおいては、各介装材面の接続部位を対面する回路パ
ネル上の接続部位と合心させる。各接触部位のセットは
2個の回路パネル上とその間に挿入された介装材の両面
上とに接続部位を有している。すなわち各合心された接
続部位は介装材上の電導性構成要素の電導性材料と隣接
する回路パネルのそれぞれの1個の接続部位の電導性材
料とを有していることになる。各合心された接続部位中
の電導性材料の少なくとも一部は可流性である。
この方法の場合には、可流性の電導性材料を硫化させ
て、各合心された接続部位中の電導性材料を隣接する回
路パネル間に延在する連続的な電導体とするのが望まし
い。さらに合心された接続部位における過剰の電導性材
料を捕捉して、少なくとも1個の回路パネルまたは介装
材中の貯留場所に入れるようにするのが好ましい。各接
続部位セット毎に別設の貯留場所を用意してもよい。
て、各合心された接続部位中の電導性材料を隣接する回
路パネル間に延在する連続的な電導体とするのが望まし
い。さらに合心された接続部位における過剰の電導性材
料を捕捉して、少なくとも1個の回路パネルまたは介装
材中の貯留場所に入れるようにするのが好ましい。各接
続部位セット毎に別設の貯留場所を用意してもよい。
また一部の積層された構成要素(回路パネルおよび介
装材)には接続部位において主面から内部に至る中空筒
状の通路を設けて、各通路内に電導性材料を沈在させて
もよい。他の相対する構成要素は接続部位において露出
する可流性電導性材料を有しているのが望ましい。通路
内の空間過剰な可流性電導性材料の貯留場所として機能
する。さらに上記の通路は回路パネル内に形成するのが
特に望ましく通路内に延在する電導性材料は通路を被覆
する中空筒状の金属シェルとするのがよい。
装材)には接続部位において主面から内部に至る中空筒
状の通路を設けて、各通路内に電導性材料を沈在させて
もよい。他の相対する構成要素は接続部位において露出
する可流性電導性材料を有しているのが望ましい。通路
内の空間過剰な可流性電導性材料の貯留場所として機能
する。さらに上記の通路は回路パネル内に形成するのが
特に望ましく通路内に延在する電導性材料は通路を被覆
する中空筒状の金属シェルとするのがよい。
少なくともこれらの部位の一部において、通路とその
中に設けられた電導性材料とは回路パネル全体を透通す
るように構成するのが望ましく、その結果通路内の電導
性材料は回路パネルの両面上の電導体を接続する。通路
が回路パネル内に形成されている場合には介装材に両主
面上の接続部位間に延在する孔を形成するとよい。その
ような各孔には回路電導性材料の単一体の形の電導性構
成要素を沈在させる。組立て工程においては、そのよう
な各単一体の電導性材料は回路パネル両主面に形成され
た孔中に流れ込んで、通路中の電導性材料を単一な電導
体に結合する。
中に設けられた電導性材料とは回路パネル全体を透通す
るように構成するのが望ましく、その結果通路内の電導
性材料は回路パネルの両面上の電導体を接続する。通路
が回路パネル内に形成されている場合には介装材に両主
面上の接続部位間に延在する孔を形成するとよい。その
ような各孔には回路電導性材料の単一体の形の電導性構
成要素を沈在させる。組立て工程においては、そのよう
な各単一体の電導性材料は回路パネル両主面に形成され
た孔中に流れ込んで、通路中の電導性材料を単一な電導
体に結合する。
接続部位における可流性電導性材料は過剰に供給する
ことができ、過剰分は貯留場所により収容できる。した
がって、回路パネルが正確な平坦性から偏位している場
合でも、可流性電導性材料が回路パネル間に確実な接続
を与えるのである。また、異なる回路パネル矢介装材上
の接続部位間における合心が多少偏位しても、可流性電
導性材料は低抵抗の確実な接続を構成することができる
のである。なお上記した2通りの方法を組み合わせると
最も望ましい結果が得られる。
ことができ、過剰分は貯留場所により収容できる。した
がって、回路パネルが正確な平坦性から偏位している場
合でも、可流性電導性材料が回路パネル間に確実な接続
を与えるのである。また、異なる回路パネル矢介装材上
の接続部位間における合心が多少偏位しても、可流性電
導性材料は低抵抗の確実な接続を構成することができる
のである。なお上記した2通りの方法を組み合わせると
最も望ましい結果が得られる。
この発明のさらに他の技術的思想によれば、電気回路
ユニットのための接続および接合介装材を与えることが
できる。これらの介装材はシート状または平坦状の本体
を有しており、該本体は1対の相対面する主面と両主面
上に接続部位を有している。本体を透通して相対する主
面上の接続部位間には電導性構成要素が延在している。
本体には接続部位を除いて主面の全体に可流性誘電性材
料が分散されている。この誘電性材料は接続部位を除い
て各主面を覆う層の形で設けてもよい。本体の主面間に
は内部構成要素が設けられている。この内部構成要素と
しては、可流性誘電性材料が流体状であるときに.可流
性誘電性材料を収容する考案を有した、シート状の電導
性電位面要素や多孔性要素が用いられる。
ユニットのための接続および接合介装材を与えることが
できる。これらの介装材はシート状または平坦状の本体
を有しており、該本体は1対の相対面する主面と両主面
上に接続部位を有している。本体を透通して相対する主
面上の接続部位間には電導性構成要素が延在している。
本体には接続部位を除いて主面の全体に可流性誘電性材
料が分散されている。この誘電性材料は接続部位を除い
て各主面を覆う層の形で設けてもよい。本体の主面間に
は内部構成要素が設けられている。この内部構成要素と
しては、可流性誘電性材料が流体状であるときに.可流
性誘電性材料を収容する考案を有した、シート状の電導
性電位面要素や多孔性要素が用いられる。
ここに用いられる可流性誘電性材料としては、熱硬化
性高分子、熱可塑性高分子、非反応または一部反応高分
子、プリカーサー(PRECUSOR)またはこれらの組合せな
どが挙げられる。また接着性材料であることが望まし
い。介装材を透通して延在する電導性構成要素は介装材
の主面に露出した可流性電導体を含んでいることが望ま
しい。この可流性電導体は熔接材などの全金属性材料で
あっても、非金属製材料を含有するものであってもよ
い。この介装材はラミネーション手法によった前記の方
法においても利用することができる。
性高分子、熱可塑性高分子、非反応または一部反応高分
子、プリカーサー(PRECUSOR)またはこれらの組合せな
どが挙げられる。また接着性材料であることが望まし
い。介装材を透通して延在する電導性構成要素は介装材
の主面に露出した可流性電導体を含んでいることが望ま
しい。この可流性電導体は熔接材などの全金属性材料で
あっても、非金属製材料を含有するものであってもよ
い。この介装材はラミネーション手法によった前記の方
法においても利用することができる。
この発明のさらに他の技術思想によれば、多層回路ユ
ニットを製造することができる。この製造方法において
は、複数の回路パネルを用い、第1の回路パネルは互い
に逆方向を指向する上下の主面を有した誘電性の本体を
含んでいる。この第1の回路パネルはその上側の主面上
の第1のパターン位置に接点を、下側の主面上には端末
を、また端末に接続された透通電導体を有している。こ
れらの透通電導体はパネルの上側主面に延在している。
この方法で用いられる複数の回路パネルは第2の回路パ
ネルを含んでおり、この第2の回路パネルは下側面を具
えた誘電性の本体を有している。またパネルの下側面上
の第1のパターンの位置に端末を有している。これらの
回路パネルを製造するに際しては、パネルの上側面を選
択的に処理することにより第2の回路パネルを顧客別特
殊仕様化(カスタマイズ)して、第1の回路の透通電導
体のうちいくつかがそのようなパネルの接点に接続され
るようにする。
ニットを製造することができる。この製造方法において
は、複数の回路パネルを用い、第1の回路パネルは互い
に逆方向を指向する上下の主面を有した誘電性の本体を
含んでいる。この第1の回路パネルはその上側の主面上
の第1のパターン位置に接点を、下側の主面上には端末
を、また端末に接続された透通電導体を有している。こ
れらの透通電導体はパネルの上側主面に延在している。
この方法で用いられる複数の回路パネルは第2の回路パ
ネルを含んでおり、この第2の回路パネルは下側面を具
えた誘電性の本体を有している。またパネルの下側面上
の第1のパターンの位置に端末を有している。これらの
回路パネルを製造するに際しては、パネルの上側面を選
択的に処理することにより第2の回路パネルを顧客別特
殊仕様化(カスタマイズ)して、第1の回路の透通電導
体のうちいくつかがそのようなパネルの接点に接続され
るようにする。
さらに望ましくは、この方法は第1と第2の回路パネ
ルを上下に積層するステップを含んでおり、第1のイン
ターフェース(界面部)内において、第1の回路パネル
の上面が第2の回路パネルの下面に対面するようになっ
ている。また対面する面上の第1のパターン互いに合致
するようにしてある。したがって、第1のパネルの接点
は合致したパターンの位置の一部、典型的には全てにお
いて第2のパネルの端末と合心状態となる。
ルを上下に積層するステップを含んでおり、第1のイン
ターフェース(界面部)内において、第1の回路パネル
の上面が第2の回路パネルの下面に対面するようになっ
ている。また対面する面上の第1のパターン互いに合致
するようにしてある。したがって、第1のパネルの接点
は合致したパターンの位置の一部、典型的には全てにお
いて第2のパネルの端末と合心状態となる。
この方法はさらに少なくとも上記の第1の第1のイン
ターフェース(界面部)において、合心した接点の全て
を非選択的に接続するステップを含んでいる。すなわ
ち、第1のパネルの接点が第2のパネルの端末と合心し
ているところならどこにおいても、接点と端末とは互い
に電気的に接続されるように、接続ステップを実施する
のである。第1のパネルの上面上の接点に接続された第
1のパネルの透通電導体は第2のパネルの下面上の端末
に電気的に接続されるのである。しかし顧客別特殊仕様
化(カスタマイズ)された第1の回路パネル上の透通電
導体の全てがパネルの端末に接続される訳ではないか
ら、第1の回路パネル上の透通電導体の一部は第2のパ
ネル上の端末に接続されるのである。
ターフェース(界面部)において、合心した接点の全て
を非選択的に接続するステップを含んでいる。すなわ
ち、第1のパネルの接点が第2のパネルの端末と合心し
ているところならどこにおいても、接点と端末とは互い
に電気的に接続されるように、接続ステップを実施する
のである。第1のパネルの上面上の接点に接続された第
1のパネルの透通電導体は第2のパネルの下面上の端末
に電気的に接続されるのである。しかし顧客別特殊仕様
化(カスタマイズ)された第1の回路パネル上の透通電
導体の全てがパネルの端末に接続される訳ではないか
ら、第1の回路パネル上の透通電導体の一部は第2のパ
ネル上の端末に接続されるのである。
第2の回路パネルの誘電性本体はシート状または板状
であるのか好ましく、下面と反対方向でしかも平行な上
面を有している。第2の回路パネル透通電導体を有して
おり、これがパネル下面上の全または少なくとも一部の
端末と電気的に接続されている。これらの透通電導体は
第2の回路パネルの上面まで延在している。
であるのか好ましく、下面と反対方向でしかも平行な上
面を有している。第2の回路パネル透通電導体を有して
おり、これがパネル下面上の全または少なくとも一部の
端末と電気的に接続されている。これらの透通電導体は
第2の回路パネルの上面まで延在している。
かくして第1の回路パネル上の接点ひいては第2の回
路パネルの下面上の端末に接続されている第1の回路パ
ネルの透通電導体は第2の回路パネルの透通電導体と接
続されて、2個のパネルを透通して延在する連続的な電
導体を一体構成するのである。そのような電導体は一般
に「垂直」または「Z方向」電導体と呼ばれている。
路パネルの下面上の端末に接続されている第1の回路パ
ネルの透通電導体は第2の回路パネルの透通電導体と接
続されて、2個のパネルを透通して延在する連続的な電
導体を一体構成するのである。そのような電導体は一般
に「垂直」または「Z方向」電導体と呼ばれている。
第1の回路パネルの特定の透通電導体が第2の回路パ
ネルの透通電導体と接続されているか否かは第1の回路
パネルの透通電導体が第一の回路パネル上の接点のどれ
かに接続されているか否かによって左右される。すなわ
ち換言すれば、第1の回路パネルに施された選択的な処
理によって決まってくるのである。すなわちこの発明の
方法においては、回路パネル上面の選択処理により垂直
方向の相互接続を制御しようとするものである。
ネルの透通電導体と接続されているか否かは第1の回路
パネルの透通電導体が第一の回路パネル上の接点のどれ
かに接続されているか否かによって左右される。すなわ
ち換言すれば、第1の回路パネルに施された選択的な処
理によって決まってくるのである。すなわちこの発明の
方法においては、回路パネル上面の選択処理により垂直
方向の相互接続を制御しようとするものである。
回路パネルの露出された主面を選択処理する技術には
かなり進歩したものがある。この技術は大量生産にも短
時間小量顧客別個別生産にも応用できるものである。
かなり進歩したものがある。この技術は大量生産にも短
時間小量顧客別個別生産にも応用できるものである。
例えば、この選択的処理としては写真エッチング、選
択的電気メッキおよびレーザー削摩などが挙げられる。
透通電導体をパネルの上面、下面または両面上に延在す
る長い表面電導体に接続するには同じ選択処理ステップ
を用いることができる。この選択処理は表面電導体の形
成にも用いることができるのである。
択的電気メッキおよびレーザー削摩などが挙げられる。
透通電導体をパネルの上面、下面または両面上に延在す
る長い表面電導体に接続するには同じ選択処理ステップ
を用いることができる。この選択処理は表面電導体の形
成にも用いることができるのである。
そのような回路パネルを製造するには、回路パネルプ
リカーサーを用い、それぞれに内部透通電導体を形成し
上面と下面とに電導性材料からなる層を形成する。この
ようなプリカーサーを得るには、貯蔵してある材料の上
下面に簡単な処理を施して顧客仕様特殊化すればよい。
特定の部位のみに透通電導体を具えた顧客仕様特殊化さ
れた個々の回路パネルを製造するには、なんら特別の道
具や準備がいる訳ではないのである。
リカーサーを用い、それぞれに内部透通電導体を形成し
上面と下面とに電導性材料からなる層を形成する。この
ようなプリカーサーを得るには、貯蔵してある材料の上
下面に簡単な処理を施して顧客仕様特殊化すればよい。
特定の部位のみに透通電導体を具えた顧客仕様特殊化さ
れた個々の回路パネルを製造するには、なんら特別の道
具や準備がいる訳ではないのである。
選択処理に際しては電導性の層上に抵抗パターンを形
成することもあり、爾後該層をエッチングまたはメッキ
溶液などの1通り以上の処理媒体により処理してもよ
い。このような処理の後では電導体は抵抗パターンによ
り覆われていない区域にのみ残留するのである。
成することもあり、爾後該層をエッチングまたはメッキ
溶液などの1通り以上の処理媒体により処理してもよ
い。このような処理の後では電導体は抵抗パターンによ
り覆われていない区域にのみ残留するのである。
第1のパネル上の接点を第2のパネル上の端末に非選
択的に接続するに際しては、しかるべき重の可流性電導
性材料を有した介装材をパネル間のインターフェース
(界面部)に設け、上記の第1のパターンの全ての部位
にその量が行き渡るようにするとよい。これにより各介
装材の可流性電導性材料はついで可流性の状態とされ、
これにより第1のパネルの各接点とこれと合心している
第2のパネルの端末とを溶かして電導性の一体構造とす
る。
択的に接続するに際しては、しかるべき重の可流性電導
性材料を有した介装材をパネル間のインターフェース
(界面部)に設け、上記の第1のパターンの全ての部位
にその量が行き渡るようにするとよい。これにより各介
装材の可流性電導性材料はついで可流性の状態とされ、
これにより第1のパネルの各接点とこれと合心している
第2のパネルの端末とを溶かして電導性の一体構造とす
る。
第1と第2のパネルの誘電性本体を互いに接合させる
のが最も望ましい。この介装材と接合技術の利用もこの
発明の一環をなすものである。介装材が含有する可流性
誘電性材料は、第1と第2のパネルの相対する面を互い
に接合するとともに、可流性の電導性材料が設けられて
いる第1のパターンの部位を除いて両面を互いに電気的
に絶縁するのである。
のが最も望ましい。この介装材と接合技術の利用もこの
発明の一環をなすものである。介装材が含有する可流性
誘電性材料は、第1と第2のパネルの相対する面を互い
に接合するとともに、可流性の電導性材料が設けられて
いる第1のパターンの部位を除いて両面を互いに電気的
に絶縁するのである。
この発明の利点のひとつを挙げるならば、介装材を顧
客別特別仕様とする必要がないということである。すな
わち、第1のパターンの部位に可流性電導性材料を具え
た標準品でよいということである。第1のパネルの1個
の透通電導体が第1パターンの特定の部位に位置する接
点に接続されていれば、可流性電導性材料を介してその
電導体は第2のパネルのいずれかの端末に接続されるの
である。かくして第1のパネルの透通電導体は第2のパ
ネルの透通電導体に接続されるのである。第1のパネル
の1個の透通電導体が第1パターンの特定の部位に位置
する接点に接続されてなければ、可流性電導性材料が存
在しても、第1のパネルの透通電導体を第2のパネルの
端末または透通電導体に接続はしないのである。第1の
パネルの第1の面または上面に施す選択的処理により垂
直または「Z方向」接続は左右されるのであるから、介
装材を顧客別特殊仕様化する必要もなければ、垂直接続
が必要とされる部位においてのみ電導性材料をパネル間
に設ける必要もないのである。
客別特別仕様とする必要がないということである。すな
わち、第1のパターンの部位に可流性電導性材料を具え
た標準品でよいということである。第1のパネルの1個
の透通電導体が第1パターンの特定の部位に位置する接
点に接続されていれば、可流性電導性材料を介してその
電導体は第2のパネルのいずれかの端末に接続されるの
である。かくして第1のパネルの透通電導体は第2のパ
ネルの透通電導体に接続されるのである。第1のパネル
の1個の透通電導体が第1パターンの特定の部位に位置
する接点に接続されてなければ、可流性電導性材料が存
在しても、第1のパネルの透通電導体を第2のパネルの
端末または透通電導体に接続はしないのである。第1の
パネルの第1の面または上面に施す選択的処理により垂
直または「Z方向」接続は左右されるのであるから、介
装材を顧客別特殊仕様化する必要もなければ、垂直接続
が必要とされる部位においてのみ電導性材料をパネル間
に設ける必要もないのである。
したがってこの発明のこの実施態様によれば、多層回
路パネルユニットを顧客別特殊仕様化することが自由に
できるのである。またこの方法は2−3個のパネルにつ
いて用いることができる。したがって第2のパネルはそ
の上面上に接点を有することができ、第2の回路パネル
の少なくとも一部の(しかし好ましくは全部ではない)
電導体はそのパネルの上面上の接点に電気的に接続され
るのである。かくして第2のパネルの上面は上記した第
1のパネルの場合と実質的に同様に選択処理され得るの
である。
路パネルユニットを顧客別特殊仕様化することが自由に
できるのである。またこの方法は2−3個のパネルにつ
いて用いることができる。したがって第2のパネルはそ
の上面上に接点を有することができ、第2の回路パネル
の少なくとも一部の(しかし好ましくは全部ではない)
電導体はそのパネルの上面上の接点に電気的に接続され
るのである。かくして第2のパネルの上面は上記した第
1のパネルの場合と実質的に同様に選択処理され得るの
である。
この発明の方法にあってはさらに第3の回路パネルを
用いて、その誘電性の本体には下面を具え、好ましくは
これと平行な上面も具えるようにする。第3のパネルは
その下面上に端末を有している。第2のパネルの上面上
の接点と第3のパネルの下面上の端末とは第2のパター
ン内に設けるのが望ましい。第3のパネルは第2のパネ
ル上に重ねて、第2のインターフェース(界面部)にお
いて第3のパネルの下面が第2のパネルの上面に対面す
るようにする。ここで第2のパターンは互いに合心する
ようにする。かくして第2のパネルの上面上の接点と第
3のパネルの下面上の端末とは、互いに合心する。この
第2のインターフェース(界面部)においてかく合心し
た接点と端末とは非選択的に接続されている。この非選
択的接続ステップは上記したように介装材を含むもので
あるが、第2のインターフェース(界面部)において用
いられる介装材は第2のパターンの部位に電導性材料を
有しているのである。第3のパネルは上面と、第3のパ
ネルの下面上の端末から該上面まで延在する透通電導体
とを、具えているのが望ましい。
用いて、その誘電性の本体には下面を具え、好ましくは
これと平行な上面も具えるようにする。第3のパネルは
その下面上に端末を有している。第2のパネルの上面上
の接点と第3のパネルの下面上の端末とは第2のパター
ン内に設けるのが望ましい。第3のパネルは第2のパネ
ル上に重ねて、第2のインターフェース(界面部)にお
いて第3のパネルの下面が第2のパネルの上面に対面す
るようにする。ここで第2のパターンは互いに合心する
ようにする。かくして第2のパネルの上面上の接点と第
3のパネルの下面上の端末とは、互いに合心する。この
第2のインターフェース(界面部)においてかく合心し
た接点と端末とは非選択的に接続されている。この非選
択的接続ステップは上記したように介装材を含むもので
あるが、第2のインターフェース(界面部)において用
いられる介装材は第2のパターンの部位に電導性材料を
有しているのである。第3のパネルは上面と、第3のパ
ネルの下面上の端末から該上面まで延在する透通電導体
とを、具えているのが望ましい。
第1−3パネルのそれぞれの透通電導体はそれぞれの
パネルの上下面間を実質的に垂直に延在している。この
積層ステップに際しては、第1と第3のパネルの透通電
導体が互いに合心するようにする。例えば各パネルの端
末は、透通電導体がパネル中に延在する通路とともに端
末を形成する下端とを有しているようなパネル中の透通
電導体の下端により、画定するようにしてもよい。この
場合第1と第3のパネルの透通電導体は第2のパターン
の部位に配置され、第2のパネルの透通電導体は第1の
パターンの部位に配置されるようにしてもよい。かくし
てユニットは種々のパネルをジグザグ状に延在する複合
垂直電導体を有することになるのである。
パネルの上下面間を実質的に垂直に延在している。この
積層ステップに際しては、第1と第3のパネルの透通電
導体が互いに合心するようにする。例えば各パネルの端
末は、透通電導体がパネル中に延在する通路とともに端
末を形成する下端とを有しているようなパネル中の透通
電導体の下端により、画定するようにしてもよい。この
場合第1と第3のパネルの透通電導体は第2のパターン
の部位に配置され、第2のパネルの透通電導体は第1の
パターンの部位に配置されるようにしてもよい。かくし
てユニットは種々のパネルをジグザグ状に延在する複合
垂直電導体を有することになるのである。
各パネルはその上下面の間に例えばアース要素などの
ようなシート状の電導性の内部構成要素を有している。
また各パネルは透通電導体から離れた部位において該内
部構成要素から上面または下面に向けて突出した隆起を
有している。
ようなシート状の電導性の内部構成要素を有している。
また各パネルは透通電導体から離れた部位において該内
部構成要素から上面または下面に向けて突出した隆起を
有している。
選択処理においては、透通電導体または表面電導体の
全てではないが一部をそのような隆起に接続させる。こ
れにより透通電導体および/または表面電導体の全てで
はないが一部がシート状の内部構成要素に接続される。
いずれの電導体が内部構成要素またはアース要素に接続
されるかは全く自由であるが、これには選択処理に顧客
別特殊仕様化を含ませる必要がある。
全てではないが一部をそのような隆起に接続させる。こ
れにより透通電導体および/または表面電導体の全てで
はないが一部がシート状の内部構成要素に接続される。
いずれの電導体が内部構成要素またはアース要素に接続
されるかは全く自由であるが、これには選択処理に顧客
別特殊仕様化を含ませる必要がある。
この発明のさらに他の技術思想によれば、さらに他の
タイプの多層回路ユニットを製造することができる。こ
の回路ユニットは上記したような回路パネルを複数個含
んでなるものである。すなわち第1のセットのパネルを
少なくとも1涸と第2のセットのパネルを少なくとも有
するものである。各パネルは上下面を具えた誘電性の本
体と複数の透通電導体とを有している。各パネルはまた
下面に端末を有しており、各端末は透通電導体に接続さ
れている。各パネルの上面にはさらに接点が設けられて
いる。
タイプの多層回路ユニットを製造することができる。こ
の回路ユニットは上記したような回路パネルを複数個含
んでなるものである。すなわち第1のセットのパネルを
少なくとも1涸と第2のセットのパネルを少なくとも有
するものである。各パネルは上下面を具えた誘電性の本
体と複数の透通電導体とを有している。各パネルはまた
下面に端末を有しており、各端末は透通電導体に接続さ
れている。各パネルの上面にはさらに接点が設けられて
いる。
各パネルの上面上の少なくとも一部の接点はそのパネ
ルの透通電導体に接続されている。第1のセットの各パ
ネルは第1のパターンの少なくとも一部に接点を、第2
のパターンの全ての部位に端末を、それぞれ有してい
る。第2のセットのパネルは逆の構成であって、第2の
パターンの少なくとも一部に接点を、第1のパターンの
全ての部位に端末を、それぞれ有している。これらのパ
ネルはそれぞれの上下面を相対して、第1のセットのパ
ネルと第2のセットのパネルとが交互になって相互間に
インターフェース(界面部)を画定するように、積層さ
れる。
ルの透通電導体に接続されている。第1のセットの各パ
ネルは第1のパターンの少なくとも一部に接点を、第2
のパターンの全ての部位に端末を、それぞれ有してい
る。第2のセットのパネルは逆の構成であって、第2の
パターンの少なくとも一部に接点を、第1のパターンの
全ての部位に端末を、それぞれ有している。これらのパ
ネルはそれぞれの上下面を相対して、第1のセットのパ
ネルと第2のセットのパネルとが交互になって相互間に
インターフェース(界面部)を画定するように、積層さ
れる。
異なるパネルの第1のパターンは互いに合心し、異な
るパネルの第2のパターンもまた互いに合心する。かく
して各インターフェース(界面部)において、各パネル
の接点は他のパネルの端末と合心する。全ての合心した
接点と端末とは互いに接続されるのが望ましく、その場
合には各パネルの少なくとも一部の透通電導体はそれら
の接点と端末とを介して他のパネルの透通電導体にリン
クされて、複数のパネルを透通延在する複合垂直または
Z方向電導体を構成する。少なくとも一部のパネルは、
その透通電導体の一部がパネルの接点に接続され、これ
によりそのパネルにおける透通電導体の一部は積層中の
次高のパネルの透通電導体に接続されるのである。
るパネルの第2のパターンもまた互いに合心する。かく
して各インターフェース(界面部)において、各パネル
の接点は他のパネルの端末と合心する。全ての合心した
接点と端末とは互いに接続されるのが望ましく、その場
合には各パネルの少なくとも一部の透通電導体はそれら
の接点と端末とを介して他のパネルの透通電導体にリン
クされて、複数のパネルを透通延在する複合垂直または
Z方向電導体を構成する。少なくとも一部のパネルは、
その透通電導体の一部がパネルの接点に接続され、これ
によりそのパネルにおける透通電導体の一部は積層中の
次高のパネルの透通電導体に接続されるのである。
パネルは上下面に沿って延在する長い表面電導体を具
えているのが最も望ましく、この場合各インターフェー
ス(界面部)には絶縁層が介在して、隣接するパネル上
の長い電導体を互いに隔離する。この長い表面電導体は
パネルの面に沿って互いに直交する第1と第2の方向に
延在するのが望ましい。各パネルの上面上の長い電導体
は第1の方向に延在し、下面上の長い電導体は第2の方
向に延在するのが、最も望ましい。
えているのが最も望ましく、この場合各インターフェー
ス(界面部)には絶縁層が介在して、隣接するパネル上
の長い電導体を互いに隔離する。この長い表面電導体は
パネルの面に沿って互いに直交する第1と第2の方向に
延在するのが望ましい。各パネルの上面上の長い電導体
は第1の方向に延在し、下面上の長い電導体は第2の方
向に延在するのが、最も望ましい。
接点と端末のパターンは行列状の格子であるのが望ま
しく、この場合列は第1の方向に対して平行に、行は第
2の方向に対して平行になるのが望ましく。かくするこ
とにより、接点と端末の行列はパネルの表面上の長い電
導体と平行に延在することになる。
しく、この場合列は第1の方向に対して平行に、行は第
2の方向に対して平行になるのが望ましく。かくするこ
とにより、接点と端末の行列はパネルの表面上の長い電
導体と平行に延在することになる。
異なるパネル中の透通電導体は各パネルの端末から垂
直上方に延在するのが好ましく、これにより透通電導体
は行列状の第1と第2のバターン内に配置されることに
なる。第1と第2のパターンとは互いに折り返し状であ
るが、互いに第1と第2の方向の一方に互い違い状であ
るのが最も望ましい。
直上方に延在するのが好ましく、これにより透通電導体
は行列状の第1と第2のバターン内に配置されることに
なる。第1と第2のパターンとは互いに折り返し状であ
るが、互いに第1と第2の方向の一方に互い違い状であ
るのが最も望ましい。
この発明のさらに他の技術思想によれば、回路パネル
プリカーサーを製造することができる。この方法にあっ
ては、第1の誘電性シート上に第1の電導性材料を施
し、誘電性シート上の隔離した部位に電導性材料のラン
ド(island)を形成する。第1の電導性材料を施すに際
しては、電導性材料の連続層を形成するようにして、こ
の層を透通して開口を延在せしめ、電導性材料のランド
(island)はそのような開口中に配置するのが最も望ま
しい。
プリカーサーを製造することができる。この方法にあっ
ては、第1の誘電性シート上に第1の電導性材料を施
し、誘電性シート上の隔離した部位に電導性材料のラン
ド(island)を形成する。第1の電導性材料を施すに際
しては、電導性材料の連続層を形成するようにして、こ
の層を透通して開口を延在せしめ、電導性材料のランド
(island)はそのような開口中に配置するのが最も望ま
しい。
さらにこの方法においては、第2の誘電性材料を第1
の電導性材料上に施して第2の誘電性シートを形成し
て、2個の誘電性シート間に第1の電導性材料が配置さ
れた積層体を得る。第1の電導性材料から離れた側のシ
ートの表面は積層体の上下面をなすものである。2個の
誘電性材料は協働して電導性材料の各ランド(island)
を取り囲み、各ランド(island)を第1の電導性材料の
残余の部分から絶縁する。
の電導性材料上に施して第2の誘電性シートを形成し
て、2個の誘電性シート間に第1の電導性材料が配置さ
れた積層体を得る。第1の電導性材料から離れた側のシ
ートの表面は積層体の上下面をなすものである。2個の
誘電性材料は協働して電導性材料の各ランド(island)
を取り囲み、各ランド(island)を第1の電導性材料の
残余の部分から絶縁する。
さらに好ましくは、各誘電性のシートに孔を形成して
電導性材料のランド(island)と合心させ、孔を通して
各ランド(island)が積層体の上下面に露出するように
する。誘電性シート中の孔の形成には、誘電性シートが
電導性のランド(island)により積層された後に誘電性
シートに輻射エネルギーを照射する。
電導性材料のランド(island)と合心させ、孔を通して
各ランド(island)が積層体の上下面に露出するように
する。誘電性シート中の孔の形成には、誘電性シートが
電導性のランド(island)により積層された後に誘電性
シートに輻射エネルギーを照射する。
仲介電導性材料を誘電性シート中の孔中に沈在させ
て、積層体の上下面間に延在する透通電導体を形成して
もよい。この仲介材料は電導性材料のランド(island)
と会合して、各透通電導体が電導体の一部としてそのよ
うなランド(island)を1個含むようにしてもよい。電
導性材料が孔を具えた連続的な層として存在する場所で
は、透通電導体は連続層中の開口を通って延在する。
て、積層体の上下面間に延在する透通電導体を形成して
もよい。この仲介材料は電導性材料のランド(island)
と会合して、各透通電導体が電導体の一部としてそのよ
うなランド(island)を1個含むようにしてもよい。電
導性材料が孔を具えた連続的な層として存在する場所で
は、透通電導体は連続層中の開口を通って延在する。
プリカーサーには電導性の表面材を設けて、表面材が
透通電導体に接続されるようにしてもよい。仲介材料と
表面材とはともに同時に施してもよく、これには例えば
積層体を孔とともにメッキ液に浸漬したりスパッタリン
グしたりすればよい。
透通電導体に接続されるようにしてもよい。仲介材料と
表面材とはともに同時に施してもよく、これには例えば
積層体を孔とともにメッキ液に浸漬したりスパッタリン
グしたりすればよい。
この発明のさらに他の技術思想によれば、パネルプリ
カーサーを製造することができる。このプリカーサーは
上記したような誘電性シートと電導性ランド(island)
とを有している。シートの誘電性材料は互いに会合して
各ランド(island)を取り囲み、プリカーサーの上下面
を構成する。プリカーサーは各誘電性層中に孔を有する
のが望ましく、仲介電導性材料はそのような孔中を上下
面からランド(island)まで延在して、仲介材料とラン
ド(island)とが複合透通電導体を形成する。仲介材料
は典型的には中空の筒状で誘電性層の孔中を延在してい
る。
カーサーを製造することができる。このプリカーサーは
上記したような誘電性シートと電導性ランド(island)
とを有している。シートの誘電性材料は互いに会合して
各ランド(island)を取り囲み、プリカーサーの上下面
を構成する。プリカーサーは各誘電性層中に孔を有する
のが望ましく、仲介電導性材料はそのような孔中を上下
面からランド(island)まで延在して、仲介材料とラン
ド(island)とが複合透通電導体を形成する。仲介材料
は典型的には中空の筒状で誘電性層の孔中を延在してい
る。
プリカーサーにはさらにその上下面に表面電導性材料
を設けるのが望ましく、これが仲介材料に接続される。
仲介材料には金のような貴金属を含有させ、電導性表面
材には貴金属部分と塩基性金属部分とを含ませるのが望
ましい。貴金属部分は透通電導体を取り囲む上下面の端
末形成区域およびこれから隔離された接点区域に露出さ
せるとよい。
を設けるのが望ましく、これが仲介材料に接続される。
仲介材料には金のような貴金属を含有させ、電導性表面
材には貴金属部分と塩基性金属部分とを含ませるのが望
ましい。貴金属部分は透通電導体を取り囲む上下面の端
末形成区域およびこれから隔離された接点区域に露出さ
せるとよい。
このプリカーサーは上記のような方法で製造され、か
つ上記したような多層回路構造を製造するのに利用され
る。例えば異なる回路パネルを形成するには、このよう
なブリカーサーの上下面をエッチングすればよい。プリ
カーサに含まれている特殊な仲介構造は顕著な利点を与
えるものである。電導性材料のランド(island)は誘電
性材料を補強し、かつ孔が歪むのを防止する。加えて電
導性のランド(island)は透通電導体の垂直中間点(プ
リカーサーの上下面の間の透通電導体の中間点近く)の
近くの各透通電導体中に追加の電導性材料を与えるので
ある。電導性のランド(island)はかくして、仲介材料
を沈在させ難い部分において、透通電導体を補強するの
である。以下添付の図面によりさらに説明する。
つ上記したような多層回路構造を製造するのに利用され
る。例えば異なる回路パネルを形成するには、このよう
なブリカーサーの上下面をエッチングすればよい。プリ
カーサに含まれている特殊な仲介構造は顕著な利点を与
えるものである。電導性材料のランド(island)は誘電
性材料を補強し、かつ孔が歪むのを防止する。加えて電
導性のランド(island)は透通電導体の垂直中間点(プ
リカーサーの上下面の間の透通電導体の中間点近く)の
近くの各透通電導体中に追加の電導性材料を与えるので
ある。電導性のランド(island)はかくして、仲介材料
を沈在させ難い部分において、透通電導体を補強するの
である。以下添付の図面によりさらに説明する。
図面の説明
第1図はこの発明の方法の一ステップにおける構成要
素の状態を示す説明斜視図であり、 第2図は第1図中線2 2に沿ってとった断面図であ
り、 第3図は後のステップにおける同じ構成要素の状態を
示す断面図であり、 第4、5図は第1−3図に示す構造の一部を示す拡大
断面図であり、 第6図はこの発明の他の実施態様における構成要素の
状態を示す断面図であり、 第7図はこの発明による製造工程の後のステップにお
ける構成要素の状態を示す断面図であり、 第8図はこの発明のさらに他の実施態様における構成
要素の状態を示す断面図であり、 第9、10図はこの発明のさらに他の実施態様における
構成要素の状態を示す断面図であり、 第11、12図はこの発明のさらに他の実施態様における
構成要素の状態を示す断面図であり、 第13、14図はこの発明による製造工程の後のステップ
における構成要素の状態を示す斜視図であり、 第15図は第13、14図に示す製造工程のさらに後のステ
ップにおける構成要素の状態を示す断面図であり、 第16図は該製造工程のさらに後のステップにおける構
成要素の状態を示す斜視図であり、 第17図は第16図中線17 17に沿ってとった断面図であ
り、 第18図は第16図に示す工程のさらに後のステップを示
す斜視図であり、 第19図は第18図中線19 19に沿ってとった断面図であ
り、 第20−20図はこの発明のさらに他の製造方法における
構成要素の状態を示す斜視図であり、 第23図は第20−22図に示す構成要素を組み立てた状態
の一例を示す断面図であり、 第24図は第20−22において得られる構成要素を組み立
てた状態の他の例をしめす一部削除斜視図であり、 第25、26図は第24と同様のものに一部変更を加えた場
合を示す斜視図であり、 第27−30図はこの発明のさらに他の実施態様を示す斜
視図である。
素の状態を示す説明斜視図であり、 第2図は第1図中線2 2に沿ってとった断面図であ
り、 第3図は後のステップにおける同じ構成要素の状態を
示す断面図であり、 第4、5図は第1−3図に示す構造の一部を示す拡大
断面図であり、 第6図はこの発明の他の実施態様における構成要素の
状態を示す断面図であり、 第7図はこの発明による製造工程の後のステップにお
ける構成要素の状態を示す断面図であり、 第8図はこの発明のさらに他の実施態様における構成
要素の状態を示す断面図であり、 第9、10図はこの発明のさらに他の実施態様における
構成要素の状態を示す断面図であり、 第11、12図はこの発明のさらに他の実施態様における
構成要素の状態を示す断面図であり、 第13、14図はこの発明による製造工程の後のステップ
における構成要素の状態を示す斜視図であり、 第15図は第13、14図に示す製造工程のさらに後のステ
ップにおける構成要素の状態を示す断面図であり、 第16図は該製造工程のさらに後のステップにおける構
成要素の状態を示す斜視図であり、 第17図は第16図中線17 17に沿ってとった断面図であ
り、 第18図は第16図に示す工程のさらに後のステップを示
す斜視図であり、 第19図は第18図中線19 19に沿ってとった断面図であ
り、 第20−20図はこの発明のさらに他の製造方法における
構成要素の状態を示す斜視図であり、 第23図は第20−22図に示す構成要素を組み立てた状態
の一例を示す断面図であり、 第24図は第20−22において得られる構成要素を組み立
てた状態の他の例をしめす一部削除斜視図であり、 第25、26図は第24と同様のものに一部変更を加えた場
合を示す斜視図であり、 第27−30図はこの発明のさらに他の実施態様を示す斜
視図である。
最適の実施態様 積層技術
この発明の多層回路ユニット製造方法の一実施態様に
おいて、複数個の回路パネル10と介装材12とが用いられ
ている。各回路パネル10は相反する側の主面16、18を具
えた本体14を有しており、これらの主面の面積はこれら
主面を連結する端面20の面積より実質的に大である。な
おこの明細書においていう「薄層体(LAMELLAR)]とは
一般にシート状または板状の対象物を指すものである。
おいて、複数個の回路パネル10と介装材12とが用いられ
ている。各回路パネル10は相反する側の主面16、18を具
えた本体14を有しており、これらの主面の面積はこれら
主面を連結する端面20の面積より実質的に大である。な
おこの明細書においていう「薄層体(LAMELLAR)]とは
一般にシート状または板状の対象物を指すものである。
第1−3図に示す実施態様において、各回路パネルの
本体14は薄層体であってかつ実施的に平坦であり、その
主面16、18も面状でかつ互いに並行である。各回路パネ
ルには第1または上面上に電導体22が、またその第2ま
たは下面上には電導体24が設けられている。第2図に明
示するように、電導体22は極薄であって、その誘電性の
本体14と反する側の面は本体14の主面16の他の部分より
突出している。すなわち電導休22は主面16(上面)上に
パターンまたはランドを画定しており、電導体間には凹
部23が存在する。同様に電導体24も主面18(下面)上に
パターンまたはランドを画定しており、電導体24間には
凹部25が存在している。
本体14は薄層体であってかつ実施的に平坦であり、その
主面16、18も面状でかつ互いに並行である。各回路パネ
ルには第1または上面上に電導体22が、またその第2ま
たは下面上には電導体24が設けられている。第2図に明
示するように、電導体22は極薄であって、その誘電性の
本体14と反する側の面は本体14の主面16の他の部分より
突出している。すなわち電導休22は主面16(上面)上に
パターンまたはランドを画定しており、電導体間には凹
部23が存在する。同様に電導体24も主面18(下面)上に
パターンまたはランドを画定しており、電導体24間には
凹部25が存在している。
各回路パネルはまたパネル中に延在する通路26を有し
ており、主面16、18上の接続部位56、58を連結してい
る。図示のように通路26は各回路パネルを完全に貫通し
ている。各通路26には電導性材料28が沈在して、通路の
内壁を被覆して通路全長に亘って延在している。各回路
パネルの一部の通路26内の電導性材料28は上面上の電導
体22を下面上の電導体24に接続している。
ており、主面16、18上の接続部位56、58を連結してい
る。図示のように通路26は各回路パネルを完全に貫通し
ている。各通路26には電導性材料28が沈在して、通路の
内壁を被覆して通路全長に亘って延在している。各回路
パネルの一部の通路26内の電導性材料28は上面上の電導
体22を下面上の電導体24に接続している。
回路パネル10の一部または全部1は両主面16、18から
離れた位置において、1個以上のシート状の電導性の電
位面要素30を本体14中に有している。各電位面要素30は
通路26内を延在する電導性材料28に接続され、ひいては
回路パネル上の電導体22、24の1個以上に接続されてい
る。そのような意図された接続は別として、電位面要素
30は回路パネルの他の電導性の構成要素からは絶縁され
ている。
離れた位置において、1個以上のシート状の電導性の電
位面要素30を本体14中に有している。各電位面要素30は
通路26内を延在する電導性材料28に接続され、ひいては
回路パネル上の電導体22、24の1個以上に接続されてい
る。そのような意図された接続は別として、電位面要素
30は回路パネルの他の電導性の構成要素からは絶縁され
ている。
回路パネル1本体14にはさらに通常回路の形成に使用
される回路構成材料が含まれている。したがって誘電性
の本体14は熱硬化性、熱可塑性または反応硬化性高分子
またはそれらの組合せなどの高分子材料から形成されて
いる。特にエポキシ、フェノール類、エラストマー、液
晶高分子、ケトン、サルトン、ポリアミド、エポキシ変
態ポリアミド、フロリネート高分子およびそれらの組合
せなどが一般に用いられる。
される回路構成材料が含まれている。したがって誘電性
の本体14は熱硬化性、熱可塑性または反応硬化性高分子
またはそれらの組合せなどの高分子材料から形成されて
いる。特にエポキシ、フェノール類、エラストマー、液
晶高分子、ケトン、サルトン、ポリアミド、エポキシ変
態ポリアミド、フロリネート高分子およびそれらの組合
せなどが一般に用いられる。
誘電性の本体14には補強材を含有してもよく、例えば
ガラス、セラミック、アラミドその他繊維、粒子または
中空球体などの高弾性モジュラス材料などが含まれる。
繊維性の補強材は本体を形成する誘電性材料中に拡散さ
せてもよく、シート状、ニット状または織物状で含ませ
てもよい。
ガラス、セラミック、アラミドその他繊維、粒子または
中空球体などの高弾性モジュラス材料などが含まれる。
繊維性の補強材は本体を形成する誘電性材料中に拡散さ
せてもよく、シート状、ニット状または織物状で含ませ
てもよい。
誘電性の本体14は無機材料から形成してもよく、ガラ
ス、セラミック、ガラスセラミック材料およびシリコン
などが用いられる。
ス、セラミック、ガラスセラミック材料およびシリコン
などが用いられる。
電導体、通路内の電導性材料および電位面要素などに
用いられる電導性材料としては金属性電導性材料、例え
ば銅、銅合金、アルミニウム、タングステン、モリブデ
ン、インバーなどのニッケル鉄合金、金そのたの貴金
属、またはそれらの組合せや合金などが挙げられる。電
導性材料は互いにメッキした層状の構造(図示せず)で
与えてもよい。これに代えてまたは加えて、回路パネル
の電導性の部分には本質的に電導性の高分子または非電
導性材料(非電導性高分子など)と電導性高分子粒子
(高分子中に微細金属粒子を拡散させたもの)との混合
物を含ませてもよい。
用いられる電導性材料としては金属性電導性材料、例え
ば銅、銅合金、アルミニウム、タングステン、モリブデ
ン、インバーなどのニッケル鉄合金、金そのたの貴金
属、またはそれらの組合せや合金などが挙げられる。電
導性材料は互いにメッキした層状の構造(図示せず)で
与えてもよい。これに代えてまたは加えて、回路パネル
の電導性の部分には本質的に電導性の高分子または非電
導性材料(非電導性高分子など)と電導性高分子粒子
(高分子中に微細金属粒子を拡散させたもの)との混合
物を含ませてもよい。
電導体22,24の回路パネル上における配置および各パ
ネルの相対する側の電導体間の電気的接続のパターンは
最終製品中に組み込まれる回路による必要のいかんいよ
って左右される。通常同一のユニット中において用いら
れパネルが異なれば電導体のパターンも異なってくる。
通常パネルの一方の面上の電導体22は主として一方を指
向し、パネルの反対面上の電導体24はこれと直交する方
向を指向する。回路パネルにはその他にも、種々の電気
要素を接続するための諸構造(図示せず)が設けられて
いる。
ネルの相対する側の電導体間の電気的接続のパターンは
最終製品中に組み込まれる回路による必要のいかんいよ
って左右される。通常同一のユニット中において用いら
れパネルが異なれば電導体のパターンも異なってくる。
通常パネルの一方の面上の電導体22は主として一方を指
向し、パネルの反対面上の電導体24はこれと直交する方
向を指向する。回路パネルにはその他にも、種々の電気
要素を接続するための諸構造(図示せず)が設けられて
いる。
ユニットに用いられる各介装材12は薄層体32を有して
おり、この薄層体は本体14の端面より面積の大きい第1
と第2の主面34、36を具えている。これらの薄層体は実
質的に平坦でシート状の構造である。各薄層体32にはそ
の第1の主面34上に可流性の誘電性材料からなる第1の
層38が、また第2の主面36上に可流性の誘電性材料から
なる第2の層40が。それぞれ設けられている。ここでい
う「可流性」とは少なくともある種の条件下においては
材料が流化できることをいう。
おり、この薄層体は本体14の端面より面積の大きい第1
と第2の主面34、36を具えている。これらの薄層体は実
質的に平坦でシート状の構造である。各薄層体32にはそ
の第1の主面34上に可流性の誘電性材料からなる第1の
層38が、また第2の主面36上に可流性の誘電性材料から
なる第2の層40が。それぞれ設けられている。ここでい
う「可流性」とは少なくともある種の条件下においては
材料が流化できることをいう。
可流性材料は室温で流体または流体状である必要はな
い。また可流性材料は永久に流体である必要はなく、つ
ぎに記載する工程中の一部において流体であれば足りる
のである。これらの層に用いられる可流性材料は製造工
程中流化した後に固化または「硬化」されるものであ
る。可流性材料には1種以上の高分子が含まれ、その全
てまたは一部は有機高分子である。その例としては、非
硬化または部分硬化反応硬化高分子前駆体(プリカーサ
ー)(例えば通常「B段階」エポキシと呼ばれる部分硬
化エポキシ樹脂)が挙げられる。その他にも非硬化また
は部分硬化熱硬化性高分子および熱可塑性高分子が用い
られる。
い。また可流性材料は永久に流体である必要はなく、つ
ぎに記載する工程中の一部において流体であれば足りる
のである。これらの層に用いられる可流性材料は製造工
程中流化した後に固化または「硬化」されるものであ
る。可流性材料には1種以上の高分子が含まれ、その全
てまたは一部は有機高分子である。その例としては、非
硬化または部分硬化反応硬化高分子前駆体(プリカーサ
ー)(例えば通常「B段階」エポキシと呼ばれる部分硬
化エポキシ樹脂)が挙げられる。その他にも非硬化また
は部分硬化熱硬化性高分子および熱可塑性高分子が用い
られる。
可流性材料は接着性材料てあってもよく、硬化性接着
剤または高温溶化接着剤などを一成分として含むもので
あってもよい。すなわち層38、40中の誘電性可流性材料
は、該材料が最終的には回路パネルの表面上に設けられ
た誘電性に接着するように、選択される。このような接
着は、流化時に誘電性可流性材料が回路パネルの材料と
接触した際、またはそのような接触後可流性が硬化する
際に、起きるものである。非硬化または部分硬化エポキ
シなどの反応性硬化高分子は本質的に接着性である。ま
た多くの熱可塑性材料も、軟化または粘液状であれば、
接触時に相互に接着する。
剤または高温溶化接着剤などを一成分として含むもので
あってもよい。すなわち層38、40中の誘電性可流性材料
は、該材料が最終的には回路パネルの表面上に設けられ
た誘電性に接着するように、選択される。このような接
着は、流化時に誘電性可流性材料が回路パネルの材料と
接触した際、またはそのような接触後可流性が硬化する
際に、起きるものである。非硬化または部分硬化エポキ
シなどの反応性硬化高分子は本質的に接着性である。ま
た多くの熱可塑性材料も、軟化または粘液状であれば、
接触時に相互に接着する。
誘電性可流性材料は気泡を有しないことが必要であ
り、かつ揮発性材料を実質的に含まないことが要求され
る。この明細書において「揮発性材料を実質的に含まな
い」とは、可流性材料中に揮発性材料があったとして
も、材料を流体状にして硬化させるに必要な温度(約12
5mmHgの絶対圧力条件下で)において該材料が気泡を形
成しないということを意味するものである。可流性材料
の露出表面に気泡または揮発性材料が存在すると、気泡
を生じることなしに積層工程の前期において消滅するこ
とは期待できないのである。
り、かつ揮発性材料を実質的に含まないことが要求され
る。この明細書において「揮発性材料を実質的に含まな
い」とは、可流性材料中に揮発性材料があったとして
も、材料を流体状にして硬化させるに必要な温度(約12
5mmHgの絶対圧力条件下で)において該材料が気泡を形
成しないということを意味するものである。可流性材料
の露出表面に気泡または揮発性材料が存在すると、気泡
を生じることなしに積層工程の前期において消滅するこ
とは期待できないのである。
各介装材12の薄層体32は寸法的に安定なシート状内部
構成要素42を有している。この内部構成要素42は主面3
4、36から離れた位置において薄層体32中に設けられて
おり、これらの面に対して平行に延在するものである。
ここで「寸法的に安定」とは構成要素の主面と平行な方
向に寸法安定性を有していることをいう。すなわち内部
構成要素42は薄層体32の主面32、34に平行な方向の変形
に対して抵抗性を有している。しかしこの内部構成要素
42は可撓性であって、主面と直交する方向については容
易に曲げることができる。
構成要素42を有している。この内部構成要素42は主面3
4、36から離れた位置において薄層体32中に設けられて
おり、これらの面に対して平行に延在するものである。
ここで「寸法的に安定」とは構成要素の主面と平行な方
向に寸法安定性を有していることをいう。すなわち内部
構成要素42は薄層体32の主面32、34に平行な方向の変形
に対して抵抗性を有している。しかしこの内部構成要素
42は可撓性であって、主面と直交する方向については容
易に曲げることができる。
内部構成要素42は比較的高弾性係数の誘電性材料シー
トから形成されている。通常内部構成要素42を形成する
材料の弾性係数は可流性誘電性材料のそれよりも高い。
内部構成要素に用いる高弾性係数材料としては、ポリア
ミド、エポキシ、結晶高分子および液晶高分子などが挙
げられる。内部構成要素42それ自体は繊維またはフィラ
メントなどの補強材料を分散または織布状で含んでいて
もよい。例えばガラス、セラミック繊維などが好適であ
る。また内部構成要素42は例えばガラスやセラミックな
どの実質的に剛性で、非可撓性の誘電性から形成しても
よい。各介装材12はその本体を貫通延在する複数の孔を
有していてもよく、各孔は第1の面34の接続部位46から
第2の面36の接続部位47まで延在している。以下さらに
記載するように、各介装材上のそのような接続部位は、
介装材に使用される特定の回路パネル10上の接続部位の
パターンに合致するように、選ばれている。このような
パターンは最終回路に要求される電気的な設計により定
まるものである。
トから形成されている。通常内部構成要素42を形成する
材料の弾性係数は可流性誘電性材料のそれよりも高い。
内部構成要素に用いる高弾性係数材料としては、ポリア
ミド、エポキシ、結晶高分子および液晶高分子などが挙
げられる。内部構成要素42それ自体は繊維またはフィラ
メントなどの補強材料を分散または織布状で含んでいて
もよい。例えばガラス、セラミック繊維などが好適であ
る。また内部構成要素42は例えばガラスやセラミックな
どの実質的に剛性で、非可撓性の誘電性から形成しても
よい。各介装材12はその本体を貫通延在する複数の孔を
有していてもよく、各孔は第1の面34の接続部位46から
第2の面36の接続部位47まで延在している。以下さらに
記載するように、各介装材上のそのような接続部位は、
介装材に使用される特定の回路パネル10上の接続部位の
パターンに合致するように、選ばれている。このような
パターンは最終回路に要求される電気的な設計により定
まるものである。
誘電性電導性材料からなる単一要素48が各介装材の各
孔に設けられている。この単一要素48は介装材を一方の
主面から他方の主面まで貫通延在しており、第1の主面
34上の接続部位46に露出する可流性電導性材料の第1の
部分と第2の主面36上の接続部位47に露出する可流性電
導性材料の第2の部分とを含有している。各露出部分50
はそれを取り巻く介装材の主面と面一であっても若干凹
状になっていてもよい。しかし若干突出しているのが一
番望ましい。
孔に設けられている。この単一要素48は介装材を一方の
主面から他方の主面まで貫通延在しており、第1の主面
34上の接続部位46に露出する可流性電導性材料の第1の
部分と第2の主面36上の接続部位47に露出する可流性電
導性材料の第2の部分とを含有している。各露出部分50
はそれを取り巻く介装材の主面と面一であっても若干凹
状になっていてもよい。しかし若干突出しているのが一
番望ましい。
可流性誘電性の第1と第2の層38、40は孔と単一要素
48とによって中断されており、これにより介装材の接続
部位46、47には可流性電導性材料は存在しないようにな
っている。
48とによって中断されており、これにより介装材の接続
部位46、47には可流性電導性材料は存在しないようにな
っている。
単一要素48に用いられる可流性電導性材料は通常内部
錫接合などのロウ付けに用いられるタイプの金属合金で
よく、例えば金基可流性合金(例えば錫 金ロウ付け合
金)などが用いられる。このような合金にあっては大体
積の合金をゴールドリッチカバーが覆っている。また可
流性電導性材料は電導性の可流性高分子(例えばポリア
セチレン)などの非金属性電導性材料を含有していても
よく、または非電導性の可流性高分子や部分反応高分子
前駆体(プリカーサー)(例えばエポキシ樹脂)など
を、それらのうちに拡散した金属材料とともに、含有し
ていてもよい。また鉛 錫熔接材などの熔接材であって
もよい。しかしこれらの熔接材は電導性材料との接合の
ためにフラックスやアクチベーターなどを必要とするの
で、あまり好ましいものではない。そのようなフラック
スやアクチベーターなどが用いられるものの、それらは
積層工程中に好ましくない吐出ガスを生成し、最終的な
ユニットに好ましくない残留物を残すのである。
錫接合などのロウ付けに用いられるタイプの金属合金で
よく、例えば金基可流性合金(例えば錫 金ロウ付け合
金)などが用いられる。このような合金にあっては大体
積の合金をゴールドリッチカバーが覆っている。また可
流性電導性材料は電導性の可流性高分子(例えばポリア
セチレン)などの非金属性電導性材料を含有していても
よく、または非電導性の可流性高分子や部分反応高分子
前駆体(プリカーサー)(例えばエポキシ樹脂)など
を、それらのうちに拡散した金属材料とともに、含有し
ていてもよい。また鉛 錫熔接材などの熔接材であって
もよい。しかしこれらの熔接材は電導性材料との接合の
ためにフラックスやアクチベーターなどを必要とするの
で、あまり好ましいものではない。そのようなフラック
スやアクチベーターなどが用いられるものの、それらは
積層工程中に好ましくない吐出ガスを生成し、最終的な
ユニットに好ましくない残留物を残すのである。
誘電性材料に関して述べたと同様な意味でこれらの電
導性材料は可流性である。すなわち電導性材料は適宜な
条件下で流化するが、室温で流体である必要はないので
ある。可流性電導性材料は気泡が実質的になく、揮発性
材料も含んでいないのが望ましい。また可流性電導性材
料は流化の後は適宜硬化できるのが望ましい。また可流
性電導性材料は、回路パネルの電導性材料と接合するよ
うなものが、選ばれる。この接合には必ずしも電導性材
料によって回路パネルを湿らせる必要はなく、両者間に
電気的な接続をもたらすものであればよいのである。
導性材料は可流性である。すなわち電導性材料は適宜な
条件下で流化するが、室温で流体である必要はないので
ある。可流性電導性材料は気泡が実質的になく、揮発性
材料も含んでいないのが望ましい。また可流性電導性材
料は流化の後は適宜硬化できるのが望ましい。また可流
性電導性材料は、回路パネルの電導性材料と接合するよ
うなものが、選ばれる。この接合には必ずしも電導性材
料によって回路パネルを湿らせる必要はなく、両者間に
電気的な接続をもたらすものであればよいのである。
この実施態様における介装材の製造に際しては、内部
構成要素42を構成するのに適した寸法安定性の高弾性材
料のシートを層38、40を構成するのに適した可流性誘電
性材料の層とともに押出し積層またはコーチングして、
半仕上げ介装材シートを形成する。このコーチング作業
は連続または半連続基台上で行ない、カレンダーリン
グ、ロールコーチング、浸漬コーチング、スプレーコー
チング、静電コーチング、電気泳動沈降などの周知のコ
ーチング技術を利用する。
構成要素42を構成するのに適した寸法安定性の高弾性材
料のシートを層38、40を構成するのに適した可流性誘電
性材料の層とともに押出し積層またはコーチングして、
半仕上げ介装材シートを形成する。このコーチング作業
は連続または半連続基台上で行ない、カレンダーリン
グ、ロールコーチング、浸漬コーチング、スプレーコー
チング、静電コーチング、電気泳動沈降などの周知のコ
ーチング技術を利用する。
半仕上げシートにはそれから穿孔またはドリルなどに
より接続部位に孔を形成する。この作業にはパンチやダ
イス、ドリルなどの機械的道具を用いるか、集中レーザ
ー光などの輻射エネルギー技術を用いる。これに代えて
化学的なエッチングによってもよい。
より接続部位に孔を形成する。この作業にはパンチやダ
イス、ドリルなどの機械的道具を用いるか、集中レーザ
ー光などの輻射エネルギー技術を用いる。これに代えて
化学的なエッチングによってもよい。
各介装材は比較的薄い構造で、孔のアスペクト比また
は長さ/直径比が比較的低く、典型的には3:1以下、通
常は1:1以下であることが望ましい。そのような孔の形
成は正確かつ容易に行うことができるものである。
は長さ/直径比が比較的低く、典型的には3:1以下、通
常は1:1以下であることが望ましい。そのような孔の形
成は正確かつ容易に行うことができるものである。
単一要素48の形成に際しては、可流性電導性材料を流
体状で孔中に導入してやるか、または予成形された可流
性電導性材料を実質的に剛性状で孔中に挿入してやる。
例えば単一要素48を構成する電導性材料はロッド又はワ
イヤーの状態で供給して、ディスク状の小さな形状に切
断する。これに代えて電導性材料のシートから打抜き成
形してもよい。電気化学沈降または真空沈降などの沈降
により単一要素48を形成してもよい。シルクスクリーン
プリントなどのプリント技術により形成してもよい。単
一要素48が介装材の周囲の主面34、36と面一であること
は必ずしも必要ではない。同様に単一要素48が孔を安全
に満たすことも必ずしも必要ではない。
体状で孔中に導入してやるか、または予成形された可流
性電導性材料を実質的に剛性状で孔中に挿入してやる。
例えば単一要素48を構成する電導性材料はロッド又はワ
イヤーの状態で供給して、ディスク状の小さな形状に切
断する。これに代えて電導性材料のシートから打抜き成
形してもよい。電気化学沈降または真空沈降などの沈降
により単一要素48を形成してもよい。シルクスクリーン
プリントなどのプリント技術により形成してもよい。単
一要素48が介装材の周囲の主面34、36と面一であること
は必ずしも必要ではない。同様に単一要素48が孔を安全
に満たすことも必ずしも必要ではない。
この発明のさらに他の実施態様によれば、介装材12と
回路パネル10とを互いに組み付けることができる。組付
け前に両者とも検査をするのが望ましい。積層技術にお
いては、回路パネルを完全に成形して電導体を必要な両
面に設け、組付け前にに電導体間に電導性の接続を形成
する。かくして各回路の全ての構成要素は回路パネルを
他の構成要素に組み付ける前に検査できるという利点が
ある。これにより回路中にある欠点に起因する浪費と無
駄とを大幅に節減することができ、最終製品の信頼度を
大幅に向上させるのである。従来の両面回路ボードを検
査する手法により回路パネルは検査することができる。
回路パネル10とを互いに組み付けることができる。組付
け前に両者とも検査をするのが望ましい。積層技術にお
いては、回路パネルを完全に成形して電導体を必要な両
面に設け、組付け前にに電導体間に電導性の接続を形成
する。かくして各回路の全ての構成要素は回路パネルを
他の構成要素に組み付ける前に検査できるという利点が
ある。これにより回路中にある欠点に起因する浪費と無
駄とを大幅に節減することができ、最終製品の信頼度を
大幅に向上させるのである。従来の両面回路ボードを検
査する手法により回路パネルは検査することができる。
介装材も組付け前に検査することができる。この検査
に際しては、選ばれた接続部位に単一要素48が有るか否
か、他の部位にはそのような要素が有るか否か、各単一
要素48の電気的な連続性などを検査して、単一要素が介
装材を完全に透通しているか否かを確認する。このよう
に事前に各構成要素をチェックできるが故に、続いての
積層作業を高度に確実に行うことができるという利点が
ある。ここの回路パネルと介装材とが良好であれば、得
られる最終製品も間違いなく良好なものとなる。この結
果組付け後の穿孔などの信頼度の低い作業を必要とする
工程が非常に有利となる。
に際しては、選ばれた接続部位に単一要素48が有るか否
か、他の部位にはそのような要素が有るか否か、各単一
要素48の電気的な連続性などを検査して、単一要素が介
装材を完全に透通しているか否かを確認する。このよう
に事前に各構成要素をチェックできるが故に、続いての
積層作業を高度に確実に行うことができるという利点が
ある。ここの回路パネルと介装材とが良好であれば、得
られる最終製品も間違いなく良好なものとなる。この結
果組付け後の穿孔などの信頼度の低い作業を必要とする
工程が非常に有利となる。
このように予備検査された回路パネルを分解状態で第
1図に示す。回路パネル10と介装材12とは、その主面が
相対する状態で積層される。両者は交互に積層されて、
各介装材が1対の回路パネル間に配置される。例えば介
装材12aは隣接する回路パネル10a、10b間に、介装材12c
は回路パネル10b、10c間に、それぞれ配置される(第2
図)。図中では理解を容易とするために、回路パネルと
介装材とは離間して示されているが、積層中において両
者の主面は互いに当接しているのである。
1図に示す。回路パネル10と介装材12とは、その主面が
相対する状態で積層される。両者は交互に積層されて、
各介装材が1対の回路パネル間に配置される。例えば介
装材12aは隣接する回路パネル10a、10b間に、介装材12c
は回路パネル10b、10c間に、それぞれ配置される(第2
図)。図中では理解を容易とするために、回路パネルと
介装材とは離間して示されているが、積層中において両
者の主面は互いに当接しているのである。
積層作業に当っては、各介装材上の接続部位を隣接す
る回路パネルの相対する主面上の接続部位と合心させる
ようにする。接続部位46aひいてはそこに露出している
単一要素48aは回路パネル10aの接続部位56aと合心し、
回路パネル10bの単一要素58aは介装材12aの反対側の接
続部位4aひいてはその部位に露出している単一要素48a
の電導性材料と合心する。
る回路パネルの相対する主面上の接続部位と合心させる
ようにする。接続部位46aひいてはそこに露出している
単一要素48aは回路パネル10aの接続部位56aと合心し、
回路パネル10bの単一要素58aは介装材12aの反対側の接
続部位4aひいてはその部位に露出している単一要素48a
の電導性材料と合心する。
各回路パネル上の各接続部位には電導性材料が露出し
ていることになる。図示の構造では、各回路パネル上の
各接続部位における露出電導性材料は通路中の電導性材
料28を含んでいる。例えば通路26aは回路パネル10aの下
面18aから内部に延在し、したがって下面18ba上の接続
部位56aにおける露出電導性材料は通路26a中の電導性材
料を含んでいる。各回路パネルを貫通する電導性材料28
は2個の異なる面上における2個の離れた接続部位にお
いて露出電導性材料を形成している。
ていることになる。図示の構造では、各回路パネル上の
各接続部位における露出電導性材料は通路中の電導性材
料28を含んでいる。例えば通路26aは回路パネル10aの下
面18aから内部に延在し、したがって下面18ba上の接続
部位56aにおける露出電導性材料は通路26a中の電導性材
料を含んでいる。各回路パネルを貫通する電導性材料28
は2個の異なる面上における2個の離れた接続部位にお
いて露出電導性材料を形成している。
以上の合心作業は手作業によっても自動作業によって
もあるいはロボット作業によっても行うことができる。
加えて回路パネルや介装材には案内孔や案内端を形成し
て、これに案内ピンやロッドを係合させるようにしても
よい。
もあるいはロボット作業によっても行うことができる。
加えて回路パネルや介装材には案内孔や案内端を形成し
て、これに案内ピンやロッドを係合させるようにしても
よい。
単一要素48と層38、40の誘電性材料とが流体状であ
り、かつ回路パネルと介装材とが合心状態に維持される
ので、両者は一体化を強制され、積層された回路パネル
と介装材とを1対の板66(第3図)絞ぼることにより、
両者は強制的に合体される。もし必要なるらば、単一要
素48の可流性電導性材料または層38、40の可流性誘電性
材料を流体状態とするために、介装材と望ましくは回路
パネルとを加圧工程前または中に高温において加熱して
もよい。かくして積層前に回路パネルと介装材とは個々
に予備加熱され、または絞ぼり工程中に板に熱を加える
ことにより積層全体が予備加熱される。両方を行っても
よい。
り、かつ回路パネルと介装材とが合心状態に維持される
ので、両者は一体化を強制され、積層された回路パネル
と介装材とを1対の板66(第3図)絞ぼることにより、
両者は強制的に合体される。もし必要なるらば、単一要
素48の可流性電導性材料または層38、40の可流性誘電性
材料を流体状態とするために、介装材と望ましくは回路
パネルとを加圧工程前または中に高温において加熱して
もよい。かくして積層前に回路パネルと介装材とは個々
に予備加熱され、または絞ぼり工程中に板に熱を加える
ことにより積層全体が予備加熱される。両方を行っても
よい。
回路パネルと介装材とが強制的に合体されると、各介
装材の接続部位の可流性電導性材料は合心した接続部位
において相対する回路パネルの電導性材料に接触する。
例えば接続部位46aにおける単一要素48aの可流性電導性
材料は回路パネル10aの合心した接続部位56aにおける電
導性材料28と接触する。同様に接続部位47aないおける
可流性電導性材料は回路パネル10bの合心した接続部位5
8aにおける電導性材料に流入接触する。電導性材料は回
路パネルの電導性材料と会合して連続的な電導性の通路
を形成する。可流性電導性材料は他の電導性材料と接合
するのが望ましい。
装材の接続部位の可流性電導性材料は合心した接続部位
において相対する回路パネルの電導性材料に接触する。
例えば接続部位46aにおける単一要素48aの可流性電導性
材料は回路パネル10aの合心した接続部位56aにおける電
導性材料28と接触する。同様に接続部位47aないおける
可流性電導性材料は回路パネル10bの合心した接続部位5
8aにおける電導性材料に流入接触する。電導性材料は回
路パネルの電導性材料と会合して連続的な電導性の通路
を形成する。可流性電導性材料は他の電導性材料と接合
するのが望ましい。
各介装材の一面上の接続部位における可流性電導性材
料はすでに同じ介装材の反対面上の可流性電導性材料と
電気的に接続されているので、これにより隣接する回路
パネルの接続部位間に連続した電導性の通路が形成され
る。例えば単一要素48aの可流性電導性材料は、介装材
の両面上の接続部位46a、47aにおける電導性材料も含め
て、回路パネル10a、10b上の接続部位58a、58bにおける
電導性材料と絵合し両回路パネルの間に延在する連続的
電導性材料を形成する。これにより各回路パネル上の電
導体22、24が相互に接続されるのである。
料はすでに同じ介装材の反対面上の可流性電導性材料と
電気的に接続されているので、これにより隣接する回路
パネルの接続部位間に連続した電導性の通路が形成され
る。例えば単一要素48aの可流性電導性材料は、介装材
の両面上の接続部位46a、47aにおける電導性材料も含め
て、回路パネル10a、10b上の接続部位58a、58bにおける
電導性材料と絵合し両回路パネルの間に延在する連続的
電導性材料を形成する。これにより各回路パネル上の電
導体22、24が相互に接続されるのである。
介装材上の可流性電導性材料の層38、40は隣接する回
路パネルの相対する面と緊密に流化接触して、面上の電
導体間の凹部を満たす。例えば介装材12a上の層38aの可
流性誘電性材料は回路パネル10aの主面18a上の電導体24
間の凹部25を満たすのである。可流性誘電性材料は回路
パネルの誘電性本体および表面電導体と接着するのが最
も望ましい。そのような流化の後、各電導体は本体14の
誘電性材料と可流性誘電性材料とによって完全に取り囲
まれる。このような回路パネル上の電導体のカプセル化
は、回路パネルが主面上に可流性誘電性材料を有してい
なくとも起きるのである。
路パネルの相対する面と緊密に流化接触して、面上の電
導体間の凹部を満たす。例えば介装材12a上の層38aの可
流性誘電性材料は回路パネル10aの主面18a上の電導体24
間の凹部25を満たすのである。可流性誘電性材料は回路
パネルの誘電性本体および表面電導体と接着するのが最
も望ましい。そのような流化の後、各電導体は本体14の
誘電性材料と可流性誘電性材料とによって完全に取り囲
まれる。このような回路パネル上の電導体のカプセル化
は、回路パネルが主面上に可流性誘電性材料を有してい
なくとも起きるのである。
このように可流性電導性材料と可流性誘電性材料とが
流化した後、可流性材料は硬化されるか実質的に固体状
にされる。金属性熔接材や熱可塑性材料などの可流性材
料は積層を冷却することにより簡単に硬化される。エポ
キシやその他の高分子前駆体(プリカーサー)などの反
応性材料は反応を進行させることにより硬化できる。完
全となったユニットはそのまま使に供することができ
る。半導体チップや別設の装置などは回路パネル10a、1
0bの露出面に載設され電導体22、24に電気的に接続され
る。パネルユニットの露出面にはさらに可流性誘電性材
料でコーチングを施して、露出面上の電導体を保護する
ようにしてもよい。
流化した後、可流性材料は硬化されるか実質的に固体状
にされる。金属性熔接材や熱可塑性材料などの可流性材
料は積層を冷却することにより簡単に硬化される。エポ
キシやその他の高分子前駆体(プリカーサー)などの反
応性材料は反応を進行させることにより硬化できる。完
全となったユニットはそのまま使に供することができ
る。半導体チップや別設の装置などは回路パネル10a、1
0bの露出面に載設され電導体22、24に電気的に接続され
る。パネルユニットの露出面にはさらに可流性誘電性材
料でコーチングを施して、露出面上の電導体を保護する
ようにしてもよい。
介装材12に当接している回路パネルの内面上の電導体
は介装材の誘電性材料および相対する誘電性本体14によ
って完全に包絡されているので、侵食その他の大気中の
悪影響から保護されている。同様にこれらの内部電導体
は公知で且つ電気的特性が予測される電気的特性を具え
た固体誘電性材料により完全に包絡されているので、電
導体近傍に存在する気泡による予測できない電気的影響
も除かれている。
は介装材の誘電性材料および相対する誘電性本体14によ
って完全に包絡されているので、侵食その他の大気中の
悪影響から保護されている。同様にこれらの内部電導体
は公知で且つ電気的特性が予測される電気的特性を具え
た固体誘電性材料により完全に包絡されているので、電
導体近傍に存在する気泡による予測できない電気的影響
も除かれている。
信頼度を大きく挙げるためにはいくつかの工程態様を
組み合わせることもできる。合心相対した接続部位にお
ける可流性電導性材料は回路パネル内に画定された通路
26の空間内に浸透する。かくして通路の空間は特定の接
続部位に存在する過剰の可流性電導性材料を収容する貯
留場所として機能する。これにより接続部位における隣
接する回路パネル間の距離の変動が吸収される。
組み合わせることもできる。合心相対した接続部位にお
ける可流性電導性材料は回路パネル内に画定された通路
26の空間内に浸透する。かくして通路の空間は特定の接
続部位に存在する過剰の可流性電導性材料を収容する貯
留場所として機能する。これにより接続部位における隣
接する回路パネル間の距離の変動が吸収される。
もし回路パネルや介装材の面が完全に平坦でなかった
り平行でなかったりするときは、特定の回路パネルの一
部分が介装材の電導性材料に係合する。しかし介装材の
電導性材料が可流性であるので、かつ接続部位における
貯留場所内の空間に流れ込むので、第1の接触部位にお
ける介装材の電導性材料は坐屈して、パネルが介装材の
方に移動する。かくして介装材の電導性材料が同じパネ
ル上の他の接続部位における電導性材料に接触する。ま
た介装材の電導性材料は回路パネル内に画定された貯留
場所に流れ込むことができるので、可流性電導性材料は
各貯留場所の電導性材料によって画定される電導性材料
の区域のほぼ全域に接触するのである。
り平行でなかったりするときは、特定の回路パネルの一
部分が介装材の電導性材料に係合する。しかし介装材の
電導性材料が可流性であるので、かつ接続部位における
貯留場所内の空間に流れ込むので、第1の接触部位にお
ける介装材の電導性材料は坐屈して、パネルが介装材の
方に移動する。かくして介装材の電導性材料が同じパネ
ル上の他の接続部位における電導性材料に接触する。ま
た介装材の電導性材料は回路パネル内に画定された貯留
場所に流れ込むことができるので、可流性電導性材料は
各貯留場所の電導性材料によって画定される電導性材料
の区域のほぼ全域に接触するのである。
介装材の誘電性材料は、回路パネルが不規則であるか
または精密は平坦度や平行度から偏倚している場合で
も、回路パネルの面と完全で信頼できる面接触を遂げる
ことができる。誘電性材料の流れがそのような偏倚を補
償してしまうのである。可流性誘電性材料の一部は、そ
れまで可流性電導性材料により占められていた空間およ
び/または回路パネル上に画定された貯留場所の一部ま
たは全部に、強制的に押し込まれるのである。第3図に
明示するように、介装材12a上の層38、40の可流性誘電
性材料の一部は、当初、可流性電導性材料48aにより占
められていた空間中に膨出する。また回路パネルの通路
または貯留場所56が電導性材料を具えていない介装材の
部分に相対する場所においては、可流性誘電性材料の一
部がその通路内に浸透することができる。例えば第3図
に示す積層構造の下部に近い介装材12b上の層38の可流
性誘電性材料の一部は、回路パネル10b中の通路26bに浸
透するのである。
または精密は平坦度や平行度から偏倚している場合で
も、回路パネルの面と完全で信頼できる面接触を遂げる
ことができる。誘電性材料の流れがそのような偏倚を補
償してしまうのである。可流性誘電性材料の一部は、そ
れまで可流性電導性材料により占められていた空間およ
び/または回路パネル上に画定された貯留場所の一部ま
たは全部に、強制的に押し込まれるのである。第3図に
明示するように、介装材12a上の層38、40の可流性誘電
性材料の一部は、当初、可流性電導性材料48aにより占
められていた空間中に膨出する。また回路パネルの通路
または貯留場所56が電導性材料を具えていない介装材の
部分に相対する場所においては、可流性誘電性材料の一
部がその通路内に浸透することができる。例えば第3図
に示す積層構造の下部に近い介装材12b上の層38の可流
性誘電性材料の一部は、回路パネル10b中の通路26bに浸
透するのである。
この工程は、異なる構成要素上の接続部位間の合心度
に関しては、比較的鈍感である。第4図に示すように、
介装材12上の接続部位は隣接する回路パネルに対して、
介装材とパネルの主面と平行な方向について、合心して
いない。このような偏心が1この貯留場所または通路26
の全直径より小ならば、隣接する介装材の可流性電導性
材料48は隣接する回路パネルの接続部位において電導性
材料28とまだ接触できるのである。介装材12上の誘電性
層38、40は可流性であるから、誘電性材料は回路パネル
を介装材の電導性材料から離間した状態では保持しない
のである。誘電性材料と電導性材料とは却て貯留場所ま
たは通路26に浸透して行くのである。
に関しては、比較的鈍感である。第4図に示すように、
介装材12上の接続部位は隣接する回路パネルに対して、
介装材とパネルの主面と平行な方向について、合心して
いない。このような偏心が1この貯留場所または通路26
の全直径より小ならば、隣接する介装材の可流性電導性
材料48は隣接する回路パネルの接続部位において電導性
材料28とまだ接触できるのである。介装材12上の誘電性
層38、40は可流性であるから、誘電性材料は回路パネル
を介装材の電導性材料から離間した状態では保持しない
のである。誘電性材料と電導性材料とは却て貯留場所ま
たは通路26に浸透して行くのである。
同様にして第5図に示すように、特定の介装材の両側
の回路パネルはその介装材に対してまたは同士間におい
てかなり偏心することもあるが、それでも介装材の電導
性材料によって確実に相互接続され得るのである。介装
材の誘電性材料は接続とは干渉しない。過剰の誘電性材
料は過剰電導性材料とともに貯留場所または通路26内に
押し込まれるのである。
の回路パネルはその介装材に対してまたは同士間におい
てかなり偏心することもあるが、それでも介装材の電導
性材料によって確実に相互接続され得るのである。介装
材の誘電性材料は接続とは干渉しない。過剰の誘電性材
料は過剰電導性材料とともに貯留場所または通路26内に
押し込まれるのである。
このような偏心を許容する能力は、小寸法の回路パネ
ルの場合には、特に重要である。隣接する通路の直径や
距離などの寸法が減少するとともに、回路パネルと介装
材の製造および合心における許容度は大きな割合とな
る。にもかかわらず、許容される偏心の程度は通路26の
全直径に等しいから、非常に小さな通路直径および隣接
する通路間が小距離でも、かなりの偏心が許容されるの
である。このことは半導体チッブなどに使用される非常
に密で小型の回路ユニットの場合にはこの発明の大きな
利点となる。回路パネルユニットは望ましくは直径が約
0.5mm未満の複数の通路(ビア)を備えた回路パネルを
含んでおり、より好ましくは直径が約0.25mm未満の複数
の通路(ビア)を備えた回路パネルである。間隔は約1.
0mm未満、より好ましくは約0.5mm未満である。
ルの場合には、特に重要である。隣接する通路の直径や
距離などの寸法が減少するとともに、回路パネルと介装
材の製造および合心における許容度は大きな割合とな
る。にもかかわらず、許容される偏心の程度は通路26の
全直径に等しいから、非常に小さな通路直径および隣接
する通路間が小距離でも、かなりの偏心が許容されるの
である。このことは半導体チッブなどに使用される非常
に密で小型の回路ユニットの場合にはこの発明の大きな
利点となる。回路パネルユニットは望ましくは直径が約
0.5mm未満の複数の通路(ビア)を備えた回路パネルを
含んでおり、より好ましくは直径が約0.25mm未満の複数
の通路(ビア)を備えた回路パネルである。間隔は約1.
0mm未満、より好ましくは約0.5mm未満である。
第6、7図に示すように、この発明の他の実施態様に
おける介装材12'は内部構成要素42'を有しており、この
内部構成要素はその主面から内部に向けて延在する孔43
を具えている。可流性誘電性材料の層38'、40'は内部構
成要素42'の両面上に延在して、可流性電導性材料から
なる単一要素48'が主面に露出している接続部位を除い
て、介装材の主面34'、36'を画定している。
おける介装材12'は内部構成要素42'を有しており、この
内部構成要素はその主面から内部に向けて延在する孔43
を具えている。可流性誘電性材料の層38'、40'は内部構
成要素42'の両面上に延在して、可流性電導性材料から
なる単一要素48'が主面に露出している接続部位を除い
て、介装材の主面34'、36'を画定している。
内部構成要素42'は介装材の内部構成要素について上
記した材料と同じものから形成してもよい。孔43は内部
構成要素の畦によって相互から隔離されているのが望ま
しく、これにより孔が存在するにも拘わらず、内部構成
要素は相当の強度と寸法安定性を帯びることができるの
である。
記した材料と同じものから形成してもよい。孔43は内部
構成要素の畦によって相互から隔離されているのが望ま
しく、これにより孔が存在するにも拘わらず、内部構成
要素は相当の強度と寸法安定性を帯びることができるの
である。
内部構成要素42'の面には可流性電導性材料の層38'、
40'を適宜な方法で施してもよい。しかしその処理によ
り孔を安全に埋めてしまうようなものであってはならな
い。したがって組付け作業の前に、各孔43は可流性誘電
性材料によっては占められていない充分な空間を内部に
保有していなければならない。
40'を適宜な方法で施してもよい。しかしその処理によ
り孔を安全に埋めてしまうようなものであってはならな
い。したがって組付け作業の前に、各孔43は可流性誘電
性材料によっては占められていない充分な空間を内部に
保有していなければならない。
第7図に明示するように、上記したように介装材12'
が工程中に利用されている。上記したように、可流性電
導性材料からなる単一要素48'と可流性誘電性材料から
なる層38'、40'とが流体状であるときには、積層された
回路パネルと介装材とは1対の板間で絞ぼられて、隣接
するパネル10'と相互に押しつけてその間に介装材12'を
圧縮する。ここでも介装材上の可流性電導性材料の単一
要素48'の一部は各接続部位における通路26'内に流れ込
む。各介装材の主面上の誘電性材料はパネル10'の相対
する面に流化接触して、回路パネル上の電導体間の空間
を満たす。内部構成要素42'内の孔43はここでも可流性
誘電性材料を収容する追加的な貯留場所として機能す
る。
が工程中に利用されている。上記したように、可流性電
導性材料からなる単一要素48'と可流性誘電性材料から
なる層38'、40'とが流体状であるときには、積層された
回路パネルと介装材とは1対の板間で絞ぼられて、隣接
するパネル10'と相互に押しつけてその間に介装材12'を
圧縮する。ここでも介装材上の可流性電導性材料の単一
要素48'の一部は各接続部位における通路26'内に流れ込
む。各介装材の主面上の誘電性材料はパネル10'の相対
する面に流化接触して、回路パネル上の電導体間の空間
を満たす。内部構成要素42'内の孔43はここでも可流性
誘電性材料を収容する追加的な貯留場所として機能す
る。
かくして層38'、40'の可流性誘電性材料の一部は、回
路パネルが相互に押しつけられたときに、この材料の孔
に押し込められる。これにより積層工程中に介装材の圧
縮が起きて、パネルの主面16'、18'が正確な平坦度から
偏心している場合でも、システムの信頼できる挙動を与
える能力が顕著に向上されるのである。加えて、回路パ
ネル上における電導体の密度の不均一さが孔の存在によ
り補償されるのである。層38'、40'の誘電性材料の孔4
3'への流入によりパネル面上の電導体22、24によって占
められていた体積が補償される。これらの電導体により
置換された可流性誘電性材料は満たされてない孔に流れ
込み、パネルに平行に流れる必要はないのである。
路パネルが相互に押しつけられたときに、この材料の孔
に押し込められる。これにより積層工程中に介装材の圧
縮が起きて、パネルの主面16'、18'が正確な平坦度から
偏心している場合でも、システムの信頼できる挙動を与
える能力が顕著に向上されるのである。加えて、回路パ
ネル上における電導体の密度の不均一さが孔の存在によ
り補償されるのである。層38'、40'の誘電性材料の孔4
3'への流入によりパネル面上の電導体22、24によって占
められていた体積が補償される。これらの電導体により
置換された可流性誘電性材料は満たされてない孔に流れ
込み、パネルに平行に流れる必要はないのである。
この発明のさらに他の実施態様による介装材12''を第
8図に示す。この介装材は繊維70を含む繊維材料からな
る内部構成要素42''を有している。該繊維70は互いの間
に内部空間72を画定しており、この内部空間は第6、7
図に示す孔43と同様な働きをするものである。可流性誘
電性の層38''、40''中の孔および繊維性の内部構成要素
42''を通って可流性電導性材料48''が延在している。
8図に示す。この介装材は繊維70を含む繊維材料からな
る内部構成要素42''を有している。該繊維70は互いの間
に内部空間72を画定しており、この内部空間は第6、7
図に示す孔43と同様な働きをするものである。可流性誘
電性の層38''、40''中の孔および繊維性の内部構成要素
42''を通って可流性電導性材料48''が延在している。
上記の構成に代えて、孔は可流性誘電性層38''、40''
に形成してもよく、これにはこれらを内部構成要素42''
と組み付けた後にレーザーを選択的に照射すればよい。
可流性電導性材料はこれらの孔中に分離して設けられ、
これにより該分離した可流性電導性材料は内部構成要素
の両面に沈在することになる。積層工程中に、可流性電
導性材料は両面から内部構成要素中に浸透し、可流性電
導性材料は介装材を透通して延在する一体の塊体を構成
する。
に形成してもよく、これにはこれらを内部構成要素42''
と組み付けた後にレーザーを選択的に照射すればよい。
可流性電導性材料はこれらの孔中に分離して設けられ、
これにより該分離した可流性電導性材料は内部構成要素
の両面に沈在することになる。積層工程中に、可流性電
導性材料は両面から内部構成要素中に浸透し、可流性電
導性材料は介装材を透通して延在する一体の塊体を構成
する。
さらに以上に代えて、可流性電導性材料は内部構成要
素を通って流れて、積層工程前に一体の塊体を構成して
もよい。さらにこれに代えて、可流性電導性材料を内部
構成要素上に沈在させて、構成要素の層を電導性材料の
周囲に選択的に沈在させるようにしてもよい。第8図に
示したような構造および上記のような構造においては、
内部構成要素中の満たされない空間は貯溜場所として機
能して、積層工程中可流性電導性材料を吸収する。
素を通って流れて、積層工程前に一体の塊体を構成して
もよい。さらにこれに代えて、可流性電導性材料を内部
構成要素上に沈在させて、構成要素の層を電導性材料の
周囲に選択的に沈在させるようにしてもよい。第8図に
示したような構造および上記のような構造においては、
内部構成要素中の満たされない空間は貯溜場所として機
能して、積層工程中可流性電導性材料を吸収する。
第6図の孔43または第8図の内部空間72などの満たさ
れない空間を含んだ内部構成要素においては、誘電性材
料が流体状であるときに、可流性誘電性材料が孔に流れ
込むのを許すが、そのような流れに対してそこそこの抵
抗を有している必要がある。これにより、積層された介
装材と回路パネルとが互いに押しつけられたとき、可流
性誘電性材料がかなりの圧力に達して、可流性誘電性材
料が内部構成要素の中の抗を完全に満たす前に、電導体
と他の不純物との間の空間に浸透する。換言すれば、可
流性材料が孔に流れ込むことに対する抵抗は、誘電性材
料が回路パネル面上の電導体間の空間に流れ込むことに
対する抵抗に、約等しいものでなければならないのであ
る。かくして可流性誘電性材料と内部構成要素との間の
境界にある孔の寸法は、回路パネルの面上の隣接する電
導体間の距離より、大きいものであってはならないので
ある。小さい孔は内部構成要素内の空間への流込みに対
する抵抗がもっと大きいのである。
れない空間を含んだ内部構成要素においては、誘電性材
料が流体状であるときに、可流性誘電性材料が孔に流れ
込むのを許すが、そのような流れに対してそこそこの抵
抗を有している必要がある。これにより、積層された介
装材と回路パネルとが互いに押しつけられたとき、可流
性誘電性材料がかなりの圧力に達して、可流性誘電性材
料が内部構成要素の中の抗を完全に満たす前に、電導体
と他の不純物との間の空間に浸透する。換言すれば、可
流性材料が孔に流れ込むことに対する抵抗は、誘電性材
料が回路パネル面上の電導体間の空間に流れ込むことに
対する抵抗に、約等しいものでなければならないのであ
る。かくして可流性誘電性材料と内部構成要素との間の
境界にある孔の寸法は、回路パネルの面上の隣接する電
導体間の距離より、大きいものであってはならないので
ある。小さい孔は内部構成要素内の空間への流込みに対
する抵抗がもっと大きいのである。
第9図に示す介装材112は内部構成要素を有していな
いが、その代わりに両主面134、136に可流性誘電性材料
の固体を有している。内部構成要素を有していない介装
材を用いた積層工程においては、温度と圧力条件とを厳
密に制御して、主面134、136における可流性誘電性材料
の層138が、回路パネル上の電導体間の空間に浸透する
に充分なだけ流化するが、誘電性材料の大きな流れが位
置を外れている介装材の内部構成要素を掃引しないよう
にしなければならない。かくして可流性誘電性材料はペ
ースト状または粘性状とされるのである。
いが、その代わりに両主面134、136に可流性誘電性材料
の固体を有している。内部構成要素を有していない介装
材を用いた積層工程においては、温度と圧力条件とを厳
密に制御して、主面134、136における可流性誘電性材料
の層138が、回路パネル上の電導体間の空間に浸透する
に充分なだけ流化するが、誘電性材料の大きな流れが位
置を外れている介装材の内部構成要素を掃引しないよう
にしなければならない。かくして可流性誘電性材料はペ
ースト状または粘性状とされるのである。
第9図に示す介装材はまた、電気的に比電導性の高分
子マトリックス151中に分散された電導性粒子149から構
成される複合可流性電導性材料148を含んだ、内部構成
要素を有している。この複合材料は電導性ではあるが、
その電導性は純粋な金属のそれよりは低く、したがって
可流性電導性材料148全体を通しての電気抵抗は比較的
高いものである。
子マトリックス151中に分散された電導性粒子149から構
成される複合可流性電導性材料148を含んだ、内部構成
要素を有している。この複合材料は電導性ではあるが、
その電導性は純粋な金属のそれよりは低く、したがって
可流性電導性材料148全体を通しての電気抵抗は比較的
高いものである。
隣接する回路パネル間に低抵抗の電導性通路を形成す
るために、帯状の金属性電導体153が、上面134付近か下
面136付近まで、介装材112の全厚さに亘って延在してい
る。この電導体は複合可流性電導性材料148と接触して
いる。この可流性電導性材料が介装材の両側において回
路パネルの電導性材料と接触すると、回路パネルの電導
性材料は金属性電導体153の近くに沈在する。各接続部
位において、回路パネルの電導性材料は介装材の金属性
電導体153と、複合可流性電導性材料を通る短い低抵抗
性の通路のみにより、接続される。
るために、帯状の金属性電導体153が、上面134付近か下
面136付近まで、介装材112の全厚さに亘って延在してい
る。この電導体は複合可流性電導性材料148と接触して
いる。この可流性電導性材料が介装材の両側において回
路パネルの電導性材料と接触すると、回路パネルの電導
性材料は金属性電導体153の近くに沈在する。各接続部
位において、回路パネルの電導性材料は介装材の金属性
電導体153と、複合可流性電導性材料を通る短い低抵抗
性の通路のみにより、接続される。
第10図に示す介装材は、可流性電導性要素が介装材全
体を透通延在する可流性電導性材料の単一体ではない点
において、上記したものとは異なっている。各電導性要
素は介装材の一方の主面上に可流性電導性材料の塊体24
8を、また他方の主面上には他の同様な塊体249を、さら
にこれらの塊体248、249間に延在する非可流性電導性材
料250を、それぞれ有している。
体を透通延在する可流性電導性材料の単一体ではない点
において、上記したものとは異なっている。各電導性要
素は介装材の一方の主面上に可流性電導性材料の塊体24
8を、また他方の主面上には他の同様な塊体249を、さら
にこれらの塊体248、249間に延在する非可流性電導性材
料250を、それぞれ有している。
また第10図の介装材においては、両主面上の接続部位
の一部が他の側のそれと互い違いな配置になっている。
例えば主面234上において塊体248aにより画定される接
続部位は主面236上の塊体249aにより画定される接続部
位と互い違いの配置になっている。この配置は隣接する
回路パネル面上の接続部位が互い違いになっている場合
に利用できる。
の一部が他の側のそれと互い違いな配置になっている。
例えば主面234上において塊体248aにより画定される接
続部位は主面236上の塊体249aにより画定される接続部
位と互い違いの配置になっている。この配置は隣接する
回路パネル面上の接続部位が互い違いになっている場合
に利用できる。
第11図に示すように、介装材を貫通して延在する可流
性電導性材料348の塊体を有した介装材312を用いたユニ
ットの場合には全ての回路パネル中に貯留場所を必要と
はしないのである。したがって回路パネル310bは接続部
位に通路も孔も有していないのである。接続部位には回
路パネルの主面上の電導体322に接続された電導性材料
の平坦なディスクまたは板を有しているだけである。
性電導性材料348の塊体を有した介装材312を用いたユニ
ットの場合には全ての回路パネル中に貯留場所を必要と
はしないのである。したがって回路パネル310bは接続部
位に通路も孔も有していないのである。接続部位には回
路パネルの主面上の電導体322に接続された電導性材料
の平坦なディスクまたは板を有しているだけである。
しかしパネル310aの主面318上の接続部位356a面318に
開口する貯留場所326と、接続部位において通路被覆328
の形で電導性材料とを、有している。貯留場所326は組
付け作業中介装材312中の電導性材料の本体348からの過
剰な電導性材料を収容する。組付け作業中可流性電導性
材料の本体348は完全に流体状であるから、貯留場所326
は介装材312の面上の接続部位358aおよび356aと流体連
通している。接続部位358に存在するであろう過剰の可
流性電導性材料は全て上方の接続部位356の方に移動し
て、貯留場所326が過剰の電導性材料を効果的に収容す
る。
開口する貯留場所326と、接続部位において通路被覆328
の形で電導性材料とを、有している。貯留場所326は組
付け作業中介装材312中の電導性材料の本体348からの過
剰な電導性材料を収容する。組付け作業中可流性電導性
材料の本体348は完全に流体状であるから、貯留場所326
は介装材312の面上の接続部位358aおよび356aと流体連
通している。接続部位358に存在するであろう過剰の可
流性電導性材料は全て上方の接続部位356の方に移動し
て、貯留場所326が過剰の電導性材料を効果的に収容す
る。
介装材312の内部構成要素342は金属製であって、最終
製品におけるアース面または電位面としてこれを利用で
きる。内部構成要素342は可流性電導性材料の塊体348の
一部と接触しており、これにより上記の電位面経の電気
的な接続を与えている。最終製品にあっては、内部構成
要素342は可流性電導性材料に電気的に接続されている
回路パネル電導体に電気的に接続されている。残余の可
流性電導性材料(図示せず)は可流性電導性材料を取り
巻く誘電性材料によって電導性の内部構成要素342から
絶縁されている。
製品におけるアース面または電位面としてこれを利用で
きる。内部構成要素342は可流性電導性材料の塊体348の
一部と接触しており、これにより上記の電位面経の電気
的な接続を与えている。最終製品にあっては、内部構成
要素342は可流性電導性材料に電気的に接続されている
回路パネル電導体に電気的に接続されている。残余の可
流性電導性材料(図示せず)は可流性電導性材料を取り
巻く誘電性材料によって電導性の内部構成要素342から
絶縁されている。
第12図に示した構造にあっては、回路パネル410はそ
の接続部位456、458に貯留場所を有していない。介装材
480はその両面上の接続部位446、447間に貫通延在する
可流性電導性材料の塊体448を有している。介装材の内
部構成要素442はこれらの塊体448に開口する貯留場所45
1と可流性誘電性材料の層438、440に開口する孔443とを
有している。
の接続部位456、458に貯留場所を有していない。介装材
480はその両面上の接続部位446、447間に貫通延在する
可流性電導性材料の塊体448を有している。介装材の内
部構成要素442はこれらの塊体448に開口する貯留場所45
1と可流性誘電性材料の層438、440に開口する孔443とを
有している。
積層工程中塊体448からの過剰な可流性電導性材料は
回路パネル410が合体されるときに貯留場所451内に押し
込まれる。この過程は層438、440からの過剰可流性誘電
性材料が孔443に押し込まれる際のそれと同じである。
かくして各貯留場所451は合心した相対する接続部位44
6、456および合心した相対する接続部位458、447と流体
連通状態となり、これによりそれらの対になった接続部
位からの過剰な可流性電導性材料を貯留場所451が収容
するのである。
回路パネル410が合体されるときに貯留場所451内に押し
込まれる。この過程は層438、440からの過剰可流性誘電
性材料が孔443に押し込まれる際のそれと同じである。
かくして各貯留場所451は合心した相対する接続部位44
6、456および合心した相対する接続部位458、447と流体
連通状態となり、これによりそれらの対になった接続部
位からの過剰な可流性電導性材料を貯留場所451が収容
するのである。
その他種々の変化実施態様が可能である。一例を挙げ
ると、第1−5図に示した全構成は逆にすることがで
き、回路パネルに可流性電導性材料の塊体を設け、介装
材を貫通して延在する電導性の筒状の要素の形で貯溜場
所を与えることもできる。またこの発明のユニットに用
いられる回路パネルおよび介装材の数は増減自由である
が、通常は少なくとも2個の回路パネルと少なくとも1
個の介装材が用いられる。
ると、第1−5図に示した全構成は逆にすることがで
き、回路パネルに可流性電導性材料の塊体を設け、介装
材を貫通して延在する電導性の筒状の要素の形で貯溜場
所を与えることもできる。またこの発明のユニットに用
いられる回路パネルおよび介装材の数は増減自由である
が、通常は少なくとも2個の回路パネルと少なくとも1
個の介装材が用いられる。
積層体のの構成要素は平坦であっても湾曲していても
よい。積層体の端部に配置される回路パネルは必ずしも
層状である必要はない。介装材に対面することのないこ
のような端部の回路パネルはいかなる外形形状であって
もよい。例えば最上または最下の回路パネルは突起や壁
やその他の構造を端面や積層部位から外れた部位に具え
たケースの一部などであってもよい。また同様に、内部
回路パネルおよび/または介装材などの積層外側方に突
出していて積層体中の他の構成要素に相対しない部分は
層状でなくともよい。
よい。積層体の端部に配置される回路パネルは必ずしも
層状である必要はない。介装材に対面することのないこ
のような端部の回路パネルはいかなる外形形状であって
もよい。例えば最上または最下の回路パネルは突起や壁
やその他の構造を端面や積層部位から外れた部位に具え
たケースの一部などであってもよい。また同様に、内部
回路パネルおよび/または介装材などの積層外側方に突
出していて積層体中の他の構成要素に相対しない部分は
層状でなくともよい。
上記した合心および積層工程は、連続または半連続式
に改変することができる。すなわち回路パネルと介装材
とを連続リボン状で供給し、ニップローラーなどの連続
積層装置により積層作業を行なうようにする。
に改変することができる。すなわち回路パネルと介装材
とを連続リボン状で供給し、ニップローラーなどの連続
積層装置により積層作業を行なうようにする。
また個々の介装材の全ての構成要素を積層前に回路パ
ネルに固定することも必ずしも必要ではないのである。
例えば、可流性材料の層と上記の内部層とを回路パネル
の積層とともに正しい位置に積層して介装材を形成する
こともできるのである。
ネルに固定することも必ずしも必要ではないのである。
例えば、可流性材料の層と上記の内部層とを回路パネル
の積層とともに正しい位置に積層して介装材を形成する
こともできるのである。
さらに積層作業を段階的に行なうこともできる。すな
わち2個以上の回路パネルを適宜な介装材とともに積層
し、これを組み合わせてサブユニットとしてから、サブ
ユニットを互いに積層してもよいし、サブユニットを他
のサブユニットおよび介装材と積層してもよいし、これ
らの積層したものをさらに積層してより大きなユニット
とすることもできるのである。
わち2個以上の回路パネルを適宜な介装材とともに積層
し、これを組み合わせてサブユニットとしてから、サブ
ユニットを互いに積層してもよいし、サブユニットを他
のサブユニットおよび介装材と積層してもよいし、これ
らの積層したものをさらに積層してより大きなユニット
とすることもできるのである。
本発明の他の実施例による、第13図に示す回路パネル
前駆体(プリカーサー)を製造する方法においては、誘
電性材料からなる第1のシート500を利用する。この材
料としては上記した回路パネル用のものから適宜なもの
を選んで使用する。しかし第1のシートは好ましくは熱
可塑性高分子、より好ましくはポリアミドから形成す
る。またシート500の厚さは約150μm未満であるのが望
ましい。
前駆体(プリカーサー)を製造する方法においては、誘
電性材料からなる第1のシート500を利用する。この材
料としては上記した回路パネル用のものから適宜なもの
を選んで使用する。しかし第1のシートは好ましくは熱
可塑性高分子、より好ましくはポリアミドから形成す
る。またシート500の厚さは約150μm未満であるのが望
ましい。
シート550の表面上には銅、銅合金などの金属の電導
性材料からなる連続層が積層される。この電導性の層は
従来のメッキ法などによって施してもよく、別設の層を
シートと重ねてから加圧加熱しても形成できる。ついで
層502の一部を除いて第14図に示すような構造とする。
これにより層には孔504とランド(island)506とが行列
状に形成される。この行列配列のうち、列は層の面と平
行な図中矢印Xで示す第1の方向に、これと直交して行
は面と平行な図中矢印Yで示す第2の方向に、それぞれ
指向している。
性材料からなる連続層が積層される。この電導性の層は
従来のメッキ法などによって施してもよく、別設の層を
シートと重ねてから加圧加熱しても形成できる。ついで
層502の一部を除いて第14図に示すような構造とする。
これにより層には孔504とランド(island)506とが行列
状に形成される。この行列配列のうち、列は層の面と平
行な図中矢印Xで示す第1の方向に、これと直交して行
は面と平行な図中矢印Yで示す第2の方向に、それぞれ
指向している。
各孔504中には1個のランド506が配置されている。各
ランドは層502の他の部分から隔離されている。すなわ
ちランド506と孔504とを形成するに際しては、層502の
各ランド506を取り巻く環状の部分は除かれる。これに
は電子要素の構造にも用いられる周知の適宜な方法によ
ればよい。例えばまず層502をフォトレジストでコーチ
ングしてから、光に暴露して取り除かれるべき環状部分
を除いてフォトレジストを硬化させる。ついでフォトレ
ジストを洗浄して硬化されてない部分を除く。ついでエ
ッチング液に暴露して層をエッチングする。この際フォ
トレジストは層を保護しているので、暴露された部分の
みが除かれる。
ランドは層502の他の部分から隔離されている。すなわ
ちランド506と孔504とを形成するに際しては、層502の
各ランド506を取り巻く環状の部分は除かれる。これに
は電子要素の構造にも用いられる周知の適宜な方法によ
ればよい。例えばまず層502をフォトレジストでコーチ
ングしてから、光に暴露して取り除かれるべき環状部分
を除いてフォトレジストを硬化させる。ついでフォトレ
ジストを洗浄して硬化されてない部分を除く。ついでエ
ッチング液に暴露して層をエッチングする。この際フォ
トレジストは層を保護しているので、暴露された部分の
みが除かれる。
これに代えて、シート500上に孔504とランド(islan
d)506とを適宜周知の方法により選択沈降させてもよ
い。一例として、孔504に対応する区域においてシート5
00をレジストでコーチングし、爾後無電解メッキ液のさ
らしてレジストにより覆われていない区域に金属材料を
沈降させてもよい。
d)506とを適宜周知の方法により選択沈降させてもよ
い。一例として、孔504に対応する区域においてシート5
00をレジストでコーチングし、爾後無電解メッキ液のさ
らしてレジストにより覆われていない区域に金属材料を
沈降させてもよい。
電導性の層502が形成されて孔とランド(island)と
が形成された後、層502上にさらに誘電性材料を施す。
これにより第2の誘電性の層508が第15図に示すように
形成される。かくして積層体は誘電性層500と508との間
に電導性材料層502を有することになる。電導性材料層5
02から離れた方の下側の誘電性層500の表面516は積層体
の下面を構成し、上側の誘電性層503の表面514は積層体
の上面を構成することになる。
が形成された後、層502上にさらに誘電性材料を施す。
これにより第2の誘電性の層508が第15図に示すように
形成される。かくして積層体は誘電性層500と508との間
に電導性材料層502を有することになる。電導性材料層5
02から離れた方の下側の誘電性層500の表面516は積層体
の下面を構成し、上側の誘電性層503の表面514は積層体
の上面を構成することになる。
層508の誘電性材料はシート500の誘電性材料と同じ組
成と厚さとを有しているのが望ましいが、組成や厚さが
異なっていてもよい。層508の材料は液状の誘電性材料
をコーチングしても得られるし、別設の層508を用いて
シート500および層502と加圧加熱合体しても得られる。
誘電性シート500と層508とは孔504の環状部分に浸透し
て互いに合体し、各ランド(island)506と電導性層502
を取り巻く区域との間において各孔504内に誘電性材料5
10を形成する。第15図中には2個の孔504と2個のラン
ド(island)506のみが示されているが、残余の孔とラ
ンド(island)も実質的に同様な構造である。
成と厚さとを有しているのが望ましいが、組成や厚さが
異なっていてもよい。層508の材料は液状の誘電性材料
をコーチングしても得られるし、別設の層508を用いて
シート500および層502と加圧加熱合体しても得られる。
誘電性シート500と層508とは孔504の環状部分に浸透し
て互いに合体し、各ランド(island)506と電導性層502
を取り巻く区域との間において各孔504内に誘電性材料5
10を形成する。第15図中には2個の孔504と2個のラン
ド(island)506のみが示されているが、残余の孔とラ
ンド(island)も実質的に同様な構造である。
工程のつぎの段階では、ランド(island)506と合心
してシートおよび層500、508内に通路512が形成される
(第16、17図)。これによりランド(island)516は積
層の上面514と下面516とにに暴露される。通路512は行
列状(X、Y方向)に配置される。通路512を形成する
に際しては、面514、516のランド(island)506と合心
する区域を暫時レーザーなどの強力光源からの放射にさ
らして、誘電性材料を除去する。他の選択除去方法でも
よい。例えば適宜なフォトレジストでマスキングして、
高分子を化学的エッチング液で選択的にエッチングして
もよい。
してシートおよび層500、508内に通路512が形成される
(第16、17図)。これによりランド(island)516は積
層の上面514と下面516とにに暴露される。通路512は行
列状(X、Y方向)に配置される。通路512を形成する
に際しては、面514、516のランド(island)506と合心
する区域を暫時レーザーなどの強力光源からの放射にさ
らして、誘電性材料を除去する。他の選択除去方法でも
よい。例えば適宜なフォトレジストでマスキングして、
高分子を化学的エッチング液で選択的にエッチングして
もよい。
第16図に明示するように、各通路512は積層の約半分
未満を透通延在している。したがって面514、516からの
距離が増加して通路512が傾斜または縮径しようとして
も、表面から電導性ランド(island)までの限られた距
離については各通路512の直径は実質的に減少しないの
である。
未満を透通延在している。したがって面514、516からの
距離が増加して通路512が傾斜または縮径しようとして
も、表面から電導性ランド(island)までの限られた距
離については各通路512の直径は実質的に減少しないの
である。
同様にして突起通路520は第1のまたは下側の誘電性
シート500にのみ形成することもある。この突起通路は
孔504の外側の位置において積層の下面516から層502ま
で延在して、各突起通路512を介して層502の連続した部
分が露出される(第17図参照)。これらの各突起通路は
X方向の列の孔と合心しているが、Y方向の行の孔から
は距離Dγだけずれている。第16図に示す他の通路512
の行は上記のような突起通路を伴なっていない。これら
の突起通路のパターンはランド(island)516および通
路512のパターンと予め定められた関係を持っているの
が望ましい。例えば、突起通路をランド(island)およ
び通路512の4行毎に設けるというような関係である。
これに代えて突起通路は各行毎に設けてもよい。
シート500にのみ形成することもある。この突起通路は
孔504の外側の位置において積層の下面516から層502ま
で延在して、各突起通路512を介して層502の連続した部
分が露出される(第17図参照)。これらの各突起通路は
X方向の列の孔と合心しているが、Y方向の行の孔から
は距離Dγだけずれている。第16図に示す他の通路512
の行は上記のような突起通路を伴なっていない。これら
の突起通路のパターンはランド(island)516および通
路512のパターンと予め定められた関係を持っているの
が望ましい。例えば、突起通路をランド(island)およ
び通路512の4行毎に設けるというような関係である。
これに代えて突起通路は各行毎に設けてもよい。
ランド(island)506と合心して通路512を形成するた
めには、ロボットビジョンシステムによるように、ラン
ド(island)の位置を光学的測定により決定するのが望
ましい。シートと層500、508の一方または双方が透明で
ある場合には、ロボットビジョンシステムによりランド
(island)を直接観察することができる。両者が不透明
な場合には、孔504とランド(island)506とを形成した
と同様な方法で、ランド(island)に対して所定の空間
的関係でマーク518(第14図)を層502中に形成する。例
えば、上記のフォトエッチングにより形成することがで
きる。該マークを含んだ層5F02の区域は層508によって
は覆われてなく、したがってマークはロボットビジョン
システムにより観察することができる。
めには、ロボットビジョンシステムによるように、ラン
ド(island)の位置を光学的測定により決定するのが望
ましい。シートと層500、508の一方または双方が透明で
ある場合には、ロボットビジョンシステムによりランド
(island)を直接観察することができる。両者が不透明
な場合には、孔504とランド(island)506とを形成した
と同様な方法で、ランド(island)に対して所定の空間
的関係でマーク518(第14図)を層502中に形成する。例
えば、上記のフォトエッチングにより形成することがで
きる。該マークを含んだ層5F02の区域は層508によって
は覆われてなく、したがってマークはロボットビジョン
システムにより観察することができる。
通路512、520が形成された後、塩基性金属などの塩基
性電導性材料の層522、524(第18、19図参照)を積層の
上下面514、516上に沈降させる。これらの層は前面を覆
うものである。上下層の塩基性材料は通路512内にも延
在して孔中に被覆層を形成する(第19図)。これらの被
覆層はランド(island)506の電導性材料と会合して各
ランド(island)506の部位において積層全体を透通す
る単一の透通電導体を形成する。これにより該透通電導
体は通路により占められていた部位に位置することにな
る。
性電導性材料の層522、524(第18、19図参照)を積層の
上下面514、516上に沈降させる。これらの層は前面を覆
うものである。上下層の塩基性材料は通路512内にも延
在して孔中に被覆層を形成する(第19図)。これらの被
覆層はランド(island)506の電導性材料と会合して各
ランド(island)506の部位において積層全体を透通す
る単一の透通電導体を形成する。これにより該透通電導
体は通路により占められていた部位に位置することにな
る。
したがって透通電導体527は、通路について上記した
のと同じような格子状の行列配置となる。この配置の列
は所定のY方向の格子距離DYにより互いに離間され、行
の方はX方向の格子距離DXにより互いに離間される。同
様にして下側の塩基性金属層524は突起通路内に延在し
て、積層の下面から電導性層502まで延在する電導性中
空突起528を形成する。
のと同じような格子状の行列配置となる。この配置の列
は所定のY方向の格子距離DYにより互いに離間され、行
の方はX方向の格子距離DXにより互いに離間される。同
様にして下側の塩基性金属層524は突起通路内に延在し
て、積層の下面から電導性層502まで延在する電導性中
空突起528を形成する。
透通電導体527は電導性層522、524と一体に電気的に
接続されており、突起は下面の電導性層524と一体とな
っている。第19に明示されているように、各透通電導体
527はほぼ垂直に延在している。また透通電導体527は下
面の層524において開口する貯溜場所532を有している。
透通電導体も同様に層522において開口533を有してい
る。
接続されており、突起は下面の電導性層524と一体とな
っている。第19に明示されているように、各透通電導体
527はほぼ垂直に延在している。また透通電導体527は下
面の層524において開口する貯溜場所532を有している。
透通電導体も同様に層522において開口533を有してい
る。
塩基性材料が施された後に貴金属が積層の両面に選択
的に施される。この貴金属は、各透通電導体527の下端
を取り巻く環状の電極部(terminal region)530を被覆
するように、また各電導体の下部の内部空間532を被覆
するように、施されるものである。しかし各孔を介して
沈降された貴金属と塩基性金属とは孔を完全に満たすも
のではなく、各空間532の一部は空のまま残され、電極
部530内において積層の下面への開口状態を残してい
る。
的に施される。この貴金属は、各透通電導体527の下端
を取り巻く環状の電極部(terminal region)530を被覆
するように、また各電導体の下部の内部空間532を被覆
するように、施されるものである。しかし各孔を介して
沈降された貴金属と塩基性金属とは孔を完全に満たすも
のではなく、各空間532の一部は空のまま残され、電極
部530内において積層の下面への開口状態を残してい
る。
貴金属は積層の上面上透通電導体527の上端に隣接す
る環状の接点538にも施される。各環状の接点538は上記
の列X内の透通電導体527と互い違いになっている。し
かし各環状接点は行Y中の透通電導体537とは一線にな
っている。各接点と透通電導体527との心間距離はずれ
距離DOである。接点538を被覆している貴金属はその中
心に孔5F37を画定する環状である。上面の塩基性金属層
522は各孔537内に露出している。接点538は隣接する透
通電導体527の上端534から隙間540だけ離間している。
上面上の塩基性金属層522は各隙間内に露出している。
同様にして各下面電極部530の被覆貴金属と隣接する突
起、下面の塩基性金属層、との間には隙間542(第18
図)が存在する。
る環状の接点538にも施される。各環状の接点538は上記
の列X内の透通電導体527と互い違いになっている。し
かし各環状接点は行Y中の透通電導体537とは一線にな
っている。各接点と透通電導体527との心間距離はずれ
距離DOである。接点538を被覆している貴金属はその中
心に孔5F37を画定する環状である。上面の塩基性金属層
522は各孔537内に露出している。接点538は隣接する透
通電導体527の上端534から隙間540だけ離間している。
上面上の塩基性金属層522は各隙間内に露出している。
同様にして各下面電極部530の被覆貴金属と隣接する突
起、下面の塩基性金属層、との間には隙間542(第18
図)が存在する。
この方法により製造される回路パネル用前駆体(プリ
カーサー)は2個のタイプまたはセットからなるのが最
も望ましい。透通電導体527と接点538との間のずれの距
離DOの大きさは、両方のタイプについて同じであるが、
ずれの態様は2個のタイプの間で逆になっている。第2
0、21図に2個の回路パネル前駆体(プリカーサー)を
製造工程の後の段階で示してある。
カーサー)は2個のタイプまたはセットからなるのが最
も望ましい。透通電導体527と接点538との間のずれの距
離DOの大きさは、両方のタイプについて同じであるが、
ずれの態様は2個のタイプの間で逆になっている。第2
0、21図に2個の回路パネル前駆体(プリカーサー)を
製造工程の後の段階で示してある。
第1のタイプの回路パネル前駆体(プリカーサー)、
すなわち第1のタイプの回路パネル544(第20図)は透
通電導体527と接点538とを有しており、接点はパネル面
と平行なX方向の列546、548、550および552上に配列さ
れている。隣接する列は距離DYだけ離間している。透通
電導体527、すなわち透通電導体の下端における電極部5
30はX方向に対して直交するY方向の行554、556内に配
列されている。透通電導体の行554、556は格子距離DXだ
け離間している。換言すれば、1個の透通電導体527、
すなわち1個の電極部530は特定の行554、556と列546、
548、550、552の交点に配置されている。かくして下面
上の透通電導体ひいては電極部530はこれらの行列に対
応する第1の四辺形パターンの全ての位置に配置されて
いるのである。
すなわち第1のタイプの回路パネル544(第20図)は透
通電導体527と接点538とを有しており、接点はパネル面
と平行なX方向の列546、548、550および552上に配列さ
れている。隣接する列は距離DYだけ離間している。透通
電導体527、すなわち透通電導体の下端における電極部5
30はX方向に対して直交するY方向の行554、556内に配
列されている。透通電導体の行554、556は格子距離DXだ
け離間している。換言すれば、1個の透通電導体527、
すなわち1個の電極部530は特定の行554、556と列546、
548、550、552の交点に配置されている。かくして下面
上の透通電導体ひいては電極部530はこれらの行列に対
応する第1の四辺形パターンの全ての位置に配置されて
いるのである。
上面上の接点538は行558、560内に配置され、行558、
560と列546、548、550、552との間の交点に配置されて
いる。したがって上面上の接点538はこれらの行列に対
応する第2の四辺形パターンの全ての位置に配置されて
いるのである。第2のパターンは第1のパターンと同一
であるが、第1のパターンに対して第2のパターンはX
方向にずれ距離DOだけずれている(第18図中では右方に
ずれている)。すなわち行558は行554に対してX方向に
距離DOだけ、行560は同様に行556からずれている。透通
電導体の行と同様に接点も距離DXだけずれている。
560と列546、548、550、552との間の交点に配置されて
いる。したがって上面上の接点538はこれらの行列に対
応する第2の四辺形パターンの全ての位置に配置されて
いるのである。第2のパターンは第1のパターンと同一
であるが、第1のパターンに対して第2のパターンはX
方向にずれ距離DOだけずれている(第18図中では右方に
ずれている)。すなわち行558は行554に対してX方向に
距離DOだけ、行560は同様に行556からずれている。透通
電導体の行と同様に接点も距離DXだけずれている。
第2のセットの回路パネル前駆体(プリカーサー)、
すなわち回路パネル562(第21図)は透通電導体527と第
2のパターン中の下面電極部530とを有しており、これ
らは行558、560と列546、548、550、552の交点には配置
されている。上面上の接点538は第1パターン内に配置
されており、行554、556と同じ列との交点に位置してい
る。したがって接点538は透通電導体537の下面端電極部
530からX方向に距離DOだけずれている。
すなわち回路パネル562(第21図)は透通電導体527と第
2のパターン中の下面電極部530とを有しており、これ
らは行558、560と列546、548、550、552の交点には配置
されている。上面上の接点538は第1パターン内に配置
されており、行554、556と同じ列との交点に位置してい
る。したがって接点538は透通電導体537の下面端電極部
530からX方向に距離DOだけずれている。
多層回路製造工程においては、少なくとも1個の第1
のタイプの前駆体(プリカーサー)と少なくとも1個の
第2のタイプの前駆体(プリカーサー)とを用いるの
が、最も望ましい。これらの前駆体(プリカーサー)
は、例えば表面電導性層522、524を選択的にエッチング
するなど(第18、19図)の、適宜な処理を上下面に選択
的に施すことにより、回路パネルにされる。
のタイプの前駆体(プリカーサー)と少なくとも1個の
第2のタイプの前駆体(プリカーサー)とを用いるの
が、最も望ましい。これらの前駆体(プリカーサー)
は、例えば表面電導性層522、524を選択的にエッチング
するなど(第18、19図)の、適宜な処理を上下面に選択
的に施すことにより、回路パネルにされる。
選択処理を行なうに当っては、塩基性金属電導性層の
一部をパネルの上下面に沿って延在する長い表面電導体
として残すようにして、行なう。各パネルの上面上のこ
の表面電導体564(第20、21図)は第1のX方向に延在
し、下面上の表面電導体566(破線で示す)は第1の方
向と直交する(上面の表面電導体564と直交する)第2
のY方向に延在している。
一部をパネルの上下面に沿って延在する長い表面電導体
として残すようにして、行なう。各パネルの上面上のこ
の表面電導体564(第20、21図)は第1のX方向に延在
し、下面上の表面電導体566(破線で示す)は第1の方
向と直交する(上面の表面電導体564と直交する)第2
のY方向に延在している。
選択エッチング工程において用いるパターンは、パネ
ル544上の表面電導体564の一部または全てが各パネルの
透通電導体527と電気的に接続されるように、選ばれ
る。上面電導体564は典型的には1個以上の透通電導体5
27の上端534と合体している。同様にして、パネル544の
下側表面電導体566の一部または全てはパネル下面上の
端末530と合体して、パネルの透通電導体527の1個以上
と電気的に接続されている。各パネルの表面電導体の一
部また全部は同様にして透通電導体に接続されている。
図中には明確にするために極く一部の表面電導体564、5
66のみを示してあるが、実際には数百の表面電導体と透
通電導体とを含んでいてもよいのである。
ル544上の表面電導体564の一部または全てが各パネルの
透通電導体527と電気的に接続されるように、選ばれ
る。上面電導体564は典型的には1個以上の透通電導体5
27の上端534と合体している。同様にして、パネル544の
下側表面電導体566の一部または全てはパネル下面上の
端末530と合体して、パネルの透通電導体527の1個以上
と電気的に接続されている。各パネルの表面電導体の一
部また全部は同様にして透通電導体に接続されている。
図中には明確にするために極く一部の表面電導体564、5
66のみを示してあるが、実際には数百の表面電導体と透
通電導体とを含んでいてもよいのである。
選択表面処理またはエッチングのパターンは、各回路
パネルの全てではないが一部の透通電導体527を接点538
に接続するように、選ばれる。例えば透通電導体527aひ
いてはその下端の電極部530aはパネル544の上面上の隣
接する接点538aと接続されている。また透通電導体527b
は上面上の接点538aとは接続されていないのである。同
様にして透通電導体527cひいては下面上のその電極部53
0cは接点538aに電気的に接続されており、同パネル上の
その他の透通電導体は接点には接続されていないのであ
る。
パネルの全てではないが一部の透通電導体527を接点538
に接続するように、選ばれる。例えば透通電導体527aひ
いてはその下端の電極部530aはパネル544の上面上の隣
接する接点538aと接続されている。また透通電導体527b
は上面上の接点538aとは接続されていないのである。同
様にして透通電導体527cひいては下面上のその電極部53
0cは接点538aに電気的に接続されており、同パネル上の
その他の透通電導体は接点には接続されていないのであ
る。
選択的接続を行なうには、透通電導体の上端534と接
点538との間の隙間540(第18、19図)内の塩基性金属を
選択的にエッチングする。接続を必要とする部位におい
ては、隙間内の塩基性金属はそのままにしておいて、透
通電導体の上端と接点538との間に短い導線570(第20、
21図)を形成する。接続が必要とされない部位において
は、隙間内の塩基性金属をエッチングにより除去する。
例えば、レジストが施されて光に暴露することにより選
択的に硬化された、フォトレジストを用いた典型的なエ
ッチング工程においては、隙間540上に横たわるレジス
トが硬化されて、そこに残ってエッチングを邪魔して導
線570を残す。しかし硬化されないままでいて、レジス
トが除かれて、接続が望まれない部分においては金属が
エッチングされる。
点538との間の隙間540(第18、19図)内の塩基性金属を
選択的にエッチングする。接続を必要とする部位におい
ては、隙間内の塩基性金属はそのままにしておいて、透
通電導体の上端と接点538との間に短い導線570(第20、
21図)を形成する。接続が必要とされない部位において
は、隙間内の塩基性金属をエッチングにより除去する。
例えば、レジストが施されて光に暴露することにより選
択的に硬化された、フォトレジストを用いた典型的なエ
ッチング工程においては、隙間540上に横たわるレジス
トが硬化されて、そこに残ってエッチングを邪魔して導
線570を残す。しかし硬化されないままでいて、レジス
トが除かれて、接続が望まれない部分においては金属が
エッチングされる。
各パネルMの上下面上の透通電導体の電極部530と接
点とを構成する区域は、選択的処理またはエッチング工
程によっては影響されないのである。エッチング工程中
これらの区域は好ましくは硬化されたレジストにより覆
われている。またこれらの区域のそれぞれを覆っている
貴金属はエッチング処理に対しては抵抗性を具えてい
る。
点とを構成する区域は、選択的処理またはエッチング工
程によっては影響されないのである。エッチング工程中
これらの区域は好ましくは硬化されたレジストにより覆
われている。またこれらの区域のそれぞれを覆っている
貴金属はエッチング処理に対しては抵抗性を具えてい
る。
同様にしてパネルの下面に施されるエッチング処理
は、電極部530と突起538の下端との間の隙間542に選択
的に塩基性金属が残るように、制御される。これによ
り、電極部530ひいては透通電導体527と突起528との間
に接続部572(第20、21図)が構成される。ここでも接
続が必要とされない部位においては、隙間内の塩基性金
属は除かれる。そのような接続部572は1個の端末530ひ
いては1個の透通電導体を1個の突起に接続し、かつ各
突起538は内部電導性層502の連続部分と電気的に接続さ
れているから、各接続部572は1個の端末ひいては1個
の透通電導体を連続電導性層に接続する役目をする。典
型的には各パネル上の極く一部の透通電導体のみが連続
電導性層に接続されるのである。
は、電極部530と突起538の下端との間の隙間542に選択
的に塩基性金属が残るように、制御される。これによ
り、電極部530ひいては透通電導体527と突起528との間
に接続部572(第20、21図)が構成される。ここでも接
続が必要とされない部位においては、隙間内の塩基性金
属は除かれる。そのような接続部572は1個の端末530ひ
いては1個の透通電導体を1個の突起に接続し、かつ各
突起538は内部電導性層502の連続部分と電気的に接続さ
れているから、各接続部572は1個の端末ひいては1個
の透通電導体を連続電導性層に接続する役目をする。典
型的には各パネル上の極く一部の透通電導体のみが連続
電導性層に接続されるのである。
選択的処理により、特定の接点が透通電導体に接続さ
れていようといまいと、上面の表面電導体564と接点538
との間に接続部を、形成することもできる。加えて下面
の表面電導体566も、突起が透通電導体に接続されてい
ようといまいと、突起528に接続される。
れていようといまいと、上面の表面電導体564と接点538
との間に接続部を、形成することもできる。加えて下面
の表面電導体566も、突起が透通電導体に接続されてい
ようといまいと、突起528に接続される。
上面上の透通電導体と接点との接続のパターンは回路
に対する要求により左右される。以下詳述するように、
この接続は組付け後に複数のパネルを透通延在する多層
通電導体を形成する。最終製品における異なるパネルの
透通電導体間の接続は透通電導体と接点間の接続部がな
いところでは中断される。表面電導体564、566およびそ
れらの他の構成要素に対する接続のパターンは回路に対
する要求により左右される。
に対する要求により左右される。以下詳述するように、
この接続は組付け後に複数のパネルを透通延在する多層
通電導体を形成する。最終製品における異なるパネルの
透通電導体間の接続は透通電導体と接点間の接続部がな
いところでは中断される。表面電導体564、566およびそ
れらの他の構成要素に対する接続のパターンは回路に対
する要求により左右される。
延在電導体および接続に用いられたのと同じ選択的処
理またはエッチング工程はパネルの上下面に「基準」ま
たはガイドマーク574、576を形成することもできる。こ
れらのマークはエッチング工程中残された上面金属層の
一部により構成されるものである。このマークは他の構
成要素を形成するのに用いられる選択的処理と同じ処理
により形成されるので、他の構成要素に対して正確な位
置づけを行なうことができる。特にパネルの上下面の連
続電導体に対してこれらの基準マークは正確な位置にあ
る。フォトレジストの硬化の場合のようにエッチング工
程が光に対する選択的露光を含んでいる場合には、他の
構成要素を形成するのと同じパターンなどで選択的露光
を行なうことにより基準マークを形成することができ
る。パネルの上下面に構成要素を正確に位置づけるに
は、上下面は単一のステップで露光されなければならな
い。基準マークは接点および端末に対して予め設定され
た位置に配置される。上面上の基準マーク574は接点538
の最も近接する行に対して距離DfだけX方向にずれ、下
面上の基準マーク575は端末530の最も近接した行に対し
て同じ距離だけずれている。
理またはエッチング工程はパネルの上下面に「基準」ま
たはガイドマーク574、576を形成することもできる。こ
れらのマークはエッチング工程中残された上面金属層の
一部により構成されるものである。このマークは他の構
成要素を形成するのに用いられる選択的処理と同じ処理
により形成されるので、他の構成要素に対して正確な位
置づけを行なうことができる。特にパネルの上下面の連
続電導体に対してこれらの基準マークは正確な位置にあ
る。フォトレジストの硬化の場合のようにエッチング工
程が光に対する選択的露光を含んでいる場合には、他の
構成要素を形成するのと同じパターンなどで選択的露光
を行なうことにより基準マークを形成することができ
る。パネルの上下面に構成要素を正確に位置づけるに
は、上下面は単一のステップで露光されなければならな
い。基準マークは接点および端末に対して予め設定され
た位置に配置される。上面上の基準マーク574は接点538
の最も近接する行に対して距離DfだけX方向にずれ、下
面上の基準マーク575は端末530の最も近接した行に対し
て同じ距離だけずれている。
したがって各パネルの上面上の基準マーク574は下面
上の基準マーク575に対して透通電導体527と接点538と
の間のずれの距離DOに等しい距離だけX方向にずれてい
る。すなわち第1のタイプのパネル544の下面上の基準
マーク575はそのパネルの上面上の基準マーク574に対し
て+X方向(第20図中右方に)にずれている。第2のタ
イプのパネル562(第21図)の下面上の基準マーク575に
対して上面上の基準マーク574はX方向にずれている。
これらの基準マークは辺XY方向に延在する四辺形である
のが望ましい。これらの辺は自動ビジョン合心システム
により検知することができる。
上の基準マーク575に対して透通電導体527と接点538と
の間のずれの距離DOに等しい距離だけX方向にずれてい
る。すなわち第1のタイプのパネル544の下面上の基準
マーク575はそのパネルの上面上の基準マーク574に対し
て+X方向(第20図中右方に)にずれている。第2のタ
イプのパネル562(第21図)の下面上の基準マーク575に
対して上面上の基準マーク574はX方向にずれている。
これらの基準マークは辺XY方向に延在する四辺形である
のが望ましい。これらの辺は自動ビジョン合心システム
により検知することができる。
組立て作業に際しても上記した積層技術に関連して介
装材を利用する。介装材(第22図)は上下面577、579を
具えかつ誘電性材料からなる平坦またはシート状体576
を有している。各介装材は可流性電導性材料からなる塊
体578を有しており、これが上下面577、579間を延在し
ている。これらの塊体578はパネルの行列に対応する行
列内に相互に離間して配置されている。すなわち塊体57
8は第1のX方向の列581、583、585および587内と第2
のY方向の行589、591内に配置されている。行589、591
間のX方向の間隔はパネル上の隣接する接点の行間距離
DXに等しく、列581−587間のY方向の間隔はパネル上の
隣接する接点の列間距離DYに等しい。
装材を利用する。介装材(第22図)は上下面577、579を
具えかつ誘電性材料からなる平坦またはシート状体576
を有している。各介装材は可流性電導性材料からなる塊
体578を有しており、これが上下面577、579間を延在し
ている。これらの塊体578はパネルの行列に対応する行
列内に相互に離間して配置されている。すなわち塊体57
8は第1のX方向の列581、583、585および587内と第2
のY方向の行589、591内に配置されている。行589、591
間のX方向の間隔はパネル上の隣接する接点の行間距離
DXに等しく、列581−587間のY方向の間隔はパネル上の
隣接する接点の列間距離DYに等しい。
各介装材580はその上下面に露出して基準マーク584を
有しており、最も望ましくはこれらの基準マークは可流
性電導性材料の位置づけに用いられたと同じ手法で施さ
れる。例えば、介装材の本体を透通して設けられた孔内
に可流性電導性材料が沈降される場合には、基準マーク
は本体を透通する孔であり、塊体578のための孔を形成
すると同じ手法で形成される。逆に可流性電導性材料が
シルクスクリーンなどのプリント手法で施される場合に
は、基準マークは可流性電導性材料から形成されて、電
導性の塊体578と同じ手法でプリントされる。
有しており、最も望ましくはこれらの基準マークは可流
性電導性材料の位置づけに用いられたと同じ手法で施さ
れる。例えば、介装材の本体を透通して設けられた孔内
に可流性電導性材料が沈降される場合には、基準マーク
は本体を透通する孔であり、塊体578のための孔を形成
すると同じ手法で形成される。逆に可流性電導性材料が
シルクスクリーンなどのプリント手法で施される場合に
は、基準マークは可流性電導性材料から形成されて、電
導性の塊体578と同じ手法でプリントされる。
介装材上の基準マーク584と塊体578の最も隣接した行
との間の距離Dfはパネル上面上の基準マーク574と接点5
38の行との間の距離Dfと同じであり、かつ下面上の基準
マーク575と端末530(第20、21図)間の距離Dfと同じで
ある。
との間の距離Dfはパネル上面上の基準マーク574と接点5
38の行との間の距離Dfと同じであり、かつ下面上の基準
マーク575と端末530(第20、21図)間の距離Dfと同じで
ある。
積層技術に関連して前に詳述したように、各介装材は
最も望ましくはその上下面に可流性誘電性材料の層を有
している。組立て作業中の1ステップにおいて、少なく
とも1個の第1のタイプの回路パネル544と少なくとも
1個の第2のタイプのパネルとが上下面を相対して積層
される。このとき第1のセットの回路パネル544と第2
のセットの回路パネル562とは積層中で交互に積み重ね
られる。
最も望ましくはその上下面に可流性誘電性材料の層を有
している。組立て作業中の1ステップにおいて、少なく
とも1個の第1のタイプの回路パネル544と少なくとも
1個の第2のタイプのパネルとが上下面を相対して積層
される。このとき第1のセットの回路パネル544と第2
のセットの回路パネル562とは積層中で交互に積み重ね
られる。
第23図に1個の積層ユニット569を示す。回路パネル
間にはインターフェース(界面部)が介在している。こ
れらのインターフェース(界面部)には2通りのタイプ
があり、第1のタイプのインターフェース(界面部)57
1にあっては第1のセットの回路パネル544の上面が第2
のセットのパネル562の下面516に対面しており、第2の
タイプのインターフェース(界面部)573にあっては第
2のタイプのパネル562の上面が第1のタイプの回路パ
ネル544の下面516に対面している。
間にはインターフェース(界面部)が介在している。こ
れらのインターフェース(界面部)には2通りのタイプ
があり、第1のタイプのインターフェース(界面部)57
1にあっては第1のセットの回路パネル544の上面が第2
のセットのパネル562の下面516に対面しており、第2の
タイプのインターフェース(界面部)573にあっては第
2のタイプのパネル562の上面が第1のタイプの回路パ
ネル544の下面516に対面している。
各第1のインターフェース(界面部)には介装材580
が設けられていて、各第1のタイプのパネルの上面とつ
ぎの隣接する第2のタイプのパネルの下面との間に介在
している。同様にして、各第2のタイプのインターフェ
ース(界面部)にあっては、第2のセットのパネル562
の上面とつぎの隣接する第1のタイプのパネル544の下
面との間に介装材580が介在している。かくして介装材
とパネルとは交互に積み重ねられており、パネル間には
介装材が介在している。これらのパネルは各面(上記の
XおよびY方向)に平行な方向に互いに合心している。
これにより第1および第2のパターンは互いに合心して
いる。かくして積層中の各パネル上の行554は共通の面5
54'内に位置し、同様に各パネルの行556−560は共通の
面556'−560'内に位置している。同様にして列546−552
は第23図の図面と平行な共通な面内に位置している。
が設けられていて、各第1のタイプのパネルの上面とつ
ぎの隣接する第2のタイプのパネルの下面との間に介在
している。同様にして、各第2のタイプのインターフェ
ース(界面部)にあっては、第2のセットのパネル562
の上面とつぎの隣接する第1のタイプのパネル544の下
面との間に介装材580が介在している。かくして介装材
とパネルとは交互に積み重ねられており、パネル間には
介装材が介在している。これらのパネルは各面(上記の
XおよびY方向)に平行な方向に互いに合心している。
これにより第1および第2のパターンは互いに合心して
いる。かくして積層中の各パネル上の行554は共通の面5
54'内に位置し、同様に各パネルの行556−560は共通の
面556'−560'内に位置している。同様にして列546−552
は第23図の図面と平行な共通な面内に位置している。
第1のタイプのインターフェース(界面部)571にあ
っては、電導性の塊体の行581、583は面558'、560'内に
配列されている。したがって各第1のタイプのインター
フェース(界面部)571にあっては、第1のセットの回
路パネル544の上面上の接点538は第2セットのパネル56
2の下面上の端末534と合心し、そのようなインターフェ
ース(界面部)における可流性電導性材料578の塊体は
これらの構成要素と合心している。これらの合心した構
成要素は第1のパターンの全ての部位に配置されてい
る。例えば、最も内側の第1セット回路パネル544の上
面上の接点538d、他の第2のタイプの回路パネル564の
下面上の端末530dおよび電導性塊体578dは全て、行558
(面558')および列のひとつの交点のそのような第1パ
ターン部位のひとつにおいて、互いに合心している。
っては、電導性の塊体の行581、583は面558'、560'内に
配列されている。したがって各第1のタイプのインター
フェース(界面部)571にあっては、第1のセットの回
路パネル544の上面上の接点538は第2セットのパネル56
2の下面上の端末534と合心し、そのようなインターフェ
ース(界面部)における可流性電導性材料578の塊体は
これらの構成要素と合心している。これらの合心した構
成要素は第1のパターンの全ての部位に配置されてい
る。例えば、最も内側の第1セット回路パネル544の上
面上の接点538d、他の第2のタイプの回路パネル564の
下面上の端末530dおよび電導性塊体578dは全て、行558
(面558')および列のひとつの交点のそのような第1パ
ターン部位のひとつにおいて、互いに合心している。
各第2のタイプのインターフェース(界面部)におい
て、介装材は、電導性の塊体の行581、583が面554'、55
6'内において合心するように、配置されている。したが
って第2セット回路パネル562の上面上の接点538は第1
セット回路パネル544の下面上の端末530と合心してお
り、かつ介装材580の可流性電導性塊体と合心してい
る。例えば、接点538e、可流性塊体578eおよび端末530e
は全て互いに合心している。第2タイプインターフェー
ス(界面部)におけるこのような合心は、第2パターン
の全ての部位において起きる、すなわち面554'、556'
(各積層された構成要素の行554、556)と前記の列との
間の交点に対応する全ての部位において起きるのであ
る。
て、介装材は、電導性の塊体の行581、583が面554'、55
6'内において合心するように、配置されている。したが
って第2セット回路パネル562の上面上の接点538は第1
セット回路パネル544の下面上の端末530と合心してお
り、かつ介装材580の可流性電導性塊体と合心してい
る。例えば、接点538e、可流性塊体578eおよび端末530e
は全て互いに合心している。第2タイプインターフェー
ス(界面部)におけるこのような合心は、第2パターン
の全ての部位において起きる、すなわち面554'、556'
(各積層された構成要素の行554、556)と前記の列との
間の交点に対応する全ての部位において起きるのであ
る。
回路パネルと介装材とは互いに合心しているが、これ
には基準マークと自動ビジョンシステムとが利用されて
おり、回路構成要素をそれらの構成要素の面に平行に
X、Y方向に望むように変位させて、精密な合心を達成
するのである。
には基準マークと自動ビジョンシステムとが利用されて
おり、回路構成要素をそれらの構成要素の面に平行に
X、Y方向に望むように変位させて、精密な合心を達成
するのである。
この合心工程においては、自動ビジョンシステムは好
ましくはすでに積層体中にある一番高い構成要素の上面
と、ついで積層体に添加されるべきつぎの構成要素の下
面を観察する。各場合において、そのような面上の基準
マークを互いに上下に位置させることにより、適宜合心
が達成される。したがって第1タイプインターフェース
(界面部)571と第2タイプインターフェース(界面
部)573との間の介装材の電導性塊体の所望位置間のず
れは、上下の基準マーク574、575間のずれの結果とし
て、自動的に生み出されるのである。
ましくはすでに積層体中にある一番高い構成要素の上面
と、ついで積層体に添加されるべきつぎの構成要素の下
面を観察する。各場合において、そのような面上の基準
マークを互いに上下に位置させることにより、適宜合心
が達成される。したがって第1タイプインターフェース
(界面部)571と第2タイプインターフェース(界面
部)573との間の介装材の電導性塊体の所望位置間のず
れは、上下の基準マーク574、575間のずれの結果とし
て、自動的に生み出されるのである。
爾後、介装材の可流性誘電性電導性材料を一時的に流
体状とすることにより、回路パネルと介装材とは単一の
ユニットに溶合される。これには積層体を加圧下で加熱
すればよい。積層技術について上記したのと同様な過程
により、介装材の可流性電導性材料は各合心した接点と
端末とを一体化して電気的に相互接続するのである。
体状とすることにより、回路パネルと介装材とは単一の
ユニットに溶合される。これには積層体を加圧下で加熱
すればよい。積層技術について上記したのと同様な過程
により、介装材の可流性電導性材料は各合心した接点と
端末とを一体化して電気的に相互接続するのである。
この相互接続は非選択的なものである。すなわちパネ
ルの上面上の接点538がつぎの直ちに積層されたパネル
の下面上の端末534と合心しているところならばどこで
も、該接点と端末とはたがいに接続されるのである。各
透通電導体527(第19図)の下端に開口する空間532は、
積層技術について上記したのと同様な過程で、可流性電
導性材料のための貯溜場所として機能する。また介装材
上の可流性電導性材料は回路パネルを相互に接合し、パ
ネルの上下面における不規則さ(例えば異なるパネルの
上下面上の表面電導体564、566の不規則さ)を補償する
のである。
ルの上面上の接点538がつぎの直ちに積層されたパネル
の下面上の端末534と合心しているところならばどこで
も、該接点と端末とはたがいに接続されるのである。各
透通電導体527(第19図)の下端に開口する空間532は、
積層技術について上記したのと同様な過程で、可流性電
導性材料のための貯溜場所として機能する。また介装材
上の可流性電導性材料は回路パネルを相互に接合し、パ
ネルの上下面における不規則さ(例えば異なるパネルの
上下面上の表面電導体564、566の不規則さ)を補償する
のである。
一体化された透通電導体と接点とは複合垂直電導体を
形成するが、この垂直電導体は複数のパネルを透通延在
するものである。そのような複合垂直電導体の典型例を
第24図に示す。これらの複合電導体は2個のパターン部
位(すなわち第1パターンの部位588と第2パターンの
部位590)にある透通電導体、端末および接点から構成
される。第24図において回路パネルの誘電性部分および
介装材は、理解を容易とするために、割愛してある。ま
た各パネルの中心における内部電導性層502も同様の理
由から一部大きく割愛されている。
形成するが、この垂直電導体は複数のパネルを透通延在
するものである。そのような複合垂直電導体の典型例を
第24図に示す。これらの複合電導体は2個のパターン部
位(すなわち第1パターンの部位588と第2パターンの
部位590)にある透通電導体、端末および接点から構成
される。第24図において回路パネルの誘電性部分および
介装材は、理解を容易とするために、割愛してある。ま
た各パネルの中心における内部電導性層502も同様の理
由から一部大きく割愛されている。
図示のように、最下段尾の回路パネルの接点コネクタ
ー570fは透通電導体527fの上端と接点538fとの間に延在
している。接点538fは電導性塊体578により重ねられた
電極部530fに接続されており、透通電導体527f、527gは
互いに電気的に接続されて、ユニット中の2個の最下段
パネルを透通延在する複合垂直電導体589を構成してい
る。この複合電導体は透通電導体527fの下端から透通電
導体527gの上端まで延在し、積層体中の下から2段目の
パネルの上面上の表面電導体564gを最下段のパネルの下
面上の表面電導体566fに相互接続している。最下段のパ
ネルの端末530gと突起528fとの間に延在する突起コネク
ター572fがあるので、この複合垂直電導体ひいては表面
電導体564g、566fはアースまたは電位面として作用する
最下段のパネルの内部電導性層502に接続されている。
ー570fは透通電導体527fの上端と接点538fとの間に延在
している。接点538fは電導性塊体578により重ねられた
電極部530fに接続されており、透通電導体527f、527gは
互いに電気的に接続されて、ユニット中の2個の最下段
パネルを透通延在する複合垂直電導体589を構成してい
る。この複合電導体は透通電導体527fの下端から透通電
導体527gの上端まで延在し、積層体中の下から2段目の
パネルの上面上の表面電導体564gを最下段のパネルの下
面上の表面電導体566fに相互接続している。最下段のパ
ネルの端末530gと突起528fとの間に延在する突起コネク
ター572fがあるので、この複合垂直電導体ひいては表面
電導体564g、566fはアースまたは電位面として作用する
最下段のパネルの内部電導性層502に接続されている。
透通電導体527gを接点に接続する接点コンタクターは
ない。接点538gはつぎに重ねられているパネルの電極部
530hに接続されているが、この接続は透通電導体527gを
透通電導体527hに接続するものではない。第2のパネル
の上面上の電導体564gは接点538gに電気的に接続されて
おり、したがって第3のパネルの透通電導体527hにも電
気的に接続されるだろう。しかしこれらの構成要素は透
通電導体527gおよび2個の最下段のパネル中の複合垂直
電導体からは隔離されている。
ない。接点538gはつぎに重ねられているパネルの電極部
530hに接続されているが、この接続は透通電導体527gを
透通電導体527hに接続するものではない。第2のパネル
の上面上の電導体564gは接点538gに電気的に接続されて
おり、したがって第3のパネルの透通電導体527hにも電
気的に接続されるだろう。しかしこれらの構成要素は透
通電導体527gおよび2個の最下段のパネル中の複合垂直
電導体からは隔離されている。
3個の最上段のパネルは全てそれぞれの上面上に接点
電導体570h、570i、570jgを有している。したがってこ
れらのパネルの透通電導体527h、527i、527jは一体とな
って複合垂直電導体595を構成し、この垂直電導体は電
極部530hおよび接点538gから始まって上方に延在して最
上段にパネルの上面まで至っており、そこで電導体564j
に接続されている。この複合垂直電導体により透通され
るパネルの一部は隣接する部位に突起528h、528jを有し
ており、これらの突起は電極部および透通電導体には接
続されていない。すなわちこれら特定のパネルの下面上
には突起電導体は存在していないということである。
電導体570h、570i、570jgを有している。したがってこ
れらのパネルの透通電導体527h、527i、527jは一体とな
って複合垂直電導体595を構成し、この垂直電導体は電
極部530hおよび接点538gから始まって上方に延在して最
上段にパネルの上面まで至っており、そこで電導体564j
に接続されている。この複合垂直電導体により透通され
るパネルの一部は隣接する部位に突起528h、528jを有し
ており、これらの突起は電極部および透通電導体には接
続されていない。すなわちこれら特定のパネルの下面上
には突起電導体は存在していないということである。
したがって複合垂直電導体は突起を具えたパネルの中
央電導性層502h、502jからは電気的に隔離されている。
異なるパネル上の表面電導体564、566はこの複合垂直電
導体に接続されている。延在する電導体は、種々のパネ
ル上の接点538、電極部530または透通電導体の上端534
と交差するように、形成されているのである。
央電導性層502h、502jからは電気的に隔離されている。
異なるパネル上の表面電導体564、566はこの複合垂直電
導体に接続されている。延在する電導体は、種々のパネ
ル上の接点538、電極部530または透通電導体の上端534
と交差するように、形成されているのである。
複合垂直電導体593、595はそれぞれジグザグ状に延在
して、第1のパターンの部位588から第2のパターンの
部位590に至っている。突起528が透通電導体527とX方
向に合心しており、特定の行の透通電導体か間に介在し
ているので、下面電導体566と突起および突起コネクタ
ーとが干渉することはない。
して、第1のパターンの部位588から第2のパターンの
部位590に至っている。突起528が透通電導体527とX方
向に合心しており、特定の行の透通電導体か間に介在し
ているので、下面電導体566と突起および突起コネクタ
ーとが干渉することはない。
下面電導体566はY方向に延在しているので、それら
は行に沿って走り、X方向の透通電導体からはずれてい
る。同様にして、接点538が透通電導体とY方向に合心
しているので、上面電導体564と干渉することはない。
X方向に延在する上面電導体はY方向の透通電導体とは
必ずずれており接点538とは接触しないのである。
は行に沿って走り、X方向の透通電導体からはずれてい
る。同様にして、接点538が透通電導体とY方向に合心
しているので、上面電導体564と干渉することはない。
X方向に延在する上面電導体はY方向の透通電導体とは
必ずずれており接点538とは接触しないのである。
第25図に接点と電導性材料塊体とを用いて「ジグザ
グ」またはずれを構成する一手法を示す。1個のパネル
には1対の上面電導体部分564k、564lが設けられてい
て、これらは第1またはX方向に延在しているが、第2
のY方向については相互にずれている。これらの電導体
の内のひとつは第1の接点538kに会合しており、他の電
導体564lは同じパネル上の同じ行内の他の接点538lと会
合している。
グ」またはずれを構成する一手法を示す。1個のパネル
には1対の上面電導体部分564k、564lが設けられてい
て、これらは第1またはX方向に延在しているが、第2
のY方向については相互にずれている。これらの電導体
の内のひとつは第1の接点538kに会合しており、他の電
導体564lは同じパネル上の同じ行内の他の接点538lと会
合している。
接点538kは可流性電導性材料塊体578kのいずれかによ
り次高のパネルの下面上の電極部530kと会合している。
この電極部は該パネルの下面電導体566kを介して他の電
極部530lに接続されている。この電極部は可流性電導性
材料塊体578lを介して接点538lに接続している。これに
より第1のパネル上の2個の電導体部分564k、564lは複
合ジグザグ電導体に一体化しており、このジグザグ電導
体はX方向に延在するが、Y方向についてはジグザグま
たはずれた状態になっている。
り次高のパネルの下面上の電極部530kと会合している。
この電極部は該パネルの下面電導体566kを介して他の電
極部530lに接続されている。この電極部は可流性電導性
材料塊体578lを介して接点538lに接続している。これに
より第1のパネル上の2個の電導体部分564k、564lは複
合ジグザグ電導体に一体化しており、このジグザグ電導
体はX方向に延在するが、Y方向についてはジグザグま
たはずれた状態になっている。
このタイプの接続は他のタイプの接続と組み合わせる
こともできる。例えば、端末530kまたは530lは他のパネ
ルに接続してもよく、透通電導体527kまたは527lを介し
てより高いパネルの上面に接続してもよい。
こともできる。例えば、端末530kまたは530lは他のパネ
ルに接続してもよく、透通電導体527kまたは527lを介し
てより高いパネルの上面に接続してもよい。
Y方向にジグザグを形成する手法が第26図に示されて
いる。この複合ジグザグY方向電導体はパネルの下面上
に1対の下面電導体部分566m、566nを有している。電導
体部分566mは端末530mおよび可流性電導性材料塊体578m
を介して次低パネルの上面上の接点538mに接続されてい
る。接点538mは次低パネル上のX方向または上面電導体
564mを介して同じパネル上の接点538nに接続されてい
る。
いる。この複合ジグザグY方向電導体はパネルの下面上
に1対の下面電導体部分566m、566nを有している。電導
体部分566mは端末530mおよび可流性電導性材料塊体578m
を介して次低パネルの上面上の接点538mに接続されてい
る。接点538mは次低パネル上のX方向または上面電導体
564mを介して同じパネル上の接点538nに接続されてい
る。
この接点は可流性電導性材料塊体578nを介して上記の
パネルの下面上の他の端末539nに接続されている。端末
530nは他の電導性部分566nに接続されている。かくして
接点、電極部(端末)および可流性塊体は1個のパネル
上の電導体564mとともに他のパネル上の2個の電導性部
分566m、566nをX方向にジグザグ状の複合電導性連続Y
方向コネクターに一体化するのに用いられる。
パネルの下面上の他の端末539nに接続されている。端末
530nは他の電導性部分566nに接続されている。かくして
接点、電極部(端末)および可流性塊体は1個のパネル
上の電導体564mとともに他のパネル上の2個の電導性部
分566m、566nをX方向にジグザグ状の複合電導性連続Y
方向コネクターに一体化するのに用いられる。
同様なやり方で、ジグザグ電導体を単一のパネルに形
成することもできる。例えば、あるパネル上の上面また
はX方向電導体部分をそのパネル内の透通電導体の上端
と接続し、該透通電導体の下端をパネルの下面上のY方
向電導体に接続し、この下面電導体をさらに他の透通電
導体に接続し、該透通電導体を上端においてさらに他の
昇降または上面電導体部分に接続することによりジグザ
グX方向電導体を形成できる。
成することもできる。例えば、あるパネル上の上面また
はX方向電導体部分をそのパネル内の透通電導体の上端
と接続し、該透通電導体の下端をパネルの下面上のY方
向電導体に接続し、この下面電導体をさらに他の透通電
導体に接続し、該透通電導体を上端においてさらに他の
昇降または上面電導体部分に接続することによりジグザ
グX方向電導体を形成できる。
これを逆すればジグザグY方向電導体を形成すること
ができる。このように単一のパネルにおいても複数のパ
ネルにおいてもジグザグ電導体を形成できるということ
は、非常に変化に富んだ回路設計ができるということで
ある。ある電導体があるパネルにおいて他の構成要素に
より中断されなけらばならない場合には、電導体をジグ
ザグ状にしてそのような邪魔な対象を迂回することがで
きる。ジグザグ電導体に関連して上記したX、Y方向表
面電導体間の相互接続は他の目的にも利用できるもので
ある。かくして同一のパネルであろうと異なるパネルで
あろうとX、Y方向電導体は回路設計上の必要に応じて
自由に接続することができるのである。
ができる。このように単一のパネルにおいても複数のパ
ネルにおいてもジグザグ電導体を形成できるということ
は、非常に変化に富んだ回路設計ができるということで
ある。ある電導体があるパネルにおいて他の構成要素に
より中断されなけらばならない場合には、電導体をジグ
ザグ状にしてそのような邪魔な対象を迂回することがで
きる。ジグザグ電導体に関連して上記したX、Y方向表
面電導体間の相互接続は他の目的にも利用できるもので
ある。かくして同一のパネルであろうと異なるパネルで
あろうとX、Y方向電導体は回路設計上の必要に応じて
自由に接続することができるのである。
この発明においては、1個の積層体中のパネルの数は
必要に応じて自由に設定することができる。複合垂直ま
たはZ方向DとよびX、Y方向電導体のレイアウトはい
かなるものでも提供できるのである。回路パネル前駆体
(プリカーサー)と介装材とはロットとして大量生産す
ることができる。異なる回路の要求に応えるべく回路パ
ネル前駆体(プリカーサー)または介装材のデザインを
変更する必要ないのである。必要なのはユニットを顧客
別仕様化(カスタマイズ)することだけであって、複合
垂直電導体の配置や個数やパネル面の処理を適宜選択す
ればよいのである。ユニット形成に際しては穿孔など特
別の透通電導体形成技術を必要とするものでもない。
必要に応じて自由に設定することができる。複合垂直ま
たはZ方向DとよびX、Y方向電導体のレイアウトはい
かなるものでも提供できるのである。回路パネル前駆体
(プリカーサー)と介装材とはロットとして大量生産す
ることができる。異なる回路の要求に応えるべく回路パ
ネル前駆体(プリカーサー)または介装材のデザインを
変更する必要ないのである。必要なのはユニットを顧客
別仕様化(カスタマイズ)することだけであって、複合
垂直電導体の配置や個数やパネル面の処理を適宜選択す
ればよいのである。ユニット形成に際しては穿孔など特
別の透通電導体形成技術を必要とするものでもない。
顧客別仕様化(カスタマイズする)に際しては、エッ
チングなどの標準表面処理が必要なだけであって、回路
ボードなどの製造において広く知られてかつ利用されて
いる手法を用いれば足りるのである。加えてユニットは
極めてコンパクトである。他の構成要素に比較して接点
コネクター570および突起コネクター572の長さは図面中
では極端に誇張されている。実際にはこれらのコネクタ
ー類は約0.25mmくらいのものなのである。
チングなどの標準表面処理が必要なだけであって、回路
ボードなどの製造において広く知られてかつ利用されて
いる手法を用いれば足りるのである。加えてユニットは
極めてコンパクトである。他の構成要素に比較して接点
コネクター570および突起コネクター572の長さは図面中
では極端に誇張されている。実際にはこれらのコネクタ
ー類は約0.25mmくらいのものなのである。
以上記載した方法、前駆体(プリカーサー)およびユ
ニットは種々変更することが可能である。前駆体(プリ
カーサー)のー変化例を第27図に示す。このパネル前駆
体(プリカーサー)は第1のまたは下部誘電性シート60
0と第2のまたは上部誘電性シート608とを有している。
しかし、単一の内部電導性層または介装材に代えて、2
個の内部電導性層602、603が設けられている。電導性層
602、603間には追加の誘電性層609が設け得られていて
互いに平行に延在している。上記の内部電導性層の場合
と同様に層602は選択的に処理されている。すなわち層6
02は孔604内にランド(island)606を具えている。また
層602は層の連続部分から隔離された区域611を有してお
り、この区域は層中の通路613により囲まれている。
ニットは種々変更することが可能である。前駆体(プリ
カーサー)のー変化例を第27図に示す。このパネル前駆
体(プリカーサー)は第1のまたは下部誘電性シート60
0と第2のまたは上部誘電性シート608とを有している。
しかし、単一の内部電導性層または介装材に代えて、2
個の内部電導性層602、603が設けられている。電導性層
602、603間には追加の誘電性層609が設け得られていて
互いに平行に延在している。上記の内部電導性層の場合
と同様に層602は選択的に処理されている。すなわち層6
02は孔604内にランド(island)606を具えている。また
層602は層の連続部分から隔離された区域611を有してお
り、この区域は層中の通路613により囲まれている。
第2の電導性層603は層602のランド(island)と合心
して請う615を有している。透通電導体627は上面塩基性
金属層622と下面塩基性金属層624の一部を含んでいるも
ので、誘電性層中の通路の被覆を形成し、各ランド(is
land)606に延在している。透通電導体は層603中の孔61
5を透通して延在している。第2の電導性層603はさらに
他の部分から隔離されかつ層602の隔離医域611と合心す
る区域617を有している。
して請う615を有している。透通電導体627は上面塩基性
金属層622と下面塩基性金属層624の一部を含んでいるも
ので、誘電性層中の通路の被覆を形成し、各ランド(is
land)606に延在している。透通電導体は層603中の孔61
5を透通して延在している。第2の電導性層603はさらに
他の部分から隔離されかつ層602の隔離医域611と合心す
る区域617を有している。
塩基性金属で被覆された突起628は、下面塩基性金属
層624から層602の隔離区域611まで、延在している。接
点638中にはさらなる突起629が形成されている。この突
起は上面塩基性金属層622からパネル617へと延在してい
る。X、Y方向に互いに離間して数セットの区域611、6
17が配置されており、各セットは1対の突起628、629を
有している。各セットの区域611、617はX、Y方向に互
いに合心している。
層624から層602の隔離区域611まで、延在している。接
点638中にはさらなる突起629が形成されている。この突
起は上面塩基性金属層622からパネル617へと延在してい
る。X、Y方向に互いに離間して数セットの区域611、6
17が配置されており、各セットは1対の突起628、629を
有している。各セットの区域611、617はX、Y方向に互
いに合心している。
この発明の回路パネルと前駆体(プリカーサー)とは
上記したのと非常に類似した方法により製造される。第
24図に示す回路パネル前駆体(プリカーサー)は上下面
の塩基性金属層を選択的にエッチングすることにより変
更され、透通電導体が選択的に接点に接続されかつ上下
面に沿って延在する長い表面電導体を形成する。これら
の表面電導体と透通電導体の一部は突起628、629に選択
的に接続されてもよい。
上記したのと非常に類似した方法により製造される。第
24図に示す回路パネル前駆体(プリカーサー)は上下面
の塩基性金属層を選択的にエッチングすることにより変
更され、透通電導体が選択的に接点に接続されかつ上下
面に沿って延在する長い表面電導体を形成する。これら
の表面電導体と透通電導体の一部は突起628、629に選択
的に接続されてもよい。
各パネルの対は相対する板またはコンデンサーを構成
する。表面電導体および/または透通電導体に対する突
起628、629の選択的接続により、これらのコンデンサー
板はシステム中の他の電気的構成要素に接続される。勿
論この板は回路パネル前駆体(プリカーサー)中に存在
しており、製造時に購入したり特別に取り扱ったりする
必要はない。
する。表面電導体および/または透通電導体に対する突
起628、629の選択的接続により、これらのコンデンサー
板はシステム中の他の電気的構成要素に接続される。勿
論この板は回路パネル前駆体(プリカーサー)中に存在
しており、製造時に購入したり特別に取り扱ったりする
必要はない。
個々の隔離された板は一方の内部電導性層602、603の
みに設けてもよい。他方の層は透通電導体の孔とは離れ
た実質的に連続した電導性層として残しておく。この場
合全てのコンデンサーは一端を並列接続されている。例
えばそのような電導性層の連続部分がアースされている
ときには、内部コンデンサーはアースに容量を与える。
透通電導体の一部を電導性内部構成要素の隔離された区
域または連続した内部層に接続させるようにしてもよ
い。したがって、もし特定のランド(island)が層形成
工程中に層602に接続されていれば、そのランド(islan
d)に形成される透通電導体は層に対して内部接続を有
することになる。
みに設けてもよい。他方の層は透通電導体の孔とは離れ
た実質的に連続した電導性層として残しておく。この場
合全てのコンデンサーは一端を並列接続されている。例
えばそのような電導性層の連続部分がアースされている
ときには、内部コンデンサーはアースに容量を与える。
透通電導体の一部を電導性内部構成要素の隔離された区
域または連続した内部層に接続させるようにしてもよ
い。したがって、もし特定のランド(island)が層形成
工程中に層602に接続されていれば、そのランド(islan
d)に形成される透通電導体は層に対して内部接続を有
することになる。
上記した実施態様の場合回路パネル前駆体(プリカー
サー)には実質的に連続した金属層が設けられており、
該金属層はエッチングにより選択処理されて必要のない
部分を除去して、所望の表面電導体のパターンと透通電
導体と上面接点との間の相互接続を得ている。
サー)には実質的に連続した金属層が設けられており、
該金属層はエッチングにより選択処理されて必要のない
部分を除去して、所望の表面電導体のパターンと透通電
導体と上面接点との間の相互接続を得ている。
第28、29図に逆の構成を示してある。第28図の前駆体
(プリカーサー)の本体には誘電性層700、708と内部電
導性層702と上下面間714、716に延在する透通電導体727
が設けられている。しかし前駆体(プリカーサー)はそ
の上下面上には電導性層を具えていない。後からのメッ
キ工程のために金属材料の薄い層は設けられているが、
この層は必要な電導性構成要素を構成するほどに充分な
厚さを有したものではないのである。
(プリカーサー)の本体には誘電性層700、708と内部電
導性層702と上下面間714、716に延在する透通電導体727
が設けられている。しかし前駆体(プリカーサー)はそ
の上下面上には電導性層を具えていない。後からのメッ
キ工程のために金属材料の薄い層は設けられているが、
この層は必要な電導性構成要素を構成するほどに充分な
厚さを有したものではないのである。
上下面の選択処理に際しては、電導性材料を選択的に
沈降させて接点738(第29図)とこれらの接点を透通電
導体727に接続する接点コネクター770とを形成する。こ
の選択的沈降につづいて、簡単なエッチング処理により
薄い層を除く。接点738は他の構成要素について前記し
たような行列からなるパターンに形成される。望ましく
はそのような各部位に配置される。例えば部位739は正
規な接点パターンの部位である。接点コネクターは省か
れても、上面接点738aは部位739に形成される。したが
ってパネルの他の構成要素に接続されない部位にも接点
は形成され、接点がなんら電気的な機能を発揮しない部
位にも形成されるのである。
沈降させて接点738(第29図)とこれらの接点を透通電
導体727に接続する接点コネクター770とを形成する。こ
の選択的沈降につづいて、簡単なエッチング処理により
薄い層を除く。接点738は他の構成要素について前記し
たような行列からなるパターンに形成される。望ましく
はそのような各部位に配置される。例えば部位739は正
規な接点パターンの部位である。接点コネクターは省か
れても、上面接点738aは部位739に形成される。したが
ってパネルの他の構成要素に接続されない部位にも接点
は形成され、接点がなんら電気的な機能を発揮しない部
位にも形成されるのである。
必須の事項ではないが、正規なパターンの全ての部位
に接点を設けるのが望ましく、これにより各介装材中の
各可流性塊体はパネル本体上の裸の地点よりも接点と端
末とに対向する。接点と接点コネクターを形成するのに
用いられる選択沈降工程は上面上に表面電導体764をま
た下面上に延在電導体を形成するのにも用いられる。
に接点を設けるのが望ましく、これにより各介装材中の
各可流性塊体はパネル本体上の裸の地点よりも接点と端
末とに対向する。接点と接点コネクターを形成するのに
用いられる選択沈降工程は上面上に表面電導体764をま
た下面上に延在電導体を形成するのにも用いられる。
かくして形成されたパネルは上記の選択的エッチング
で形成されたパネルと全く同様に使用される。電導性材
料を選択的に沈降する手法ならいずれもこのやり方に利
用できるのである。第28、29図のパネルとパネル前駆体
(プリカーサー)とは上記の前駆体(プリカーサー)と
は、第28、29図の透通電導体727は簡単で、連続的な
「バレル」通路である内部電導性層702中のて誘電性層
透通孔706を完全に透通して延在している点で、異なっ
ている。これらの通路は従来からの穿孔技術により形成
される。
で形成されたパネルと全く同様に使用される。電導性材
料を選択的に沈降する手法ならいずれもこのやり方に利
用できるのである。第28、29図のパネルとパネル前駆体
(プリカーサー)とは上記の前駆体(プリカーサー)と
は、第28、29図の透通電導体727は簡単で、連続的な
「バレル」通路である内部電導性層702中のて誘電性層
透通孔706を完全に透通して延在している点で、異なっ
ている。これらの通路は従来からの穿孔技術により形成
される。
第30図に示されているように、介装材とパネルを合心
させるために使用される基準マークは上記したものとは
異なっていてもよい。第26図の介装材は各コーナーに基
準マークの列を具えている(図中には1個の列のみが示
されているが)。このような各列は四辺形の格子状に配
列された複数の孔803を含んでおり、この格子配列はX
方向の第1の離間距離805とY方向の第2の離間距離807
とを有している。これらの距離は異なっていても同じで
あってもよい。孔803は介装材の本体を完全に透通延在
している。
させるために使用される基準マークは上記したものとは
異なっていてもよい。第26図の介装材は各コーナーに基
準マークの列を具えている(図中には1個の列のみが示
されているが)。このような各列は四辺形の格子状に配
列された複数の孔803を含んでおり、この格子配列はX
方向の第1の離間距離805とY方向の第2の離間距離807
とを有している。これらの距離は異なっていても同じで
あってもよい。孔803は介装材の本体を完全に透通延在
している。
回路パネルにはさらに反射性スポット813の列811が設
けられている。各列の該スポット813は同様な四辺形パ
ターンに配列されており、各列中のスポットはX方向に
は一定の中心間距離815をY方向にも中心間距離817を有
している。両中心間距離は異なっていても同一であって
もよい。スポット813間の距離は対応する孔803間の距離
とは異なっている。すなわちスポット813間のX方向中
心間距離815は孔803間のX方向中心間距離805とは異な
り、スポット間のY方向中心間距離8157孔間のY方向中
心間距離807とは異なっている。介装材とパネルとのい
ずれの相対位置においても1個の孔803のみがスポット
と合心している。孔とスポットとの合心は孔からスポッ
トを見下げることにより確認できる。
けられている。各列の該スポット813は同様な四辺形パ
ターンに配列されており、各列中のスポットはX方向に
は一定の中心間距離815をY方向にも中心間距離817を有
している。両中心間距離は異なっていても同一であって
もよい。スポット813間の距離は対応する孔803間の距離
とは異なっている。すなわちスポット813間のX方向中
心間距離815は孔803間のX方向中心間距離805とは異な
り、スポット間のY方向中心間距離8157孔間のY方向中
心間距離807とは異なっている。介装材とパネルとのい
ずれの相対位置においても1個の孔803のみがスポット
と合心している。孔とスポットとの合心は孔からスポッ
トを見下げることにより確認できる。
列801と811とは、中心孔803aがパネルの中心スポット
813aと合心しているときにパネルと介装材とが所望の相
対位置関係にあるように、配置してもよい。この結果列
は2方向ベニヤスケールとして機能する。距離805、80
7、85F5および817のいずれよりも小さい誤差の範囲内で
列が相互に合心しているならば、1個の孔803と1個の
スポット813とが互いに合心する。合心した孔とスポッ
トとを確認することにより、残りの合心の量と方向とを
知ることができる。例えば、孔803bがスポットと合心し
ているならば、パネルに対して介装材を一方向に変位さ
せて孔803aとスポット813aと合心するようにしなければ
ならない。もし孔803cがスポットと合心しているなら
ば、介装材を反対方向に変位させて合心させなければな
らない。
813aと合心しているときにパネルと介装材とが所望の相
対位置関係にあるように、配置してもよい。この結果列
は2方向ベニヤスケールとして機能する。距離805、80
7、85F5および817のいずれよりも小さい誤差の範囲内で
列が相互に合心しているならば、1個の孔803と1個の
スポット813とが互いに合心する。合心した孔とスポッ
トとを確認することにより、残りの合心の量と方向とを
知ることができる。例えば、孔803bがスポットと合心し
ているならば、パネルに対して介装材を一方向に変位さ
せて孔803aとスポット813aと合心するようにしなければ
ならない。もし孔803cがスポットと合心しているなら
ば、介装材を反対方向に変位させて合心させなければな
らない。
この他にも発明の趣旨の範囲内で種々の変更を加える
ことができる。例えば、上記したように介装材を可流性
電導性材料および可流性誘電性材料と一緒に用いること
が最も好ましく、これにより信頼度の高い接続と回路パ
ネルの接合が得られる。しかししかしその他にも非選択
的な方法を用いて、端末と接点とを接続することもでき
る。例えば、介装材を省いて端末を接点とを互いに直接
溶合させるようにしてもよい。この場合各インターフェ
ース(界面部)に誘電性絶縁シートを用いて、そのよう
なシートがインターフェース(界面部)において端末と
接点の正規パターンに対応するようにする。例えば、第
1の正規パターンの端末が同じ第1の正規パターン中の
接点と接続される場合には、誘電性シートには同じ第1
の正規パターン中に孔を設ける。つぎの隣接するインタ
ーフェース(界面部)においては、端末と接点科第2の
パターン中に配置されている場合には、誘電性シートに
は第2の正規パターン中に孔を設ける。
ことができる。例えば、上記したように介装材を可流性
電導性材料および可流性誘電性材料と一緒に用いること
が最も好ましく、これにより信頼度の高い接続と回路パ
ネルの接合が得られる。しかししかしその他にも非選択
的な方法を用いて、端末と接点とを接続することもでき
る。例えば、介装材を省いて端末を接点とを互いに直接
溶合させるようにしてもよい。この場合各インターフェ
ース(界面部)に誘電性絶縁シートを用いて、そのよう
なシートがインターフェース(界面部)において端末と
接点の正規パターンに対応するようにする。例えば、第
1の正規パターンの端末が同じ第1の正規パターン中の
接点と接続される場合には、誘電性シートには同じ第1
の正規パターン中に孔を設ける。つぎの隣接するインタ
ーフェース(界面部)においては、端末と接点科第2の
パターン中に配置されている場合には、誘電性シートに
は第2の正規パターン中に孔を設ける。
もしパネルの面上の表面電導体がパネルそれ自身上に
ある誘電性材料により覆われている場合には、誘電性シ
ートを用いる必要はない。また端末と接点とは所謂Z方
向接着剤(非等方性電導性を有した接着剤)の層によっ
ても接続できる。この場合にもパネルのインターフェー
ス(界面部)毎に誘電性材料を設けて、表面電導体上を
覆うようにしてもよいが、端末と接点の上には延在しな
いようにする。また「上」、「下」および「垂直」など
の用語は任意に決められたもので、通常の観念に縛られ
るものではないと理解されたい。したがって構成要素ま
たはユニットの上向きの垂直方向とは、通常の観念では
上方にも、下方にもまたは水平方向にも延在し得るもの
である。第28、29図における筒状の通路は予備メッキし
た表面電導性層とともに用いることもでき、第18−21図
に示す場合のように、後で顧客別仕様化(カスタマイ
ズ)することもできるのである。
ある誘電性材料により覆われている場合には、誘電性シ
ートを用いる必要はない。また端末と接点とは所謂Z方
向接着剤(非等方性電導性を有した接着剤)の層によっ
ても接続できる。この場合にもパネルのインターフェー
ス(界面部)毎に誘電性材料を設けて、表面電導体上を
覆うようにしてもよいが、端末と接点の上には延在しな
いようにする。また「上」、「下」および「垂直」など
の用語は任意に決められたもので、通常の観念に縛られ
るものではないと理解されたい。したがって構成要素ま
たはユニットの上向きの垂直方向とは、通常の観念では
上方にも、下方にもまたは水平方向にも延在し得るもの
である。第28、29図における筒状の通路は予備メッキし
た表面電導性層とともに用いることもでき、第18−21図
に示す場合のように、後で顧客別仕様化(カスタマイ
ズ)することもできるのである。
以上の説明は飽く迄この発明のいくつかの実施態様に
言及したまでのものであり、この他にも発明の趣旨を逸
脱しない限りにおいては種々の変更が採用可能である。
言及したまでのものであり、この他にも発明の趣旨を逸
脱しない限りにおいては種々の変更が採用可能である。
産業上の応用
この発明は、電子製造工業その他多層回路構造体(例
えば多層回路ボード)や該構造体の部品の製造に関連す
る産業において応用することができるものである。
えば多層回路ボード)や該構造体の部品の製造に関連す
る産業において応用することができるものである。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 グルーベ、ゲイリー、ダブリュ.
アメリカ合衆国、ニューヨーク 10950、
モンロー、ボックス エム―397、アー
ル.ディー. 2
(72)発明者 エーレンバーグ、スコット、ジー.
アメリカ合衆国、ニューヨーク 12524、
フィッシュキル、サンディ レイン 32
(56)参考文献 特開 平4−234197(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H05K 3/46
Claims (17)
- 【請求項1】電導体(22)を具えた複数個の回路パネル
(10)と少なくとも1個の実質的に薄層状の介装材(1
2)とを含んでなる構成要素を積層して、介装材のうち
1個が1対の隣接する回路パネル間に介在するように
し、介装材の主面(34、36)が回路パネルの主面(16、
18)に対向するようにし、各介装材の主面上の予選択さ
れた接続部位(46、47)が回路パネルの対向する主面上
の接続部位(56、58)と合心するようにし、かつ回路パ
ネル上に載設された電導性材料(22、24)が合心した接
続部位の各セットにおいて介装材上の電導性材料(48)
に当接するようにし、かつ合心下接続部位の各セットの
少なくとも一部の電導性材料を可流性とし、 可流性材料を流化させて、回路パネル上の電導性材料お
よび介装材を合心した接続部位において隣接する回路パ
ネル間に延在する連続的な電導体とし、 合心した接続部位の各セットにおいて、少なくとも1個
の構成要素内に設けられた貯留場所内に可流性材料を捕
捉し、 少なくとも1個の介装材が少なくとも1個の主面上に延
在する可流性誘電性材料(38、40)を含んでおり、 さらにこの可流性誘電性材料を流化させて積層の後最も
近接する1個の回路パネルの主面と密に接触させるステ
ップを含み、 可流性誘電性材料の流化させるステップが、電導性材料
を流化させるステップと同時に行われることを特徴とす
る多層回路ユニットを製造する方法。 - 【請求項2】前記可流性誘電性材料の少なくとも一部が
前記電導性材料と共に貯留場所内に捕捉されることを特
徴とする請求項1に記載の方法。 - 【請求項3】少なくとも1個の構成要素が中空の通路
(26)を有していて、該通路が接続部位において少なく
とも1個の主面からその内部に延在し、 前記の積層ステップに際して、可流性電導性材料を上記
の通路と合心せしめ、 可流性電導性材料の捕捉ステップにおいて、可流性電導
性材料を上記の通路内に捕捉することを特徴とする請求
項1に記載の方法。 - 【請求項4】前記可流性誘電性材料の少なくとも一部が
前記電導性材料と共に前記通路内に捕捉されることを特
徴とする請求項3に記載の方法。 - 【請求項5】少なくとも1個の回路パネルが少なくとも
1個の主面から内部に延在する前記の通路を有してお
り、 少なくとも1個の介装材がその少なくとも1個の主面に
露出した前記の可流性電導性材料を有していることを特
徴とする請求項3に記載の方法。 - 【請求項6】各介装材が接続部位において反対方向を指
向する主面に露出する可流性電導性材料を有しており、 各回路パネルが少なくとも1個の主面中に延在する通路
を有しており、 積層ステップに際して、各介装材の両側の可流性材料を
回路パネルの通路と当接させることを特徴とする請求項
5に記載の方法。 - 【請求項7】各介装材がその主面間においてそれを透通
する孔とこの孔中に沈降された可流性電導性材料の本体
とを有しており、これにより電導性材料の各本体が介装
材の両主面に延在していることを特徴とする請求項6に
記載の方法。 - 【請求項8】少なくとも1個の回路パネル上の電導体が
前記の通路内に延在する電導性構成要素を有しており可
流性電導性材料が通路中の電導性構成要素に接触してい
ることを特徴とする請求項5に記載の方法。 - 【請求項9】少なくとも1個の回路パネル上の電導性構
成要素が通路内に設けられた中空状の被覆を有してお
り、可流性電導性材料がこの中空の電導性被覆内に流れ
込んでいることを特徴とする請求項8に記載の方法。 - 【請求項10】誘電性材料を流化させるステップと電導
性材料を流化させるステップとにおいて、積層された回
路パネルと介装材とを加熱、加圧することを特徴とする
請求項9に記載の方法。 - 【請求項11】誘電性材料を流化させるステップにおい
て、積層された構成要素を圧縮して隣接する回路パネル
を相互に押圧するとともに、各介装材を隣接する回路パ
ネル間において圧縮することを特徴とする請求項9また
は10に記載の方法。 - 【請求項12】複数の回路パネル(10)と少なくとも1
個の薄層状の介装材(12)とを積層して、各介装材が2
個の隣接する回路パネル間に介在するようにし、各介装
材の主面(34、36)が2個の隣接する回路パネルの主面
(16、18)に対向するようにし、各介装材上の予選択さ
れた接続部位(46、47)が対向する回路パネル面上の接
続部位(56、58)と合心するようにし、各介装材の主面
上の可流性誘電性材料(38、40)が接続部位を除いて対
向する回路パネル面に当接するようにし、かつ各回路パ
ネル上に載設された電導性材料(22、24)が合心した部
位において介装材上の電導性材料(48)に当接するよう
にし、電導性材料の少なくとも一部を可流性とし、 可流性誘電性材料を流化して回路パネルの主面に適合さ
せて、可流性材料が回路パネルの主面上の不規則部分を
満たすようにし、 可流性電導性材料を流化して回路パネル上および少なく
とも1個の介装材上の電導性材料を回路パネル間に延在
する連続した電導体に一体化することを特徴とする多層
回路ユニットを製造する方法。 - 【請求項13】各介装材がシート状の内部構成要素(4
2)と該内部構成要素の両面上に可流性誘電性材料(3
8、40)とを有していることを特徴とする請求項12に記
載の方法。 - 【請求項14】内部構成要素が孔を有しており、各介装
材シートが誘電性材料の流化中に該孔に浸透することを
特徴とする請求項13に記載の方法。 - 【請求項15】各内部構成要素が電導性の電位面要素を
有しており、可流性誘電性材料が回路パネルと電位面要
素との間に介在していることを特徴とする請求項13また
は14に記載の方法。 - 【請求項16】さらに可流性材料をセットして、回路パ
ネルと介装材とを相互に固定することを特徴とする請求
項13または14に記載の方法。 - 【請求項17】少なくとも1個の回路パネルが少なくと
もその一主面に沿って延在する突起状の電導体(22、2
4)該電導体間に凹部を有しており、可流性誘電性材料
がこれらの凹部を満たしていることを特徴とする請求項
13または14に記載の方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/815,401 | 1991-12-31 | ||
| US07/816,634 US5282312A (en) | 1991-12-31 | 1991-12-31 | Multi-layer circuit construction methods with customization features |
| US07/816,634 | 1991-12-31 | ||
| US07/815,401 US5367764A (en) | 1991-12-31 | 1991-12-31 | Method of making a multi-layer circuit assembly |
| PCT/US1992/011395 WO1993013637A1 (en) | 1991-12-31 | 1992-12-30 | Multi-layer circuit construction methods and structures with customization features and components for use therein |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053941A Division JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08500467A JPH08500467A (ja) | 1996-01-16 |
| JP3472299B2 true JP3472299B2 (ja) | 2003-12-02 |
Family
ID=27123947
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51198093A Expired - Fee Related JP3472299B2 (ja) | 1991-12-31 | 1992-12-30 | 多層回路ユニットの製造方法及びその構成要素 |
| JP2002053941A Expired - Fee Related JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
| JP2004032363A Expired - Fee Related JP3774461B2 (ja) | 1991-12-31 | 2004-02-09 | 多層回路ユニットを製造する方法 |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002053941A Expired - Fee Related JP3547731B2 (ja) | 1991-12-31 | 2002-02-28 | 多層回路ユニット、その構成要素、およびその製造方法 |
| JP2004032363A Expired - Fee Related JP3774461B2 (ja) | 1991-12-31 | 2004-02-09 | 多層回路ユニットを製造する方法 |
Country Status (6)
| Country | Link |
|---|---|
| EP (2) | EP0619935B1 (ja) |
| JP (3) | JP3472299B2 (ja) |
| AT (2) | ATE166202T1 (ja) |
| AU (1) | AU3429493A (ja) |
| DE (2) | DE69225495T2 (ja) |
| WO (1) | WO1993013637A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
| JP2020528665A (ja) * | 2017-06-28 | 2020-09-24 | カトラム・エルエルシー | 介在層および導電性ペーストを使用する多層回路基板 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2820108B2 (ja) * | 1996-03-13 | 1998-11-05 | 日本電気株式会社 | 電子部品の実装構造およびその製造方法 |
| US6056557A (en) * | 1998-04-08 | 2000-05-02 | Thomas & Betts International, Inc. | Board to board interconnect |
| EP1744609B1 (en) | 1999-06-02 | 2012-12-12 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| JP2006041378A (ja) * | 2004-07-29 | 2006-02-09 | Toshiba Corp | 多層プリント配線板、多層プリント配線板の製造方法および電子機器 |
| JP2006066458A (ja) * | 2004-08-24 | 2006-03-09 | Sharp Corp | 多層プリント配線板及び多層プリント配線板の製造方法 |
| JP5332731B2 (ja) * | 2009-03-02 | 2013-11-06 | 富士通株式会社 | 電磁界シミュレータ及び電磁界シミュレーション装置 |
| JP5581828B2 (ja) * | 2010-06-09 | 2014-09-03 | 富士通株式会社 | 積層回路基板および基板製造方法 |
| JP5633256B2 (ja) * | 2010-09-02 | 2014-12-03 | 株式会社村田製作所 | 部品内蔵基板の製造方法 |
| WO2016158109A1 (ja) * | 2015-03-27 | 2016-10-06 | 京セラ株式会社 | 撮像用部品およびこれを備える撮像モジュール |
| DE102015013838B3 (de) * | 2015-10-23 | 2017-02-16 | Technische Universität Dresden | Verfahren zur Herstellung von mechanisch-elektrischen Fügeverbindungen zwischen mindestens zwei elektrisch leitenden Verbunden eines Verbundsystems und multifunktionales Verbundsystem |
| WO2019204686A1 (en) | 2018-04-19 | 2019-10-24 | The Research Foundation For The State University Of New York | Solderless circuit connector |
| US20190335593A1 (en) * | 2018-04-26 | 2019-10-31 | Daeduck Electronics Co., Ltd. | Method of manufacturing the printed circuit board |
| CN113670187B (zh) * | 2021-09-06 | 2022-09-20 | 宁波韧和科技有限公司 | 兼具高安全性与高探测量程的电容式弹性应变传感器及其制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3546775A (en) * | 1965-10-22 | 1970-12-15 | Sanders Associates Inc | Method of making multi-layer circuit |
| US3616532A (en) * | 1970-02-02 | 1971-11-02 | Sperry Rand Corp | Multilayer printed circuit electrical interconnection device |
| US3775844A (en) * | 1970-06-25 | 1973-12-04 | Bunker Ramo | Method of fabricating a multiwafer electrical circuit structure |
| US3859711A (en) * | 1973-03-20 | 1975-01-14 | Ibm | Method of detecting misregistration of internal layers of a multilayer printed circuit panel |
| FR2312172A1 (fr) * | 1975-05-22 | 1976-12-17 | Ibm | Procede de fabrication d'ensembles de circuits integres |
| US4383363A (en) * | 1977-09-01 | 1983-05-17 | Sharp Kabushiki Kaisha | Method of making a through-hole connector |
| US4211603A (en) * | 1978-05-01 | 1980-07-08 | Tektronix, Inc. | Multilayer circuit board construction and method |
| DE2902002A1 (de) * | 1979-01-19 | 1980-07-31 | Gerhard Krause | Dreidimensional integrierte elektronische schaltungen |
| BR8407221A (pt) * | 1983-12-15 | 1985-11-26 | Laserpath Corp | Circuito eletrico e processo para proporcionar um circuito eletrico |
| ATE56310T1 (de) * | 1984-06-27 | 1990-09-15 | Contraves Ag | Verfahren zur herstellung eines basismaterials fuer eine hybridschaltung. |
| DE3685647T2 (de) * | 1985-07-16 | 1993-01-07 | Nippon Telegraph & Telephone | Verbindungskontakte zwischen substraten und verfahren zur herstellung derselben. |
| US4727633A (en) * | 1985-08-08 | 1988-03-01 | Tektronix, Inc. | Method of securing metallic members together |
| US4667404A (en) * | 1985-09-30 | 1987-05-26 | Microelectronics Center Of North Carolina | Method of interconnecting wiring planes |
| DE3810486A1 (de) * | 1988-03-28 | 1989-10-19 | Kaleto Ag | Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen |
| US5031308A (en) * | 1988-12-29 | 1991-07-16 | Japan Radio Co., Ltd. | Method of manufacturing multilayered printed-wiring-board |
| US5089880A (en) * | 1989-06-07 | 1992-02-18 | Amdahl Corporation | Pressurized interconnection system for semiconductor chips |
| US4954878A (en) * | 1989-06-29 | 1990-09-04 | Digital Equipment Corp. | Method of packaging and powering integrated circuit chips and the chip assembly formed thereby |
| US5055973A (en) * | 1990-01-17 | 1991-10-08 | Aptix Corporation | Custom tooled printed circuit board |
| US5140745A (en) * | 1990-07-23 | 1992-08-25 | Mckenzie Jr Joseph A | Method for forming traces on side edges of printed circuit boards and devices formed thereby |
| US5129142A (en) * | 1990-10-30 | 1992-07-14 | International Business Machines Corporation | Encapsulated circuitized power core alignment and lamination |
-
1992
- 1992-12-30 AT AT93902885T patent/ATE166202T1/de not_active IP Right Cessation
- 1992-12-30 WO PCT/US1992/011395 patent/WO1993013637A1/en not_active Ceased
- 1992-12-30 AU AU34294/93A patent/AU3429493A/en not_active Abandoned
- 1992-12-30 AT AT97203302T patent/ATE255276T1/de not_active IP Right Cessation
- 1992-12-30 JP JP51198093A patent/JP3472299B2/ja not_active Expired - Fee Related
- 1992-12-30 DE DE69225495T patent/DE69225495T2/de not_active Expired - Fee Related
- 1992-12-30 EP EP93902885A patent/EP0619935B1/en not_active Expired - Lifetime
- 1992-12-30 EP EP97203302A patent/EP0834921B1/en not_active Expired - Lifetime
- 1992-12-30 DE DE69233259T patent/DE69233259T2/de not_active Expired - Fee Related
-
2002
- 2002-02-28 JP JP2002053941A patent/JP3547731B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-09 JP JP2004032363A patent/JP3774461B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129124A (ja) * | 2005-11-07 | 2007-05-24 | Matsushita Electric Ind Co Ltd | 多層プリント配線基板及びその製造方法 |
| JP2020528665A (ja) * | 2017-06-28 | 2020-09-24 | カトラム・エルエルシー | 介在層および導電性ペーストを使用する多層回路基板 |
| JP7209685B2 (ja) | 2017-06-28 | 2023-01-20 | カトラム・エルエルシー | 介在層および導電性ペーストを使用する多層回路基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0834921B1 (en) | 2003-11-26 |
| JP3774461B2 (ja) | 2006-05-17 |
| EP0619935A4 (en) | 1995-03-22 |
| JP3547731B2 (ja) | 2004-07-28 |
| EP0834921A3 (en) | 1998-08-26 |
| DE69225495D1 (de) | 1998-06-18 |
| EP0619935A1 (en) | 1994-10-19 |
| AU3429493A (en) | 1993-07-28 |
| EP0834921A2 (en) | 1998-04-08 |
| JP2004140412A (ja) | 2004-05-13 |
| ATE166202T1 (de) | 1998-05-15 |
| ATE255276T1 (de) | 2003-12-15 |
| DE69233259D1 (de) | 2004-01-08 |
| DE69225495T2 (de) | 1998-10-08 |
| JPH08500467A (ja) | 1996-01-16 |
| WO1993013637A1 (en) | 1993-07-08 |
| EP0619935B1 (en) | 1998-05-13 |
| DE69233259T2 (de) | 2004-08-26 |
| JP2002305380A (ja) | 2002-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5570504A (en) | Multi-Layer circuit construction method and structure | |
| US5367764A (en) | Method of making a multi-layer circuit assembly | |
| JP3472299B2 (ja) | 多層回路ユニットの製造方法及びその構成要素 | |
| KR100488412B1 (ko) | 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법 | |
| EP0530840B1 (en) | Electric circuit board module and method for producing electric circuit board module | |
| JP4291279B2 (ja) | 可撓性多層回路基板 | |
| EP0469308B1 (en) | Multilayered circuit board assembly and method of making same | |
| EP0914757B1 (en) | Z-axis interconnect method and circuit | |
| US5686702A (en) | Polyimide multilayer wiring substrate | |
| US6243946B1 (en) | Method of forming an interlayer connection structure | |
| JP2004200689A (ja) | 回路基板構造体とその製造法 | |
| US20130168148A1 (en) | Multilayer printed wiring board and method of manufacturing same | |
| KR20010075727A (ko) | 국부적으로 향상된 배선밀도를 가진 인쇄회로어셈블리 | |
| JPH0590750A (ja) | 回路板の両面の相互接続方法 | |
| US5306546A (en) | Multi chip module substrate | |
| JPH11112150A (ja) | 多層基板とその製造方法 | |
| JPH03101194A (ja) | 多層プリント配線基板の接続方法 | |
| EP1259102B1 (en) | Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same | |
| JP3922350B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JPH09283931A (ja) | 多層配線基板 | |
| JPH03184397A (ja) | 多層配線基板の製造方法 | |
| JP2005235998A (ja) | 多層回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080912 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |