JP2002305380A - 多層回路ユニット、その構成要素、およびその製造方法 - Google Patents

多層回路ユニット、その構成要素、およびその製造方法

Info

Publication number
JP2002305380A
JP2002305380A JP2002053941A JP2002053941A JP2002305380A JP 2002305380 A JP2002305380 A JP 2002305380A JP 2002053941 A JP2002053941 A JP 2002053941A JP 2002053941 A JP2002053941 A JP 2002053941A JP 2002305380 A JP2002305380 A JP 2002305380A
Authority
JP
Japan
Prior art keywords
panel
conductive
conductor
circuit
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002053941A
Other languages
English (en)
Other versions
JP3547731B2 (ja
Inventor
Thomas H Distefano
ディステファーノ、トーマス、エイチ．
Igor Khandros
カンドロス、イゴール
Gary W Grube
グルーベ、ゲイリー、ダブリュ．
Scott G Ehrenberg
エーレンバーグ、スコット、ジー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US07/815,401 external-priority patent/US5367764A/en
Priority claimed from US07/816,634 external-priority patent/US5282312A/en
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of JP2002305380A publication Critical patent/JP2002305380A/ja
Application granted granted Critical
Publication of JP3547731B2 publication Critical patent/JP3547731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H01R12/523—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures by an interconnection through aligned holes in the boards or multilayer board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/029—Programmable, customizable or modifiable circuits having a programmable lay-out, i.e. adapted for choosing between a few possibilities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10666—Plated through-hole for surface mounting on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/175—Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 多層回路ユニットを製造する方法を提供する
こと。 【解決手段】 誘電性本体と、接点（５３８）と、電極
部（５３０）と、透通電導体（５２７）とを具えた第１
の回路パネル（５４４）と、誘電性本体と、電極部（５
３０）とを具えた第２の回路パネル（５６２）とを用意
し、第１の回路パネルの上面を選択処理することにより
該パネルを顧客別仕様化して、パネルの透通電導体の一
部をパネルの接点に接続せしめ、該回路パネルを上下面
対面状に積層して、第１の回路パネルの上面が第１の界
面部において第２の回路パネルの下面に対面するように
し、対面する面上の第１のパターンが互いに合心するよ
うにし、合心したパターンの少なくとも一部において第
１のパネルの接点が第２のパネルの端末と合心するよう
にし、上記界面部において合心した接点と端末の全てを
非選択的に接続して、顧客別仕様化されたパネルの一部
が隣接するパネルの端末に接続されるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は電気回路の分野に
関するものであって、より詳しくは多層回路ボードなど
の多層回路構造物、その構成要素、およびその製造方法
に関するものである。
【０００２】
【従来の技術】電気的な構成要素は通常回路ボードなど
の回路パネル構造物上に設けられている。回路パネルは
一般に誘電性材料からなる平らなシートを有しており、
その一面または両面上には電導体が配置されている。こ
れらの電導体は一般には銅などの金属材料から形成さ
れ、ボードに設けられた電気的な構成要素間を接続して
いる。これらの電導体はパネルの主面上に配置されてい
るが、その他にも誘電層を貫通して追加的な電導体が延
在して他の面上の電導体との接続を行なっている。多層
回路ボードユニットにあっては複数の回路ボードが積層
されており、この積層中で隣接する面上の電導体を隔離
すべく誘電材料からなる層が用いられている。またこの
ような多層ユニットは通常積層中の異なる回路上の電導
体間に延在する接続配線を有している。
【０００３】回路パネルに載設することのできる電気的
な構成要素はいわゆる「ディスクリートな」構成要素と
積層回路とを含んでおり、これらは無数の構成要素を単
一のチップ中に含んでいる。このようなチップは一般に
「チップキャリアー」と呼ばれる構成要素上に載設され
ており、これは特殊な回路パネル構造を具えている。こ
のチップキャリアーははより大きな回路ボードに載設さ
れたパッケージ中に含まれており、回路の他の構成要素
と相互に接続されている。これに代えてシステムの他の
構成要素を載設した同様な回路パネルに直接載設するよ
うにしてもよい。このような構造は一般に「ハイブリッ
ド回路」と呼ばれている。
【０００４】比較的大型の回路パネルは一般に高分子材
料から形成されており、特にガラスなどにより補強され
ている。半導体チップキャリアーなどとして用いられる
小型の回路パネルはセラミックやシリコンなどから形成
されている。
【０００５】最近高密度でしかも複雑な接続を有した回
路パネル構造への要求が高まっている。特にチップキャ
リアーやハイブリッド回路の分野でこの要求が高いが、
その他の分野でもそのような性能が広く要求されてい
る。このような要求に応えるには多層回路パネル構造が
適している。
【０００６】しかしに多層回路パネル構造の製造にはい
くつかの問題点がある。多層パネルは一般に適宜な電導
体を載設した個々の両面回路パネルを用いて構成され
る。爾後そのようなパネルを互いに積層して、隣接する
パネル間には「プリプレグ」と呼ばれる未硬化または硬
化済みの誘電性材料を介在させる。隣接するパネル間に
電導性の地面（アース）が必要な場合には、２個のプリ
プレグ間にフォイルを介在させている。このフォイルと
プリプレグとは隣接するパネル間で積層されている。そ
のような積層物は通常加圧下で加熱硬化されて単一構造
体にされる。硬化後に異なるボード間で接続が必要とな
る部位に孔が空けられる。爾後これらの孔には内部を、
典型的にはメッキなどの方法で、電気的に導性の材料で
被覆または充填する。
【０００７】しかし高縦横比または深さ／直径比で穿孔
することは非常に困難である。穿孔のために使用するド
リル種々の層を貫通する際に直線経路から偏位し易く、
これが原因で孔の位置が不正確となる。加えて積層中の
異なるボードには常にが位置ずれがある。各パネルの各
孔の予定位置の周囲には誤差許容域を設けて、このよう
な原因を補償する必要がある。小型のドリルは損傷し易
く、孔寸法の下限には制約がある。その他にも高縦横比
の孔に導性の材料を沈在させるのは非常に困難である。
【０００８】これら全ての理由から上記のような方法に
より製造されるユニットに用いられる孔は比較的大きく
なければならず、この結果ユニット中に占める空間が必
然的に大きくなる。加えてこれらの孔は必ず積層の最上
部または最下部から延在している。したがって最上また
は最下層においては接続が必要でない場合でも、中間層
における接続のためにこれらの層を貫通する孔のための
空間を確保する必要がある。この結果パネル上で利用で
きる空間のうちかなりの量が孔のために割り当てられる
こととなり、しかも孔の周囲には許容域を確保しなけれ
ばならない。
【０００９】加えてそのように穿孔された孔に導性材料
を沈在させることにより形成される電気的な接続は非常
に弱く使用中に発生する応力、例えば誘電性および導性
材料の異なる熱膨脹により生じる応力などにより損傷さ
れ易いのである。上記のような穿孔方法および積層体の
一般的な性質については、例えばＤｏｈｅｒｔｙ Ｊ
ｒ．のアメリカ特許第３，７９３，４６９号やＧｕａｒ
ｒａｃｉｎｉのアメリカ特許第３，３１６，６１８号な
どに記載されているが、その他にも種々の方法が試みら
れてきた。
【００１０】Ｐａｒｋｓ他のアメリカ特許第３，５４
１，２２２号、Ｃｒｅｐｅａｕのアメリカ特許第４，２
４９，０３２号、Ｌｕｔｔｍｅｒのアメリカ特許第３，
７９５，０３７号、Ｄａｖｉｅｓ他のアメリカ特許第
３，８６２，７９０号およびＺｉｆｃａｋのアメリカ特
許第４，７９３，８１４号などは全て、誘電性シート上
に金属などの導性構成要素が互いに比較的近接した位置
で配置されしかも誘電性シートを貫通して導性の構成要
素が両方向に突出した構造物に関するものである。この
ようなシートは隣接する回路ボード間に介装され、回路
ボードは挟持または締結されて、回路シートの隣接する
面上の導性構成要素と複合シートの構成要素との機械的
な相互係合を実現している。
【００１１】このような構造のそれぞれにあって、導性
構成要素、複合シートまたは双方は可撓性または延展性
を有していて、複合シートの導性構成要素と回路ボード
上の電導体とが近接係合できるようになっている。これ
によれば穿孔なしに相互接続が構成されているが、この
手法にも重大な欠点がある。例えばユニットを保持する
ために外部的な機械的な要素を必要とし、信頼度も限ら
れたものである。
【００１２】Ｂｅｃｋのアメリカ特許第３，６１６，５
３２号およびＤｕｂｅ他のアメリカ特許第３，５０９，
２７０号に記載された方法においては、可溶性の熔接材
で被覆した小型のコイルバネが絶縁ボードに載設されて
おり、この絶縁ボードをプリント回路層間に積層してあ
る。このユニットを加熱して熔接材を溶かすことにより
バネを自由に伸展させて、隣接するボードの電導体と係
合させ、これによりバネと熔接材とが協働して隣接する
回路ボード間の相互接続を構成するのである。
【００１３】Ｄｅｒｙ他によるアメリカ特許第４，７２
９，８０９号に記載されている方法にあっては、異方性
導性を有した接着材料を相対するサブ積層体間に配置し
ている。この接着材組成は隣接する層上の電導体間の比
較的小さな空間を横切っての充分な電導性を有したもの
であって、その間に電気的な接続を構成するものであ
る。しかし同じ面上の隣接する電導体間の比較的大きな
空間を横切っての電導性は低いものであって、同一の面
内では不必要な接続は生じないようになっている。
【００１４】Ｂｏｇｇｓ他のアメリカ特許第４，９３
５，５８４号に記載された提案においては、複数のサブ
積層体またはシートが用いられており、それぞれがその
上に電導体を具え、さらに透孔を有している。これらの
シートは互いに積層されて、いくつかの透孔は互いに合
心状となり、導性材料がこの透孔に導入されて垂直方向
に延在してユニットの各段階間の電導体を構成してい
る。
【００１５】Ｌｅｍｏｉｎｅのアメリカ特許第４，０２
４，６２９号には、セラミック材料から形成される型式
の多層ユニットにおけると同様な提案がなされている。
Ｐｈｏｏｈｏｆｓｋｙのアメリカ特許第３，２１４，８
２７号およびＰａｒｋｓのアメリカ特許第３，７７５，
８４４号にも複数回路層のユニットが記載されている。
【００１６】Ｐｒｙｏｒ他のアメリカ特許第４，７１
２，１６１号の多層セラミック本体回路ユニットにあっ
ては各構成要素の両面に銅電導体が施され、かつ相対す
る面間に延在する熔接材または剛性ワイヤーを具えた垂
直接続構造が用いられている。電導体を載設した構成要
素と垂直接続構造とは互いに積層されており、垂直接続
構造中において電導体が垂直接続により係合されてい
る。そのような構造のそれぞれはその主面上に可溶性の
ガラス層を有している。これらの構造は積層後加熱加圧
されて、当接する構造の面上の可溶性ガラスは、他の面
間に介装された可溶性ガラスとともに、溶けて全ユニッ
トを一体化して単一の多層装置にする。
【００１７】Ｊｅｎｎｏｔｔｅ他のアメリカ特許第３，
８２９，６０１号にも他の多層構造が提案されている。
Ｂｅｒｇｅｒ他のアメリカ特許第４０７８８，７６６号
には、中空の小孔状の中継構造を具えた電導体載設可流
性層体が開示されており、各構造は周辺から垂直に突出
するリムを有している。各中継構造は導性の接合材の薄
い層を有している。この多層構造を製造するには、誘電
性の接合フィルムを回路載設ラミナ間に介装する。この
誘電性フィルムは隣接する回路載設ラミナ中の小孔状構
造に対応する部位に孔を有している。加熱加圧下でユニ
ットが強制的に一体とされるときに、小孔状構造の垂直
リムは互いに支え合う状態となる。当接する小孔のリム
上の導性接合材の層は当接する小孔状構造間の接合部を
構成すると言われている。誘電性の接合層は極めて薄い
ものでなければならず、相互接続を要求される特定の部
位に孔を具えていなければならない。さらに平坦度また
は平行度からの偏位、ラミナ間のずれ、ラミナと誘電性
接合フィルムとのずれなどの許容度は限定されている。
加えて、当接小孔リム間には面または点接合だけが形成
されるので、垂直接合の強度が制約される。
【００１８】Ｒｙａｎのアメリカ特許第３，６０６，６
７７号には多層回路ボードを製造する技術が開示されて
いる。この製法にあっては、層間に粘度と流体特性とを
調整した接着剤が介装されており、層中の孔を通って接
着剤が浸透するのを防止している。
【００１９】Ａｂｏｌａｆｉａ他によるアメリカと特許
第３，７９５，０４７号に１開示された回路載設積層体
は、垂直接続の形状に対応する形状のエポキシ被覆を有
している。導性の球状粒子がこのエポキシ上に施されて
保持され、多層構造が相互に押圧されたときに相対する
層との接合部を形成する。
【００２０】Ｒｅｉｄのアメリカ特許第４，２１６，３
５０号およびＧｒａｂｂｅのアメリカ特許第４，６４
２，８８９号には、多数の透通孔を具えたシート状の介
装材が開示されている。ワイヤーなどの追加的な導性材
も一緒にまたはなしに、これらの孔には熔接材が完全に
または部分的に充填される。爾後介装材は接続されるべ
き回路間に挿入され加熱されて、複数涸の熔接接合点が
同時に形成される。
【００２１】Ｂｏｈｅｒ他のアメリカ特許第３，０７
７，５１１号には、プリンと可流性の多数の層を接続す
るのに同様な手法が紹介されている。この場合熔接材を
載設した介装材は誘電性のフィルムを含んでおり、この
フィルムは熔接材が溶けた後でもその所定の位置に残っ
ているのである。
【００２２】多層電気回路を製造するための以上述べた
ような全ての努力にも拘わらず、回路、材料および構成
要素などにおいてまだまだ改善すべき点がある。
【００２３】
【課題を解決するための手段】この発明の目的のひとつ
は多層回路ユニットの製造方法を提供することにある。
該方法にあっては、複数個の回路パネルを用い、各回路
パネルには１個の以上の電気的名電導体を設けるととも
に、少なくとも１個の主面上の所定の接続位置には電気
的に導性の材料を設けてある。さらに１個以上のシート
状の介装材を用い、各介装材は両主面上に所定の接続位
置を有しており、相対する面上の接続位置には電気的に
導性の構成要素が設けられている。介装材はその主面上
に、接続部位を除いて、可流性の誘電性材料を具えてい
る。回路パネル上、介装材上または両者上の電気的に導
性の材料のうち少なくともあるものは可流性を有してい
る。
【００２４】この方法の場合望ましくは回路パネルと介
装材とを上下に積層するステップを含んでおり、これに
より各介装材は２個の回路パネル間に挿入される。介装
材と回路パネルの主面は互いに相対するとともに、両者
上の接続部位は合心する。
【００２５】また最も望ましくはこの方法は、可流性の
誘電性材料を流化させて回路の主面に適合させるステッ
プを含んでいる。この可流性導性材料は流化して回路パ
ネル上および介装材上の電導体と会合して、各接続部位
において隣接する回路パネル間に延在する電導体となる
のが望ましい。積層回路パネルと介装材を加熱加圧する
際に、可流性の誘電性材料と可流性導性材料とが同時に
単一ステップで流化するのが最も望ましい。
【００２６】介装材上の可流性誘電性材料は回路パネル
の主面上に不規則的に充填される。特に回路パネルが主
面上に沿って延在する電導体を有しているときには、パ
ネル面上に隆起した条体となって現われる。可流性誘電
性材料はこれらの条体の間の空間を満たし、製造後各条
体は固体状の誘電性材料により完全に囲まれた状態とな
る。これにより回路パネル上の電導体や懸濁などの大気
効果から保護されることになり、好ましくない電気的な
影響や電導体近くの気泡または空気ポケットなどに起因
する構造的な問題も回避される。
【００２７】介装材に載設されている電導性構成要素は
隣接する回路パネル間尾接続の一部をなすものである。
誘電性材料の流化前に、各介装材の電導性構成要素は各
接続部位において隣接する回路パネルの電導体と当接ま
たは並設状態にされるのが最も望ましい。隣接する回路
ボード間に電導性の通路を形成するために介装材上の電
導体を用いると、介装材としてかなり厚さのあるものを
用いることができる。
【００２８】各介装材はシート状の内部構成要素とその
ような内部構成要素の相対する面上に誘電性材料とを有
しているのが最も望ましい。内部構成要素はプロセスを
通して寸法的に安定であって、回路パネルの面に平行な
方向における好ましくない寸法的な変化に対して介装材
を補強するのが望ましい。
【００２９】内部構成要素は電導性構造を含んでいても
よく、これが最終製品においてアースなどの電位面を形
成する。各介装材の内部構成要素は多孔性構造を含んで
いてもよく、誘電性材料が流体状であるときにはこれに
より可流性の誘電性材料が多孔性構造の内部に押し入れ
られる。すなわち多孔性構造は過剰な可流性誘電性材料
を吸収する。以下に詳記するように、これにより介装材
が不均一な回路パネルの厚さと回路パネルの異なる面上
の隆起した電導性条体の数の変動を補償するのである。
【００３０】この発明の他の技術思想によれば、介装材
と回路バネルとは、介装材が隣接する１対の回路パネル
間に挿入されるようにして、積層される。ここで介装材
と回路パネルの主面とは互いに相対面した状態となる。
積層ステップにおいては、各介装材面の接続部位を対面
する回路パネル上の接続部位と合心させる。各接触部位
のセットは２個の回路パネル上とその間に挿入された介
装材の両面上とに接続部位を有している。すなわち各合
心された接続部位は介装材上の電導性構成要素の電導性
材料と隣接する回路パネルのそれぞれの１個の接続部位
の電導性材料とを有していることになる。各合心された
接続部位中の電導性材料の少なくとも一部は可流性であ
る。
【００３１】この方法の場合には、可流性の電導性材料
を硫化させて、各合心された接続部位中の電導性材料を
隣接する回路パネル間に延在する連続的な電導体とする
のが望ましい。さらに合心された接続部位における過剰
の電導性材料を捕捉して、少なくとも１個の回路パネル
または介装材中の貯留場所に入れるようにするのが好ま
しい。各接続部位セット毎に別設の貯留場所を用意して
もよい。
【００３２】また一部の積層された構成要素（回路パネ
ルおよび介装材）には接続部位において主面から内部に
至る中空筒状の通路を設けて、各通路内に電導性材料を
沈在させてもよい。他の相対する構成要素は接続部位に
おいて露出する可流性電導性材料を有しているのが望ま
しい。通路内の空間過剰な可流性電導性材料の貯留場所
として機能する。さらに上記の通路は回路パネル内に形
成するのが特に望ましく通路内に延在する電導性材料は
通路を被覆する中空筒状の金属シェルとするのがよい。
【００３３】少なくともこれらの部位の一部において、
通路とその中に設けられた電導性材料とは回路パネル全
体を透通するように構成するのが望ましく、その結果通
路内の電導性材料は回路パネルの両面上の電導体を接続
する。通路が回路パネル内に形成されている場合には、
介装材に両主面上の接続部位間に延在する孔を形成する
とよい。そのような各孔には回路電導性材料の単一体の
形の電導性構成要素を沈在させる。組立て工程において
は、そのような各単一体の電導性材料は回路パネル両主
面に形成された孔中に流れ込んで、通路中の電導性材料
を単一な電導体に結合する。
【００３４】接続部位における可流性電導性材料は過剰
に供給することができ、過剰分は貯留場所により収容で
きる。したがって、回路パネルが正確な平坦性から偏位
している場合でも、可流性電導性材料が回路パネル間に
確実な接続を与えるのである。また、異なる回路パネル
矢介装材上の接続部位間における合心が多少偏位して
も、可流性電導性材料は低抵抗の確実な接続を構成する
ことができるのである。なお上記した２通りの方法を組
み合わせると最も望ましい結果が得られる。
【００３５】この発明のさらに他の技術的思想によれ
ば、電気回路ユニットのための接続および接合介装材を
与えることができる。これらの介装材はシート状または
平坦状の本体を有しており、該本体は１対の相対面する
主面と両主面上に接続部位を有している。本体を透通し
て相対する主面上の接続部位間には電導性構成要素が延
在している。本体には接続部位を除いて主面の全体に可
流性誘電性材料が分散されている。この誘電性材料は接
続部位を除いて各主面を覆う層の形で設けてもよい。本
体の主面間には内部構成要素が設けられている。この内
部構成要素としては、可流性誘電性材料が流体状である
ときに．可流性誘電性材料を収容する考案を有した、シ
ート状の電導性電位面要素や多孔性要素が用いられる。
【００３６】ここに用いられる可流性誘電性材料として
は、熱硬化性高分子、熱可塑性高分子、非反応または一
部反応高分子、プリカーサー（PRECUSOR）またはこれら
の組合せなどが挙げられる。また接着性材料であること
が望ましい。介装材を透通して延在する電導性構成要素
は介装材の主面に露出した可流性電導体を含んでいるこ
とが望ましい。この可流性電導体は熔接材などの全金属
性材料であっても、非金属製材料を含有するものであっ
てもよい。この介装材はラミネーション手法によった前
記の方法においても利用することができる。
【００３７】この発明のさらに他の技術思想によれば、
多層回路ユニットを製造することができる。この製造方
法においては、複数の回路パネルを用い、第１の回路パ
ネルは互いに逆方向を指向する上下の主面を有した誘電
性の本体を含んでいる。この第１の回路パネルはその上
側の主面上の第１のパターン位置に接点を、下側の主面
上には端末を、また端末に接続された透通電導体を有し
ている。これらの透通電導体はパネルの上側主面に延在
している。この方法で用いられる複数の回路パネルは第
２の回路パネルを含んでおり、この第２の回路パネルは
下側面を具えた誘電性の本体を有している。またパネル
の下側面上の第１のパターンの位置に端末を有してい
る。これらの回路パネルを製造するに際しては、パネル
の上側面を選択的に処理することにより第２の回路パネ
ルを顧客別特殊仕様化（カスタマイズ）して、第１の回
路の透通電導体のうちいくつかがそのようなパネルの接
点に接続されるようにする。
【００３８】さらに望ましくは、この方法は第１と第２
の回路パネルを上下に積層するステップを含んでおり、
第１のインターフェース（界面部）内において、第１の
回路パネルの上面が第２の回路パネルの下面に対面する
ようになっている。また対面する面上の第１のパターン
互いに合致するようにしてある。したがって、第１のパ
ネルの接点は合致したパターンの位置の一部、典型的に
は全てにおいて第２のパネルの端末と合心状態となる。
【００３９】この方法はさらに少なくとも上記の第１の
第１のインターフェース（界面部）において、合心した
接点の全てを非選択的に接続するステップを含んでい
る。すなわち、第１のパネルの接点が第２のパネルの端
末と合心しているところならどこにおいても、接点と端
末とは互いに電気的に接続されるように、接続ステップ
を実施するのである。第１のパネルの上面上の接点に接
続された第１のパネルの透通電導体は第２のパネルの下
面上の端末に電気的に接続されるのである。しかし顧客
別特殊仕様化（カスタマイズ）された第１の回路パネル
上の透通電導体の全てがパネルの端末に接続される訳で
はないから、第１の回路パネル上の透通電導体の一部は
第２のパネル上の端末に接続されるのである。
【００４０】第２の回路パネルの誘電性本体はシート状
または板状であるのか好ましく、下面と反対方向でしか
も平行な上面を有している。第２の回路パネル透通電導
体を有しており、これがパネル下面上の全または少なく
とも一部の端末と電気的に接続されている。これらの透
通電導体は第２の回路パネルの上面まで延在している。
【００４１】かくして第１の回路パネル上の接点ひいて
は第２の回路パネルの下面上の端末に接続されている第
１の回路パネルの透通電導体は第２の回路パネルの透通
電導体と接続されて、２個のパネルを透通して延在する
連続的な電導体を一体構成するのである。そのような電
導体は一般に「垂直」または「Ｚ方向」電導体と呼ばれ
ている。
【００４２】第１の回路パネルの特定の透通電導体が第
２の回路パネルの透通電導体と接続されているか否かは
第１の回路パネルの透通電導体が第一の回路パネル上の
接点のどれかに接続されているか否かによって左右され
る。すなわち換言すれば、第１の回路パネルに施された
選択的な処理によって決まってくるのである。すなわち
この発明の方法においては、回路パネル上面の選択処理
により垂直方向の相互接続を制御しようとするものであ
る。
【００４３】回路パネルの露出された主面を選択処理す
る技術にはかなり進歩したものがある。この技術は大量
生産にも短時間小量顧客別個別生産にも応用できるもの
である。
【００４４】例えば、この選択的処理としては写真エッ
チング、選択的電気メッキおよびレーザー削摩などが挙
げられる。透通電導体をパネルの上面、下面または両面
上に延在する長い表面電導体に接続するには同じ選択処
理ステップを用いることができる。この選択処理は表面
電導体の形成にも用いることができるのである。
【００４５】そのような回路パネルを製造するには、回
路パネルプリカーサーを用い、それぞれに内部透通電導
体を形成し上面と下面とに電導性材料からなる層を形成
する。このようなプリカーサーを得るには、貯蔵してあ
る材料の上下面に簡単な処理を施して顧客仕様特殊化す
ればよい。特定の部位のみに透通電導体を具えた顧客仕
様特殊化された個々の回路パネルを製造するには、なん
ら特別の道具や準備がいる訳ではないのである。
【００４６】選択処理に際しては電導性の層上に抵抗パ
ターンを形成することもあり、爾後該層をエッチングま
たはメッキ溶液などの１通り以上の処理媒体により処理
してもよい。このような処理の後では電導体は抵抗パタ
ーンにより覆われていない区域にのみ残留するのであ
る。
【００４７】第１のパネル上の接点を第２のパネル上の
端末に非選択的に接続するに際しては、しかるべき重の
可流性電導性材料を有した介装材をパネル間のインター
フェース（界面部）に設け、上記の第１のパターンの全
ての部位にその量が行き渡るようにするとよい。これに
より各介装材の可流性電導性材料はついで可流性の状態
とされ、これにより第１のパネルの各接点とこれと合心
している第２のパネルの端末とを溶かして電導性の一体
構造とする。
【００４８】第１と第２のパネルの誘電性本体を互いに
接合させるのが最も望ましい。この介装材と接合技術の
利用もこの発明の一環をなすものである。介装材が含有
する可流性誘電性材料は、第１と第２のパネルの相対す
る面を互いに接合するとともに、可流性の電導性材料が
設けられている第１のパターンの部位を除いて両面を互
いに電気的に絶縁するのである。
【００４９】この発明の利点のひとつを挙げるならば、
介装材を顧客別特別仕様とする必要がないということで
ある。すなわち、第１のパターンの部位に可流性電導性
材料を具えた標準品でよいということである。第１のパ
ネルの１個の透通電導体が第１パターンの特定の部位に
位置する接点に接続されていれば、可流性電導性材料を
介してその電導体は第２のパネルのいずれかの端末に接
続されるのである。かくして第１のパネルの透通電導体
は第２のパネルの透通電導体に接続されるのである。第
１のパネルの１個の透通電導体が第１パターンの特定の
部位に位置する接点に接続されてなければ、可流性電導
性材料が存在しても、第１のパネルの透通電導体を第２
のパネルの端末または透通電導体に接続はしないのであ
る。第１のパネルの第１の面または上面に施す選択的処
理により垂直または「Ｚ方向」接続は左右されるのであ
るから、介装材を顧客別特殊仕様化する必要もなけれ
ば、垂直接続が必要とされる部位においてのみ電導性材
料をパネル間に設ける必要もないのである。
【００５０】したがってこの発明のこの実施態様によれ
ば、多層回路パネルユニットを顧客別特殊仕様化するこ
とが自由にできるのである。またこの方法は２−３個の
パネルについて用いることができる。したがって第２の
パネルはその上面上に接点を有することができ、第２の
回路パネルの少なくとも一部の（しかし好ましくは全部
ではない）電導体はそのパネルの上面上の接点に電気的
に接続されるのである。かくして第２のパネルの上面は
上記した第１のパネルの場合と実質的に同様に選択処理
され得るのである。
【００５１】この発明の方法にあってはさらに第３の回
路パネルを用いて、その誘電性の本体には下面を具え、
好ましくはこれと平行な上面も具えるようにする。第３
のパネルはその下面上に端末を有している。第２のパネ
ルの上面上の接点と第３のパネルの下面上の端末とは第
２のパターン内に設けるのが望ましい。第３のパネルは
第２のパネル上に重ねて、第２のインターフェース（界
面部）において第３のパネルの下面が第２のパネルの上
面に対面するようにする。ここで第２のパターンは互い
に合心するようにする。かくして第２のパネルの上面上
の接点と第３のパネルの下面上の端末とは、互いに合心
する。この第２のインターフェース（界面部）において
かく合心した接点と端末とは非選択的に接続されてい
る。この非選択的接続ステップは上記したように介装材
を含むものであるが、第２のインターフェース（界面
部）において用いられる介装材は第２のパターンの部位
に電導性材料を有しているのである。第３のパネルＪは
上面と、第３のパネルの下面上の端末から該上面まで延
在する透通電導体とを、具えているのが望ましい。
【００５２】第１−３パネルのそれぞれの透通電導体は
それぞれのパネルの上下面間を実質的に垂直に延在して
いる。この積層ステップに際しては、第１と第３のパネ
ルの透通電導体が互いに合心するようにする。例えば各
パネルの端末は、透通電導体がパネル中に延在する通路
とともに端末を形成する下端とを有しているようなパネ
ル中の透通電導体の下端により、画定するようにしても
よい。この場合第１と第３のパネルの透通電導体は第２
のパターンの部位に配置され、第２のパネルの透通電導
体は第１のパターンの部位に配置されるようにしてもよ
い。かくしてユニットは種々のパネルをジグザグ状に延
在する複合垂直電導体を有することになるのである。
【００５３】各パネルはその上下面の間に例えばアース
要素などのようなシート状の電導性の内部構成要素を有
している。また各パネルは透通電導体から離れた部位に
おいて該内部構成要素から上面または下面に向けて突出
した隆起を有している。
【００５４】選択処理においては、透通電導体または表
面電導体の全てではないが一部をそのような隆起に接続
させる。これにより透通電導体および／または表面電導
体の全てではないが一部がシート状の内部構成要素に接
続される。いずれの電導体が内部構成要素またはアース
要素に接続されるかは全く自由であるが、これには選択
処理に顧客別特殊仕様化を含ませる必要がある。
【００５５】この発明のさらに他の技術思想によれば、
さらに他のタイプの多層回路ユニットを製造することが
できる。この回路ユニットは上記したような回路パネル
を複数個含んでなるものである。すなわち第１のセット
のパネルを少なくとも１涸と第２のセットのパネルを少
なくとも有するものである。各パネルは上下面を具えた
誘電性の本体と複数の透通電導体とを有している。各パ
ネルＨはまた下面に端末を有しており、各端末は透通電
導体に接続されている。各パネルの上面にはさらに接点
が設けられている。
【００５６】各パネルの上面上の少なくとも一部の接点
はそのパネルの透通電導体に接続されている。第１のセ
ットの各パネルは第１のパターンの少なくとも一部に接
点を、第２のパターンの全ての部位に端末を、それぞれ
有している。第２のセットのパネルは逆の構成であっ
て、第２のパターンの少なくとも一部に接点を、第１の
パターンの全ての部位に端末を、それぞれ有している。
これらのパネルはそれぞれの上下面を相対して、第１の
セットのパネルと第２のセットのパネルとが交互になっ
て相互間にインターフェース（界面部）を画定するよう
に、積層される。
【００５７】異なるパネルの第１のパターンは互いに合
心し、異なるパネルの第２のパターンもまた互いに合心
する。かくして各インターフェース（界面部）におい
て、各パネルの接点は他のパネルの端末と合心する。全
ての合心した接点と端末とは互いに接続されるのが望ま
しく、その場合には各パネルの少なくとも一部の透通電
導体はそれらの接点と端末とを介して他のパネルの透通
電導体にリンクされて、複数のパネルを透通延在する複
合垂直またはＺ方向電導体を構成する。少なくとも一部
のパネルは、その透通電導体の一部がパネルの接点に接
続され、これによりそのパネルにおける透通電導体の一
部は積層中の次高のパネルの透通電導体に接続されるの
である。
【００５８】パネルは上下面に沿って延在する長い表面
電導体を具えているのが最も望ましく、この場合各イン
ターフェース（界面部）には絶縁層が介在して、隣接す
るパネル上の長い電導体を互いに隔離する。この長い表
面電導体はパネルの面に沿って互いに直交する第１と第
２の方向に延在するのが望ましい。各パネルの上面上の
長い電導体は第１の方向に延在し、下面上の長い電導体
は第２の方向に延在するのが、最も望ましい。
【００５９】接点と端末のパターンは行列状の格子であ
るのが望ましく、この場合列は第１の方向に対して平行
に、行は第２の方向に対して平行になるのが望ましい。
かくすることにより、接点と端末の行列はパネルの表面
上の長い電導体と平行に延在することになる。
【００６０】異なるパネル中の透通電導体は各パネルの
端末から垂直上方に延在するのが好ましく、これにより
透通電導体は行列状の第１と第２のバターン内に配置さ
れることになる。第１と第２のパターンとは互いに折り
返し状であるが、互いに第１と第２の方向の一方に互い
違い状であるのが最も望ましい。
【００６１】この発明のさらに他の技術思想によれば、
回路パネルプリカーサーを製造することができる。この
方法にあっては、第１の誘電性シート上に第１の電導性
材料を施し、誘電性シート上の離間した部位に電導性材
料のランド(island)を形成する。第１の電導性材料を施
すに際しては、電導性材料の連続層を形成するようにし
て、この層を透通して開口を延在せしめ、電導性材料の
ランド(island)はそのような開口中に配置するのが最も
望ましい。
【００６２】さらにこの方法においては、第２の誘電性
材料を第１の電導性材料上に施して第２の誘電性シート
を形成して、２個の誘電性シート間に第１の電導性材料
が配置された積層体を得る。第１の電導性材料から離れ
た側のシートの表面は積層体の上下面をなすものであ
る。２個の誘電性材料は協働して電導性材料の各ランド
(island)を取り囲み、各ランド(island)を第１の電導性
材料の残余の部分から絶縁する。
【００６３】さらに好ましくは、各誘電性のシートに孔
を形成して電導性材料のランド(island)と合心させ、孔
を通して各ランド(island)が積層体の上下面に露出する
ようにする。誘電性シート中の孔の形成には、誘電性シ
ートが電導性のランド(island)により積層された後に誘
電性シートに輻射エネルギーを照射する。
【００６４】仲介電導性材料を誘電性シート中の孔中に
沈在させて、積層体の上下面間に延在する透通電導体を
形成してもよい。この仲介材料は電導性材料のランド(i
sland)と会合して、各透通電導体が電導体の一部として
そのようなランド(island)を１個含むようにしてもよ
い。電導性材料が孔を具えた連続的な層として存在する
場所では、透通電導体は連続層中の開口を通って延在す
る。
【００６５】プリカーサーには電導性の表面材を設け
て、表面材が透通電導体に接続されるようにしてもよ
い。仲介材料と表面材とはともに同時に施してもよく、
これには例えば積層体を孔とともにメッキ液に浸漬した
りスパッタリングしたりすればよい。
【００６６】この発明のさらに他の技術思想によれば、
パネルプリカーサーを製造することができる。このプリ
カーサーは上記したような誘電性シートと電導性ランド
(island)とを有している。シートの誘電性材料は互いに
会合して各ランド(island)を取り囲み、プリカーサーの
上下面を構成する。プリカーサーは各誘電性層中に孔を
有するのが望ましく、仲介電導性材料はそのような孔中
を上下面からランド(island)まで延在して、仲介材料と
ランド(island)とが複合透通電導体を形成する。仲介材
料は典型的には中空の筒状で誘電性層の孔中を延在して
いる。
【００６７】プリカーサーにはさらにその上下面に表面
電導性材料を設けるのが望ましく、これが仲介材料に接
続される。仲介材料には金のような貴金属を含有させ、
電導性表面材には貴金属部分と塩基性金属部分とを含ま
せるのが望ましい。貴金属部分は透通電導体を取り囲む
上下面の端末形成区域およびこれから隔離された接点区
域に露出させるとよい。
【００６８】このプリカーサーは上記のような方法で製
造され、かつ上記したような多層回路構造を製造するの
に利用される。例えば異なる回路パネルを形成するに
は、このようなブリカーサーの上下面をエッチングすれ
ばよい。プリカーサに含まれている特殊な仲介構造は顕
著な利点を与えるものである。電導性材料のランド(isl
and)は誘電性材料を補強し、かつ孔が歪むのを防止す
る。加えて電導性のランド(island)は透通電導体の垂直
中間点（プリカーサーの上下面の間の透通電導体の中間
点近く）の近くの各透通電導体中に追加の電導性材料を
与えるのである。電導性のランド(island)はかくして、
仲介材料を沈在させ難い部位において、透通電導体を補
強するのである。以下添付の図面によりさらに説明す
る。
【００６９】
【発明の実施の形態】最適の実施態様−積層技術この発
明の多層回路ユニット製造方法の一実施態様において
は、複数個の回路パネル１０と介装材１２とが用いられ
ている。各回路パネル１０は相反する側の主面１６、１
８を具えた本体１４を有しており、これらの主面の面積
はこれら主面を連結する端面２０の面積より実質的に大
である。なおこの明細書においていう「薄層体（LAMELL
AR）］とは一般にシート状または板状の対象物を指すも
のである。
【００７０】第１−３図に示す実施態様において、各回
路パネルの本体１４は薄層体であってかつ実質的に平坦
であり、その主面１６、１８も面状でかつ互いに並行で
ある。各回路パネルには第１または上面上に電導体２２
が、またその第２または下面上には電導体２４が設けら
れている。第２図に明示するように、電導体２２は極薄
であって、その誘電性の本体１４と反する側の面は本体
１４の主面１６の他の部分より突出している。すなわち
電導休２２は主面１６（上面）上にパターンまたはラン
ドを画定しており、電導体間には凹部２３が存在する。
同様に電導体２４も主面１８（下面）上にパターンまた
はランドを画定しており、電導体２４間には凹部２５が
存在している。
【００７１】各回路パネルはまたパネル中に延在する通
路２６を有しており、主面１６、１８上の接続部位５
６、５８を連結している。図示のように通路２６は各回
路パネルを完全に貫通している。各通路２６には電導性
材料２８が沈在して、通路の内壁を被覆して通路全長に
亘って延在している。各回路パネルの一部の通路２６内
の電導性材料２８は上面上の電導体２２を下面上の電導
体２４に接続している。
【００７２】回路パネル１０の一部または全部１は両主
面１６、１８から離れた位置において、１個以上のシー
ト状の電導性の電位面要素３０を本体１４中に有してい
る。各電位面要素３０は通路２６内を延在する電導性材
料２８に接続され、ひいては回路パネル上の電導体２
２、２４の１個以上に接続されている。そのような意図
された接続は別として、電位面要素３０は回路パネルの
他の電導性の構成要素からは絶縁されている。
【００７３】回路パネル１本体１４にはさらに通常回路
の形成に使用される回路構成材料が含まれている。した
がって誘電性の本体１４は熱硬化性、熱可塑性または反
応硬化性高分子またはそれらの組合せなどの高分子材料
から形成されている。特にエポキシ、フェノール類、エ
ラストマー、液晶高分子、ケトン、サルトン、ポリアミ
ド、エポキシ変態ポリアミド、フロリネート高分子およ
びそれらの組合せなどが一般に用いられる。
【００７４】誘電性の本体１４には補強材を含有しても
よく、例えばガラス、セラミック、アラミドその他繊
維、粒子または中空球体などの高弾性モジュラス材料な
どが含まれる。繊維性の補強材は本体を形成する誘電性
材料中に拡散させてもよく、シート状、ニット状または
織物状で含ませてもよい。
【００７５】誘電性の本体１４は無機材料から形成して
もよく、ガラス、セラミック、ガラス−セラミック材料
およびシリコンなどが用いられる。電導体、通路内の電
導性材料および電位面要素などに用いられる電導性材料
としては金属性電導性材料、例えば銅、銅合金、アルミ
ニウム、タングステン、モリブデン、インバーなどのニ
ッケル−鉄合金、金そのたの貴金属、またはそれらの組
合せや合金などが挙げられる。電導性材料は互いにメッ
キした層状の構造（図示せず）で与えてもよい。これに
代えてまたは加えて、回路パネルの電導性の部分には本
質的に電導性の高分子または非電導性材料（非電導性高
分子など）と電導性高分子粒子（高分子中に微細金属粒
子を拡散させたもの）との混合物を含ませてもよい。
【００７６】電導体２２，２４の回路パネル上における
配置および各パネルの相対する側の電導体間の電気的接
続のパターンは最終製品中に組み込まれる回路による必
要のいかんいよって左右される。通常同一のユニット中
において用いられパネルが異なれば電導体のパターンも
異なってくる。通常パネルの一方の面上の電導体２２は
主として一方を指向し、パネルの反対面上の電導体２４
はこれと直交する方向を指向する。回路パネルにはその
他にも、種々の電気要素を接続するための諸構造（図示
せず）が設けられている。
【００７７】ユニットに用いられる各介装材１２は薄層
体３２を有しており、この薄層体は本体１４の端面より
面積の大きい第１と第２の主面３４、３６を具えてい
る。これらの薄層体は実質的に平坦でシート状の構造で
ある。各薄層体３２にはその第１の主面３４上に可流性
の誘電性材料からなる第１の層３８が、また第２の主面
３６上に可流性の誘電性材料からなる第２の層４０が。
それぞれ設けられている。ここでいう「可流性」とは少
なくともある種の条件下においては材料が流化できるこ
とをいう。
【００７８】可流性材料は室温で流体または流体状であ
る必要はない。また可流性材料は永久に流体である必要
はなく、つぎに記載する工程中の一部において流体であ
れば足りるのである。これらの層に用いられる可流性材
料は製造工程中流化した後に固化または「硬化」される
ものである。可流性材料には１種以上の高分子が含ま
れ、その全てまたは一部は有機高分子である。その例と
しては、非硬化または部分硬化反応硬化高分子前駆体
（プリカーサー）（例えば通常「Ｂ−段階」エポキシと
呼ばれる部分硬化エポキシ樹脂）が挙げられる。その他
にも非硬化または部分硬化熱硬化性高分子および熱可塑
性高分子が用いられる。
【００７９】可流性材料は接着性材料てあってもよく、
硬化性接着剤または高温溶化接着剤などを一成分として
含むものであってもよい。すなわち層３８、４０中の誘
電性可流性材料は、該材料が最終的には回路パネルの表
面上に設けられた誘電性に接着するように、選択され
る。このような接着は、流化時に誘電性可流性材料が回
路パネルの材料と接触した際、またはそのような接触後
可流性が硬化する際に、起きるものである。非硬化また
は部分硬化エポキシなどの反応性硬化高分子は本質的に
接着性である。また多くの熱可塑性材料も、軟化または
粘液状であれば、接触時に相互に接着する。
【００８０】誘電性可流性材料は気泡を有しないことが
必要であり、かつ揮発性材料を実質的に含まないことが
要求される。この明細書において「揮発性材料を実質的
に含まない」とは、可流性材料中に揮発性材料があった
としても、材料を流体状にして硬化させるに必要な温度
（約１２５ｍｍＨｇの絶対圧力条件下で）において該材
料が気泡を形成しないということを意味するものであ
る。可流性材料の露出表面に気泡または揮発性材料が存
在すると、気泡を生じることなしに積層工程の前期にお
いて消滅することは期待できないのである。
【００８１】各介装材１２の薄層体３２は寸法的に安定
なシート状内部構成要素４２を有している。この内部構
成要素４２は主面３４、３６から離れた位置において薄
層体３２中に設けられており、これらの面に対して平行
に延在するものである。ここで「寸法的に安定」とは構
成要素の主面と平行な方向に 寸法安定性を有している
ことをいう。すなわち内部構成要素４２は薄層体３２の
主面３２、３４に平行な方向の変形に対して抵抗性を有
している。しかしこの内部構成要素４２は可撓性であっ
て、主面と直交する方向については容易に曲げることが
できる。
【００８２】内部構成要素４２は比較的高弾性係数の誘
電性材料シートから形成されている。通常内部構成要素
４２を形成する材料の弾性 係数は可流性誘電性材料の
それよりも高い。内部構成要素に用いる高弾性係数材料
としては、ポリアミド、エポキシ、結晶高分子および液
晶高分子などが挙げられる。内部構成要素４２それ自体
は繊維またはフィラメントなどの補強材料を分散または
織布状で含んでいてもよい。例えばガラス、セラミック
繊維などが好適である。また内部構成要素４２は例えば
ガラスやセラミックなどの実質的に剛性で、非可撓性の
誘電性から形成してもよい。各介装材１２はその本体を
貫通延在する複数の孔を有していてもよく、各孔は第１
の面３４の接続部位４６から第２の面３６の接続部位４
７まで延在している。以下さらに記載するように、各介
装材上のそのような接続部位は、介装材に使用される特
定の回路パネル１０上の接続部位のパターンに合致する
ように、選ばれている。このようなパターンは最終回路
に要求される電気的な設計により定まるものである。
【００８３】誘電性電導性材料からなる単一要素４８が
各介装材の各孔に設けられている。この単一要素４８は
介装材を一方の主面から他方の主面まで貫通延在してお
り、第１の主面３４上の接続部位４６に露出する可流性
電導性材料の第１の部分と第２の主面３６上の接続部位
４７に露出する可流性電導性材料の第２の部分とを包含
している。各露出部分５０はそれを取り巻く介装材の主
面と面一であっても若干凹状になっていてもよい。しか
し若干突出しているのが一番望ましい。
【００８４】可流性誘電性の第１と第２の層３８、４０
は孔と単一要素４８とによって中断されており、これに
より介装材の接続部位４６、４７には可流性電導性材料
は存在しないようになっている。
【００８５】単一要素４８に用いられる可流性電導性材
料は通常内部錫接合などのロウ付けに用いられるタイプ
の金属合金でよく、例えば金基可流性合金（例えば錫−
金ロウ付け合金）などが用いられる。このような合金に
あっては大体積の合金をゴールドリッチカバーが覆って
いる。また可流性電導性材料は電導性の可流性高分子
（例えばポリアセチレン）などの非金属性電導性材料を
含有していてもよく、または非電導性の可流性高分子や
部分反応高分子前駆体（プリカーサー）（例えばエポキ
シ樹脂）などを、それらのうちに拡散した金属材料とと
もに、含有していてもよい。また鉛−錫熔接材などの熔
接材であってもよい。 しかしこれらの熔接材は電導性
材料との接合のためにフラックスやアクチベーターなど
を必要とするので、あまり好ましいものではない。その
ようなフラックスやアクチベーターなどが用いられるも
のの、それらは積層工程中に好ましくない吐出ガスを生
成し、最終的なユニットに好ましくない残留物を残すの
である。
【００８６】誘電性材料に関して述べたと同様な意味で
これらの電導性材料は可流性である。すなわち電導性材
料は適宜な条件下で流化するが、室温で流体である必要
はないのである。可流性電導性材料は気泡が実質的にな
く、揮発性材料も含んでいないのが望ましい。また可流
性電導性材料は流化の後は適宜硬化できるのが望まし
い。また可流性電導性材料は、回路パネルの電導性材料
と接合するようなものが、選ばれる。この接合には必ず
しも電導性材料によって回路パネルを湿らせる必要はな
く、両者間に電気的な接続をもたらすものであればよい
のである。
【００８７】この実施態様における介装材の製造に際し
ては、内部構成要素４２を構成するのに適した寸法安定
性の高弾性材料のシートを層３８、４０を構成するのに
適した可流性誘電性材料の層とともに押出し積層または
コーチングして、半仕上げ介装材シートを形成する。こ
のコーチング作業は連続または半連続基台上で行ない、
カレンダーリング、ロールコーチング、浸漬コーチン
グ、スプレーコーチング、静電コーチング、電気泳動沈
降などの周知のコーチング技術を利用する。
【００８８】半仕上げシートにはそれから穿孔またはド
リルなどにより接続部位に孔を形成する。この作業には
パンチやダイス、ドリルなどの機械的道具を用いるか、
集中レーザー光などの輻射エネルギー技術を用いる。こ
れに代えて化学的なエッチングによってもよい。
【００８９】各介装材は比較的薄い構造で、孔のアスペ
クト比または長さ／直径比が比較的低く、典型的には
３：１以下、通常は１：１以下であることが望ましい。
そのような孔の形成は正確かつ容易に行うことができる
ものである。
【００９０】単一要素４８の形成に際しては、可流性電
導性材料を流体状で孔中に導入してやるか、または予成
形された可流性電導性材料を実質的に剛性状で孔中に挿
入してやる。例えば単一要素４８を構成する電導性材料
はロッド又はワイヤーの状態で供給して、ディスク状の
小さな形状に切断する。これに代えて電導性材料のシー
トから打抜き成形してもよい。電気化学沈降または真空
沈降などの沈降により単一要素４８を形成してもよい。
シルクスクリーンプリントなどのプリント技術により形
成してもよい。単一要素４８が介装材の周囲の主面３
４、３６と面一であることは必ずしも必要ではない。同
様に単一要素４８が孔を完全に満たすことも必ずしも必
要ではない。
【００９１】この発明のさらに他の実施態様によれば、
介装材１２と回路パネル１０とを互いに組み付けること
ができる。組付け前に両者とも検査をするのが望まし
い。積層技術においては、回路パネルを完全に成形して
電導体を必要な両面に設け、組付け前にに電導体間に電
導性の接続を形成する。かくして各回路の全ての構成要
素は回路パネルを他の構成要素に組み付ける前に検査で
きるという利点がある。これにより回路中にある欠点に
起因する浪費と無駄とを大幅に節減することができ、最
終製品の信頼度を大幅に向上させるのである。従来の両
面回路ボードを検査する手法により回路パネルは検査す
ることができる。
【００９２】介装材も組付け前に検査することができ
る。この検査に際しては、選ばれた接続部位に単一要素
４８が有るか否か、他の部位にはそのような要素が有る
か否か、各単一要素４８の電気的な連続性などを検査し
て、単一要素が介装材を完全に透通しているか否かを確
認する。このように事前に各構成要素をチェックできる
が故に、続いての積層作業を高度に確実に行うことがで
きるという利点がある。ここの回路パネルと介装材とが
良好であれば、得られる最終製品も間違いなく良好なも
のとなる。この結果組付け後の穿孔などの信頼度の低い
作業を必要とする工程が非常に有利となる。
【００９３】このように予備検査された回路パネルを分
解状態で第１図に示す。回路パネル１０と介装材１２と
は、その主面が相対する状態で積層される。両者は交互
に積層されて、各介装材が１対の回路パネル間に配置さ
れる。例えば介装材１２ａは隣接する回路パネル１０
ａ、１０ｂ間に、介装材１２ｃは回路パネル１０ｂ、１
０ｃ間に、それぞれ配置される（第２図）。図中では理
解を容易とするために、回路パネルと介装材とは離間し
て示されているが、積層中において両者の主面は互いに
当接しているのである。
【００９４】積層作業に当っては、各介装材上の接続部
位を隣接する回路パネルの相対する主面上の接続部位と
合心させるようにする。接続部位４６ａひいてはそこに
露出している単一要素４８ａは回路パネル１０ａの接続
部位５６ａと合心し、回路パネル１０ｂの単一要素５８
ａは介装材１２ａの反対側の接続部位４ａひいてはその
部位に露出している単一要素４８ａの電導性材料と合心
する。
【００９５】各回路パネル上の各接続部位には電導性材
料が露出していることになる。図示の構造では、各回路
パネル上の各接続部位における露出電導性材料は通路中
の電導性材料２８を含んでいる。例えば通路２６ａは回
路パネル１０ａの下面１８ａから内部に延在し、したが
って下面１８ｂａ上の接続部位５６ａにおける露出電導
性材料は通路２６ａ中の電導性材料を含んでいる。各回
路パネルを貫通する電導性材料２８は２個の異なる面上
における２個の離れた接続部位において露出電導性材料
を形成している。
【００９６】以上の合心作業は手作業によっても自動作
業によってもあるいはロボット作業によっても行うこと
ができる。加えて回路パネルや介装材には案内孔や案内
端を形成して、これに案内ピンやロッドを係合させるよ
うにしてもよい。
【００９７】単一要素４８と層３８、４０の誘電性材料
とが流体状であり、かつ回路パネルと介装材とが合心状
態に維持されるので、両者は一体化を強制され、積層さ
れた回路パネルと介装材とを１対の板６６（第３図）絞
ぼることにより、両者は強制的に合体される。もし必要
なるらば、単一要素４８の可流性電導性材料または層３
８、４０の可流性誘電性材料を流体状態とするために、
介装材と望ましくは回路パネルとを加圧工程前または中
に高温において加熱してもよい。かくして積層前に回路
パネルと介装材とは個々に予備加熱され、または絞ぼり
工程中に板に熱を加えることにより積層全体が予備加熱
される。両方を行ってもよい。
【００９８】回路パネルと介装材とが強制的に合体され
ると、各介装材の接続部位の可流性電導性材料は合心し
た接続部位において相対する回路パネルの電導性材料に
接触する。例えば接続部位４６ａにおける単一要素４８
ａの可流性電導性材料は回路パネル１０ａの合心した接
続部位５６ａにおける電導性材料２８と接触する。同様
に接続部位４７ａないおける可流性電導性材料は回路パ
ネル１０ｂの合心した接続部位５８ａにおける電導性材
料に流入接触する。電導性材料は回路パネルの電導性材
料と会合して連続的な電導性の通路を形成する。可流性
電導性材料は他の電導性材料と接合するのが望ましい。
【００９９】各介装材の一面上の接続部位における可流
性電導性材料はすでに同じ介装材の反対面上の可流性電
導性材料と電気的に接続されているので、これにより隣
接する回路パネルの接続部位間に連続した電導性の通路
が形成される。例えば単一要素４８ａの可流性電導性材
料は、介装材の両面上の接続部位４６ａ、４７ａにおけ
る電導性材料も含めて、回路パネル１０ａ、１０ｂ上の
接続部位５８ａ、５８ｂにおける電導性材料と絵合し両
回路パネルの間に延在する連続的電導性材料を形成す
る。これにより各回路パネル上の電導体２２、２４が相
互に接続されるのである。
【０１００】介装材上の可流性電導性材料の層３８、４
０は隣接する回路パネルの相対する面と緊密に流化接触
して、面上の電導体間の凹部を満たす。例えば介装材１
２ａ上の層３８ａの可流性誘電性材料は回路パネル１０
ａの主面１８ａ上の電導体２４間の凹部２５を満たすの
である。可流性誘電性材料は回路パネルの誘電性本体お
よび表面電導体と接着するのが最も望ましい。そのよう
な流化の後、各電導体は本体１４の誘電性材料と可流性
誘電性材料とによって完全に取り囲まれる。このような
回路パネル上の電導体のカプセル化は、回路パネルが主
面上に可流性誘電性材料を有していなくとも起きるので
ある。
【０１０１】このように可流性電導性材料と可流性誘電
性材料とが流化した後、可流性材料は硬化されるか実質
的に固体状にされる。金属性熔接材や熱可塑性材料など
の可流性材料は積層を冷却することにより簡単に硬化さ
れる。エポキシやその他の高分子前駆体（プリカーサ
ー）などの反応性材料は反応を進行させることにより硬
化できる。完全となったユニットはそのまま使に供する
ことができる。半導体チップや別設の装置などは回路パ
ネル１０ａ、１０ｂの露出面に載設され電導体２２、２
４に電気的に接続される。パネルユニットの露出面には
さらに可流性誘電性材料でコーチングを施して、露出面
上の電導体を保護するようにしてもよい。
【０１０２】介装材１２に当接している回路パネルの内
面上の電導体は介装材の誘電性材料および相対する誘電
性本体１４によって完全に包絡されているので、浸食そ
の他の大気中の悪影響から保護されている。同様にこれ
らの内部電導体は公知で且つ電気的特性が予測される電
気的特性を具えた固体誘電性材料により完全に包絡され
ているので、電導体近傍に存在する気泡による予測でき
ない電気的影響も除かれている。
【０１０３】信頼度を大きく挙げるためにはいくつかの
工程態様を組み合わせることもできる。合心相対した接
続部位における可流性電導性材料は回路パネル内に画定
された通路２６の空間内に浸透する。かくして通路の空
間は特定の接続部位に存在する過剰の可流性電導性材料
を収容する貯留場所として機能する。これにより接続部
位における隣接する回路パネル間の距離の変動が吸収さ
れる。
【０１０４】もし回路パネルや介装材の面が完全に平坦
でなかったり平行でなかったりするときは、特定の回路
パネルの一部分が介装材の電導性材料に係合する。しか
し介装材の電導性材料が可流性であるので、かつ接続部
位における貯留場所内の空間に流れ込むので、第１の接
触部位における介装材の電導性材料は坐屈して、パネル
が介装材の方に移動する。かくして介装材の電導性材料
が同じパネル上の他の接続部位における電導性材料に接
触する。また介装材の電導性材料は回路パネル内に画定
された貯留場所に流れ込むことができるので、可流性電
導性材料は各貯留場所の電導性材料によって画定される
電導性材料の区域のほぼ全域に接触するのである。
【０１０５】介装材の誘電性材料は、回路パネルが不規
則であるかまたは精密な平坦度や平行度から偏倚してい
る場合でも、回路パネルの面と完全で信頼できる面接触
を遂げることができる。誘電性材料の流れがそのような
偏倚を補償してしまうのである。可流性誘電性材料の一
部は、それまで可流性電導性材料により占められていた
空間および／または回路パネル上に画定された貯留場所
の一部または全部に、強制的に押し込まれるのである。
第３図に明示するように、介装材１２ａ上の層３８、４
０の可流性誘電性材料の一部は、当初、可流性電導性材
料４８ａにより占められていた空間中に膨出する。また
回路パネルの通路または貯留場所５６が電導性材料を具
えていない介装材の部分に相対する場所においては、可
流性誘電性材料の一部がその通路内に浸透することがで
きる。例えば第３図に示す積層構造の下部に近い介装材
１２ｂ上の層３８の可流性誘電性材料の一部は、回路パ
ネル１０ｂ中の通路２６ｂに浸透するのである。
【０１０６】この工程は、異なる構成要素上の接続部位
間の合心度に関しては、比較的鈍感である。第４図に示
すように、介装材１２上の接続部位は隣接する回路パネ
ルに対して、介装材とパネルの主面と平行な方向につい
て、合心していない。このような偏心が１この貯留場所
または通路２６の全直径より小ならば、隣接する介装材
の可流性電導性材料４８は隣接する回路パネルの接続部
位において電導性材料２８とまだ接触できるのである。
介装材１２上の誘電性層３８、４０は可流性であるか
ら、誘電性材料は回路パネルを介装材の電導性材料から
離間した状態では保持しないのである。誘電性材料と電
導性材料とは却て貯留場所または通路２６に浸透して行
くのである。
【０１０７】同様にして第５図に示すように、特定の介
装材の両側の回路パネルはその介装材に対してまたは同
士間においてかなり偏心することもあるが、それでも介
装材の電導性材料によって確実に相互接続され得るので
ある。介装材の誘電性材料は接続とは干渉しない。過剰
の誘電性材料は過剰電導性材料とともに貯留場所または
通路２６内に押し込まれるのである。
【０１０８】このような偏心を許容する能力は、小寸法
の回路パネルの場合には、特に重要である。隣接する通
路の直径や距離などの寸法が減少するとともに、回路パ
ネルと介装材の製造および合心における許容度は大きな
割合となる。にもかかわらず、許容される偏心の程度は
通路２６の全直径に等しいから、非常に小さな通路直径
および隣接する通路間が小距離でも、かなりの偏心が許
容されるのである。このことは半導体チッブなどに使用
される非常に密で小型の回路ユニットの場合にはこの発
明の大きな利点となる。回路パネルユニットは望ましく
は直径が約０．５ｍｍ未満の複数の通路（ビア）を備え
た回路パネルを含んでおり、より好ましくは直径が約
０．２５ｍｍ未満の複数の通路（ビア）を備えた回路パ
ネルである。間隔は約１．０ｍｍ未満、より好ましくは
約０．５ｍｍ未満である。
【０１０９】第６、７図に示すように、この発明の他の
実施態様における介装材１２’は内部構成要素４２’を
有しており、この内部構成要素はその主面から内部に向
けて延在する孔４３を具えている。可流性誘電性材料の
層３８’、４０’は内部構成要素４２’の両面上に延在
して、可流性電導性材料からなる単一要素４８’が主面
に露出している接続部位を除いて、介装材の主面３
４’、３６’を画定している。
【０１１０】内部構成要素４２’は介装材の内部構成要
素について上記した材料と同じものから形成してもよ
い。孔４３は内部構成要素の畦によって相互から隔離さ
れているのが望ましく、これにより孔が存在するにも拘
わらず、内部構成要素は相当の強度と寸法安定性を帯び
ることができるのである。
【０１１１】内部構成要素４２’の面には可流性電導性
材料の層３８’、４０’を適宜な方法で施してもよい。
しかしその処理により孔を完全に埋めてしまうようなも
のであってはならない。したがって組付け作業の前に、
各孔４３は可流性誘電性材料によっては占められていな
い充分な空間を内部に保有していなければならない。
【０１１２】第７図に明示するように、上記したように
介装材１２’が工程中に利用されている。上記したよう
に、可流性電導性材料からなる単一要素４８’と可流性
誘電性材料からなる層３８’、４０’とが流体状である
ときには、積層された回路パネルと介装材とは１対の板
間で絞ぼられて、隣接するパネル１０’と相互に押しつ
けてその間に介装材１２’を圧縮する。ここでも介装材
上の可流性電導性材料の単一要素４８’の一部は各接続
部位における通路２６’内に流れ込む。各介装材の主面
上の誘電性材料はパネル１０’の相対する面に流化接触
して、回路パネル上の電導体間の空間を満たす。内部構
成要素４２’内の孔４３はここでも可流性誘電性材料を
収容する追加的な貯留場所として機能する。
【０１１３】かくして層３８’、４０’の可流性誘電性
材料の一部は、回路パネルが相互に押しつけられたとき
に、この材料の孔に押し込められる。これにより積層工
程中に介装材の圧縮が起きて、パネルの主面１６’、１
８’が正確な平坦度から偏心している場合でも、システ
ムの信頼できる挙動を与える能力が顕著に向上されるの
である。加えて、回路パネル上における電導体の密度の
不均一さが孔の存在により補償されるのである。層３
８’、４０’の誘電性材料の孔４３’への流入によりパ
ネル面上の電導体２２、２４によって占められていた体
積が補償される。これらの電導体により置換された可流
性誘電性材料は満たされてない孔に流れ込み、パネルに
平行に流れる必要はないのである。
【０１１４】この発明のさらに他の実施態様による介装
材１２’’を第８図に示す。この介装材は繊維７０を含
む繊維材料からなる内部構成要素４２’’を有してい
る。該繊維７０は互いの間に内部空間７２を画定してお
り、この内部空間は第６、７図に示す孔４３と同様な働
きをするものである。可流性誘電性の層３８’’、４
０’’中の孔および繊維性の内部構成要素４２’’を通
って可流性電導性材料４８’’が延在している。
【０１１５】上記の構成に代えて、孔は可流性誘電性層
３８’’、４０’’に形成してもよく、これにはこれら
を内部構成要素４２’’と組み付けた後にレーザーを選
択的に照射すればよい。可流性電導性材料はこれらの孔
中に分離して設けられ、これにより該分離した可流性電
導性材料は内部構成要素の両面に沈在することになる。
積層工程中に、可流性電導性材料は両面から内部構成要
素中に浸透し、可流性電導性材料は介装材を透通して延
在する一体の塊体を構成する。
【０１１６】さらに以上に代えて、可流性電導性材料は
内部構成要素を通って流れて、積層工程前に一体の塊体
を構成してもよい。さらにこれに代えて、可流性電導性
材料を内部構成要素上に沈在させて、構成要素の層を電
導性材料の周囲に選択的に沈在させるようにしてもよ
い。第８図に示したような構造および上記のような構造
においては、内部構成要素中の満たされない空間は貯溜
場所として機能して、積層工程中可流性電導性材料を吸
収する。
【０１１７】第６図の孔４３または第８図の内部空間７
２などの満たされない空間を含んだ内部構成要素におい
ては、誘電性材料が流体状であるときに、可流性誘電性
材料が孔に流れ込むのを許すが、そのような流れに対し
てそこそこの抵抗を有している必要がある。これによ
り、積層された介装材と回路パネルとが互いに押しつけ
られたとき、可流性誘電性材料がかなりの圧力に達し
て、可流性誘電性材料が内部構成要素の中の抗を完全に
満たす前に、電導体と他の不純物との間の空間に浸透す
る。換言すれば、可流性材料が孔に流れ込むことに対す
る抵抗は、誘電性材料が回路パネル面上の電導体間の空
間に流れ込むことに対する抵抗に、約等しいものでなけ
ればならないのである。かくして可流性誘電性材料と内
部構成要素との間の境界にある孔の寸法は、回路パネル
の面上の隣接する電導体間の距離より、大きいものであ
ってはならないのである。小さい孔は内部構成要素内の
空間への流込みに対する抵抗がもっと大きいのである。
【０１１８】第９図に示す介装材１１２は内部構成要素
を有していないが、その代わりに両主面１３４、１３６
に可流性誘電性材料の固体を有している。内部構成要素
を有していない介装材を用いた積層工程においては、温
度と圧力条件とを厳密に制御して、主面１３４、１３６
における可流性誘電性材料の層１３８が、回路パネル上
の電導体間の空間に浸透するに充分なだけ流化するが、
誘電性材料の大きな流れが位置を外れている介装材の内
部構成要素を掃引しないようにしなければならない。か
くして可流性誘電性材料はペースト状または粘性状とさ
れるのである。
【０１１９】第９図に示す介装材はまた、電気的に比電
導性の高分子マトリックス１５１中に分散された電導性
粒子１４９から構成される複合可流性電導性材料１４８
を含んだ、内部構成要素を有している。この複合材料は
電導性ではあるが、その電導性は純粋な金属のそれより
は低く、したがって可流性電導性材料１４８全体を通し
ての電気抵抗は比較的高いものである。
【０１２０】隣接する回路パネル間に低抵抗の電導性通
路を形成するために、帯状の金属性電導体１５３が、上
面１３４付近か下面１３６付近まで、介装材１１２の全
厚さに亘って延在している。この電導体は複合可流性電
導性材料１４８と接触している。この可流性電導性材料
が介装材の両側において回路パネルの電導性材料と接触
すると、回路パネルの電導性材料は金属性電導体１５３
の近くに沈在する。各接続部位において、回路パネルの
電導性材料は介装材の金属性電導体１５３と、複合可流
性電導性材料を通る短い低抵抗性の通路のみにより、接
続される。
【０１２１】第１０図に示す介装材は、可流性電導性要
素が介装材全体を透通延在する可流性電導性材料の単一
体ではない点において、上記したものとは異なってい
る。各電導性要素は介装材の一方の主面上に可流性電導
性材料の塊体２４８を、また他方の主面上には他の同様
な塊体２４９を、さらにこれらの塊体２４８、２４９間
に延在する非可流性電導性材料２５０を、それぞれ有し
ている。
【０１２２】また第１０図の介装材においては、両主面
上の接続部位の一部が他の側のそれと互い違いな配置に
なっている。例えば主面２３４上において塊体２４８ａ
により画定される接続部位は主面２３６上の塊体２４９
ａにより画定される接続部位と互い違いの配置になって
いる。この配置は隣接する回路パネル面上の接続部位が
互い違いになっている場合に利用できる。
【０１２３】第１１図に示すように、介装材を貫通して
延在する可流性電導性材料３４８の塊体を有した介装材
３１２を用いたユニットの場合には全ての回路パネル中
に貯留場所を必要とはしないのである。したがって回路
パネル３１０ｂは接続部位に通路も孔も有していないの
である。接続部位には回路パネルの主面上の電導体３２
２に接続された電導性材料の平坦なディスクまたは板を
有しているだけである。
【０１２４】しかしパネル３１０ａの主面３１８上の接
続部位３５６ａ面３１８に開口する貯留場所３２６と、
接続部位において通路被覆３２８の形で電導性材料と
を、有している。貯留場所３２６は組付け作業中介装材
３１２中の電導性材料の本体３４８からの過剰な電導性
材料を収容する。組付け作業中可流性電導性材料の本体
３４８は完全に流体状であるから、貯留場所３２６は介
装材３１２の面上の接続部位３５８ａおよび３５６ａと
流体連通している。接続部位３５８に存在するであろう
過剰の可流性電導性材料は全て上方の接続部位３５６の
方に移動して、貯留場所３２６が過剰の電導性材料を効
果的に収容する。
【０１２５】介装材３１２の内部構成要素３４２は金属
製であって、最終製品におけるアース面または電位面と
してこれを利用できる。内部構成要素３４２は可流性電
導性材料の塊体３４８の一部と接触しており、これによ
り上記の電位面経の電気的な接続を与えている。最終製
品にあっては、内部構成要素３４２は可流性電導性材料
に電気的に接続されている回路パネル電導体に電気的に
接続されている。残余の可流性電導性材料（図示せず）
は可流性電導性材料を取り巻く誘電性材料によって電導
性の内部構成要素３４２から絶縁されている。
【０１２６】第１２図に示した構造にあっては、回路パ
ネル４１０はその接続部位４５６、４５８に貯留場所を
有していない。介装材４８０はその両面上の接続部位４
４６、４４７間に貫通延在する可流性電導性材料の塊体
４４８を有している。介装材の内部構成要素４４２はこ
れらの塊体４４８に開口する貯留場所４５１と可流性誘
電性材料の層４３８、４４０に開口する孔４４３とを有
している。
【０１２７】積層工程中塊体４４８からの過剰な可流性
電導性材料は回路パネル４１０が合体されるときに貯留
場所４５１内に押し込まれる。この過程は層４３８、４
４０からの過剰可流性誘電性材料が孔４４３に押し込ま
れる際のそれと同じである。かくして各貯留場所４５１
は合心した相対する接続部位４４６、４５６および合心
した相対する接続部位４５８、４４７と流体連通状態と
なり、これによりそれらの対になった接続部位からの過
剰な可流性電導性材料を貯留場所４５１が収容するので
ある。
【０１２８】その他種々の変化実施態様が可能である。
一例を挙げると、第１−５図に示した全構成は逆にする
ことができ、回路パネルに可流性電導性材料の塊体を設
け、介装材を貫通して延在する電導性の筒状の要素の形
で貯溜場所を与えることもできる。またこの発明のユニ
ットに用いられる回路パネルおよび介装材の数は増減自
由であるが、通常は少なくとも２個の回路パネルと少な
くとも１個の介装材が用いられる。
【０１２９】積層体のの構成要素は平坦であっても湾曲
していてもよい。積層体の端部に配置される回路パネル
は必ずしも層状である必要はない。介装材に対面するこ
とのないこのような端部の回路パネルはいかなる外形形
状であってもよい。例えば最上または最下の回路パネル
は突起や壁やその他の構造を端面や積層部位から外れた
部位に具えたケースの一部などであってもよい。また同
様に、内部回路パネルおよび／または介装材などの積層
外側方に突出していて積層体中の他の構成要素に相対し
ない部分は層状でなくともよい。
【０１３０】上記した合心および積層工程は、連続また
は半連続式に改変することができる。すなわち回路パネ
ルと介装材とを連続リボン状で供給し、ニップローラー
などの連続積層装置により積層作業を行なうようにす
る。
【０１３１】また個々の介装材の全ての構成要素を積層
前に回路パネルに固定することも必ずしも必要ではない
のである。例えば、可流性材料の層と上記の内部層とを
回路パネルの積層とともに正しい位置に積層して介装材
を形成することもできるのである。
【０１３２】さらに積層作業を段階的に行なうこともで
きる。すなわち２個以上の回路パネルを適宜な介装材と
ともに積層し、これを組み合わせてサブユニットとして
から、サブユニットを互いに積層してもよいし、サブユ
ニットを他のサブユニットおよび介装材と積層してもよ
いし、これらの積層したものをさらに積層してより大き
なユニットとすることもできるのである。
【０１３３】本発明の他の実施例による、第１３図に示
す回路パネル前駆体（プリカーサー）を製造する方法に
おいては、誘電性材料からなる第１のシート５００を利
用する。この材料としては上記した回路パネル用のもの
から適宜なものを選んで使用する。しかし第１のシート
は好ましくは熱可塑性高分子、より好ましくはポリアミ
ドから形成する。またシート５００の厚さは約１５０μ
ｍ未満であるのが望ましい。
【０１３４】シート５５０の表面上には銅、銅合金など
の金属の電導性材料からなる連続層が積層される。この
電導性の層は従来のメッキ法などによって施してもよ
く、別設の層をシートと重ねてから加圧加熱しても形成
できる。ついで層５０２の一部を除いて第１４図に示す
ような構造とする。これにより層には孔５０４とランド
(island)５０６とが行列状に形成される。この行列配列
のうち、列は層の面と平行な図中矢印Ｘで示す第１の方
向に、これと直交して行は面と平行な図中矢印Ｙで示す
第２の方向に、それぞれ指向している。
【０１３５】各孔５０４中には１個のランド５０６が配
置されている。各ランドは層５０２の他の部分から隔離
されている。すなわちランド５０６と孔５０４とを形成
するに際しては、層５０２の各ランド５０６を取り巻く
環状の部分は除かれる。これには電子要素の製造にも用
いられる周知の適宜な方法によればよい。例えばまず層
５０２をフォトレジストでコーチングしてから、光に暴
露して取り除かれるべき環状部分を除いてフォトレジス
トを硬化させる。ついでフォトレジストを洗浄して硬化
されてない部分を除く。ついでエッチング液に暴露して
層をエッチングする。この際フォトレジストは層を保護
しているので、暴露された部分のみが除かれる。
【０１３６】これに代えて、シート５００上に孔５０４
とランド(island)５０６とを適宜周知の方法により選択
沈降させてもよい。一例として、孔５０４に対応する区
域においてシート５００をレジストでコーチングし、爾
後無電解メッキ液のさらしてレジストにより覆われてい
ない区域に金属材料を沈降させてもよい。
【０１３７】電導性の層５０２が形成されて孔とランド
(island)とが形成された後、層５０２上にさらに誘電性
材料を施す。これにより第２の誘電性の層５０８が第１
５図に示すように形成される。かくして積層体は誘電性
層５００と５０８との間に電導性材料層５０２を有する
ことになる。電導性材料層５０２から離れた方の下側の
誘電性層５００の表面５１６は積層体の下面を構成し、
上側の誘電性層５０３の表面５１４は積層体の上面を構
成することになる。
【０１３８】層５０８の誘電性材料はシート５００の誘
電性材料と同じ組成と厚さとを有しているのが望ましい
が、組成や厚さが異なっていてもよい。層５０８の材料
は液状の誘電性材料をコーチングしても得られるし、別
設の層５０８を用いてシート５００および層５０２と加
圧加熱合体しても得られる。誘電性シート５００と層５
０８とは孔５０４の環状部分に浸透して互いに合体し、
各ランド(island)５０６と電導性層５０２を取り巻く区
域との間において各孔５０４内に誘電性材料５１０を形
成する。第１５図中には２個の孔５０４と２個のランド
(island)５０６のみが示されているが、残余の孔とラン
ド(island)も実質的に同様な構造である。
【０１３９】工程のつぎの段階では、ランド(island)５
０６と合心してシートおよび層５００、５０８内に通路
５１２が形成される（第１６、１７図）。これによりラ
ンド(island)５１６は積層の上面５１４と下面５１６と
にに暴露される。通路５１２は行列状（Ｘ、Ｙ方向）に
配置される。通路５１２を形成するに際しては、面５１
４、５１６のランド(island)５０６と合心する区域を暫
時レーザーなどの強力光源からの放射にさらして、誘電
性材料を除去する。他の選択除去方法でもよい。例えば
適宜なフォトレジストでマスキングして、高分子を化学
的エッチング液で選択的にエッチングしてもよい。
【０１４０】第１６図に明示するように、各通路５１２
は積層の約半分未満を透通延在している。したがって面
５１４、５１６からの距離が増加して通路５１２が傾斜
または縮径しようとしても、表面から電導性ランド(isl
and)までの限られた距離については各通路５１２の直径
は実質的に減少しないのである。
【０１４１】同様にして突起通路５２０は第１のまたは
下側の誘電性シート５００にのみ形成することもある。
この突起通路は孔５０４の外側の位置において積層の下
面５１６から層５０２まで延在して、各突起通路５１２
を介して層５０２の連続した部分が露出される（第１７
図参照）。これらの各突起通路はＸ方向の列の孔と合心
しているが、Ｙ方向の行の孔からは距離Ｄγだけずれて
いる。第１６図に示す他の通路５１２の行は上記のよう
な突起通路を伴なっていない。これらの突起通路のパタ
ーンはランド(island)５１６および通路５１２のパター
ンと予め定められた関係を持っているのが望ましい。例
えば、突起通路をランド(island)および通路５１２の４
行毎に設けるというような関係である。これに代えて突
起通路は各行毎に設けてもよい。
【０１４２】ランド(island)５０６と合心して通路５１
２を形成するためには、ロボットビジョンシステムによ
るように、ランド(island)の位置を光学的測定により決
定するのが望ましい。シートと層５００、５０８の一方
または双方が透明である場合には、ロボットビジョンシ
ステムによりランド(island)を直接観察することができ
る。両者が不透明な場合には、孔５０４とランド(islan
d)５０６とを形成したと同様な方法で、ランド(island)
に対して所定の空間的関係でマーク５１８（第１４図）
を層５０２中に形成する。例えば、上記のフォトエッチ
ングにより形成することができる。該マークを含んだ層
５Ｆ０２の区域は層５０８によっては覆われてなく、し
たがってマークはロボットビジョンシステムにより観察
することができる。
【０１４３】通路５１２、５２０が形成された後、塩基
性金属などの塩基性電導性材料の層５２２、５２４（第
１８、１９図参照）を積層の上下面５１４、５１６上に
沈降させる。これらの層は前面を覆うものである。上下
層の塩基性材料は通路５１２内にも延在して孔中に被覆
層を形成する（第１９図）。これらの被覆層はランド(i
sland)５０６の電導性材料と会合して各ランド(island)
５０６の部位において積層全体を透通する単一の透通電
導体を形成する。これにより該透通電導体は通路により
占められていた部位に位置することになる。
【０１４４】したがって透通電導体５２７は、通路につ
いて上記したのと同じような格子状の行列配置となる。
この配置の列は所定のＹ方向の格子距離ＤＹにより互い
に離間され、行の方はＸ方向の格子距離ＤＸにより互い
に離間される。同様にして下側の塩基性金属層５２４は
突起通路内に延在して、積層の下面から電導性層５０２
まで延在する電導性中空突起５２８を形成する。
【０１４５】透通電導体５２７は電導性層５２２、５２
４と一体に電気的に接続されており、突起は下面の電導
性層５２４と一体となっている。第１９に明示されてい
るように、各透通電導体５２７はほぼ垂直に延在してい
る。また透通電導体５２７は下面の層５２４において開
口する貯溜場所５３２を有している。透通電導体も同様
に層５２２において開口５３３を有している。
【０１４６】塩基性材料が施された後に貴金属が積層の
両面に選択的に施される。この貴金属は、各透通電導体
５２７の下端を取り巻く環状の電極部(terminal regio
n)５３０を被覆するように、また各電導体の下部の内部
空間５３２を被覆するように、施されるものである。し
かし各孔を介して沈降された貴金属と塩基性金属とは孔
を完全に満たすものではなく、各空間５３２の一部は空
のまま残され、電極部５３０内において積層の下面への
開口状態を残している。
【０１４７】貴金属は積層の上面上透通電導体５２７の
上端に隣接する環状の接点５３８にも施される。各環状
の接点５３８は上記の列Ｘ内の透通電導体５２７と互い
違いになっている。しかし各環状接点は行Ｙ中の透通電
導体５３７とは一線になっている。各接点と透通電導体
５２７との心間距離はずれ距離ＤＯである。接点５３８
を被覆している貴金属はその中心に孔５Ｆ３７を画定す
る環状である。上面の塩基性金属層５２２は各孔５３７
内に露出している。接点５３８は隣接する透通電導体５
２７の上端５３４から隙間５４０だけ離間している。上
面上の塩基性金属層５２２は各隙間内に露出している。
同様にして各下面電極部５３０の被覆貴金属と隣接する
突起、下面の塩基性金属層、との間には隙間５４２（第
１８図）が存在する。
【０１４８】この方法により製造される回路パネル用前
駆体（プリカーサー）は２個のタイプまたはセットから
なるのが最も望ましい。透通電導体５２７と接点５３８
との間のずれの距離ＤＯの大きさは、両方のタイプにつ
いて同じであるが、ずれの態様は２個のタイプの間で逆
になっている。第２０、２１図に２個の回路パネル前駆
体（プリカーサー）を製造工程の後の段階で示してあ
る。
【０１４９】第１のタイプの回路パネル前駆体（プリカ
ーサー）、すなわち第１のタイプの回路パネル５４４
（第２０図）は透通電導体５２７と接点５３８とを有し
ており、接点はパネル面と平行なＸ方向の列５４６、５
４８、５５０および５５２上に配列されている。隣接す
る列は距離ＤＹだけ離間している。透通電導体５２７、
すなわち透通電導体の下端における電極部５３０はＸ方
向に対して直交するＹ方向の行５５４、５５６内に配列
されている。透通電導体の行５５４、５５６は格子距離
ＤＸだけ離間している。換言すれば、１個の透通電導体
５２７、すなわち１個の電極部５３０は特定の行５５
４、５５６と列５４６、５４８、５５０、５５２の交点
に配置されている。かくして下面上の透通電導体ひいて
は電極部５３０はこれらの行列に対応する第１の四辺形
パターンの全ての位置に配置されているのである。
【０１５０】上面上の接点５３８は行５５８、５６０内
に配置され、行５５８、５６０と列５４６、５４８、５
５０、５５２との間の交点に配置されている。したがっ
て上面上の接点５３８はこれらの行列に対応する第２の
四辺形パターンの全ての位置に配置されているのであ
る。第２のパターンは第１のパターンと同一であるが、
第１のパターンに対して第２のパターンはＸ方向にずれ
距離ＤＯだけずれている（第１８図中では右方にずれて
いる）。すなわち行５５８は行５５４に対してＸ方向に
距離ＤＯだけ、行５６０は同様に行５５６からずれてい
る。透通電導体の行と同様に接点も距離ＤＸだけずれて
いる。
【０１５１】第２のセットの回路パネル前駆体（プリカ
ーサー）、すなわち回路パネル５６２（第２１図）は透
通電導体５２７と第２のパターン中の下面電極部５３０
とを有しており、これらは行５５８、５６０と列５４
６、５４８、５５０、５５２の交点には配置されてい
る。上面上の接点５３８は第１パターン内に配置されて
おり、行５５４、５５６と同じ列との交点に位置してい
る。したがって接点５３８は透通電導体５３７の下面端
電極部５３０から−Ｘ方向に距離ＤＯだけずれている。
【０１５２】多層回路製造工程においては、少なくとも
１個の第１のタイプの前駆体（プリカーサー）と少なく
とも１個の第２のタイプの前駆体（プリカーサー）とを
用いるのが、最も望ましい。これらの前駆体（プリカー
サー）は、例えば表面電導性層５２２、５２４を選択的
にエッチングするなど（第１８、１９図）の、適宜な処
理を上下面に選択的に施すことにより、回路パネルにさ
れる。
【０１５３】選択処理を行なうに当っては、塩基性金属
電導性層の一部をパネルの上下面に沿って延在する長い
表面電導体として残すようにして、行なう。各パネルの
上面上のこの表面電導体５６４（第２０、２１図）は第
１のＸ方向に延在し、下面上の表面電導体５６６（破線
で示す）は第１の方向と直交する（上面の表面電導体５
６４と直交する）第２のＹ方向に延在している。
【０１５４】選択エッチング工程において用いるパター
ンは、パネル５４４上の表面電導体５６４の一部または
全てが各パネルの透通電導体５２７と電気的に接続され
るように、選ばれる。上面電導体５６４は典型的には１
個以上の透通電導体５２７の上端５３４と合体してい
る。同様にして、パネル５４４の下側表面電導体５６６
の一部または全てはパネル下面上の端末５３０と合体し
て、パネルの透通電導体５２７の１個以上と電気的に接
続されている。各パネルの表面電導体の一部また全部は
同様にして透通電導体に接続されている。図中には明確
にするために極く一部の表面電導体５６４、５６６のみ
を示してあるが、実際には数百の表面電導体と透通電導
体とを含んでいてもよいのである。
【０１５５】選択表面処理またはエッチングのパターン
は、各回路パネルの全てではないが一部の透通電導体５
２７を接点５３８に接続するように、選ばれる。例えば
透通電導体５２７ａひいてはその下端の電極部５３０ａ
はパネル５４４の上面上の隣接する接点５３８ａと接続
されている。また透通電導体５２７ｂは上面上の接点５
３８ａとは接続されていないのである。同様にして透通
電導体５２７ｃひいては下面上のその電極部５３０ｃは
接点５３８ａに電気的に接続されており、同パネル上の
その他の透通電導体は接点には接続されていないのであ
る。
【０１５６】選択的接続を行なうには、透通電導体の上
端５３４と接点５３８との間の隙間５４０（第１８、１
９図）内の塩基性金属を選択的にエッチングする。接続
を必要とする部位においては、隙間内の塩基性金属はそ
のままにしておいて、透通電導体の上端と接点５３８と
の間に短い導線５７０（第２０、２１図）を形成する。
接続が必要とされない部位においては、隙間内の塩基性
金属をエッチングにより除去する。例えば、レジストが
施されて光に暴露することにより選択的に硬化された、
フォトレジストを用いた典型的なエッチング工程におい
ては、隙間５４０上に横たわるレジストが硬化されて、
そこに残ってエッチングを邪魔して導線５７０を残す。
しかし硬化されないままでいて、レジストが除かれて、
接続が望まれない部分においては金属がエッチングされ
る。
【０１５７】各パネルＭの上下面上の透通電導体の電極
部５３０と接点とを構成する区域は、選択的処理または
エッチング工程によっては影響されないのである。エッ
チング工程中これらの区域は好ましくは硬化されたレジ
ストにより覆われている。またこれらの区域のそれぞれ
を覆っている貴金属はエッチング処理に対しては抵抗性
を具えている。
【０１５８】同様にしてパネルの下面に施されるエッチ
ング処理は、電極部５３０と突起５３８の下端との間の
隙間５４２に選択的に塩基性金属が残るように、制御さ
れる。これにより、電極部５３０ひいては透通電導体５
２７と突起５２８との間に接続部５７２（第２０、２１
図）が構成される。ここでも接続が必要とされない部位
においては、隙間内の塩基性金属は除かれる。そのよう
な接続部５７２は１個の端末５３０ひいては１個の透通
電導体を１個の突起に接続し、かつ各突起５３８は内部
電導性層５０２の連続部分と電気的に接続されているか
ら、各接続部５７２は１個の端末ひいては１個の透通電
導体を連続電導性層に接続する役目をする。典型的には
各パネル上の極く一部の透通電導体のみが連続電導性層
に接続されるのである。
【０１５９】選択的処理により、特定の接点が透通電導
体に接続されていようといまいと、上面の表面電導体５
６４と接点５３８との間に接続部を、形成することもで
きる。加えて下面の表面電導体５６６も、突起が透通電
導体に接続されていようといまいと、突起５２８に接続
される。
【０１６０】上面上の透通電導体と接点との接続のパタ
ーンは回路に対する要求により左右される。以下詳述す
るように、この接続は組付け後に複数のパネルを透通延
在する多層通電導体を形成する。最終製品における異な
るパネルの透通電導体間の接続は透通電導体と接点間の
接続部がないところでは中断される。表面電導体５６
４、５６６およびそれらの他の構成要素に対する接続の
パターンは回路に対する要求により左右される。
【０１６１】延在電導体および接続に用いられたのと同
じ選択的処理またはエッチング工程はパネルの上下面に
「基準」またはガイドマーク５７４、５７６を形成する
こともできる。これらのマークはエッチング工程中残さ
れた上面金属層の一部により構成されるものである。こ
のマークは他の構成要素を形成するのに用いられる選択
的処理と同じ処理により形成されるので、他の構成要素
に対して正確な位置づけを行なうことができる。特にパ
ネルの上下面の連続電導体に対してこれらの基準マーク
は正確な位置にある。フォトレジストの硬化の場合のよ
うにエッチング工程が光に対する選択的露光を含んでい
る場合には、他の構成要素を形成するのと同じパターン
などで選択的露光を行なうことにより基準マークを形成
することができる。パネルの上下面に構成要素を正確に
位置づけるには、上下面は単一のステップで露光されな
ければならない。基準マークは接点および端末に対して
予め設定された位置に配置される。上面上の基準マーク
５７４は接点５３８の最も近接する行に対して距離Ｄｆ
だけＸ方向にずれ、下面上の基準マーク５７５は端末５
３０の最も近接した行に対して同じ距離だけずれてい
る。
【０１６２】したがって各パネルの上面上の基準マーク
５７４は下面上の基準マーク５７５に対して透通電導体
５２７と接点５３８との間のずれの距離ＤＯに等しい距
離だけＸ方向にずれている。すなわち第１のタイプのパ
ネル５４４の下面上の基準マーク５７５はそのパネルの
上面上の基準マーク５７４に対して＋Ｘ方向（第２０図
中右方に）にずれている。第２のタイプのパネル５６２
（第２１図）の下面上の基準マーク５７５に対して上面
上の基準マーク５７４は−Ｘ方向にずれている。これら
の基準マークは辺ＸＹ方向に延在する四辺形であるのが
望ましい。これらの辺は自動ビジョン合心システムによ
り検知することができる。
【０１６３】組立て作業に際しても上記した積層技術に
関連して介装材を利用する。介装材（第２２図）は上下
面５７７、５７９を具えかつ誘電性材料からなる平坦ま
たはシート状体５７６を有している。各介装材は可流性
電導性材料からなる塊体５７８を有しており、これが上
下面５７７、５７９間を延在している。これらの塊体５
７８はパネルの行列に対応する行列内に相互に離間して
配置されている。すなわち塊体５７８は第１のＸ方向の
列５８１、５８３、５８５および５８７内と第２のＹ方
向の行５８９、５９１内に配置されている。行５８９、
５９１間のＸ方向の間隔はパネル上の隣接する接点の行
間距離ＤＸに等しく、列５８１−５８７間のＹ方向の間
隔はパネル上の隣接する接点の列間距離ＤＹに等しい。
【０１６４】各介装材５８０はその上下面に露出して基
準マーク５８４を有しており、最も望ましくはこれらの
基準マークは可流性電導性材料の位置づけに用いられた
と同じ手法で施される。例えば、介装材の本体を透通し
て設けられた孔内に可流性電導性材料が沈降される場合
には、基準マークは本体を透通する孔であり、塊体５７
８のための孔を形成すると同じ手法で形成される。逆に
可流性電導性材料がシルクスクリーンなどのプリント手
法で施される場合には、基準マークは可流性電導性材料
から形成されて、電導性の塊体５７８と同じ手法でプリ
ントされる。
【０１６５】介装材上の基準マーク５８４と塊体５７８
の最も隣接した行との間の距離Ｄｆはパネル上面上の基
準マーク５７４と接点５３８の行との間の距離Ｄｆと同
じであり、かつ下面上の基準マーク５７５と端末５３０
（第２０、２１図）間の距離Ｄｆと同じである。
【０１６６】積層技術に関連して前に詳述したように、
各介装材は最も望ましくはその上下面に可流性誘電性材
料の層を有している。組立て作業中の１ステップにおい
て、少なくとも１個の第１のタイプの回路パネル５４４
と少なくとも１個の第２のタイプのパネルとが上下面を
相対して積層される。このとき第１のセットの回路パネ
ル５４４と第２のセットの回路パネル５６２とは積層中
で交互に積み重ねられる。
【０１６７】第２３図に１個の積層ユニット５６９を示
す。回路パネル間にはインターフェース（界面部）が介
在している。これらのインターフェース（界面部）には
２通りのタイプがあり、第１のタイプのインターフェー
ス（界面部）５７１にあっては第１のセットの回路パネ
ル５４４の上面が第２のセットのパネル５６２の下面５
１６に対面しており、第２のタイプのインターフェース
（界面部）５７３にあっては第２のタイプのパネル５６
２の上面が第１のタイプの回路パネル５４４の下面５１
６に対面している。
【０１６８】各第１のインターフェース（界面部）には
介装材５８０が設けられていて、各第１のタイプのパネ
ルの上面とつぎの隣接する第２のタイプのパネルの下面
との間に介在している。同様にして、各第２のタイプの
インターフェース（界面部）にあっては、第２のセット
のパネル５６２の上面とつぎの隣接する第１のタイプの
パネル５４４の下面との間に介装材５８０が介在してい
る。かくして介装材とパネルとは交互に積み重ねられて
おり、パネル間には介装材が介在している。これらのパ
ネルは各面（上記のＸおよびＹ方向）に平行な方向に互
いに合心している。これにより第１および第２のパター
ンは互いに合心している。かくして積層中の各パネル上
の行５５４は共通の面５５４’内に位置し、同様に各パ
ネルの行５５６−５６０は共通の面５５６’−５６０’
内に位置している。同様にして列５４６−５５２は第２
３図の図面と平行な共通な面内に位置している。
【０１６９】第１のタイプのインターフェース（界面
部）５７１にあっては、電導性の塊体の行５８１、５８
３は面５５８’、５６０’内に配列されている。したが
って各第１のタイプのインターフェース（界面部）５７
１にあっては、第１のセットの回路パネル５４４の上面
上の接点５３８は第２セットのパネル５６２の下面上の
端末５３４と合心し、そのようなインターフェース（界
面部）における可流性電導性材料５７８の塊体はこれら
の構成要素と合心している。これらの合心した構成要素
は第１のパターンの全ての部位に配置されている。例え
ば、最も内側の第１セット回路パネル５４４の上面上の
接点５３８ｄ、他の第２のタイプの回路パネル５６４の
下面上の端末５３０ｄおよび電導性塊体５７８ｄは全
て、行５５８（面５５８’）および列のひとつの交点の
そのような第１パターン部位のひとつにおいて、互いに
合心している。
【０１７０】各第２のタイプのインターフェース（界面
部）において、介装材は、電導性の塊体の行５８１、５
８３が面５５４’、５５６’内において合心するよう
に、配置されている。したがって第２セット回路パネル
５６２の上面上の接点５３８は第１セット回路パネル５
４４の下面上の端末５３０と合心しており、かつ介装材
５８０の可流性電導性塊体と合心している。例えば、接
点５３８ｅ、可流性塊体５７８ｅおよび端末５３０ｅは
全て互いに合心している。第２タイプインターフェース
（界面部）におけるこのような合心は、第２パターンの
全ての部位において起きる、すなわち面５５４’、５５
６’（各積層された構成要素の行５５４、５５６）と前
記の列との間の交点に対応する全ての部位において起き
るのである。
【０１７１】回路パネルと介装材とは互いに合心してい
るが、これには基準マークと自動ビジョンシステムとが
利用されており、回路構成要素をそれらの構成要素の面
に平行にＸ、Ｙ方向に望むように変位させて、精密な合
心を達成するのである。
【０１７２】この合心工程においては、自動ビジョンシ
ステムは好ましくはすでに積層体中にある一番高い構成
要素の上面と、ついで積層体に添加されるべきつぎの構
成要素の下面を観察する。各場合において、そのような
面上の基準マークを互いに上下に位置させることによ
り、適宜合心が達成される。したがって第１タイプイン
ターフェース（界面部）５７１と第２タイプインターフ
ェース（界面部）５７３との間の介装材の電導性塊体の
所望位置間のずれは、上下の基準マーク５７４、５７５
間のずれの結果として、自動的に生み出されるのであ
る。
【０１７３】爾後、介装材の可流性誘電性電導性材料を
一時的に流体状とすることにより、回路パネルと介装材
とは単一のユニットに溶合される。これには積層体を加
圧下で加熱すればよい。積層技術について上記したのと
同様な過程により、介装材の可流性電導性材料は各合心
した接点と端末とを一体化して電気的に相互接続するの
である。
【０１７４】この相互接続は非選択的なものである。す
なわちパネルの上面上の接点５３８がつぎの直ちに積層
されたパネルの下面上の端末５３４と合心しているとこ
ろならばどこでも、該接点と端末とはたがいに接続され
るのである。各透通電導体５２７（第１９図）の下端に
開口する空間５３２は、積層技術について上記したのと
同様な過程で、可流性電導性材料のための貯溜場所とし
て機能する。また介装材上の可流性電導性材料は回路パ
ネルを相互に接合し、パネルの上下面における不規則さ
（例えば異なるパネルの上下面上の表面電導体５６４、
５６６の不規則さ）を補償するのである。
【０１７５】一体化された透通電導体と接点とは複合垂
直電導体を形成するが、この垂直電導体は複数のパネル
を透通延在するものである。そのような複合垂直電導体
の典型例を第２４図に示す。これらの複合電導体は２個
のパターン部位（すなわち第１パターンの部位５８８と
第２パターンの部位５９０）にある透通電導体、端末お
よび接点から構成される。第２４図において回路パネル
の誘電性部分および介装材は、理解を容易とするため
に、割愛してある。また各パネルの中心における内部電
導性層５０２も同様の理由から一部大きく割愛されてい
る。
【０１７６】図示のように、最下段尾の回路パネルの接
点コネクター５７０ｆは透通電導体５２７ｆの上端と接
点５３８ｆとの間に延在している。接点５３８ｆは電導
性塊体５７８により重ねられた電極部５３０ｆに接続さ
れており、透通電導体５２７ｆ、５２７ｇは互いに電気
的に接続されて、ユニット中の２個の最下段パネルを透
通延在する複合垂直電導体５８９を構成している。この
複合電導体は透通電導体５２７ｆの下端から透通電導体
５２７ｇの上端まで延在し、積層体中の下から２段目の
パネルの上面上の表面電導体５６４ｇを最下段のパネル
の下面上の表面電導体５６６ｆに相互接続している。最
下段のパネルの端末５３０ｆと突起５２８ｆとの間に延
在する突起コネクター５７２ｆがあるので、この複合垂
直電導体ひいては表面電導体５６４ｇ、５６６ｆはアー
スまたは電位面として作用する最下段のパネルの内部電
導性層５０２に接続されている。
【０１７７】透通電導体５２７ｇを接点に接続する接点
コンタクターはない。接点５３８ｇはつぎに重ねられて
いるパネルの電極部５３０ｈに接続されているが、この
接続は透通電導体５２７ｇを透通電導体５２７ｈに接続
するものではない。第２のパネルの上面上の電導体５６
４ｇは接点５３８ｇに電気的に接続されており、したが
って第３のパネルの透通電導体５２７ｈにも電気的に接
続されるだろう。しかしこれらの構成要素は透通電導体
５２７ｇおよび２個の最下段のパネル中の複合垂直電導
体からは隔離されている。
【０１７８】３個の最上段のパネルは全てそれぞれの上
面上に接点電導体５７０ｈ、５７０ｉ、５７０ｊｇを有
している。したがってこれらのパネルの透通電導体５２
７ｈ、５２７ｉ、５２７ｊは一体となって複合垂直電導
体５９５を構成し、この垂直電導体は電極部５３０ｈお
よび接点５３８ｇから始まって上方に延在して最上段に
パネルの上面まで至っており、そこで電導体５６４ｊに
接続されている。この複合垂直電導体により透通される
パネルの一部は隣接する部位に突起５２８ｈ、５２８ｊ
を有しており、これらの突起は電極部および透通電導体
には接続されていない。すなわちこれら特定のパネルの
下面上には突起電導体は存在していないということであ
る。
【０１７９】したがって複合垂直電導体は突起を具えた
パネルの中央電導性層５０２ｈ、５０２ｊからは電気的
に隔離されている。異なるパネル上の表面電導体５６
４、５６６はこの複合垂直電導体に接続されている。延
在する電導体は、種々のパネル上の接点５３８、電極部
５３０または透通電導体の上端５３４と交差するよう
に、形成されているのである。
【０１８０】複合垂直電導体５９３、５９５はそれぞれ
ジグザグ状に延在して、第１のパターンの部位５８８か
ら第２のパターンの部位５９０に至っている。突起５２
８が透通電導体５２７とＸ方向に合心しており、特定の
行の透通電導体か間に介在しているので、下面電導体５
６６と突起および突起コネクターとが干渉することはな
い。
【０１８１】下面電導体５６６はＹ方向に延在している
ので、それらは行に沿って走り、Ｘ方向の透通電導体か
らはずれている。同様にして、接点５３８が透通電導体
とＹ方向に合心しているので、上面電導体５６４と干渉
することはない。Ｘ方向に延在する上面電導体はＹ方向
の透通電導体とは必ずずれており接点５３８とは接触し
ないのである。
【０１８２】第２５図に接点と電導性材料塊体とを用い
て「ジグザグ」またはずれを構成する一手法を示す。１
個のパネルには１対の上面電導体部分５６４ｋ、５６４
ｌが設けられていて、これらは第１またはＸ方向に延在
しているが、第２のＹ方向については相互にずれてい
る。これらの電導体の内のひとつは第１の接点５３８ｋ
に会合しており、他の電導体５６４ｌは同じパネル上の
同じ行内の他の接点５３８ｌと会合している。
【０１８３】接点５３８ｋは可流性電導性材料塊体５７
８ｋのいずれかにより次高のパネルの下面上の電極部５
３０ｋと会合している。この電極部は該パネルの下面電
導体５６６ｋを介して他の電極部５３０ｌに接続されて
いる。この電極部は可流性電導性材料塊体５７８ｌを介
して接点５３８ｌに接続している。これにより第１のパ
ネル上の２個の電導体部分５６４ｋ、５６４ｌは複合ジ
グザグ電導体に一体化しており、このジグザグ電導体は
Ｘ方向に延在するが、Ｙ方向についてはジグザグまたは
ずれた状態になっている。
【０１８４】このタイプの接続は他のタイプの接続と組
み合わせることもできる。例えば、端末５３０ｋまたは
５３０ｌは他のパネルに接続してもよく、透通電導体５
２７ｋまたは５２７ｌを介してより高いパネルの上面に
接続してもよい。
【０１８５】Ｙ方向にジグザグを形成する手法が第２６
図に示されている。この複合ジグザグＹ方向電導体はパ
ネルの下面上に１対の下面電導体部分５６６ｍ、５６６
ｎを有している。電導体部分５６６ｍは端末５３０ｍお
よび可流性電導性材料塊体５７８ｍを介して次低パネル
の上面上の接点５３８ｍに接続されている。接点５３８
ｍは次低パネル上のＸ方向または上面電導体５６４ｍを
介して同じパネル上の接点５３８ｎに接続されている。
【０１８６】この接点は可流性電導性材料塊体５７８ｎ
を介して上記のパネルの下面上の他の端末５３９ｎに接
続されている。端末５３０ｎは他の電導性部分５６６ｎ
に接続されている。かくして接点、電極部（端末）およ
び可流性塊体は１個のパネル上の電導体５６４ｍととも
に他のパネル上の２個の電導性部分５６６ｍ、５６６ｎ
をＸ方向にジグザグ状の複合電導性連続Ｙ方向コネクタ
ーに一体化するのに用いられる。
【０１８７】同様なやり方で、ジグザグ電導体を単一の
パネルに形成することもできる。例えば、あるパネル上
の上面またはＸ方向電導体部分をそのパネル内の透通電
導体の上端と接続し、該透通電導体の下端をパネルの下
面上のＹ方向電導体に接続し、この下面電導体をさらに
他の透通電導体に接続し、該透通電導体を上端において
さらに他の昇降または上面電導体部分に接続することに
よりジグザグＸ方向電導体を形成できる。
【０１８８】これを逆すればジグザグＹ方向電導体を形
成することができる。このように単一のパネルにおいて
も複数のパネルにおいてもジグザグ電導体を形成できる
ということは、非常に変化に富んだ回路設計ができると
いうことである。ある電導体があるパネルにおいて他の
構成要素により中断されなけらばならない場合には、電
導体をジグザグ状にしてそのような邪魔な対象を迂回す
ることができる。ジグザグ電導体に関連して上記した
Ｘ、Ｙ方向表面電導体間の相互接続は他の目的にも利用
できるものである。かくして同一のパネルであろうと異
なるパネルであろうとＸ、Ｙ方向電導体は回路設計上の
必要に応じて自由に接続することができるのである。
【０１８９】この発明においては、１個の積層体中のパ
ネルの数は必要に応じて自由に設定することができる。
複合垂直またはＺ方向ＤとよびＸ、Ｙ方向電導体のレイ
アウトはいかなるものでも提供できるのである。回路パ
ネル前駆体（プリカーサー）と介装材とはロットとして
大量生産することができる。異なる回路の要求に応える
べく回路パネル前駆体（プリカーサー）または介装材の
デザインを変更する必要ないのである。必要なのはユニ
ットを顧客別仕様化（カスタマイズ）することだけであ
って、複合垂直電導体の配置や個数やパネル面の処理を
適宜選択すればよいのである。ユニット形成に際しては
穿孔など特別の透通電導体形成技術を必要とするもので
もない。
【０１９０】顧客別仕様化（カスタマイズする）に際し
ては、エッチングなどの標準表面処理が必要なだけであ
って、回路ボードなどの製造において広く知られてかつ
利用されている手法を用いれば足りるのである。加えて
ユニットは極めてコンパクトである。他の構成要素に比
較して接点コネクター５７０および突起コネクター５７
２の長さは図面中では極端に誇張されている。実際には
これらのコネクター類は約０．２５ｍｍくらいのものな
のである。
【０１９１】以上記載した方法、前駆体（プリカーサ
ー）およびユニットは種々変更することが可能である。
前駆体（プリカーサー）のー変化例を第２７図に示す。
このパネル前駆体（プリカーサー）は第１のまたは下部
誘電性シート６００と第２のまたは上部誘電性シート６
０８とを有している。しかし、単一の内部電導性層また
は介装材に代えて、２個の内部電導性層６０２、６０３
が設けられている。電導性層６０２、６０３間には追加
の誘電性層６０９が設け得られていて互いに平行に延在
している。上記の内部電導性層の場合と同様に層６０２
は選択的に処理されている。すなわち層６０２は孔６０
４内にランド(island)６０６を具えている。また層６０
２は層の連続部分から隔離された区域６１１を有してお
り、この区域は層中の通路６１３により囲まれている。
【０１９２】第２の電導性層６０３は層６０２のランド
(island)と合心して請う６１５を有している。透通電導
体６２７は上面塩基性金属層６２２と下面塩基性金属層
６２４の一部を含んでいるもので、誘電性層中の通路の
被覆を形成し、各ランド(island)６０６に延在してい
る。透通電導体は層６０３中の孔６１５を透通して延在
している。第２の電導性層６０３はさらに他の部分から
隔離されかつ層６０２の隔離医域６１１と合心する区域
６１７を有している。
【０１９３】塩基性金属で被覆された突起６２８は、下
面塩基性金属層６２４から層６０２の隔離区域６１１ま
で、延在している。接点６３８中にはさらなる突起６２
９が形成されている。この突起は上面塩基性金属層６２
２からパネル６１７へと延在している。Ｘ、Ｙ方向に互
いに離間して数セットの区域６１１、６１７が配置され
ており、各セットは１対の突起６２８、６２９を有して
いる。各セットの区域６１１、６１７はＸ、Ｙ方向に互
いに合心している。
【０１９４】この発明の回路パネルと前駆体（プリカー
サー）とは上記したのと非常に類似した方法により製造
される。第２４図に示す回路パネル前駆体（プリカーサ
ー）は上下面の塩基性金属層を選択的にエッチングする
ことにより変更され、透通電導体が選択的に接点に接続
されかつ上下面に沿って延在する長い表面電導体を形成
する。これらの表面電導体と透通電導体の一部は突起６
２８、６２９に選択的に接続されてもよい。
【０１９５】各パネルの対は相対する板またはコンデン
サーを構成する。表面電導体および／または透通電導体
に対する突起６２８、６２９の選択的接続により、これ
らのコンデンサー板はシステム中の他の電気的構成要素
に接続される。勿論この板は回路パネル前駆体（プリカ
ーサー）中に存在しており、製造時に購入したり特別に
取り扱ったりする必要はない。
【０１９６】個々の隔離された板は一方の内部電導性層
６０２、６０３のみに設けてもよい。他方の層は透通電
導体の孔とは離れた実質的に連続した電導性層として残
しておく。この場合全てのコンデンサーは一端を並列接
続されている。例えばそのような電導性層の連続部分が
アースされているときには、内部コンデンサーはアース
に容量を与える。透通電導体の一部を電導性内部構成要
素の隔離された区域または連続した内部層に接続させる
ようにしてもよい。したがって、もし特定のランド(isl
and)が層形成工程中に層６０２に接続されていれば、そ
のランド(island)に形成される透通電導体は層に対して
内部接続を有することになる。
【０１９７】上記した実施態様の場合回路パネル前駆体
（プリカーサー）には実質的に連続した金属層が設けら
れており、該金属層はエッチングにより選択処理されて
必要のない部分を除去して、所望の表面電導体のパター
ンと透通電導体と上面接点との間の相互接続を得てい
る。
【０１９８】第２８、２９図に逆の構成を示してある。
第２８図の前駆体（プリカーサー）の本体には誘電性層
７００、７０８と内部電導性層７０２と上下面間７１
４、７１６に延在する透通電導体７２７が設けられてい
る。しかし前駆体（プリカーサー）はその上下面上には
電導性層を具えていない。後からのメッキ工程のために
金属材料の薄い層は設けられているが、この層は必要な
電導性構成要素を構成するほどに充分な厚さを有したも
のではないのである。
【０１９９】上下面の選択処理に際しては、電導性材料
を選択的に沈降させて接点７３８（第２９図）とこれら
の接点を透通電導体７２７に接続する接点コネクター７
７０とを形成する。この選択的沈降につづいて、簡単な
エッチング処理により薄い層を除く。接点７３８は他の
構成要素について前記したような行列からなるパターン
に形成される。望ましくはそのような各部位に配置され
る。例えば部位７３９は正規な接点パターンの部位であ
る。接点コネクターは省かれても、上面接点７３８ａは
部位７３９に形成される。したがってパネルの他の構成
要素に接続されない部位にも接点は形成され、接点がな
んら電気的な機能を発揮しない部位にも形成されるので
ある。
【０２００】必須の事項ではないが、正規なパターンの
全ての部位に接点を設けるのが望ましく、これにより各
介装材中の各可流性塊体はパネル本体上の裸の地点より
も接点と端末とに対向する。接点と接点コネクターを形
成するのに用いられる選択沈降工程は上面上に表面電導
体７６４をまた下面上に延在電導体を形成するのにも用
いられる。
【０２０１】かくして形成されたパネルは上記の選択的
エッチングで形成されたパネルと全く同様に使用され
る。電導性材料を選択的に沈降する手法ならいずれもこ
のやり方に利用できるのである。第２８、２９図のパネ
ルとパネル前駆体（プリカーサー）とは上記の前駆体
（プリカーサー）とは、第２８、２９図の透通電導体７
２７は簡単で、連続的な「バレル」通路である内部電導
性層７０２中のて誘電性層透通孔７０６を完全に透通し
て延在している点で、異なっている。これらの通路は従
来からの穿孔技術により形成される。
【０２０２】第３０図に示されているように、介装材と
パネルを合心させるために使用される基準マークは上記
したものとは異なっていてもよい。第２６図の介装材は
各コーナーに基準マークの列を具えている（図中には１
個の列のみが示されているが）。このような各列は四辺
形の格子状に配列された複数の孔８０３を含んでおり、
この格子配列はＸ方向の第１の離間距離８０５とＹ方向
の第２の離間距離８０７とを有している。これらの距離
は異なっていても同じであってもよい。孔８０３は介装
材の本体を完全に透通延在している。
【０２０３】回路パネルにはさらに反射性スポット８１
３の列８１１が設けられている。各列の該スポット８１
３は同様な四辺形パターンに配列されており、各列中の
スポットはＸ方向には一定の中心間距離８１５をＹ方向
にも中心間距離８１７を有している。両中心間距離は異
なっていても同一であってもよい。スポット８１３間の
距離は対応する孔８０３間の距離とは異なっている。す
なわちスポット８１３間のＸ方向中心間距離８１５は孔
８０３間のＸ方向中心間距離８０５とは異なり、スポッ
ト間のＹ方向中心間距離８１５７孔間のＹ方向中心間距
離８０７とは異なっている。介装材とパネルとのいずれ
の相対位置においても１個の孔８０３のみがスポットと
合心している。孔とスポットとの合心は孔からスポット
を見下げることにより確認できる。
【０２０４】列８０１と８１１とは、中心孔８０３ａが
パネルの中心スポット８１３ａと合心しているときにパ
ネルと介装材とが所望の相対位置関係にあるように、配
置してもよい。この結果列は２方向ベニヤスケールとし
て機能する。距離８０５、８０７、８５Ｆ５および８１
７のいずれよりも小さい誤差の範囲内で列が相互に合心
しているならば、１個の孔８０３と１個のスポット８１
３とが互いに合心する。合心した孔とスポットとを確認
することにより、残りの合心の量と方向とを知ることが
できる。例えば、孔８０３ｂがスポットと合心している
ならば、パネルに対して介装材を一方向に変位させて孔
８０３ａとスポット８１３ａと合心するようにしなけれ
ばならない。もし孔８０３ｃがスポットと合心している
ならば、介装材を反対方向に変位させて合心させなけれ
ばならない。
【０２０５】この他にも発明の趣旨の範囲内で種々の変
更を加えることができる。例えば、上記したように介装
材を可流性電導性材料および可流性誘電性材料と一緒に
用いることが最も好ましく、これにより信頼度の高い接
続と回路パネルの接合が得られる。しかししかしその他
にも非選択的な方法を用いて、端末と接点とを接続する
こともできる。例えば、介装材を省いて端末と接点とを
互いに直接溶合させるようにしてもよい。この場合各イ
ンターフェース（界面部）に誘電性絶縁シートを用い
て、そのようなシートがインターフェース（界面部）に
おいて端末と接点の正規パターンに対応するようにす
る。例えば、第１の正規パターンの端末が同じ第１の正
規パターン中の接点と接続される場合には、誘電性シー
トには同じ第１の正規パターン中に孔を設ける。つぎの
隣接するインターフェース（界面部）においては、端末
と接点科第２のパターン中に配置されている場合には、
誘電性シートには第２の正規パターン中に孔を設ける。
【０２０６】もしパネルの面上の表面電導体がパネルそ
れ自身上にある誘電性材料により覆われている場合に
は、誘電性シートを用いる必要はない。また端末と接点
とは所謂Ｚ方向接着剤（非等方性電導性を有した接着
剤）の層によっても接続できる。この場合にもパネルの
インターフェース（界面部）毎に誘電性材料を設けて、
表面電導体上を覆うようにしてもよいが、端末と接点の
上には延在しないようにする。また「上」、「下」およ
び「垂直」などの用語は任意に決められたもので、通常
の観念に縛られるものではないと理解されたい。したが
って構成要素またはユニットの上向きの垂直方向とは、
通常の観念では上方にも、下方にもまたは水平方向にも
延在し得るものである。第２８、２９図における筒状の
通路は予備メッキした表面電導性層とともに用いること
もでき、第１８−２１図に示す場合のように、後で顧客
別仕様化（カスタマイズ）することもできるのである。
【０２０７】以上の説明は飽く迄この発明のいくつかの
実施態様に言及したまでのものであり、この他にも発明
の趣旨を逸脱しない限りにおいては種々の変更が採用可
能である。
【０２０８】
【発明の効果】この発明は、電子製造工業その他多層回
路構造体（例えば多層回路ボード）や該構造体の部品の
製造に関連する産業において応用することができるもの
である。
【図面の簡単な説明】
【図1】この発明の方法の一ステップにおける構成要素
の状態を示す説明斜視図である。
【図２】図１中線２−２に沿ってとった断面図である。
【図３】後のステップにおける同じ構成要素の状態を示
す断面図である。
【図４】図１−３図に示す構造の一部を示す拡大断面図
である。
【図５】図１−３図に示す構造の一部を示す拡大断面図
である。
【図６】この発明の他の実施態様における構成要素の状
態を示す断面図である。
【図７】この発明による製造工程の後のステップにおけ
る構成要素の状態を示す断面図である。
【図８】この発明のさらに他の実施態様における構成要
素の状態を示す断面図である。
【図９】この発明のさらに他の実施態様における構成要
素の状態を示す断面図である。
【図１０】この発明のさらに他の実施態様における構成
要素の状態を示す断面図である。
【図１１】この発明のさらに他の実施態様における構成
要素の状態を示す断面図である。
【図１２】この発明のさらに他の実施態様における構成
要素の状態を示す断面図である。
【図１３】この発明による製造工程の後のステップにお
ける構成要素の状態を示す斜視図である。
【図１４】この発明による製造工程の後のステップにお
ける構成要素の状態を示す斜視図である。
【図１５】図１３、１４に示す製造工程のさらに後のス
テップにおける構成要素の状態を示す断面図である。
【図１６】該製造工程のさらに後のステップにおける構
成要素の状態を示す斜視図である。
【図１７】図１６中線１７−１７に沿ってとった断面図
である。
【図１８】図１６に示す工程のさらに後のステップを示
す斜視図である。
【図１９】図１８中線１９−１９に沿ってとった断面図
である。
【図２０】この発明のさらに他の製造方法における構成
要素の状態を示す斜視図である。
【図２１】この発明のさらに他の製造方法における構成
要素の状態を示す斜視図である。
【図２２】この発明のさらに他の製造方法における構成
要素の状態を示す斜視図である。
【図２３】図２０−２２に示す構成要素を組み立てた状
態の一例を示す断面図である。
【図２４】図２０−２２において得られる構成要素を組
み立てた状態の他の例をしめす一部削除斜視図である。
【図２５】図２４と同様のものに一部変更を加えた場合
を示す斜視図である。
【図２６】図２４と同様のものに一部変更を加えた場合
を示す斜視図 である。
【図２７】この発明のさらに 他の実施態様を示す斜視
図である。
【図２８】この発明のさらに 他の実施態様を示す斜視
図である。
【図２９】この発明のさらに 他の実施態様を示す斜視
図である。
【図３０】この発明のさらに 他の実施態様を示す斜視
図である。
【符号の説明】
５００ 第１の誘電性シート ５０２ 第１の電導性材料 ５０４ 孔 ５０６ ランド(island) ５０８ 誘電性材料 ５２７ 透通電導体 ５２８ 電導性突起 ５３０ 電極部 ５３８ 接点 ５４４ 第１の回路パネル ５６２ 第２の回路パネル ５７８ 塊体 ５８０ 介装材 ５７４，５７５，５８４ 基準マーク
フロントページの続き (72)発明者 ディステファーノ、トーマス、エイチ. アメリカ合衆国、ニューヨーク 10523、 ブロンクスビル、バーチ ブルック ロー ド 29 (72)発明者 カンドロス、イゴール アメリカ合衆国、ニューヨーク 10566、 ピークスキル、ファーニス ドック ロー ド 503 (72)発明者 グルーベ、ゲイリー、ダブリュ. アメリカ合衆国、ニューヨーク 10950、 モンロー、ボックス エム−397、アール. ディー．２ (72)発明者 エーレンバーグ、スコット、ジー. アメリカ合衆国、ニューヨーク 12524、 フィッシュキル、サンディ レイン 32 Ｆターム(参考） 5E317 AA24 BB19 BB22 GG14 5E346 AA28 AA29 AA32 AA33 AA34 AA42 AA43 BB02 BB16 CC08 CC16 CC32 CC34 CC35 CC36 CC37 CC38 CC52 DD12 DD22 DD32 EE01 EE15 EE18 FF04 FF18 FF22 GG28 HH07 HH25 HH26

Claims (49)

    【特許請求の範囲】
  1. 【請求項１】 上下面に誘電性本体を、上面上の第１の
    パターンの部位に接点（５３８）を、下面上に端末（５
    ３０）を、端末に接続されてかつパネルの上面に延在す
    る透通電導体（５２７）を、それぞれ具えた第１の回路
    パネル（５４４）と、 下面を具えた誘電性本体とパネルの下面上の第１のパタ
    ーンの部位に端末（５３０）を、それぞれ具えた第２の
    回路パネル（５６２）とを、 用意し；この用意をするに際しては、 第１の回路パネルの上面を選択処理することにより該パ
    ネルを顧客別仕様化して、パネルの透通電導体の一部を
    パネルの接点に接続せしめ、 該回路パネルを上下面対面状に積層して、第１の回路パ
    ネルの上面が第１のインターフェースにおいて第２の回
    路パネルの下面に対面するようにし、対面する面上の第
    １のパターンが互いに合心するようにし、合心したパタ
    ーンの少なくとも一部において第１のパネルの接点が第
    ２のパネルの端末と合心するようにし、 上記のインターフェースにおいて合心した接点と端末の
    全てを非選択的に接続して、顧客別仕様化されたパネル
    の一部が隣接するパネルの端末に接続されるようにする
    ことを特徴とする多層回路ユニットを製造する方法。
  2. 【請求項２】 第２の回路パネルの誘電性本体が下面と
    逆を指向する上面と、パネルの下面上においてパネルの
    上面に延在する端末に接続された透通電導体を有してい
    て、第１のパネルの透通電導体の一部が第２のパネルの
    透通電導体に接続されて、第１と第２のパネルを透通延
    在する複合垂直電導体を構成することを特徴とする請求
    項１に記載の方法。
  3. 【請求項３】 第２のパネルが第１のパターンンオ全て
    の部位に端末を、またこれらの端末に接続された透通電
    導体（５２７）を有しており、 接点に接続された第１のパネルの透通電導体の全てが第
    ２のパネルの透通電導体と接続されて、複合垂直電導体
    を構成することを特徴とする請求項２に記載の方法。
  4. 【請求項４】 非選択的に接続するに際して、 可流性電導性材料の塊体（５７８）を載設した介装材
    （５８０）をインターフェースに置設して、第１のパタ
    ーンの全ての部位に塊体が位置するようにし、かつ介装
    材の全ての可流性電導性材料を流動化させることを特徴
    とする請求項１−３のいずれかに記載の方法。
  5. 【請求項５】 さらに第１と第２のパネルの誘電性本体
    を互いに接合して、介装材上の可流性誘電性材料を、可
    流性電導性材料を流動化させるのと同時に、流動化させ
    ることを特徴とする請求項１に記載の方法。
  6. 【請求項６】 さらに第２のパネルの上面を選択的に処
    理し 第１と第２のパネルの主面上における選択的処理
    を、第１と第２のパネル上の透通電導体を各パネルの上
    面に沿って延在する表面電導体に選択的に接続すること
    を特徴とする請求項２または３に記載の方法。
  7. 【請求項７】 さらにパネルの下面を選択的に処理し
    て、各パネルの透通電導体を各パネルの下面に沿って延
    在する表面電導体に選択的に接続することを特徴とする
    請求項６に記載の方法。
  8. 【請求項８】 表面電導体が選択的処理中に形成される
    ことを特徴とする請求項６に記載の方法。
  9. 【請求項９】 さらにパネルを内部に透通電導体を有し
    かつ上下面に電導性材料の層を具えた回路パネルプリカ
    ーサーの形で供給し、 選択的処理に際して、レジストパターンを該層上に供給
    して、該層を１種以上の処理媒体に暴露して、暴露後に
    電導性材料が層上のレジストによって覆われていない区
    域にのみ残るようにしたことを特徴とする請求項８に記
    載の方法。
  10. 【請求項１０】 電導性層の一部上にレジストを供給す
    るに際して、 レジストの層をパターン的な照射に写真的に暴露して、
    表面電導体に対応するレジスト区域を画定し、かつ同時
    に基準マークに対応するレジスト区域をも画定し、 表面電導体に対して所定の空間的な関係でもってパネル
    の面の少なくとも一部上に基準マークを形成して、 積層に際しては、該基準マークを基準としてパネルを合
    心させることを特徴とする請求項９に記載の方法。
  11. 【請求項１１】 非選択的に接続するに際して、 電導性材料の塊体（５７８）を載設した介装材（５８
    ０）を第１のインターフェースにおいて第１のパターン
    の全ての部位に置設して、該塊体に対して所定の空間的
    関係で介装材上に基準マーク（５８４）を位置させ、 介装材を置設するに際して、基準マークを基準として介
    装材を合心させる ことを特徴とする請求項１０に記載
    の方法。
  12. 【請求項１２】 介装材と回路パネルの少なくともある
    １個が所定の離間で配列された孔の群の形で基準マーク
    を有しており、 介装材と回路パネルの他の１個が孔の
    それとは異なる所定の離間で配列されたスポットの群の
    形で基準マークを有しており、各群のスポットがその群
    のただ１個の区と合心することができ、 介装材を置設するに際して、各群のうちのいずれの孔が
    スポットと合心するかを決めることによりパネルのひと
    つに対する介装材の合心を決めることを特徴とする請求
    項１１に記載の方法。
  13. 【請求項１３】 各回路パネルの上下面上の表面電導体
    が各パネル上において互いに直交する第１と第２の方向
    に延在し、 積層するに際して、パネルの第１の方向が互いに合心
    し、第２の方向が互いに合心するように行なうことを特
    徴とする請求項７に記載の方法。
  14. 【請求項１４】 第１と第２のパネルの各透通電導体が
    各パネルの上下面間を実質的に垂直に延在し、各端末が
    各透通電導体の下端に配置され、第１のパネルの接点が
    該パネルの端末と透通電導体とから第１の方向にずれて
    おり、 積層するに際して、第２のパネルの透通電導体が第１の
    パネルの透通電導体から第１の方向にずれるように、パ
    ネルを配列することを特徴とする請求項１３に記載の方
    法。
  15. 【請求項１５】 第１のパネルが上下面間に配置された
    シート状の内部電導性構成要素と、透通電導体から第２
    の方向にずれた突起部位に内部構成要素から下面まで延
    在する突起を有しており、 下面を選択的に処理するに際して、 パネルの透通電導体都表面電導体とを選択的に突起に接
    続することを特徴とする請求項１４に記載の方法。
  16. 【請求項１６】 第２のパネルの上面を選択的に処理す
    るに際して、 第２の回路パネルの透通電導体の一部を第２の回路パネ
    ルの上面に設けられた接点に第２のパターンの部位にお
    いて接続し、 誘電性本体を画定する上下面を具えた第３の回路パネル
    を供給し、 この第３のパネルには第２のパターンの部位において下
    面上に端末を設け、第２のパネルに第３のパネルを重ね
    て、第２のインターフェースにおいて第３のパネルの下
    面を第２のパネルの上面に対面させ、 第２のパターンを互いに合心させ、 第２のインターフェースにおいて第２のパネルの接点と
    第３のパネルの端末とを互いに合心させ、 第２のインターフェースにおいて、全ての合心した端末
    と接点とを非選択的に接続することを特徴とする請求項
    ６に記載の方法。
  17. 【請求項１７】 第３のパネルが上面と、パネルの端末
    から上面まで延在する透通電導体とを有しており、 第１−３のパネルの透通電導体が該パネルの上下面間を
    垂直に延在し、 積層および重合せを行なうに際して、第１と第３のパネ
    ルの透通電導体が互いに合心することを特徴とする請求
    項１６に記載の方法。
  18. 【請求項１８】 第１のセットのパネルを少なくとも１
    個と、第２のセットのパネルを少なくとも１個と、パネ
    ルの上下面間に延在する複数個の透通電導体（５２７）
    と、パネルの下面上の複数個の端末（５３０）と、パネ
    ルの上面上の複数個の接点（５３８）とを含んだ回路パ
    ネル（５４４）を有してなり 各パネルは反対方向を指向する上下面を具えた誘電性本
    体を有しており、 各端末は１個の透通電導体に接続されており、 各パネルの接点の少なくとも一部は該パネルの透通電導
    体に接続されており、 第１のセットのパネルは第１のパターンの少なくとも一
    部の部位に上記の接点を、第２のパターンの全ての部位
    に上記の端末を、それぞれ有しており、 第２のセットのパネルは第２のパターンの少なくとも一
    部の部位に上記の接点を、第１のパターンの全ての部位
    に上記の端末を、それぞれ有しており、 パネルは第１と第２のセットのパネルを交互に、かつ上
    下面を対面させて重ねられており、 パネルはその間に少なくとも１個のインターフェースを
    画定しており、 第１のパターンは相互に、また第２のパターンも相互
    に、合心しており、 低い方のパネルの接点が高い方のパネルの端末に各イン
    ターフェースにおいて合心しており、 合心した接点と端末とは各インターフェースにおいて互
    いに接続されており、 パネルの透通電導体の少なくとも一部は接続された端末
    と接点とによって他のパネルの透通電導体に接続されて
    複数個のパネルを透通延在する垂直電導体を構成し、少
    なくとも１個のパネルの透通電導体の一部はそのパネル
    の接点に接続されており、そのパネルの透通電導体の一
    部は次高のパネルの透通電導体に接続されていることを
    特徴とする多層回路ユニット。
  19. 【請求項１９】 パネルが上下面に沿って延在する表面
    電導体を有しており、 表面電導体の少なくとも一部が透通電導体に接続されて
    おり、 各インターフェースには絶縁層が設けられていて、隣接
    するパネルの表面電導体を相互から隔離していることを
    特徴とする請求項１８に記載のユニット。
  20. 【請求項２０】 表面電導体が相互に直交する第１と第
    ２の方向に延在しており、 各パネルの上面上の表面電導体が第１の方向に延在し、 各パネルの下面上の表面電導体が第２の方向に延在し、 第１と第２のパターンが四辺形行列格子をなしており、 列が第１の方向に平行で、行が第２の方向に平行である
    ことを特徴とする請求項１９に記載のユニット。
  21. 【請求項２１】 第２のパターンが第１のパターンと同
    一であるが、第１の方向にずれていることを特徴とする
    請求項２０に記載のユニット。
  22. 【請求項２２】 透通電導体がパネルの上下面間で実質
    的に垂直に延在し、 第１のセットの各パネルの透通電導体が第２のパターン
    の部位に配置され、第２のセットの各パネルの透通電導
    体が第１のパターンの部位に配置されており、 各パネ
    ルの端末がパネルの透通電導体の下端に配置されている
    ことを特徴とする請求項２０に記載のユニット。
  23. 【請求項２３】 各パネルの接点がそのパネルの透通電
    導体から第１の方向にずれているが、第２の方向につい
    ては合心していることを特徴とする請求項２２に記載の
    ユニット。
  24. 【請求項２４】 少なくとも一部のパネルがシート状の
    内部構成要素を含んでおり、 各内部構成要素がある１個のパネルの誘電性本体内に配
    置されて、かつその上下面と平行に延在しており、内部
    構成要素を含んだパネルが内部構成要素を少なくとも１
    個の電導体に接続する手段を有していることを特徴とす
    る請求項２０−２３のいずれかに記載のユニット。
  25. 【請求項２５】 内部電導性構成要素を含んだ各パネル
    の内部誘電性構成要素手段が、内部構成要素と上下いず
    れかの面との間に延在する突起を有しており、 該突起が透通電導体に対して第２の方向にはずれている
    が、第１の方向については合心していることを特徴とす
    る請求項２４に記載のユニット。
  26. 【請求項２６】 各内部構成要素がそれを透通する孔を
    有しており、 パネルの透通電導体が内部構成要素中の孔を通って延在
    して、孔中において内部構成要素からは離間しており、 パネルの誘電性本体が該孔中において透通電導体と内部
    構成要素間に延在していることを特徴とする請求項２５
    に記載のユニット。
  27. 【請求項２７】 少なくとも１個のパネルが１対の電導
    性内部構成要素を有しており、これが誘電性材料を間に
    おいて互いに重なっており、 対のうち一方の内部構成要素をパネルのある１個の電導
    体に接続する手段が設けられており、 対のうち他方の誘電性材料をパネルの他の１個の電導体
    に接続する手段が設けられていることを特徴とする請求
    項２４に記載のユニット。
  28. 【請求項２８】 パネルの上面上を第１の方向に延在す
    る表面電導体の少なくとも１個が次高パネルの下面上を
    第２の方向に延在する表面電導体に接続されている こ
    とを特徴とする請求項２０−２３のいずれかひとつに記
    載のユニット。
  29. 【請求項２９】 パネルの上面上を第１の方向に延在す
    る表面電導体の少なくとも１個が、透通電導体により、
    該パネルの下面上を第２の方向に延在する表面電導体に
    接続されていることを特徴とする請求項２８に記載のユ
    ニット。
  30. 【請求項３０】 第１の電導性材料（５０２）を第１の
    誘電性シート（５００）の第１の面上に施して、電導性
    材料により相互に離間するアイランド（５０６）を形成
    し、 さらなる誘電性材料（５０８）を第１の電導性材
    料上に施して、第２の誘電性シートを形成しかつ誘電性
    シート間に設けられた第１の電導性材料およびアイラン
    ドを取り巻く誘電性材料と積層を形成し、 アイランドと合心して各誘電性シート内に孔（５０４）
    を形成して、該孔を介してアイランドを積層の上下面に
    露出させることを特徴とする回路パネルプリカーサのー
    製造方法。
  31. 【請求項３１】 第１の電導性材料を施すに際して、該
    電導性材料が孔を有した連続層を形成し、各アイランド
    が該孔中に配置されるようにすることを特徴とする請求
    項３０に記載の方法。
  32. 【請求項３２】 第１の電導性材料を施すに際して、第
    １の誘電性シートに電導性材料のシートを積層して前記
    の連続層を形成し、該層から環状部分を除去して上記の
    孔とアイランドとを形成することを特徴とする請求項３
    １に記載の方法。
  33. 【請求項３３】 第２の誘電性材料を施すに際して、第
    ２の誘電性材料の凝集性のシートを第１の電導性材料上
    に積層することを特徴とする請求項３２に記載の方法。
  34. 【請求項３４】 さらに電導性通路材料を前記の孔中に
    沈降させて、積層の上下面に延在しかつ前記のアイラン
    ドを含む透通電導体を形成することを特徴とする請求項
    ３０−３３のいずれかひとつに記載の方法。
  35. 【請求項３５】 積層の上下面電導性表面材料を施すに
    際して、表面材料が透通電導体に電気的に接続されるよ
    うにすることを特徴とする請求項３４に記載の方法。
  36. 【請求項３６】 通路材料と表面材料とを施すに際し
    て、積層をメッキ溶液に浸漬して同時に行なうことを特
    徴とする請求項３５に記載の方法。
  37. 【請求項３７】 誘電性層の厚さが約１５０μｍ未満で
    あって、各孔の最少直径が約２５０μｍ未満であること
    を特徴とする請求項３４に記載の方法。
  38. 【請求項３８】 第１と第２の誘電性シート（５００、
    ５０８）と、これらの誘電性シート間に設けられた実質
    的に連続な電導性層（５０２）とを有してなり、 該シートが電導性層から離れた上下面を画定し、 連続層が透通する孔（５０４）を有しており、 さらにシート間において孔中に沈降された電導性材料の
    アイランド（５０６）が設けられていて、 シートの誘電性材料が孔中において互いに会合して、誘
    電性材料がアイランドを電導性の連続層から絶縁してい
    ることを特徴とする回路パネルプリカーサー。
  39. 【請求項３９】 誘電性シートがアイランドと合心する
    孔を有していることを特徴とする請求項３８に記載のプ
    リカーサー。
  40. 【請求項４０】 さらに孔内に電導性通路材料が設けら
    れていて、アイランドから誘電性層の上下面まで延在し
    ていることを特徴とする請求項３９に記載のプリカーサ
    ー。
  41. 【請求項４１】 さらに誘電性シートの上下面上に表面
    電導性材料が設けられていて、 この表面電導性材料が通路材料に接続されていることを
    特徴とする請求項４０に記載のプリカーサー。
  42. 【請求項４２】 誘電性本体を画定する上下面（５０
    ８、５００）が互いに平行に延在しており、 複数個の透通電導体（５２７）が上下面間において該本
    体を透通延在して該面に上下端を有しており、 塩基性金属の実質的に連続な層が透通電導体に接続され
    てかつ上下面を覆っており、 透通電導体からずれた複数個の上面の分離接点区域およ
    び下面の複数個の分離端末区域において、貴金属が塩基
    性金属層上を覆っており、 接点区域のひとつと端末区域のひとつとが各透通電導体
    を伴なっていることを特徴とする回路パネルプリカーサ
    ー
  43. 【請求項４３】 各透通電導体の上端とそれに伴なう接
    点区域との間には貴金属を欠く隙間があり、 各隙間には上の塩基性金属が露出していることを特徴と
    する請求項４２に記載のプリカーサー。
  44. 【請求項４４】 透通電導体が上下面間において実質的
    に垂直に延在し、 各端末区域が透通電導体の下端を取り巻いていることを
    特徴とする請求項４２に記載のプリカーサー。
  45. 【請求項４５】 透通電導体が四辺形行列格子状に配列
    されており、その列が第１の方向に行がこれと直交する
    第２の方向に、それぞれ延在していることを特徴とする
    請求項４４に記載のプリカーサー。
  46. 【請求項４６】 各接点区域透通電導体から第１の方向
    にずれており、全てのずれの態様が同じ大きさと様跡で
    あることを特徴とする請求項４５に記載のプリカーサ
    ー。
  47. 【請求項４７】 さらにシート状の電導性内部構成要素
    が誘電性本体内に設けられていて、上下面に対して実質
    的に平行に延在しており、 複数個の電導性突起（５２８）が下面から電導性内部構
    成要素まて延在しており、 各突起が透通電導体の１個の行に対して第１の方向に合
    心しているが、第２の方向についてはずれていることを
    特徴とする請求項４６に記載のプリカーサー。
  48. 【請求項４８】 さらに前記の貴金属からなる基準マー
    ク（５７４、５７５）が上下面の少なくとも一方の上に
    設けられており、接点区域および端末区域に対して所定
    の空間的関係を有している ことを特徴とする請求項４
    ６に記載のプリカーサー。
  49. 【請求項４９】 前記の基準マークが上下面上に設けら
    れており、 下面上の基準マークが上面上の基準マークに対して第１
    の方向にずれており、 ずれの態様が透通電導体から接点へのずれの態様と同じ
    であることを特徴とする請求項４８に記載のプリカーサ
    ー。
JP2002053941A 1991-12-31 2002-02-28 多層回路ユニット、その構成要素、およびその製造方法 Expired - Fee Related JP3547731B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/815,401 1991-12-31
US07/815,401 US5367764A (en) 1991-12-31 1991-12-31 Method of making a multi-layer circuit assembly
US07/816,634 US5282312A (en) 1991-12-31 1991-12-31 Multi-layer circuit construction methods with customization features
US07/816,634 1991-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51198093A Division JP3472299B2 (ja) 1991-12-31 1992-12-30 多層回路ユニットの製造方法及びその構成要素

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004032363A Division JP3774461B2 (ja) 1991-12-31 2004-02-09 多層回路ユニットを製造する方法

Publications (2)

Publication Number Publication Date
JP2002305380A true JP2002305380A (ja) 2002-10-18
JP3547731B2 JP3547731B2 (ja) 2004-07-28

Family

ID=27123947

Family Applications (3)

Application Number Title Priority Date Filing Date
JP51198093A Expired - Fee Related JP3472299B2 (ja) 1991-12-31 1992-12-30 多層回路ユニットの製造方法及びその構成要素
JP2002053941A Expired - Fee Related JP3547731B2 (ja) 1991-12-31 2002-02-28 多層回路ユニット、その構成要素、およびその製造方法
JP2004032363A Expired - Fee Related JP3774461B2 (ja) 1991-12-31 2004-02-09 多層回路ユニットを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP51198093A Expired - Fee Related JP3472299B2 (ja) 1991-12-31 1992-12-30 多層回路ユニットの製造方法及びその構成要素

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2004032363A Expired - Fee Related JP3774461B2 (ja) 1991-12-31 2004-02-09 多層回路ユニットを製造する方法

Country Status (6)

Country Link
EP (2) EP0834921B1 (ja)
JP (3) JP3472299B2 (ja)
AT (2) ATE255276T1 (ja)
AU (1) AU3429493A (ja)
DE (2) DE69233259T2 (ja)
WO (1) WO1993013637A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820108B2 (ja) * 1996-03-13 1998-11-05 日本電気株式会社 電子部品の実装構造およびその製造方法
US6056557A (en) * 1998-04-08 2000-05-02 Thomas & Betts International, Inc. Board to board interconnect
EP2086299A1 (en) 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
JP2006041378A (ja) * 2004-07-29 2006-02-09 Toshiba Corp 多層プリント配線板、多層プリント配線板の製造方法および電子機器
JP2006066458A (ja) * 2004-08-24 2006-03-09 Sharp Corp 多層プリント配線板及び多層プリント配線板の製造方法
JP2007129124A (ja) * 2005-11-07 2007-05-24 Matsushita Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JP5332731B2 (ja) * 2009-03-02 2013-11-06 富士通株式会社 電磁界シミュレータ及び電磁界シミュレーション装置
JP5581828B2 (ja) * 2010-06-09 2014-09-03 富士通株式会社 積層回路基板および基板製造方法
JP5633256B2 (ja) * 2010-09-02 2014-12-03 株式会社村田製作所 部品内蔵基板の製造方法
CN107409471B (zh) * 2015-03-27 2020-07-21 京瓷株式会社 摄像用部件以及具备该摄像用部件的摄像模块
DE102015013838B3 (de) * 2015-10-23 2017-02-16 Technische Universität Dresden Verfahren zur Herstellung von mechanisch-elektrischen Fügeverbindungen zwischen mindestens zwei elektrisch leitenden Verbunden eines Verbundsystems und multifunktionales Verbundsystem
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
WO2019204686A1 (en) 2018-04-19 2019-10-24 The Research Foundation For The State University Of New York Solderless circuit connector
US20190335593A1 (en) * 2018-04-26 2019-10-31 Daeduck Electronics Co., Ltd. Method of manufacturing the printed circuit board
CN113670187B (zh) * 2021-09-06 2022-09-20 宁波韧和科技有限公司 兼具高安全性与高探测量程的电容式弹性应变传感器及其制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3546775A (en) * 1965-10-22 1970-12-15 Sanders Associates Inc Method of making multi-layer circuit
US3616532A (en) * 1970-02-02 1971-11-02 Sperry Rand Corp Multilayer printed circuit electrical interconnection device
US3775844A (en) * 1970-06-25 1973-12-04 Bunker Ramo Method of fabricating a multiwafer electrical circuit structure
US3859711A (en) * 1973-03-20 1975-01-14 Ibm Method of detecting misregistration of internal layers of a multilayer printed circuit panel
FR2312172A1 (fr) * 1975-05-22 1976-12-17 Ibm Procede de fabrication d'ensembles de circuits integres
US4383363A (en) * 1977-09-01 1983-05-17 Sharp Kabushiki Kaisha Method of making a through-hole connector
US4211603A (en) * 1978-05-01 1980-07-08 Tektronix, Inc. Multilayer circuit board construction and method
DE2902002A1 (de) * 1979-01-19 1980-07-31 Gerhard Krause Dreidimensional integrierte elektronische schaltungen
BR8407221A (pt) * 1983-12-15 1985-11-26 Laserpath Corp Circuito eletrico e processo para proporcionar um circuito eletrico
DE3579515D1 (de) * 1984-06-27 1990-10-11 Contraves Ag Verfahren zur herstellung eines basismaterials fuer eine hybridschaltung.
EP0229850B1 (en) * 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
US4727633A (en) * 1985-08-08 1988-03-01 Tektronix, Inc. Method of securing metallic members together
US4667404A (en) * 1985-09-30 1987-05-26 Microelectronics Center Of North Carolina Method of interconnecting wiring planes
DE3810486A1 (de) * 1988-03-28 1989-10-19 Kaleto Ag Verfahren zum herstellen kundenspezifischer elektrischer schaltungen, insbesondere gedruckter schaltungen
US5031308A (en) * 1988-12-29 1991-07-16 Japan Radio Co., Ltd. Method of manufacturing multilayered printed-wiring-board
US5089880A (en) * 1989-06-07 1992-02-18 Amdahl Corporation Pressurized interconnection system for semiconductor chips
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5055973A (en) * 1990-01-17 1991-10-08 Aptix Corporation Custom tooled printed circuit board
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination

Also Published As

Publication number Publication date
JP3472299B2 (ja) 2003-12-02
EP0834921B1 (en) 2003-11-26
DE69233259T2 (de) 2004-08-26
JP2004140412A (ja) 2004-05-13
DE69225495T2 (de) 1998-10-08
EP0619935B1 (en) 1998-05-13
EP0619935A1 (en) 1994-10-19
JPH08500467A (ja) 1996-01-16
EP0619935A4 (en) 1995-03-22
DE69233259D1 (de) 2004-01-08
ATE166202T1 (de) 1998-05-15
JP3547731B2 (ja) 2004-07-28
WO1993013637A1 (en) 1993-07-08
EP0834921A3 (en) 1998-08-26
DE69225495D1 (de) 1998-06-18
EP0834921A2 (en) 1998-04-08
JP3774461B2 (ja) 2006-05-17
AU3429493A (en) 1993-07-28
ATE255276T1 (de) 2003-12-15

Similar Documents

Publication Publication Date Title
US5583321A (en) Multi-layer circuit construction methods and structures with customization features and components for use therein
US5558928A (en) Multi-layer circuit structures, methods of making same and components for use therein
US5686702A (en) Polyimide multilayer wiring substrate
JP3547731B2 (ja) 多層回路ユニット、その構成要素、およびその製造方法
KR100442215B1 (ko) 인쇄배선회로다층어셈블리및그제조방법
US5232548A (en) Discrete fabrication of multi-layer thin film, wiring structures
US5876842A (en) Modular circuit package having vertically aligned power and signal cores
US5675889A (en) Solder ball connections and assembly process
US6680441B2 (en) Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US7376318B2 (en) Circuit board and its manufacturing method
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US5479703A (en) Method of making a printed circuit board or card
TWI430728B (zh) 製造具有焊料膏連接之電路化基板的方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JPH0724337B2 (ja) 多層回路カード構造及びその製造方法
KR20000035210A (ko) 반도체 장치, 반도체 장치용 접속용 기판, 및 접속용기판의 제조 방법
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US20040265482A1 (en) Wiring substrate manufacturing method
JP3299679B2 (ja) 多層配線基板及びその製造方法
US3829601A (en) Interlayer interconnection technique
JPH08148828A (ja) 薄膜多層回路基板およびその製造方法
US5306546A (en) Multi chip module substrate
JPS62156847A (ja) 多層プリント配線板の製造方法
JPH06232335A (ja) 複合多チップモジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040414

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090423

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100423

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110423

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120423

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees