JP2020528665A - 介在層および導電性ペーストを使用する多層回路基板 - Google Patents

介在層および導電性ペーストを使用する多層回路基板 Download PDF

Info

Publication number
JP2020528665A
JP2020528665A JP2020500081A JP2020500081A JP2020528665A JP 2020528665 A JP2020528665 A JP 2020528665A JP 2020500081 A JP2020500081 A JP 2020500081A JP 2020500081 A JP2020500081 A JP 2020500081A JP 2020528665 A JP2020528665 A JP 2020528665A
Authority
JP
Japan
Prior art keywords
catalyst
layer
sublayer
circuit board
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020500081A
Other languages
English (en)
Other versions
JP7209685B2 (ja
Inventor
ケネス・エス・バール
コンスタンティン・カラヴァキス
Original Assignee
カトラム・エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by カトラム・エルエルシー filed Critical カトラム・エルエルシー
Publication of JP2020528665A publication Critical patent/JP2020528665A/ja
Application granted granted Critical
Publication of JP7209685B2 publication Critical patent/JP7209685B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0236Plating catalyst as filler in insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06Lamination
    • H05K2203/068Features of the lamination press or of the lamination process, e.g. using special separator sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08Treatments involving gases
    • H05K2203/085Using vacuum or low pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Abstract

多層回路基板は、少なくとも1つの面にパターンを有する最上部のサブ層を、1つまたは複数の対の複合層に対して配置することによって形成され、各複合層は介在層およびサブ層を備える。各サブ層は相互接続開口を有する介在層に隣接しており、相互接続開口は、それぞれの対応するサブ層上のめっきされた貫通ビアまたはパッドを有する相互接続に隣接して配置されている。各介在層の開口は導電性ペーストで満たされ、最上部のサブ層と1つまたは複数の対の複合層のスタックが積層プレスに入れられ、筐体が真空引きされて、導電性ペーストが溶融するまで高温および積層圧力が印加され、隣接した相互接続が接続され、基板が相互に積層されて、完成品の積層された多層回路基板になる。

Description

本発明は、多層回路基板と、これを製作するための関連する方法とに関する。詳細には、本発明は、製作プロセスの1回の積層ステップの間に相互接続を形成する介在層を用いて相互接続された複数のパターン層を有する回路基板に関連するものである。
従来技術のプリント回路基板(PCB)は、誘電体基板上に形成された導電性金属相互接続(「パターン」として知られている)を使用して形成され、導体を担持する各面は「層」として知られている。各誘電体基板は、多層基板の基本的なサブ層アセンブリのうち1つである「サブ層」を形成するために片面または両面に形成されたパターンを有し、散在して形成されたパターンを有するいくつかのそのような誘電体コアを、露出した誘電体層とともに積み重ね、温度および圧力の下で相互に積層することにより、多層プリント回路が形成され得る。誘電体基板は、布地に織り込まれたガラス繊維などの繊維母材に埋め込まれたエポキシ樹脂を含み得る。従来技術の製作方法には、誘電体層の外表面上に銅を積層するものがあり、フォトレジストまたは感光フィルムなどを用いて銅表面をパターニングして、マスクされる領域とマスクされない領域とを生成し、次いで、エッチングして、コア誘電体の片面または両面に導電パターンの層を形成する。次いで、導電パターンを有する誘電体コアのスタックを相互に積層して多層PCBを形成し、必要なあらゆる層間相互接続がビアを用いて作製され、ビアは、パターン層の間を接続する環状リングを形成するための、銅めっきした穴である。
従来技術の回路基板製作の難点の1つには、それぞれの新規の層の追加が個別の連続した積層ステップであるということがある。4層基板(中央に配置されたプリプレグ誘電体層に2つのコアの両面のパターン層を加えたもの)については、積層ステップは1回であり、6層基板は、一般的には、積層ステップ後の前述の4層基板から始めて、以前に積層された層に対してそれぞれの追加の2層コアを順次に積層することによって形成される。それぞれの積層ステップは、真空引きして積層圧力をかけた、加熱および冷却のサイクルに数時間が必要である。一般に、積層ステップの数は、サブ層の数から1を引いたものに等しく、あるいは、2層のサブ層およびn層基板(n>2)については、積層ステップの数はn/2−1となる。
すべての積層ステップが完了した後、次に、完成した積層のビア位置に貫通穴があけられ、めっきを必要とするビア穴およびあらゆる他の貫通穴がスミア除去され、層と層の間を電気的に接続するために無電解めっきが施される。高速信号については、完成したPCBの全体の厚さを通過するめっきした貫通穴は、貫通穴の構造において伝送ライン反射およびインピーダンス不連続をもたらす可能性がある。
多層基板を製作するうえでの別の課題は、パターンが、一般的にはPCBの面上に位置し、PCBの面から元の銅フォイルをエッチングで除去した後に一般的には露出するので、積層の熱および機械的圧力の印加中に、各層の面上のパターンが水平方向に移動する傾向があり得ることである。
積層中のパターンの水平方向の移動を防止し、従来技術の積層板を通す穴あけステップを省いて層と層の間の電気的接続性をもたらす、1回の積層ステップで済む、代替の積層方法を提供することが望まれている。
本発明の第1の目的は、Cステージプリプレグ層を備える最上部の回路パターンの「サブ」層を配置する単一の積層ステップから形成される多層回路基板であり、これは、1つまたは複数の面上の回路パターンと、反対側の隣接層に接続するための任意選択の相互接続ビアまたはパッドとを有するものである。最上部のサブ層に隣接して1つまたは複数の複合サブ層が積み重ねられ、各複合層が介在層およびサブ層を備え、介在層は、介在層の各面に隣接したサブ層の間の相互接続をもたらし、複合層の最後のサブ層は、多層スタックの最下部のサブ層である。各介在層は、導電性ペーストで満たされた少なくとも1つの開口を有し、開口は、隣接したサブ層のビアから、サブ層の間に配置された介在層のビアへの電気接続をもたらすように配置されている。各介在層は、導電性ペーストで満たされた少なくとも1つの開口を有し、開口は、介在層の片側に隣接したサブ層のビアまたはパッドから介在層の反対側面上のサブ層のビアまたはパッドまで電気的相互接続をもたらすように配置されており、電気的相互接続は、サブ層を相互に積層するばかりでなく導電性ペーストを溶融して介在層のいずれかの側の隣接したサブ層のビアまたはパッドを電気的に橋渡しするのに十分な温度において、多層回路基板を積層することによって形成され、それによって、単一の積層ステップの間に電気的接続性および積層がもたらされる。
本発明の第2の目的は多層回路基板を生産するための方法であり、多層回路基板はサブ層の片面または両面にパターンを有する複数のサブ層から形成され、サブ層上のビアまたはパッドによって1つまたは複数の相互接続が画定され(一般的にはサブ層上のパターンにも接続され)、ビアは導電性の内側表面を有し、サブ層は介在層と交互配置され、対応するサブ層の相互接続ビアまたはパッドの間の接続性をもたらす。介在層は、サブ層に積層するのに適した材料から形成され、各介在層は、導電性ペーストで満たされた1つまたは複数の開口を有し、介在層の開口および導電性ペーストは、介在層の片側のサブ層のビアから介在層の反対側のサブ層のビアへの接続性をもたらすように配置される。サブ層と介在層は交互配置され、電気的接続性のために整列されて、密封された積層プレスの中に配置され、それによって、積層プレスは、高温の真空下で、積層板の厚さの端から端まで圧力を印加され、サブ層と介在層が単一の構造へと積層され、また、相互接続が導電性ペーストに対して電気的に接合され、導電性ペーストはパッドとビアを橋渡しする導体へと固化する。
本発明の第3の目的はサブ層および介在層の積層板であり、触媒プリプレグを使用して少なくとも1つのサブ層が形成され、触媒粒子を有する触媒プリプレグが触媒粒子の除外深さの下に存在し、触媒粒子が、そのように形成されたチャネルにおける導電パターンの無電解めっきをもたらす。
本発明の第1の実施形態では、片面または両面に導電パターンを有する誘電体から少なくとも1つのパターン層を有するサブ層が形成され、サブ層のパターン層は、開口と、導電性内側表面を有する開口によって画定された少なくとも1つの相互接続ビアとを有する。相互接続のための開口を有する誘電体から介在層が形成され、介在層の開口はサブ層の相互接続ビアまたはパッドの位置に対応し、導電性ペーストで満たされる。サブ層と介在層が交互する層が積層プレス筐体の中に積み重ねられ、積層プレス筐体は低い空気圧まで真空引きされ、導電性ペーストが溶融するのに十分な高温が与えられ、その間に、層が外部から印加された高い機械的積層圧力およびチャンバ温度の下で相互に積層される。導電性ペーストが溶融して、介在層の開口の両側の隣接したサブ層のビア間の電気的相互接続をもたらし、積層プレスにより、1回の積層および電気的相互接続のステップで、これらの層が相互に機械的に接合されてモノリシック多層回路基板になる。
本発明の第2の実施形態では、触媒粒子が樹脂リッチ表面の下に分布するように面から触媒粒子を除外する樹脂リッチ表面を有する触媒プリプレグから、単層または2層のサブ層が形成される。触媒粒子は各触媒積層板の表面において除外深さの下まで存在せず、それにより、除外深さよりも深く、無電解めっきのために触媒粒子が利用可能であるチャネルが形成されるところを除いて、いかなる領域においても、無電解めっきを引き起こすには不十分な触媒粒子密度を有するようになっている。第1のステップにおいて、触媒粒子は、チャネルを形成することにより、あるいはそうでなければレーザアブレーション、プラズマエッチング、化学エッチング、機械的アブレーションもしくは切断を含む任意の除去手段、またはパターンマスクの有無にかかわらずこれらの技術のうち任意のものを使用して、材料の表面を除去することにより、露出される。第2のステップにおいて、触媒積層板を、無電解めっき槽の中に置くことにより、典型的なCuなど無電解めっきの活性金属が、樹脂リッチ表面が除去されているパターニングされたチャネル領域において露出された触媒粒子(Ptなど)に引きつけられてサブ層が形成される。第2のステップは、パターニングされたチャネルの側面および下部が、触媒積層板の周囲の本来の表面レベルまで、無電解めっきによってめっき金属で満たされるまで続行される。任意選択の第3のステップにおいて、無電解めっきのレベルを、チャネルの広がりを越えた触媒積層板の周囲の本来の表面に一致させるために、パターニングされたトレンチの表面が、研磨、研削、機械加工、またはエッチングなどによって平坦化される。このように、片面または両面にパターンを有する触媒サブ層が形成され得、パターンは、有利には、触媒積層板のパターンが存在しない表面と実質的に共面である。
本発明の第3の実施形態では、介在層は、ポリイミド、Bレベルプリプレグ、可撓性もしくは非可撓性の誘電体向けのエポキシ樹脂またはエポキシ樹脂混合物、シアン酸エステル、ポリテトラフルオロエチレン(PTFE、商品名テフロン(登録商標)で知られている)もしくはPTFE混合物のプリプレグもしくは接着剤、接着剤、ポリイミド、および接着剤の連続層などのボンドプライ、あるいは回路基板積層に適する任意の材料などの誘電体の層から形成され、誘電体層は、両方の表面に与えられた剥離フィルムと、誘電体層に形成された開口と、隣接したサブ層に相互接続をもたらす位置の剥離フィルム層とを有し、開口が導電性ペーストで満たされ、ペーストが任意選択で乾燥され、剥離層が除去されて、乾燥した導電性ペーストのプラグをもたらし、そこで、介在層は、積層プレスに入れられたとき、介在層のどちらかの表面に置かれたサブ層の積層および相互接続の使用に適したものになる。
未処理の触媒プリプレグを形成するための処理を示す概略図である。 未処理のBステージプリプレグから仕上がったCステージプリプレグを形成するために減圧積層プレスを示す図である。 積層中にプリプレグの多層を形成するための減圧積層ステージを示す図である。 図1の減圧積層ステップに関する処理温度対時間のグラフである。 触媒プリプレグを形成するための処理ステップを示す図である。 プリプレグ材料の断面図に関して、プリプレグ材料における触媒粒子の分布状態を示すグラフである。 本来の触媒プリプレグの断面図である。 表面除去ステップの後の触媒プリプレグの断面図である。 時間シーケンス中の無電解めっきステップ中の触媒プリプレグの断面図である。 表面平滑化ステップの後の触媒プリプレグの断面図である。 図6A−6Iは、非触媒積層板上に、上部パターンおよび下部パターンを有するサブ層を形成するための処理ステップを示す図である。 図7A−7Dは、触媒積層板上に、上部パターンおよび下部パターンを有するサブ層を形成するための処理ステップを示す図である。 図8A−8Dは、介在層を形成するための処理ステップを示す図である。 図9A−9Cは、単一の積層ステップにおいて相互接続された層を用いて多層回路基板を形成するためのステップを示す図である。 多層回路基板を形成するためのマルチサブ層の積み重ねを示す図である。 単一の積層ステップで完成した図10Aの積層を示す図である。
図1Aは、プリプレグ(あらかじめ樹脂中で拘束された繊維の母材)を製作するための例示の処理を示すものである。ガラス繊維織物の布地、炭素繊維、または他の繊維を含む様々な材料がプリプレグの繊維用に使用され得、エポキシ樹脂、ポリイミド樹脂、シアン酸エステル樹脂、PTFE(テフロン)混合樹脂、または他の樹脂を含む種々の異なる材料が樹脂用に使用され得る。本発明の一態様は、1mil(25μm)の桁のファインピッチ導電パターンをサポートすることができるプリント回路基板の積層板であり、説明は無電解の銅形成のために触媒を使用する銅パターンの形成に導かれるが、本発明の範囲は、無電解めっきおよび電気めっきに適する他の金属に拡張され得ることが理解される。銅(Cu)チャネルの無電解めっき堆積用には、元素のパラジウム(Pd)が触媒として望ましいが、白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、銀(Ag)、コバルト(Co)、または銅(Cu)など、周期表の9族から11族の遷移金属元素、または、他のこれらの化合物であって、鉄(Fe)、マンガン(Mn)、クロム(Cr)、モリブデン(Mo)、タングステン(W)、チタン(Ti)、スズ(Sn)など他の金属を含む、化合物、これらの混合物または塩が選択されてよく、それらのうち任意のものが触媒粒子として使用され得る。現在の候補リストは包括的であるよりもむしろ典型的であるように意図されており、当技術では銅イオンを引きつけるための他の触媒も使用され得ることが知られている。本発明の一例では、触媒粒子は均一の触媒粒子である。本発明の別の例では、触媒粒子は、無機質粒子または数オングストロームの厚さの触媒金属でコーティングされた高温耐熱プラスチック粒子であり、それによって、非触媒内部粒子を封入する薄い触媒外表面を有する不均一な触媒粒子を形成する。この調合物は、最長の寸法が25μmの桁のものなど、より大きな触媒粒子にとって望ましいものであり得る。この調合物の不均一な触媒粒子は、無機充填剤、有機充填剤、または二酸化ケイ素(SiO)などの不活性充填剤、カオリンなどの無機粘土類、または気相堆積もしくは化学析出などによって充填剤の表面に吸着されたパラジウムなどの触媒を用いて表面にコーティングされた高温プラスチック充填剤を含むことができる。触媒粒子が無電解めっきの助けになる望ましい特性を有するのに必要なのは、触媒のほんの少数の原子層である。
不均一な触媒粒子の形成の一例では、(有機または無機の)充填剤の槽が、25μm未満のサイズの粒子を含むようにサイズによって分類され、これらの分類された無機粒子がタンクにおける水槽に混合され、撹拌されて、次いで、PdCl(または他の触媒の銀の塩など何らかの他の触媒)などのパラジウム塩が、HClなどの酸およびヒドラジン水和物などの還元剤とともに導入され、それによって、この混合物は金属Pdに還元され、これが無機粒子をコーティングして、充填剤上にコーティングされた数オングストロームの厚さのPdをもたらし、それによって、均一のPd金属粒子を使用する場合と比較して必要なPdの量が大幅に低減された、均一なPd粒子の触媒特性を有する不均一な触媒粒子を生成する。しかしながら、数nmの桁の非常に小さい触媒粒子については、均一な触媒粒子(純粋なPdなど)が望ましことがある。
例示の無機充填剤は含水アルミニウムフィロケイ酸塩などの粘土鉱物を含み、粘土鉱物は、鉄、マグネシウム、アルカリ金属、アルカリ土類、および他のカチオンの可変量を含有し得る。例示の無機充填剤のこの群は、二酸化ケイ素、珪酸アルミニウム、カオリナイト(AlSi(OH))、ポリケイ酸塩、またはカオリンもしくはチャイナクレー群に属する他の粘土鉱物を含む。例示の有機充填剤は、PTFE(テフロン)および高温耐性を有する他のポリマーを含む。
パラジウム塩の例には、BrPd、ClPd、Pd(CN)、IPd、Pd(NO・2HO、Pd(NO、PdSO、Pd(NH)4Br、Pd(NH)4ClOがある。本発明の触媒粉末は、不均一な触媒粒子(たとえば無機充填剤粒子の上にコーティングされた触媒材料)、均一な触媒粒子(元素のパラジウムなど)、ならびに(無機充填剤の群から選択された)非触媒粒子の混合物を含有し得る。
触媒の中では、相対的な経済性、入手の可能性、および機械的性質のためにパラジウムが望ましい触媒であるが、他の触媒が使用されてもよい。
図1Aは、触媒粒子と混合され、粘度を低減するために揮発性の液体と混合されたエポキシ樹脂で満たされたタンク108の中に、ガラス繊維織物などの織布のロール102が、織地を導くローラのセットとして送られることにより、Aステージ(液体)プリプレグを形成する様子を示すものである。
樹脂は、ポリイミド樹脂、エポキシとシアニドエステル(高温における硬化をもたらす)の混合物、またはコーティング中の選択可能な粘度および冷却後の熱硬化性を有する何らかの他の適切な樹脂調合物でよい。たとえば燃焼性規格に準拠するため、またはFR−4またはFR−10などの標準的なFRシリーズのプリプレグのうち1つとの互換性を持たせるために、難燃剤が添加されてよい。高速電気回路に関するさらなる要件には、比誘電率ε(誘電率)(誘電体上に形成される伝送ラインの特性インピーダンスを支配し、大抵の場合約4である)および損失正接δ(距離に対する周波数依存のエネルギー吸収の指標である)があり、損失正接は、誘電体が、信号の振幅を、伝送ライン長の計算可能な望ましくない量(dB/cm)だけ低減するように高周波電界と相互作用する様子の指標である。樹脂は、サイズについて分類された触媒粒子と混合される。調合物の一例では、触媒粒子は、均一な触媒粒子(金属パラジウム)または不均一な触媒粒子(無機粒子または高温プラスチック上にコーティングされるパラジウム)のうち少なくとも1つを含み、どちらの調合物についても、触媒粒子は、望ましくは最大でも25μm未満の範囲にあり、50%の粒子のサイズ計数が、12μm〜25μm、または1〜25μmの範囲、または25μm未満である。これらは例示の触媒粒子サイズの実施形態であり、本発明の範囲を限定するように意図されたものではない。実施形態の一例では、(均一または不均一な)触媒粒子のサイズは1μm〜25μmの範囲内にある。本発明の別の例では、金属パラジウムを粒子にすりつぶし、結果として生じた粒子を、25μmよりも小さいすべての触媒粒子を選択するように25μmの矩形の開口を有するメッシュのふるいを通すにことによって均一な触媒粒子が形成され、すりつぶし動作が、最小の寸法方向における粒子のアスペクト比を決定する。望ましいアスペクト比は2:1未満であるが、この例の実施形態についてはこの範囲に限定されず、触媒粒子は不均一または均一な触媒粒子でよい。別の例では、触媒樹脂混合物106は、プリプレグ樹脂に、重さの割合で、たとえば樹脂の重さに対する重さの割合で実質的に樹脂の12%の触媒粒子などの均一または不均一な触媒粒子を混合することによって形成される。あるいは、樹脂混合物における触媒粒子の重さの割合は、樹脂の総重量に対して触媒粒子重さが8〜16%の範囲内にあってよい。他の配合比も使用され得ることが理解され、より小さい粒子を使用するのが望ましいであろう。本発明の一例では、触媒粒子密度は、触媒粒子の間に約3μm〜5μmの桁の平均距離を与えるように選択される。
織地がローラ104とともに触媒樹脂槽106の中に沈められた後、触媒樹脂をしみ込ませた布地がローラ110に導かれ、ローラ110は、未硬化の液体のAステージプリプレグ105の厚さを確立し、樹脂/(ガラス+樹脂)の比における樹脂の割合も確立する。次いで、Aステージプリプレグ105はベーキングオーブン103を通され、ここでAステージプリプレグの有機物および他の揮発分が追い出されて液状内容物が大幅に低減され、半硬化乾燥のBステージプリプレグ107が形成されて、ローラ111によって配送される。例示の実施形態では、オーブン103は、Aステージプリプレグの約80%の抽剤比から、Bステージプリプレグ用の約0.1%未満の抽剤比まで揮発分を乾燥させる。もたらされたBステージプリプレグ107は、材料取扱いローラ111に供給され、処理および保管を容易にするためにシートへと切断され得、後に図1Bの積層プレス126に入れられ、ここで、真空下でシートの表面にわたって圧力が印加され、プリプレグコアが積層プレスに入ったまま、図2に示される温度グラフ202に従って温度プロファイルが変化される。本発明の一例では、表面の下の除外深さまで触媒粒子を除外する樹脂リッチ表面を生成するために、外表面の近くに位置するプリプレグシート(後に、下にある触媒粒子を露出するために表面が除去される)は、ガラス106(71%の樹脂)、ガラス1067、またはガラス1035(65%の樹脂)など、65%を上回る樹脂を有するように選択され、内部プリプレグシート(表面は除去されない)は65%未満の樹脂を有するように選択される。加えて、触媒プリプレグの表面の近くにガラス繊維が存在する可能性を低減するために、織ったガラス繊維が内部プリプレグ層とともに使用されてよく、外側の樹脂リッチプリプレグ層には織ってない平坦なガラス繊維が使用されてよい。外表面層における樹脂リッチプリプレグと織ってない平坦なガラス繊維の組み合わせは、外表面と封入されたガラス繊維の間に0.7mil(17μm)〜0.9mil(23μm)の除外区域をもたらす。外側の樹脂リッチ表面に使用するには、ガラススタイル106、1035、および1067は、ガラス繊維の厚さが、3.7mil(94μm)の繊維を有するガラススタイル2116など、積層板の中央部に使用される、65%を上回る樹脂を有する一般的なプリプレグシートで見られるガラス繊維の厚さよりも薄い(1.3〜1.4mil/33μm〜35μm)ので、望ましい。これらの値は例として示されたものであり、市販の最も小さいガラス繊維の直径は縮小し続けることが期待される。本発明では、温度対時間のグラフ202は、触媒粒子およびガラス繊維が、ゲル化点温度の液体状態の間に、エポキシの表面張力によって積層板の外表面から追い払われて移動するように、調整される。グラフ202の冷却サイクルの後に、硬化されたCステージプリプレグシートが積層プレスから取り出される。硬化されたCステージプリプレグシートを形成する処理は、仕上がり厚さを変化させるために繊維織物の単一のシートまたは複数のシートを使用してよく、仕上がり厚さは2mil(51μm)から60mil(1.5mm)まで変化され得る。
図3は、プリプレグ積層板を作製する処理の流れ図を示しており、ここでは、触媒粒子を注入するが、プリプレグの外表面から触媒粒子を除外するものである。ステップ302は樹脂の中に触媒粒子を混合するものであり、大抵の場合、混合物の粘度を低下させるための有機揮発物が添加されて、貯蔵器108に入れられる触媒樹脂106を形成する。ステップ304は、図1のローラ104などの織地の中に触媒樹脂を注入するステップであり、Aステージプリプレグを形成し得、ステップ306は、ローラ110などによる、触媒樹脂を注入された織地の、Bステージプリプレグへの初期の圧延のステップであり、ステップ307は、有機溶媒を除去してBステージプリプレグを形成するためのベーキングのステップであり、ステップ308は、触媒樹脂を注入された織地130を、積層プレス126の中で、触媒のCステージプリプレグのシートへとプレスするステップであり、これは、エポキシから気泡を除去し、エポキシの中に形成し得るあらゆる気泡を減少するために、積層処理の全体にわたって真空ポンプ128を用いてチャンバ124を真空引きする、グラフ202の温度サイクルに続くものである。冷却されて仕上がった触媒のCステージプリプレグのシートは、切断され、後に使用するように保管される。
図2の温度対時間のグラフ202が示す、積層プレス112の中のプリプレグの温度プロファイルは、外側の樹脂リッチ表面から触媒粒子が除外されているが外側の樹脂リッチ表面の直下には触媒粒子が存在する触媒プリプレグを形成するために、重要なものである。樹脂は貯蔵器108の中では液体の状態にあり、ガラス繊維に樹脂をしみ込ませてローラ110を通過させた後に、プリプレグはAステージにある。プリプレグは、オーブン103の中で揮発性の有機物がベーキングで追い出された後にBステージになり、Bステージプリプレグを、図2の冷却段階などの積層サイクルの最後においてCステージプリプレグに変換する、初期の樹脂硬化が付随して起こる。Bステージプリプレグは積層プレスに入れられ、捕捉された空気が積層の間に形成されるのを防止するために真空引きされる。プリプレグゲル化点205において決定される温度および圧力を達成するために、温度上昇時間204中、10〜15秒の桁の期間にわたって熱が印加され(ゲル化点は液体状態と固体状態が互いにほぼ均衡している状態として定義される)、これは触媒粒子を表面から離れて移動させる処理のために重要であり、その後、プリプレグの温度は、60〜90分の範囲にあり得るドウェル時間206にわたってドウェル温度に維持され、後に冷却サイクル208が続く。ドウェル温度およびゲル化点温度は圧力および樹脂に依拠し、この例では120℃(エポキシ用)〜350℃(テフロン/ポリイミド樹脂用)の範囲にある。ゲル化点205においてプリプレグを維持する期間が短すぎると、仕上がったプリプレグの表面に望ましくない触媒粒子またはガラス繊維が存在することになる。
図4は、図1、図2、および図3の処理によって形成された、結果として生じた触媒プリプレグ402を示すものであり、触媒粒子414は、プリプレグ402の中央領域に均一に分布しているが、第1の表面404の下の境界領域408より下、または第2の表面406の下の境界領域410より下には存在しない。25μmよりも小さい粒子の例示の粒子分布については、触媒粒子境界は一般的には表面の下10〜12μm(粒径の2分の1の桁)にあり、したがって、この深さ以上では、埋め込まれた触媒粒子を無電解めっきに利用できるように、表面材料がこの深さ以上除去されなければならない。
従来技術の触媒積層板が有する活性化された表面は、活性化された表面における触媒積層板の望ましくない無電解めっきを防止するためにマスクされなければならない。対照的に、本発明の触媒積層板では、触媒粒子が、第1の表面404から第1の境界408までの厚さ範囲および第2の表面406から第2の境界410までの厚さ範囲にわたって排除され、従来技術のように無電解めっきのために個別のマスク層よって触媒粒子との接触を防止する必要がない、という利益をもたらす。それゆえに、第1の表面404から除外深さを通して境界層408の深さ以上まで、または第2の表面406から除外深さを通して第2の境界410までのいずれかにおいて表面物質を除去すると、無電解めっき用に使用され得る触媒材料が露出する。繊維を露出させる後続のステップにおいて表面層を除去すると追加の洗浄ステップが必要になるので、樹脂リッチ表面をもたらす処理のために触媒ばかりでなく繊維織物も除外するのも望ましく、したがって、表面の除去は、下にある触媒粒子を露出するように、樹脂のみであるのが望ましい。これは、樹脂リッチの外側のプリプレグ層と、この外側層上の、より小さい直径の繊維を有する織ってない平坦なガラス繊維層との組み合わせを使用することによって達成される。
図5A〜図5Dのシーケンスは、様々な構造を識別する処理ステップを示すが、原寸に比例せず、本発明を理解するための処理ステップの簡単な図のみを提供するものである。図5Aは、図1、図2、および図3の処理によって形成された触媒プリプレグ508の拡大された断面図を示す。触媒粒子502は25μm以下のサイズ範囲でよく、この例では明瞭さのために12μm〜25μmの範囲に示されている。触媒粒子は、以前に説明されたように、不均一な触媒粒子(触媒表面コーティングを有する有機粒子または無機粒子)または均一な粒子(触媒金属粒子)を含み得る。第1の境界504は、実質的に第1の表面506の下25μmにある。参照のために反対面の第2の表面505および第2の界面503が示されているが、図5A〜図5Eのシーケンスに関して説明されたのと同様に形成されてよい。第1の層506上のパターンと第2の層505上のパターンの間の接続性をもたらすドリル穴511も示されている。
図5Bは、パターンが望まれる領域の表面層506を除去することによって形成されたチャネル510を有する図5Aの積層板を示す。パターンチャネル510と同一または異なる深さにおけるビアの周辺の環状リング513の中のプリプレグも除去される。表面物質はレーザアブレーションによって除去されてよく、触媒プリプレグの温度は触媒プリプレグが蒸発するまで即座に上昇され、周囲のプリプレグを構造的に変化させることなく、触媒粒子は露出しておく。アブレーションされるプリプレグ材料に対して、紫外線(UV)波長など、低い反射率および高い吸収を有する光波長のレーザを使用するのが望ましいであろう。そのようなUVレーザの例にはUVエキシマレーザまたはイットリウムアルミニウムガーネット(YAG)レーザがあり、輪郭が明確な側壁を伴う正確な機械的深さのチャネルを形成するための細いビーム直径および高い有能電力のために、また優れた選択肢である。例示のレーザは0.9〜1.1mil(23〜28μm)の直径幅の材料を除去し得、その深さは、レーザパワーおよび表面にわたる動きの速度によって調節される。チャネル510および環状リング513を形成するための別の表面除去技術は、プラズマエッチングがあり、これは局所的に行われ得、あるいは、表面層506または505からプラズマを除外する、触媒プリプレグのプラズマエッチング速度または化学的エッチング速度と比較して低いプラズマエッチング速度または化学的エッチング速度を有するドライフィルムフォトレジストまたは他のマスク材料などの、パターニングされたマスクを用いて表面を下処理することによって行われ得る。フォトレジストの厚さは、一般的にはエポキシ/フォトレジストのエッチング選択比を基に(硬化したエポキシ樹脂をプラズマエッチングによって所望の深さまで除去し、エッチングの終端には十分なフォトレジストを残すように)選択され、または、電気めっきマスクとしてフォトレジストが使用される場合には、厚さは所望の堆積厚さに従って選択される。一般的なドライフィルムの厚さは0.8〜2.5mil(20〜64μm)の範囲内にある。樹脂リッチ表面をエッチングするのに適するプラズマは、窒素(N)などの不活性ガスと混合された酸素(O)プラズマとCFプラズマの混合物を含み、または反応性ガス用の搬送ガスとしてアルゴン(Ar)が添加されてよい。マスクパターンはまた、ドライフィルムマスク、金属マスク、または開口を有する何らかの他のタイプのマスクを用いて形成され得る。機械的マスクが使用される場合、エッチングレジストは、フォトリソグラフィ、スクリーン印刷、ステンシル、スキージ、またはエッチングレジストを与える何らかの方法のうち任意のものを使用して与えられ得る。プリプレグの表面層を除去するための別の方法には、直線運動または回転運動の切削工具などの機械的研削がある。この例では、プリプレグは真空めっきチャックにしっかりと取り付けられて、回転カッタ(または可動の真空めっきに対して固定されたカッタ)が、ガーバーフォーマットフォトファイルのxy座標の対によって定義されるものなどのパターンを定義するパターンを移動してよい。表面物質を除去するステップの別の例では水切削工具が使用され得、摩耗性粒子を一緒に運ぶ噴射水が表面に衝突することにより、第1の境界504よりも下の材料を除去し得る。これらの方法のうち任意のものが、表面物質を除去して、プリプレグ508から、望ましくは第1の境界504の下に延在するチャネルとともにチャネル510を形成するために、別個にまたは組み合わせて使用され得る。それゆえに、最小のチャネル深さは、下にある触媒粒子を露出するのに必要な深さであり、これは硬化されたプリプレグの特性である。触媒材料が除外境界504より下の硬化されたプリプレグを通じて均一に分散しているので、最大のチャネル深さは、織り繊維(ガラス繊維など)の織地の深さによって制限され、このことにより、繊維が折れて無電解めっきするように意図されたチャネルに再堆積する可能性があり、またはそうでなければ次工程のステップの邪魔をする可能性があるので、チャネル洗浄が複雑になる傾向がある。一般的なチャネルの深さはCステージプリプレグの除外深さの下へ1mil(25μm)〜2mil(51μm)である。チャネル510を形成するために表面物質を除去するステップの後の最後のステップは、除去された材料のあらゆる粒子を一掃することであり、これは、超音波洗浄、界面活性剤と混合された水のジェット、またはチャネルの周辺の表面506の材料を除去することのない何らかの他の洗浄手段を使用して達成され得る。
図5Cは時間経過における無電解めっきの進行に関する等高線図を示すものであり、図5Bの触媒プリプレグが、触媒プリプレグ上で金属イオンを金属状態に還元するために、溶解された還元剤を使用して無電解の槽に入れられる。無電解の銅槽調合の一例には、錯化剤としてのロッシェル塩と、銅金属ソースとしての硫酸銅と、還元剤としてのホルムアルデヒドと、反応物としての水酸化ナトリウムとの混合物を使用するものがある。この例では、酒石酸塩(ロッシェル塩)槽は廃棄物処理が容易であるので望ましく、ロッシェル塩は、EDTAまたはクアドロールなどの代替物ほど強くキレート化しない。この例では、酒石酸塩(ロッシェル塩)は錯化剤であり、硫酸銅は金属ソースであり、ホルムアルデヒドは還元剤であって、水酸化ナトリウムは反応物である。他の無電解めっき調合も可能であり、この例は参考のために示されたものである。時間t1におけるハッチパターン520およびビア535における一致するハッチパターンに示されるように、無電解めっきは、露出した触媒粒子の表面の上に最初に形成される。無電解めっきが後続の時間t2、t3、t4についてそれぞれ示された堆積のハッシュされた領域522、524、および526まで続くとき銅堆積が進行し、そのとき堆積526が表面506の上に広がり得、ビア535も銅で満たされる。
触媒材料にエッチングされたチャネルを有する無電解めっきの重要な利点は、(最初にめっきされた)導電性の下部層からしか進行しない電気めっきと比較して、無電解めっきがすべての3つの側へ同時に進行することである。
図5Dは表面平滑化動作の結果を示すものであり、仕上がりの無電解めっきされたパターン534およびビア535は表面532と共面である。表面平滑化は、様々なやり方で、たとえば平坦な表面上に420〜1200のグリット研磨材を軽い圧力で与え、基板と平坦な表面の間に直線状または回転状の動揺の研削作用を与えることによって達成され得る。化学処理を使用する摩砕もしくは機械加工、機械的処理、または平坦な表面を形成するための他の方法を含む、表面を平坦にするための他の方法が使用され得る。本発明の付加的な処理の利点は、所望のパターンの銅を除くすべての銅をエッチングする従来技術の処理を使用して形成されるパターンについては、銅の表面に汚染があると、銅のブリッジが残るので、隣接したパターンを短絡するが、本発明の付加的な無電解めっきではこれが生じないことである。図5Dに見られるように、パターン534は3つの側で支持され、触媒プリプレグ508における関連するチャネルの中に固定される。
図6A〜図6Iは、エッチング(引き去り)処理を使用してサブ層620を形成するための処理ステップの断面図を示すものである。図6Aは、最上層の銅クラッド604Aおよび任意選択の最下層の銅クラッド604Bを有する誘電体602を示す。誘電体602は、以前に説明したように、従来のCステージプリプレグ材料を含めて積層に適する任意の材料でよい。図6Bは、Cステージプリプレグ602および銅フォイル604A、604Bを通ってあけられた穴606を示す。図6Cに続くスミア除去処理では、穴をあけられたビアおよび貫通穴は開口の内側が銅および誘電体によって汚れている可能性があるのを一掃して、後続の無電解めっきのステップのために準備される。図6Cの一般的なスミア除去処理は、積極的な酸化によって残留物を除去するための過マンガン酸塩処理と、過マンガン酸塩を中和する中和剤処理と、無電解銅めっきを可能にするためにパラジウムなどの表面触媒を適用することと、無電解めっきのステップによって、最上部の銅フォイル604Aと最下部の銅フォイル604Bの接続性のためにビアおよび貫通穴の表面を銅608でコーティングすることとを含む。
図6Dは、ドライフィルムまたは液状フォトレジスト610Aおよび610Bなどのフォトレジストを、それぞれ頂面および底面に与えた様子を示す。図6Eは、図6Fの電気めっきステップによって銅を受け取らない領域にフォトレジストを重合させるネガティブ光学画像を使用してフォトレジスト610Aおよび610Bを露出させた後のサブ層を示すものであり、相互接続された最上部の銅表面604A、最下部の銅表面604Bおよびビア堆積銅608が、電気めっきのための単一の電極を形成しており、それによって、サブ層によって形成された単一の電極とめっき槽の中にある犠牲銅電極にわたって電位が印加され、犠牲銅電極からイオン溶液の中に銅が取り出されて、領域612Aに示されるようなサブ層の露出した銅領域に電気めっきされるが、重合されたレジスト610Aおよび610Bでコーティングされた領域は電気めっきされない。電気めっきによって十分な全体厚の銅層が構築された後に、電気めっきした領域612の露出面上にスズめっき612A/612Bが与えられ、スズめっき612A/612Bは、ステップ6Gにおいてフォトレジスト610A/610Bが取り除かれた後にエッチングレジストとして使用され、スズめっきの銅604A/612A、604B/612B、および露出した銅604A/604Bが残る。ステップ6Hにおいて、露出した銅604A/604Bがエッチングで除去され、スズめっきの銅領域604A/612Aおよび604B/612Bのみが残る。図6Iに示されたスズのエッチングステップの後には、スズが除去されて銅パターン614A/614Bおよびめっきされた貫通ビア606のみが残り、仕上がったサブ層620は後続の積層ステップのための準備が整っている。
図7A〜図7Dは、図5A〜図5Dにおいて以前に説明された触媒積層処理を使用して、図4の断面図に示された触媒粒子分布を用いてサブ層を形成するための改善された触媒層の準備の断面図を示す。図7Aは、Cステージプリプレグ702の中に分散した触媒粒子を有する、以前に説明されたような触媒積層板702を示すものであり、触媒積層板は、図4において説明された材料の特性になるように表面の触媒粒子除外深さを有して形成されており、表面領域から触媒粒子除外深さまで触媒粒子がほとんどない表面領域を有し、除外深さより下には十分に豊富な触媒粒子があって、除外深さ以上のチャネル形成領域では無電解めっきが生じ得る。それゆえに、表面領域の触媒粒子密度は、無電解めっきを支援するには不十分である。図7Bは、ビア706が、押抜き、穴あけ、レーザ切断、水切断、または開口もしくはビア706を形成するための何らかの他の手段を使用して形成される処理ステップを示す。図7Cは、無電解めっきを可能にするために、以前に説明された方法のうち任意のものを使用して触媒粒子の除外深さよりも下に形成されたチャネル704Aおよび704Bを示す。
図7Dは無電解めっきの後の断面図を示すものであり、チャネル704A、704Bには銅706が無電解めっきされ、触媒粒子が露出しており、ならびに以前に説明されたように、穴をあけられたビア706においても触媒粒子が露出している。図7Dの、処理の完了において、触媒積層サブ層720は後続の積層ステップにおいて使用され得る。
図8A〜図8Dは、介在接続層810を形成するための処理ステップの断面図を示すものである。積層804用に適している材料のコア層は、剥離フィルム802Aを与えられた頂面および剥離フィルム802Bを与えられた底面を有する。積層804の厚さおよび組成は、積層の後に隣接層に対して十分に接着して処理の積層温度および圧力において安定した特性を有する任意の材料でよい。典型的な材料は、Bステージプリプレグ材料、ポリイミド、重合材料、ポリイミド、Bレベルプリプレグ、可撓性または非可撓性の誘電体用のエポキシまたはエポキシ混合物、シアン酸エステル、ポリテトラフルオロエチレン(PTFE、商品名テフロン(登録商標)で知られている)もしくはPTFE混合物プリプレグもしくは接着剤、接着剤の連続層などのボンドプライ、ポリイミド、接着剤、あるいは多層PCB製作のために使用される他のコア材料のうち任意のものである。図8Bは接続開口806の形成を示し、その後、図8Cは、スキージなどを用いて最上部の剥離フィルム802Aの表面の上に塗付された少量の導電性ペースト808とともに平坦な表面上に配置された積層804およびフィルム802A/802Bを示し、その後、導電性ペーストは、扱いの安定性のために乾燥されることが可能となり得る。図8Dでは剥離フィルム802A/802Bが除去されており、絶縁誘電体804と、乾燥した導電性ペースト808を有する開口とを備える介在層810が残されている。
各サブ層620/720の表面は介在層810の対応する表面と隣接して配置され、サブ層620/720と介在層810は交互に並び、外側層はサブ層620/720である。各サブ層は、1つのサブ層を、介在層810を介して別のサブ層に接続するためのビアまたはパッドの形態の1つまたは複数の相互接続を有し、1つのサブ層から介在層810を介して別のサブ層への各接続ビアまたはパッドに、導電性ペースト808を含有した開口が配置されている。
図9Aは、図8A〜図8Dの処理を使用して形成された介在層810を用いて図6A〜図6Iの処理で形成された非触媒サブ層620−1および620−2のためのプレ積層の構成およびアライメントの断面図を示すものである。図9Bは、図8A〜図8Dの処理を使用して形成された触媒サブ層720−1および720−2を使用するプレ積層スタック以外は、図9Aと同一の積み重ねの断面図を示すものであり、サブ層の間に介在層810が配置されており、開口および導電性ペーストは、隣接したサブ層のビアまたはパッドに対して中心に配置されている。
図9Cは、高い積層温度および積層圧力を印加した後の最終結果を示すものである。サブ層620A−1/720A−1、介在層810、およびサブ層620−2/720−2は、多層回路基板へと機械的に積層されており、導電性ペースト808は、モノリシック導体および隣接したサブ層のビアまたはパッドへのウイックへと固化して導電性ブリッジ902を形成する。この、導電性ペーストの積層と固化を組み合わせて1つの導体902にする処理のために、積層の処理温度、導電性ペースト808の組成、およびサブ層620/720のビアの機械的態様は、相互互換性のために選択される必要がある。本発明の一例では、サブ層のビアは、(めっき前の)内径は約2milであり、(めっき後の)内径は約1milであって、介在層開口の直径は2milであり、剥離フィルムの厚さはどちらの側も約1milである(それによって、図8Dにおける典型的な2milの直径と約3milの厚さとを有する導電性ペースト808のバレルを形成する)。導電性ペーストは、10μmの桁の平均サイズを有する導電性粒子のエマルジョンなど、従来技術で知られている任意の導電性ペーストでよく、導電性粒子は、銅、銀、金、パラジウム、ニッケル、インジウム、ビスマス、スズ、または鉛のうちの少なくとも1つを含み、任意選択で、優先的に低い単一の溶融温度を伴う共融系を形成するような割合で組み合わされ、または粒子は、金、銀、もしくはニッケルでコーティングされた銅から形成されてよく、いずれかのタイプの粒子が、フェノールプラスチック、ノボラックエポキシ樹脂(熱を加えると硬化する事前重合された樹脂)、またはジエチレングリコールジブチルエーテル、ポリ(ホルムアルデヒド/フェノール)2,3エポキシプロピルエーテル、もしくはエチルソルビトールアセタートのうちいずれかなど、溶剤と混合した他の樹脂などの結合剤と混合され、その各々が、図8Dの剥離フィルムの除去を可能にするための迅速な乾燥時間をもたらす。あるいは、導電性粒子は、脂肪酸またはステアリン酸およびアルコールまたはアセトンなどの溶剤などの結合剤と混合されてよい。市販の導電性粉末の例には、約1.0のアスペクト比を有する、日立化成株式会社製のGB05K(5.5μmの平均粒子サイズ)またはGB10K(10μmの平均粒子サイズ)の銀めっきした銅粉末がある。導電性ペースト808の導電性金属粒子は1mil以下の桁であるのが望ましい。望ましい実施形態では、金属粒子は、めっきの後に介在層の開口またはサブ層のビア開口の直径のl/4未満である最大の長さを有する。
図10Aが示すプレ積層スタックの一例は、交互に並んだサブ層1002a、1002b、1002c、1002d、1002e、1002fと介在層1010a、1010b、1010c、1010d、1010eとを備える層の対を有する。前述のように、介在層1010a、1010b、1010c、1010d、および1010eは、図8A、図8B、図8C、および図8Dに関して説明されたように準備されており、導電性はんだペースト1012、1014、1016、1018、および1020で満たされた開口を有する。隣接したサブ層にわたって開口または機能的接続のない介在層は、積層のために、任意選択でCステージプリプレグと置換され得る。
図10Bは、積層および固化の後の図10Aの積み重ねを示すものであり、図10Aの導電性ペースト1012、1014、1016、1018、および1020は、それぞれの領域1050、1052、1054、1056、および1058に示されるように溶融してリフローし、隣接した介在層とサブ層は、同一の期間および処理中に相互に積層される。
本明細書では、「約」は1/4〜4倍を意味し、「実質的に」は1/2〜2倍を意味するものと理解される。値の「1桁分」は、0.1倍の値から10倍の値までの範囲を含む。「mil」は0.001インチと理解される。
プリント回路基板製造にとって一般的な特定の後処理動作は示されておらず、新規の処理に従って生成された基板上で従来技術の方法を使用して遂行され得る。そのような動作は、はんだ流れを改善するためのスズめっき、導電率を改善して腐食を低減するための金フラッシュ、はんだマスク動作、基板上のシルクスクリーン情報(部品番号、参照記号など)、仕上がった基板を記録すること、またはブレークアウェイタブを与えることなどを含む。これらの動作のうちいくつかは、本発明の特定の態様の平坦化された基板上で遂行されたとき、改善された結果をもたらし得る。たとえば、従来、パターンまたはビアの上にシルクスクリーンで作られたレタリングは、パターンおよびビアの厚さが基板表面にわたってもたらす表面欠陥のために壊れるが、これらの動作は平坦化された表面上で優れた結果をもたらすはずである。
102 織布のロール
103 ベーキングオーブン
104 ローラ
105 Aステージプリプレグ
106 触媒樹脂混合物、触媒樹脂槽
107 Bステージプリプレグ
108 タンク、貯蔵器
110 ローラ
111 材料取扱いローラ
124 チャンバ
126 積層プレス
128 真空ポンプ
130 織地
202 温度グラフ、温度対時間のグラフ
204 温度上昇時間
205 プリプレグゲル化点
206 ドウェル時間
208 冷却サイクル
402 触媒プリプレグ
404 第1の表面
406 第2の表面
408 第1の境界
410 境界領域
414 触媒粒子
502 触媒粒子
503 第2の界面
504 第1の境界
505 第2の表面
506 第1の表面、表面層
508 触媒プリプレグ
510 チャネル、パターンチャネル
511 ドリル穴
513 環状リング
520 ハッチパターン
522 堆積のハッシュされた領域
524 堆積のハッシュされた領域
526 堆積のハッシュされた領域
532 表面
534 パターン
535 ビア
602 誘電体、Cステージプリプレグ
604A 最上層の銅クラッド、最上部の銅表面、銅フォイル、銅、銅領域
604B 最下層の銅クラッド、最下部の銅表面、銅フォイル、銅、銅領域
606 穴、貫通ビア
608 ビア堆積銅
610A フォトレジスト
610B フォトレジスト
612 領域
612A スズめっき、銅、銅領域
612B スズめっき、銅、銅領域
614A 銅パターン
614B 銅パターン
620 サブ層
620−1 非触媒サブ層
620−2 非触媒サブ層
702 触媒積層板
704A チャネル
704B チャネル
706 ビア、銅
720 触媒積層サブ層
720−1 触媒サブ層
720−2 触媒サブ層
802A 剥離フィルム
802B 剥離フィルム
804 積層
806 接続開口
808 導電性ペースト
810 介在層
902 導電性ブリッジ、導体
1002a サブ層
1002b サブ層
1002c サブ層
1002d サブ層
1002e サブ層
1002f サブ層
1010a 介在層
1010b 介在層
1010c 介在層
1010d 介在層
1010e 介在層
1012 導電性はんだペースト
1014 導電性はんだペースト
1016 導電性はんだペースト
1018 導電性はんだペースト
1020 導電性はんだペースト
1050 領域
1052 領域
1054 領域
1056 領域
1058 領域

Claims (19)

  1. 最上部のサブ層と、それぞれが介在層およびサブ層を備える1つまたは複数の複合層とから形成された多層回路基板であって、
    前記最上部のサブ層およびそれぞれの前記サブ層が、介在する介在層の反対側にあるサブ層に対する少なくとも1つの相互接続を有し、
    前記介在層が、関連する前記サブ層間のそれぞれの前記相互接続に配置された開口を有し、
    前記サブ層が、それぞれの前記相互接続において、めっきされたビアまたはパッドを有し、
    それぞれの前記相互接続が、積層ステップ中に金属ペーストを溶融して形成された固体の金属接続を有する、多層回路基板。
  2. 前記最上部のサブ層または前記対の前記サブ層のうち1つの少なくとも1つが、無電解めっき処理を使用して少なくとも1つの表面上に形成されたパターンを有する触媒積層板である、請求項1に記載の多層回路基板。
  3. 前記パターンが少なくとも触媒粒子除外深さの深さを有するチャネルの中に形成される、請求項2に記載の多層回路基板。
  4. 前記パターンが、非触媒積層板に接合された銅フォイルをエッチングすることによって前記非触媒積層板の上に形成される、請求項1に記載の多層回路基板。
  5. 前記介在層が、ポリイミド、Bステージプリプレグ、可撓性もしくは非可撓性の誘電体向けのエポキシまたはエポキシ混合物、シアン酸エステル、ポリテトラフルオロエチレン(PTFE)もしくはPTFE混合物のプリプレグもしくは接着剤、または接着剤、ポリイミドおよび接着剤の連続層などのボンドプライのうち少なくとも1つから形成されている、請求項1に記載の多層回路基板。
  6. 前記導電性ペーストが、銅、銀、金、パラジウム、ニッケル、インジウム、ビスマス、スズ、または鉛のうち少なくとも1つを含有している、請求項1に記載の多層回路基板。
  7. 前記導電性ペーストが、フェノールプラスチック、樹脂、またはノボラックエポキシ樹脂のうち少なくとも1つを含む、導電性粒子用の結合剤を含有している、請求項1に記載の多層回路基板。
  8. 前記最上部のサブ層または前記対のサブ層のうち少なくとも1つが、めっき後に約1milの桁の内径を有するビアを含む、請求項1に記載の多層回路基板。
  9. 前記介在層のうち少なくとも1つが1milの桁の直径の開口を有する、請求項1に記載の多層回路基板。
  10. 最上部のサブ層と、サブ層に隣接した介在層の1つまたは複数の隣接した対とから多層回路基板を形成するための方法であって、
    1つまたは複数のサブ層を形成するステップであって、各サブ層が、導電パターンと少なくとも1つの相互接続ビアまたはパッドとを有する少なくとも1つの層を有する、ステップと、
    1つまたは複数の介在層を形成するステップであって、各介在層が、前記介在層のそれぞれの反対側のサブ層の各相互接続ビアまたはパッドに隣接した位置に配置された導電性ペーストで満たされた開口を有する、ステップと、
    前記最上部のサブ層および前記1つまたは複数の隣接した対を密封された積層プレスの中に配置して、前記積層プレスの前記密封された領域から空気を除去するステップと、
    積層圧力を供給しながら前記積層プレスの密封された領域の温度を少なくとも導電性ペーストの溶融温度まで上昇させるステップと、
    前記サブ層と隣接層の対が機械的に接合され、前記相互接続ビアまたはパッドが溶融された導電性ペーストによって電気的に接続されるまで、積層圧力および溶融温度を供給するステップとを含む方法。
  11. 前記サブ層のうちの少なくとも1つが触媒積層板から形成され、前記導電パターンのうち少なくとも1つが、無電解めっきを使用して、前記触媒積層板に形成されたチャネルの中に形成される、請求項10に記載の方法。
  12. 前記チャネルが触媒粒子除外深さの下に形成される、請求項11に記載の方法。
  13. 前記触媒粒子が均一である、請求項11に記載の方法。
  14. 前記触媒粒子が、パラジウム(Pd)、白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、銀(Ag)、コバルト(Co)、もしくは銅(Cu)、または他の混合物もしくはそれらの塩のうち少なくとも1つである、請求項11に記載の方法。
  15. 前記触媒粒子が不均一である、請求項10に記載の方法。
  16. 前記触媒粒子が触媒でコーティングされた充填剤である、請求項10に記載の方法。
  17. 前記充填剤が、粘土鉱物、含水アルミニウムフィロケイ酸塩、二酸化ケイ素、カオリナイト、ポリケイ酸塩、カオリンもしくはチャイナクレー群のメンバ、または高温プラスチックのうち少なくとも1つである、請求項16に記載の方法。
  18. 前記触媒が、パラジウム(Pd)、白金(Pt)、ロジウム(Rh)、イリジウム(Ir)、ニッケル(Ni)、金(Au)、銀(Ag)、コバルト(Co)、もしくは銅(Cu)、または他の混合物もしくはそれらの塩のうち少なくとも1つである、請求項16に記載の方法。
  19. 前記介在層が、ポリイミド、Bステージプリプレグ、可撓性もしくは非可撓性の誘電体向けのエポキシまたはエポキシ混合物、シアン酸エステル、ポリテトラフルオロエチレン(PTFE、商品名テフロン(登録商標)で知られている)またはPTFE混合物のプリプレグもしくは接着剤、あるいは接着剤、ポリイミドおよび接着剤の連続層などのボンドプライのうち少なくとも1つから形成されている、請求項10に記載の方法。
JP2020500081A 2017-06-28 2018-06-28 介在層および導電性ペーストを使用する多層回路基板 Active JP7209685B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/635,201 2017-06-28
US15/635,201 US10349520B2 (en) 2017-06-28 2017-06-28 Multi-layer circuit board using interposer layer and conductive paste
PCT/US2018/039906 WO2019006063A1 (en) 2017-06-28 2018-06-28 MULTILAYER PRINTED CIRCUIT BOARD USING INTERPOSER LAYER AND CONDUCTIVE PULP

Publications (2)

Publication Number Publication Date
JP2020528665A true JP2020528665A (ja) 2020-09-24
JP7209685B2 JP7209685B2 (ja) 2023-01-20

Family

ID=64734994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020500081A Active JP7209685B2 (ja) 2017-06-28 2018-06-28 介在層および導電性ペーストを使用する多層回路基板

Country Status (7)

Country Link
US (2) US10349520B2 (ja)
EP (1) EP3646369A4 (ja)
JP (1) JP7209685B2 (ja)
KR (1) KR102433141B1 (ja)
CN (1) CN111033690B (ja)
TW (1) TWI776907B (ja)
WO (1) WO2019006063A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10849233B2 (en) * 2017-07-10 2020-11-24 Catlam, Llc Process for forming traces on a catalytic laminate
US9922951B1 (en) * 2016-11-12 2018-03-20 Sierra Circuits, Inc. Integrated circuit wafer integration with catalytic laminate or adhesive
KR102154193B1 (ko) * 2018-02-20 2020-09-09 주식회사 아모그린텍 연성 인쇄회로기판
US10827624B2 (en) * 2018-03-05 2020-11-03 Catlam, Llc Catalytic laminate with conductive traces formed during lamination
US20200288569A1 (en) * 2019-03-04 2020-09-10 OSI Electronics, Inc. Circuit Board with Improved Thermal, Moisture Resistance, and Electrical Properties
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
KR102537710B1 (ko) * 2021-05-28 2023-05-31 (주)티에스이 일괄 접합 방식의 다층 회로기판 및 그 제조 방법
CN113543493B (zh) * 2021-07-12 2023-05-09 上海嘉捷通电路科技股份有限公司 一种z向互连印制电路板的制备方法
CN116133229A (zh) * 2021-11-15 2023-05-16 欣兴电子股份有限公司 电路板结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821394A (ja) * 1981-07-29 1983-02-08 三喜工業株式会社 プリント配線板の製造法
JPS6155989A (ja) * 1984-08-27 1986-03-20 日立化成工業株式会社 印刷配線板の製造法
US4767665A (en) * 1985-09-16 1988-08-30 Seeger Richard E Article formed by electroless plating
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
JP3472299B2 (ja) * 1991-12-31 2003-12-02 テッセラ、インク. 多層回路ユニットの製造方法及びその構成要素
US20120160547A1 (en) * 2010-04-22 2012-06-28 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure

Family Cites Families (105)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US638406A (en) 1899-07-24 1899-12-05 Abraham L Stone Milk cooler and aerator.
US3014818A (en) 1957-12-09 1961-12-26 Du Pont Electrically conducting articles and process of making same
US3259559A (en) 1962-08-22 1966-07-05 Day Company Method for electroless copper plating
US3226256A (en) 1963-01-02 1965-12-28 Jr Frederick W Schneble Method of making printed circuits
US3269861A (en) 1963-06-21 1966-08-30 Day Company Method for electroless copper plating
US3322881A (en) 1964-08-19 1967-05-30 Jr Frederick W Schneble Multilayer printed circuit assemblies
US3269891A (en) 1965-08-31 1966-08-30 American Cyanamid Co Fixing dry strength resin on fibers by alum in the presence of a buffer
US3370974A (en) 1965-10-20 1968-02-27 Ivan C. Hepfer Electroless plating on non-conductive materials
US3799802A (en) 1966-06-28 1974-03-26 F Schneble Plated through hole printed circuit boards
US3600330A (en) * 1967-01-03 1971-08-17 Photocircuits Division Of Koli Metallization of insulating substrates
US3546009A (en) 1967-01-03 1970-12-08 Kollmorgen Corp Metallization of insulating substrates
DE1690224B1 (de) 1967-08-29 1971-03-25 Standard Elek K Lorenz Ag Bad fuer die stromlose verkupferung von kunststoffplatten
US3925138A (en) 1973-11-27 1975-12-09 Formica Int Process for preparing an insulating substrate for use in printed circuits
US4001466A (en) 1973-11-27 1977-01-04 Formica International Limited Process for preparing printed circuits
US4287253A (en) 1975-04-08 1981-09-01 Photocircuits Division Of Kollmorgen Corp. Catalytic filler for electroless metallization of hole walls
JPS5335163A (en) 1976-09-14 1978-04-01 Hitachi Chemical Co Ltd Method of producing printed circuit board substrate having through hole from metallic material
US4167601A (en) 1976-11-15 1979-09-11 Western Electric Company, Inc. Method of depositing a stress-free electroless copper deposit
DE2728465C2 (de) 1977-06-24 1982-04-22 Preh, Elektrofeinmechanische Werke, Jakob Preh, Nachf. Gmbh & Co, 8740 Bad Neustadt Gedruckte Schaltung
US4145460A (en) 1977-06-27 1979-03-20 Western Electric Company, Inc. Method of fabricating a printed circuit board with etched through holes
JPS5830760B2 (ja) 1980-10-09 1983-07-01 株式会社日立製作所 プリント回路板の製法
JPS5792895A (en) * 1980-12-02 1982-06-09 Nippon Telegraph & Telephone Method of laminating printed board
DE3121015C2 (de) 1981-05-27 1986-12-04 Friedr. Blasberg GmbH und Co KG, 5650 Solingen Verfahren zur Aktivierung von gebeizten Oberflächen und Lösung zur Durchführung desselben
US4354895A (en) 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US4512829A (en) 1983-04-07 1985-04-23 Satosen Co., Ltd. Process for producing printed circuit boards
DE3408630A1 (de) 1984-03-09 1985-09-12 Hoechst Ag, 6230 Frankfurt Verfahren und schichtmaterial zur herstellung durchkontaktierter elektrischer leiterplatten
US4581301A (en) 1984-04-10 1986-04-08 Michaelson Henry W Additive adhesive based process for the manufacture of printed circuit boards
US4585502A (en) 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
US4908242A (en) 1986-10-31 1990-03-13 Kollmorgen Corporation Method of consistently producing a copper deposit on a substrate by electroless deposition which deposit is essentially free of fissures
US4859571A (en) 1986-12-30 1989-08-22 E. I. Du Pont De Nemours And Company Embedded catalyst receptors for metallization of dielectrics
US4954185A (en) 1987-01-14 1990-09-04 Kollmorgen Corporation Method of applying adherent coating on copper
US5309632A (en) 1988-03-28 1994-05-10 Hitachi Chemical Co., Ltd. Process for producing printed wiring board
US5153987A (en) 1988-07-15 1992-10-13 Hitachi Chemical Company, Ltd. Process for producing printed wiring boards
US5260170A (en) 1990-01-08 1993-11-09 Motorola, Inc. Dielectric layered sequentially processed circuit board
JP2881963B2 (ja) 1990-05-25 1999-04-12 ソニー株式会社 配線基板及びその製造方法
US5252195A (en) * 1990-08-20 1993-10-12 Mitsubishi Rayon Company Ltd. Process for producing a printed wiring board
JPH04100294A (ja) 1990-08-20 1992-04-02 Mitsubishi Rayon Co Ltd プリント配線板の製造方法
US5200720A (en) 1990-11-27 1993-04-06 Sam Hwa Capacitor Co., Ltd. Emi bead core filter, process and apparatus thereof
US5162144A (en) 1991-08-01 1992-11-10 Motorola, Inc. Process for metallizing substrates using starved-reaction metal-oxide reduction
US5272600A (en) 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5340746A (en) 1993-01-08 1994-08-23 Minnesota Mining And Manufacturing Company Composite reactive articles for the determination of cyanide
US5419954A (en) 1993-02-04 1995-05-30 The Alpha Corporation Composition including a catalytic metal-polymer complex and a method of manufacturing a laminate preform or a laminate which is catalytically effective for subsequent electroless metallization thereof
JP3309522B2 (ja) * 1993-11-15 2002-07-29 株式会社村田製作所 多層基板及びその製造方法
DE19731346C2 (de) 1997-06-06 2003-09-25 Lpkf Laser & Electronics Ag Leiterbahnstrukturen und ein Verfahren zu deren Herstellung
JP3100131B1 (ja) 1998-09-07 2000-10-16 キヤノン株式会社 画像形成装置
MY144573A (en) 1998-09-14 2011-10-14 Ibiden Co Ltd Printed circuit board and method for its production
EP1207730B1 (en) 1999-08-06 2009-09-16 Ibiden Co., Ltd. Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board
CN1378769A (zh) 1999-08-12 2002-11-06 Ibiden股份有限公司 多层印刷电路板、阻焊配方、多层印刷电路板的制造方法和半导体器件
US6774315B1 (en) 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6452278B1 (en) 2000-06-30 2002-09-17 Amkor Technology, Inc. Low profile package for plural semiconductor dies
JP3867523B2 (ja) 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
US6630743B2 (en) 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US7334326B1 (en) 2001-06-19 2008-02-26 Amkor Technology, Inc. Method for making an integrated circuit substrate having embedded passive components
US20030094666A1 (en) 2001-11-16 2003-05-22 R-Tec Corporation Interposer
GB0212632D0 (en) 2002-05-31 2002-07-10 Shipley Co Llc Laser-activated dielectric material and method for using the same in an electroless deposition process
JP4266310B2 (ja) 2003-01-31 2009-05-20 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. 感光性樹脂組成物および該組成物を用いた樹脂パターンの形成方法
US7067454B2 (en) 2003-04-09 2006-06-27 Honeywell International Inc. Low cost quick response catalyst system
TWI224377B (en) 2003-11-14 2004-11-21 Ind Tech Res Inst Wafer level chip scale packaging structure and method of fabrication the same
US7169691B2 (en) 2004-01-29 2007-01-30 Micron Technology, Inc. Method of fabricating wafer-level packaging with sidewall passivation and related apparatus
US7470990B2 (en) 2004-03-31 2008-12-30 Endicott Interconnect Technologies, Inc. Low moisture absorptive circuitized substrate with reduced thermal expansion, method of making same, electrical assembly utilizing same, and information handling system utilizing same
JP4146826B2 (ja) 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060068173A1 (en) 2004-09-30 2006-03-30 Ebara Corporation Methods for forming and patterning of metallic films
US7271099B2 (en) 2005-06-06 2007-09-18 Ffei Limited Forming a conductive pattern on a substrate
JP2007027312A (ja) 2005-07-14 2007-02-01 Fujifilm Holdings Corp 配線基板の製造方法および配線基板
EP1767663A1 (en) 2005-09-23 2007-03-28 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method for partially metallizing a product
US8059415B2 (en) 2006-12-15 2011-11-15 Finisar Corporation Molded communications module having integrated plastic circuit structures
US7752752B1 (en) 2007-01-09 2010-07-13 Amkor Technology, Inc. Method of fabricating an embedded circuit pattern
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
JP2008218714A (ja) 2007-03-05 2008-09-18 Bridgestone Corp 光透過性電磁波シールド材及びその製造方法、並びに貴金属の極薄膜を有する微粒子及びその製造方法
CN101687218A (zh) 2007-07-02 2010-03-31 3M创新有限公司 图案化基底的方法
US7632753B1 (en) 2007-10-04 2009-12-15 Amkor Technology, Inc. Wafer level package utilizing laser-activated dielectric material
US9117714B2 (en) 2007-10-19 2015-08-25 Visera Technologies Company Limited Wafer level package and mask for fabricating the same
KR100936078B1 (ko) 2007-11-12 2010-01-12 삼성전기주식회사 전기부재 및 이를 이용한 인쇄회로기판의 제조방법
US8246774B2 (en) 2007-12-27 2012-08-21 Alps Electric Co., Ltd. Resin bonding method by photoirradiation, method for producing resin article, resin article produced by the same method, method for producing microchip, and microchip produced by the same method
TWI384594B (zh) 2008-06-05 2013-02-01 Unimicron Technology Corp 內埋式線路結構的製程
US9000558B2 (en) 2009-01-19 2015-04-07 Broadcom Corporation Wafer-level flip chip package with RF passive element/ package signal connection overlay
TWI388122B (zh) 2009-04-20 2013-03-01 Unimicron Technology Corp 形成複合材料電路板結構的方法
KR101088631B1 (ko) * 2009-05-27 2011-12-01 전자부품연구원 비아 페이스트 조성물
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
TWI392425B (zh) 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
DK2584065T3 (da) 2009-12-17 2014-07-14 Byd Co Ltd Overflademetalliseringsmetode, metode til fremstilling af plastgenstand og plastgenstand fremstillet derved
KR101680082B1 (ko) 2010-05-07 2016-11-29 삼성전자 주식회사 웨이퍼 레벨 패키지 및 웨이퍼 레벨 패키지의 형성방법
CN102071411B (zh) 2010-08-19 2012-05-30 比亚迪股份有限公司 一种塑料制品的制备方法及一种塑料制品
TWI423750B (zh) 2010-09-24 2014-01-11 Kuang Hong Prec Co Ltd 非導電性載體形成電路結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
GB2489042A (en) 2011-03-18 2012-09-19 Conductive Inkjet Technology Ltd Photo-patternable structure
US8648277B2 (en) 2011-03-31 2014-02-11 Electro Scientific Industries, Inc. Laser direct ablation with picosecond laser pulses at high pulse repetition frequencies
JP5821394B2 (ja) 2011-08-16 2015-11-24 株式会社リコー 撮像装置
TWI524939B (zh) 2011-08-17 2016-03-11 羅門哈斯電子材料有限公司 用於無電金屬化之安定催化劑
US8784952B2 (en) 2011-08-19 2014-07-22 Earthone Circuit Technologies Corporation Method of forming a conductive image on a non-conductive surface
US8592259B2 (en) 2011-11-29 2013-11-26 Broadcom Corporation Method of fabricating a wafer level semiconductor package having a pre-formed dielectric layer
US8643150B1 (en) 2012-02-15 2014-02-04 Maxim Integrated Products, Inc. Wafer-level package device having solder bump assemblies that include an inner pillar structure
TWI495066B (zh) 2012-08-31 2015-08-01 Chipmos Technologies Inc 晶圓級封裝結構及其製造方法
DE102012216101B4 (de) 2012-09-12 2016-03-24 Festo Ag & Co. Kg Verfahren zum Herstellen einer in einem Substrat integrierten Spule, Verfahren zur Herstellung einer mehrschichtigen Leiterplatte und elektronisches Gerät
US9000587B1 (en) 2013-03-12 2015-04-07 Maxim Integrated Products, Inc. Wafer-level thin chip integration
JP6155989B2 (ja) 2013-09-04 2017-07-05 凸版印刷株式会社 膜電極接合体の製造装置、及び製造方法
US10573610B2 (en) 2014-05-19 2020-02-25 Catlam, Llc Method for wafer level packaging
US9398703B2 (en) 2014-05-19 2016-07-19 Sierra Circuits, Inc. Via in a printed circuit board
US9631279B2 (en) 2014-05-19 2017-04-25 Sierra Circuits, Inc. Methods for forming embedded traces
US9706667B2 (en) 2014-05-19 2017-07-11 Sierra Circuits, Inc. Via in a printed circuit board
US9380700B2 (en) 2014-05-19 2016-06-28 Sierra Circuits, Inc. Method for forming traces of a printed circuit board
KR101939122B1 (ko) * 2015-04-24 2019-01-16 후지필름 가부시키가이샤 적층체
US9841009B2 (en) * 2015-07-28 2017-12-12 Northrop Grumman Systems Corporation Hybrid power system
JP2017191892A (ja) * 2016-04-14 2017-10-19 イビデン株式会社 プリント配線基板及びその製造方法
WO2017213085A1 (ja) * 2016-06-06 2017-12-14 日立化成株式会社 多層配線板の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5821394A (ja) * 1981-07-29 1983-02-08 三喜工業株式会社 プリント配線板の製造法
JPS6155989A (ja) * 1984-08-27 1986-03-20 日立化成工業株式会社 印刷配線板の製造法
US4767665A (en) * 1985-09-16 1988-08-30 Seeger Richard E Article formed by electroless plating
JP3472299B2 (ja) * 1991-12-31 2003-12-02 テッセラ、インク. 多層回路ユニットの製造方法及びその構成要素
US6638607B1 (en) * 2002-10-30 2003-10-28 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
US20120160547A1 (en) * 2010-04-22 2012-06-28 Endicott Interconnect Technologies, Inc. Coreless layer buildup structure

Also Published As

Publication number Publication date
TWI776907B (zh) 2022-09-11
TW201907772A (zh) 2019-02-16
CN111033690B (zh) 2021-09-03
KR102433141B1 (ko) 2022-08-17
EP3646369A4 (en) 2021-03-24
WO2019006063A1 (en) 2019-01-03
US10349520B2 (en) 2019-07-09
KR20200031112A (ko) 2020-03-23
EP3646369A1 (en) 2020-05-06
US10765003B2 (en) 2020-09-01
CN111033690A (zh) 2020-04-17
US20190008044A1 (en) 2019-01-03
JP7209685B2 (ja) 2023-01-20
US20190320530A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP7209685B2 (ja) 介在層および導電性ペーストを使用する多層回路基板
CN111094621B (zh) 用于印刷电路板的半加成方法
US10959329B2 (en) Circuit board using non-catalytic laminate with catalytic adhesive overlay
US20210051804A1 (en) Process For Forming Traces on a Catalytic Laminate
US11406024B2 (en) Multi-layer circuit board with traces thicker than a circuit board
US20200008306A1 (en) UV curable Catalytic Adhesive for Circuit Boards with Traces and Vias
KR102649271B1 (ko) 트레이스 및 비아를 갖는 플라스마 에칭 촉매 라미네이트
US11477893B2 (en) Catalytic laminate with conductive traces formed during lamination
TWI809055B (zh) 具有在積層期間形成的導電跡線之催化性積層板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200226

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230110

R150 Certificate of patent or registration of utility model

Ref document number: 7209685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150