CN116133229A

CN116133229A - 电路板结构

Info

Publication number: CN116133229A
Application number: CN202210617226.0A
Authority: CN
Inventors: 程石良
Original assignee: Unimicron Technology Corp
Current assignee: Unimicron Technology Corp
Priority date: 2021-11-15
Filing date: 2022-06-01
Publication date: 2023-05-16
Also published as: TW202322668A; CN116133231A; CN116133230A; TWI815528B; TWI808819B; TW202322684A; TWI804335B; TW202322665A

Abstract

本发明提供一种电路板结构，包括基底、第三介电层、第四介电层、第一外部线路层、第二外部线路层、导电通孔、第一环型挡墙以及第二环型挡墙。导电通孔贯穿第三介电层、第二介电层以及第四介电层，且电性连接第一外部线路层与第二外部线路层。第一环型挡墙配置于第三介电层内、围绕导电通孔且电性连接第一外部线路层以及第一内部线路层。第二环型挡墙配置于第四介电层内、围绕导电通孔且电性连接第二外部线路层以及第二内部线路层。本发明的电路板结构，其可有效的阻止能量损失及减少噪声干扰，可具有较佳的信号完整性。

Description

电路板结构

技术领域

本发明涉及一种基板结构，尤其涉及一种电路板结构。

背景技术

在现有电路板中，同轴穿孔(coaxial via)的设计在内部导体层与外部导体层之间需要有一层或一层以上的绝缘层来作阻绝，其中形成绝缘层的方式是通过压合增层的方式来达成。因此在同轴穿孔的两端会有阻抗不匹配且会出现电磁干扰(electromagneticinterference,EMI)屏蔽缺口，进而影响高频信号完整性。

发明内容

本发明是针对一种电路板结构，其可有效的阻止能量损失及减少噪声干扰，可具有较佳的信号完整性。

根据本发明的实施例，电路板结构包括基底、第三介电层、第四介电层、第一外部线路层、第二外部线路层、导电通孔、第一环型挡墙以及第二环型挡墙。基底具有开口，且包括第一介电层、第二介电层、第一内部线路层、第二内部线路层以及导电连接层。开口贯穿第一介电层。第一介电层具有彼此相对的第一表面与第二表面。第一内部线路层配置于第一表面上，而第二内部线路层配置于第二表面上。导电连接层覆盖开口的内壁且连接第一内部线路层与第二内部线路层。第二介电层填满开口，且第二介电层具有彼此相对的第三表面与第四表面。第三介电层覆盖第一内部线路层与第三表面。第四介电层覆盖第二内部线路层与第四表面。第一外部线路层配置于第三介电层上。第二外部线路层配置于第四介电层上。导电通孔贯穿第三介电层、第二介电层以及第四介电层，且电性连接第一外部线路层与第二外部线路层。第一环型挡墙配置于第三介电层内、围绕导电通孔且电性连接第一外部线路层以及第一内部线路层。第二环型挡墙配置于第四介电层内、围绕导电通孔且电性连接第二外部线路层以及第二内部线路层。

根据本发明的实施例，电路板结构包括第一基底、第二基底、第三介电层、第四介电层、第一环型挡墙以及第二环型挡墙。第一基底包括第一介电层、第一外部线路层、第一导电通孔以及第一内部线路层。第一外部线路层与第一内部线路层分别位于第一介电层的相对两侧上。第一导电通孔贯穿第一介电层且电性连接第一外部线路层与第一内部线路层。第二基底包括第二介电层、第二外部线路层、第二导电通孔以及第二内部线路层。第二外部线路层与第二内部线路层分别位于第二介电层的相对两侧上。第二导电通孔贯穿第二介电层且电性连接第二外部线路层与第二内部线路层。第三介电层覆盖第一内部线路层。第四介电层覆盖第二内部线路层。第一环型挡墙配置于第三介电层内且电性连接第一内部线路层。第一环型挡墙在第一基底上的正投影围绕第一导电通孔。第二环型挡墙配置于第四介电层内且电性连接第二内部线路层。第二环型挡墙在第二基底上的正投影围绕第二导电通孔。第三介电层连接第四介电层，且部分第一环型挡墙连接部分第二环型挡墙，而使第一基底对接至第二基底上。

基于上述，在本发明的电路板结构的设计中，环型挡墙围绕导电通孔，其中环型挡墙为面屏(closed boundary)式的封闭结构，可以降低电磁干扰(EMI)且完全涵盖导电通孔的信号。相较于现有技术中在导电通孔的周围设置具有间隙的单排盲孔而言，本发明的电路板结构可有效的阻止能量损失及减少噪声干扰，可具有较佳的信号完整性。

附图说明

图1A是依照本发明的一实施例的一种电路板结构的俯视示意图；

图1B是沿图1A的线I-I的剖面示意图；

图1C是沿图1A的线II-II的剖面示意图；

图1D是沿图1A的线III-III的剖面示意图；

图2A是本发明的另一实施例的一种电路板结构的剖面示意图；

图2B是图2A的电路板结构的另一局部剖面示意图；

图2C是图2A的电路板结构的局部立体示意图；

图2D是包括图2A的电路板结构的一种电子装置的局部剖面示意图；

图3A是图2A电路板结构的第一基底、第三介电层以及第一环型挡墙俯视示意图；

图3B是沿图3A的线A-A的剖面示意图；

图3C是沿图3A的线B-B的剖面示意图；

图3D是沿图3A的线C-C的剖面示意图；

图4A是示出图2A的电路板结构的第二基底、第四介电层以及第二环型挡墙俯视示意图；

图4B是沿图4A的线A-A的剖面示意图；

图4C是沿图4A的线B-B的剖面示意图；

图4D是沿图4A的线C-C的剖面示意图；

图5A是本发明的另一实施例的一种电路板结构的剖面示意图；

图5B是图5A的电路板结构的另一局部剖面示意图；

图6A是本发明的另一实施例的一种电路板结构的剖面示意图；

图6B是图6A的电路板结构的另一局部剖面示意图；

图7A是本发明的另一实施例的一种电路板结构的剖面示意图；

图7B是图7A的电路板结构的另一局部剖面示意图。

附图标记说明

10:电子装置；

20:电子组件；

22:接垫；

30:连接件；

100、200a、200b、200c、200d:电路板结构；

110:基底；

111、212:第一介电层；

113、222:第二介电层；

115、218:第一内部线路层；

117、228:第二内部线路层；

119:导电连接层；

120、230:第三介电层；

130、240:第四介电层；

140、214:第一外部线路层；

142、218a:第一信号线路；

144、218b:第一接地线路；

150、224:第二外部线路层；

152、228a:第二信号线路；

154、228b:第二接地线路；

160:导电通孔；

162:贯孔；

164:导电材料层；

166:填孔材料；

167:上表面；

169:下表面；

170、250:第一环型挡墙；

180、260:第二环型挡墙；

210:第一基底；

220:第二基底；

216:第一导电通孔；

226:第二导电通孔；

270:第一接合部；

275:第二接合部；

280:第三接合部；

285:第四接合部；

C1:铜箔层；

C2:镀铜层；

C3:罩盖层；

F1:第一填孔材料；

F11:第一上表面；

F12:第一下表面；

F2:第二填孔材料；

F21:第二上表面；

F22:第二下表面；

H:开口；

L1:信号路径；

L2、L3、L4、L5:接地路径；

M1:第一导电材料层；

M2:第二导电材料层；

P1、P2、P3:位置；

S1:第一表面；

S2:第二表面；

S3:第三表面；

S4:第四表面；

T1:第一贯孔；

T2:第二贯孔。

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

图1A是依照本发明的一实施例的一种电路板结构的俯视示意图。图1B是沿图1A的线I-I的剖面示意图。图1C是沿图1A的线II-II的剖面示意图。图1D是沿图1A的线III-III的剖面示意图。请同时参考图1A、图1B、图1C以及图1D，在本实施例中，电路板结构100包括基底110、第三介电层120、第四介电层130、第一外部线路层140、第二外部线路层150、导电通孔160、第一环型挡墙170以及第二环型挡墙180。

详细来说，在本实施例中，基底110具有开口H，且包括第一介电层111、第二介电层113、第一内部线路层115、第二内部线路层117以及导电连接层119。开口H贯穿第一介电层111，且第一介电层111具有彼此相对的第一表面S1与第二表面S2。第一内部线路层115配置于第一介电层111的第一表面S1上，而第二内部线路层117第一介电层111的配置于第二表面S2上。导电连接层119覆盖开口H的内壁且连接第一内部线路层115与第二内部线路层117。第二介电层113填满开口H，且第二介电层113具有彼此相对的第三表面S3与第四表面S4，其中第三表面S3与第四表面S4分别切齐第一内部线路层115与第二内部线路层117。此处，第一介电层111可以使用一般介电材料，其中第一介电层111的介电常数可低于4.0，而第一介电层111的介电损耗(Df)可低于0.01，借此提供适当的阻抗匹配。第二介电层113的介电常数可低于5.0，而第二介电层113的介电损耗(Df)则大于0且小于0.025，以提供适当的绝缘性与阻抗匹配外，还可降低介电耗损。

再者，本实施例的第三介电层120覆盖第一内部线路层115与第二介电层113的第三表面S3。第四介电层130覆盖第二内部线路层117与第二介电层113的第四表面S4。第一外部线路层140配置于第三介电层120上，而第二外部线路层150配置于第四介电层130上。导电通孔160贯穿第三介电层120、第二介电层113以及第四介电层130，且电性连接第一外部线路层140与第二外部线路层150。导电通孔160包括贯孔162、导电材料层164以及填孔材料166。贯孔162贯穿第三介电层120、第二介电层113以及第四介电层130。导电材料层164覆盖贯孔162的内壁且电性连接第一外部线路层140与第二外部线路层150。填孔材料166填满贯孔162，且第一外部线路层140与第二外部线路层150分别覆盖填孔材料166彼此相对的上表面167与下表面169。此处，第一外部线路层140与第二外部线路层150为多层结构层，分别是由铜箔层C1、镀铜层C2以及罩盖层C3所组成，其中镀铜层C2位于铜箔层C1与罩盖层C3之间，且镀铜层C2与导电材料层164属同一膜层。罩盖层C3例如是铜层，但不以此为限，覆盖填孔材料166的上表面167与下表面169。

特别是，在本实施例中，第一环型挡墙170内埋于第三介电层120内、围绕导电通孔160且电性连接第一外部线路层140以及第一内部线路层115。第二环型挡墙180内埋于第四介电层130内、围绕导电通孔160且电性连接第二外部线路层150以及第二内部线路层117。第一外部线路层140、导电通孔160以及第二外部线路层150而定义出信号路径L1。第一外部线路层150、第一环型挡墙170、第一内部线路层115、连接线路层119、第二内部线路层117、第二环型挡墙180以及第二外部线路层150定义出接地路径L2，且接地路径L2环绕信号路径L1。

更进一步来说，请参考图1B，第一外部线路层140包括第一信号线路142以及第一接地线路144。第二外部线路层150包括第二信号线路152以及第二接地线路154。第一信号线路142、导电通孔160以及第二信号线路152定义出信号路径L1。第一接地线路144、第一环型挡墙170、第一内部线路层115、导电连接层119、第二内部线路层117、第二环型挡墙180以及第二接地线路154定义出接地路径L2。由于信号路径L1被接地路径L2所环绕且呈封闭性包围，因此可形成良好的高频高速回路。

此外，请参考图1C以及图1D，第一信号线路142被第一环型挡墙170以及第一内部线路层115所定义的接地路径L3所环绕且呈封闭性包围，而第二信号线路152被第二环型挡墙180以及第二内部线路层117所定义的接地路径L4所环绕且呈封闭性包围，因此可形成良好的高频高速回路。

在制程上，若第三介电层120与第四介电层130例如是光成像介电质(photoimageable dielectric，PID)材料，则可先干膜压合(Dry-Film Lamination)至基底110的相对两侧上，且通过光微影制程(photolithography process)在第三介电层120与第四介电层130上分别形成宽度例如是100微米而直径例如是600微米的封闭式沟槽。或者是，若第三介电层120与第四介电层130例如是预浸料(pre-preg)或味之素增补膜(AjinomotoBuild-up Film，ABF)时，则可以雷射烧蚀的方式在第三介电层120与第四介电层130上分别形成宽度例如是100微米而直径例如是600微米的封闭式沟槽。接着，将导电金属胶(如导电铜膏)以瞬时液相烧结(Transient Liquid Phase Sintering，TLPS)涂布于沟槽内并进行风干，可具有导电与导热的效果，且适于与任何金属材质进行接合，并且不会再因受热而转变回液态，而完成第一环型挡墙170第二环型挡墙180的制作。

须说明的是，在本实施例中，第一环型挡墙170与第二环型挡墙180是通过在第三介电层120及第四介电层130内塞导电膏的方式而形成，因而第一环型挡墙170与第二环型挡墙180分别为实心的挡墙结构，但不以此为限，环型挡墙的导电材料也以可是金属电镀层、或化学镀金属层。于另一未示出的实施例中，第一环型挡墙与第二环型挡墙亦可通过在第三介电层及第四介电层内以金属电镀层、或化学镀金属层、或金属导电膏的方式来形成，因而第一环型挡墙与第二环型挡墙可分别为凹槽状的挡墙结构，此仍属于本发明所欲保护的范围。

简言之，本实施例由第一信号线路142、导电通孔160以及第二信号线路152所定义的信号路径L1被由第一接地线路144、第一环型挡墙170、第一内部线路层115、导电连接层119、第二内部线路层117、第二环型挡墙180以及第二接地线路154所定义出接地路径L2环绕包围住。意即，可传输5G等高频高速信号的信号路径L1的周围设置封闭性佳的接地路径L2，借此可形成良好的高频高速回路，而使得本实施例的电路板结构100可具有较佳的信号完整性。此处，所述的高频是指频率大于1GHz；而所述的高速是指数据传输的速度大于100Mbps。再者，由于第一环型挡墙170第二环型挡墙180为面屏(closed boundary)式的封闭结构，可以完全涵盖导电通孔160的信号。相较于现有技术中在导电通孔的周围设置具有间隙的单排盲孔而言，本实施例的电路板结构100可有效的阻止能量损失及减少噪声干扰，可具有较佳的信号完整性。此外，导电通孔160、导电连接层119以及第二介电层113定义出同轴穿孔(coaxial via)，其中第二介电层113位于导电通孔160与导电连接层119之间。相较于现有技术中以压合绝缘层的增层法方式来阻绝同轴穿孔的内部导体层与外部导体层而言，本实施例的电路板结构100的制作方法可避免产生阻抗不匹配而影响高频信号的完整性的问题。

图2A是本发明的另一实施例的一种电路板结构的剖面示意图。图2B是图2A的电路板结构的另一局部剖面示意图。图2C是图2A的电路板结构的局部立体示意图。图2D是包括图2A的电路板结构的一种电子装置的局部剖面示意图。图3A是图2A电路板结构的第一基底、第三介电层以及第一环型挡墙俯视示意图。图3B是沿图3A的线A-A的剖面示意图，即位于位置P1的剖面示意图。图3C是沿图3A的线B-B的剖面示意图，即位于位置P2的剖面示意图。图3D是沿图3A的线C-C的剖面示意图，即位于位置P3的剖面示意图。图4A是示出图2A的电路板结构的第二基底、第四介电层以及第二环型挡墙俯视示意图。图4B是沿图4A的线A-A的剖面示意图，即位于位置P1的剖面示意图。图4C是沿图4A的线B-B的剖面示意图，即位于位置P2的剖面示意图。图4D是沿图4A的线C-C的剖面示意图，即位于位置P3的剖面示意图。须说明的是，图2A是沿着图3A与图4A中的线E-E的剖面示意图，而图2B是示出在位置P1处的第一基底210与在位置P1处的第二基底220对接后的剖面示意图。

首先，请先参考图2A、图2C、图3A以及图4A，在本实施例中，电路板结构200包括第一基底210、第二基底220、第三介电层230、第四介电层240、第一环型挡墙250以及第二环型挡墙260。

详细来说，请先参考图2A、图3A、图3B、图3C以及图3D，在本实施例中，第一基底210包括第一介电层212、第一外部线路层214、第一导电通孔216以及第一内部线路层218。第一外部线路层214与第一内部线路层218分别位于第一介电层212的相对两侧上。第一导电通孔贯216穿第一介电层212且电性连接第一外部线路层214与第一内部线路层218。此处，如图3B所示，本实施例的第一导电通孔216包括第一贯孔T1、第一导电材料层M1以及第一填孔材料F1。第一贯孔T1贯穿第一介电层212，而第一导电材料层M1覆盖第一贯孔T1的内壁且电性连接第一外部线路层214与第一内部线路层218。第一填孔材料F1填满第一贯孔T1，且第一内部线路层218与第一外部线路层214分别覆盖第一填孔材料F1彼此相对的第一上表面F11与第一下表面F12。第三介电层230覆盖第一基底210的第一内部线路层218。第一环型挡墙250内埋于第三介电层230内且电性连接第一内部线路层218，其中第一环型挡墙250在第一基底210上的正投影围绕第一导电通孔216。

进一步来说，请再同时参考图3A、图3B以及图3D，本实施例的电路板结构200a还包括第一接合部270以及第二接合部275。第一接合部270与第二接合部275配置于第一内部线路层218上，且第一环型挡墙250环绕第一接合部270与第二接合部275，其中第一接合部270对应第一导电通孔216设置。再者，本实施例的第一内部线路层218包括第一信号线路218a以及第一接地线路218b。第一环型挡墙250配置于第一接地线路218b上，而第一接合部270与第二接合部275配置于第一信号线路218a上。

在制程上，第一接合部270以及第二接合部275与第一环型挡墙250同时形成。详细来说，若第三介电层230例如是光成像介电质(photoimageable dielectric，PID)材料，则可先干膜压合(Dry-Film Lamination)至第一基底210的相对两侧上，且通过光微影制程(photolithography process)在第三介电层230上形成封闭式沟槽以及开口。或者是，若第三介电层230例如是预浸料(pre-preg)或味之素增补膜(Ajinomoto Build-up Film，ABF)时，则可以雷射烧蚀的方式在第三介电层230上形成封闭式沟槽以及开口。接着，将导电金属胶(如导电铜膏)以瞬时液相烧结(Transient Liquid Phase Sintering，TLPS)涂布于封闭式沟槽以及开口内并进行风干，可具有导电与导热的效果，且适于与任何金属材质进行接合，并且不会再因受热而转变回液态，而完成形成在封闭式沟槽的第一环型挡墙250以及形成在开口内的第一接合部270以及第二接合部275的制作。此处，第一接合部270的宽度以及第二接合部275的宽度分别大于第一环型挡墙250的宽度。

接着，请参考图2A、图4A、图4B、图4C以及图4D，在本实施例中，第二基底220包括第二介电层222、第二外部线路层224、第二导电通孔226以及第二内部线路层228。第二外部线路层224与第二内部线路层228分别位于第二介电层222的相对两侧上。第二导电通孔226贯穿第二介电层222且电性连接第二外部线路层224与第二内部线路层228。如图4B所示，本实施例的第二导电通孔226包括第二贯孔T2、第二导电材料层M2以及第二填孔材料F2。第二贯孔T2贯穿第二介电层222，而第二导电材料层M2覆盖第二贯孔T2的内壁且电性连接第二外部线路层224与第二内部线路层228。第二填孔材料F2填满第二贯孔T2，且第二内部线路层228与第二外部线路层224分别覆盖第二填孔材料F2彼此相对的第二上表面F21与第二下表面F22。第四介电层240覆盖第二基底220的第二内部线路层228。第二环型挡墙260内埋于第四介电层240内且电性连接第二内部线路层228，其中第二环型挡墙260在第二基底220上的正投影围绕第二导电通孔226。

进一步来说，请再同时参考图4A、图4B以及图4D，本实施例的电路板结构200a还包括第三接合部280以及第四接合部285。第三接合部280与第四接合部285配置于第二内部线路层228上，且第二环型挡墙260环绕第三接合部280与第四接合部285，其中所述第三接合部280对应第二导电通孔226设置。再者，本实施例的第二内部线路层228包括第二信号线路228a以及第二接地线路228b。第二环型挡墙260配置于第二接地线路228b上，而第三接合部280以及第四接合部285配置于第二信号线路228a上。

在制程上，第三接合部280以及第四接合部285与第二环型挡墙260同时形成。详细来说，若第四介电层240例如是光成像介电质(photoimageable dielectric，PID)材料，则可先干膜压合(Dry-Film Lamination)至第二基底220的相对两侧上，且通过光微影制程(photolithography process)在第四介电层240上形成封闭式沟槽以及开口。或者是，若第四介电层240例如是预浸料(pre-preg)或味之素增补膜(Ajinomoto Build-up Film，ABF)时，则可以雷射烧蚀的方式在第四介电层240上形成封闭式沟槽以及开口。接着，将导电金属胶(如导电铜膏)以瞬时液相烧结(Transient Liquid Phase Sintering，TLPS)涂布于封闭式沟槽以及开口内并进行风干，可具有导电与导热的效果，且适于与任何金属材质进行接合，并且不会再因受热而转变回液态，而完成形成在封闭式沟槽的第二环型挡墙260以及形成在开口内的第三接合部280以及第四接合部285的制作。此处，第三接合部280的宽度以及第四接合部285的宽度分别大于第二环型挡墙260的宽度。

接着，请同时参考图2A、图2B以及图2C，第三介电层230连接第四介电层240，且部分第一环型挡墙250连接部分第二环型挡墙260，而使第一基底210对接至第二基底220上。此时，第一接合部270接合至第三接合部280，第一导电通孔216重叠第二导电通孔226、第一接合部270以及第三接合部280。第二接地线路228b、第二环型挡墙260、第一环型挡墙250以及第一接地线路218b定义出接地路径L5，且接地路径L5环绕第一接合部270与第三接合部280。也就是说，本实施例是将高频高速信号设置在内层(即第一信号线路218a与第二信号线路228a)，而其周围设置封闭性佳的接地路径L5，借此可形成良好的高频高速回路，而使得本实施例的电路板结构200a可具有较佳的信号完整性。

此外，请参考图2D，在本实施例中，电子装置10包括上述例如是图2B的电路板结构200a以及电子组件20，其中电子组件20电性连接电路板结构200a，且电子组件20包括多个接垫22。此外，本实施例的电子装置10还包括多个连接件30，配置于电路板结构200a的第一基底210的第一外部线路层214与电子组件20的接垫22之间，其中电子组件20通过连接件30与电路板结构200a电性连接。此处，连接件30例如是焊球，但不以此为限。在应用上，可在电路板结构200a相对于电子组件20的另一侧上设置天线结构，并使天线结构与电路板结构200a的第二基底220的第一外部线路层224电性连接。在集成电路与天线的应用上，本实施例的电路板结构200a可解决同一平面信号干扰的问题，可降低信号能量损失及减少噪声干扰，进而可提升信号传输可靠度。

图5A是本发明的另一实施例的一种电路板结构的剖面示意图。图5B是图5A的电路板结构的另一局部剖面示意图。请同时参考图2A、图2B、图5A以及图5B，本实施例的电路板结构200b与上述的电路板结构200a相似，两者差异在于：本实施例是位置P1处的第一基底210对接至位置P3处的第二基底220。第一基底210对接至第二基底220上时，第一接合部270接合至第四接合部285，而部分第一环型挡墙250接合至部分第二环型挡墙260。此时，第一导电通孔216不重叠第二导电通孔226，且第一导电通孔216重叠第一接合部270以及第四接合部285，借此形成扇出型(fan-out)的电路板结构200b，以利后续的多样化的应用。

图6A是本发明的另一实施例的一种电路板结构的剖面示意图。图6B是图6A的电路板结构的另一局部剖面示意图。请同时参考图2A、图2B、图6A以及图6B，本实施例的电路板结构200c与上述的电路板结构200a相似，两者差异在于：本实施例是位置P3处的第一基底210对接至位置P1处的第二基底220。第一基底210对接至第二基底220上时，第二接合部275接合至第三接合部280，部分第一环型挡墙250接合至部分第二环型挡墙260。此时，第一导电通孔216不重叠第二导电通孔226，且第二导电通孔226重叠第三接合部280以及第二接合部275，借此形成扇出型(fan-out)的电路板结构200c，以利后续的多样化的应用。

图7A是本发明的另一实施例的一种电路板结构的剖面示意图。图7B是图7A的电路板结构的另一局部剖面示意图。请同时参考图2A、图2B、图7A以及图7B，本实施例的电路板结构200d与上述的电路板结构200a相似，两者差异在于：本实施例是位置P3处的第一基底210对接至位置P3处的第二基底220。第一基底210对接至第二基底220上时，第二接合部275接合至第四接合部285，部分第一环型挡墙250接合至部分第二环型挡墙260。此时，第一导电通孔216不重叠第二导电通孔226、第二接合部275以及第四接合部285，借此形成扇出型(fan-out)的电路板结构200d，以利后续的多样化的应用。

综上所述，在本发明的电路板结构的设计中，环型挡墙围绕导电通孔，其中环型挡墙为面屏(closed boundary)式的封闭结构，可以降低电磁干扰(EMI)且完全涵盖导电通孔的信号。相较于现有技术中在导电通孔的周围设置具有间隙的单排盲孔而言，本发明的电路板结构可有效的阻止能量损失及减少噪声干扰，可具有较佳的信号完整性。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种电路板结构，其特征在于，包括：

基底，具有开口，且包括第一介电层、第二介电层、第一内部线路层、第二内部线路层以及导电连接层，其中所述开口贯穿所述第一介电层，所述第一介电层具有彼此相对的第一表面与第二表面，所述第一内部线路层配置于所述第一表面上，而所述第二内部线路层配置于所述第二表面上，所述导电连接层覆盖所述开口的内壁且连接所述第一内部线路层与所述第二内部线路层，而所述第二介电层填满所述开口，且所述第二介电层具有彼此相对的第三表面与第四表面；

第三介电层，覆盖所述第一内部线路层与所述第三表面；

第四介电层，覆盖所述第二内部线路层与所述第四表面；

第一外部线路层，配置于所述第三介电层上；

第二外部线路层，配置于所述第四介电层上；

导电通孔，贯穿所述第三介电层、所述第二介电层以及所述第四介电层，且电性连接所述第一外部线路层与所述第二外部线路层；

第一环型挡墙，配置于所述第三介电层内、围绕所述导电通孔且电性连接所述第一外部线路层以及所述第一内部线路层；以及

第二环型挡墙，配置于所述第四介电层内、围绕所述导电通孔且电性连接所述第二外部线路层以及所述第二内部线路层。

2.根据权利要求1所述的电路板结构，其特征在于，所述第一外部线路层、所述导电通孔以及所述第二外部线路层而定义出信号路径，而所述第一外部线路层、所述第一环型挡墙、所述第一内部线路层、所述导电连接层、所述第二内部线路层、所述第二环型挡墙以及所述第二外部线路层定义出接地路径，且所述接地路径环绕所述信号路径。

3.根据权利要求2所述的电路板结构，其特征在于，所述第一外部线路层包括第一信号线路以及第一接地线路，而所述第二外部线路层包括第二信号线路以及第二接地线路，所述第一信号线路、所述导电通孔以及所述第二信号线路定义出所述信号路径，所述第一接地线路、所述第一环型挡墙、所述第一内部线路层、所述导电连接层、所述第二内部线路层、所述第二环型挡墙以及所述第二接地线路定义出所述接地路径。

4.根据权利要求1所述的电路板结构，其特征在于，所述导电通孔包括贯孔、导电材料层以及填孔材料，所述贯孔贯穿所述第三介电层、所述第二介电层以及所述第四介电层，而所述导电材料层覆盖所述贯孔的内壁且电性连接所述第一外部线路层与所述第二外部线路层，所述填孔材料填满所述贯孔，且所述第一外部线路层与所述第二外部线路层分别覆盖所述填孔材料彼此相对的上表面与下表面。

5.一种电路板结构，其特征在于，包括：

第一基底，包括第一介电层、第一外部线路层、第一导电通孔以及第一内部线路层，其中所述第一外部线路层与所述第一内部线路层分别位于所述第一介电层的相对两侧上，所述第一导电通孔贯穿所述第一介电层且电性连接所述第一外部线路层与所述第一内部线路层；

第二基底，包括第二介电层、第二外部线路层、第二导电通孔以及第二内部线路层，其中所述第二外部线路层与所述第二内部线路层分别位于所述第二介电层的相对两侧上，所述第二导电通孔贯穿所述第二介电层且电性连接所述第二外部线路层与所述第二内部线路层；

第三介电层，覆盖所述第一内部线路层；

第四介电层，覆盖所述第二内部线路层；

第一环型挡墙，配置于所述第三介电层内且电性连接所述第一内部线路层，其中所述第一环型挡墙在所述第一基底上的正投影围绕所述第一导电通孔；以及

第二环型挡墙，配置于所述第四介电层内且电性连接所述第二内部线路层，其中所述第二环型挡墙在所述第二基底上的正投影围绕所述第二导电通孔，所述第三介电层连接所述第四介电层，且部分所述第一环型挡墙连接部分所述第二环型挡墙，而使所述第一基底对接至所述第二基底上。

6.根据权利要求5所述的电路板结构，其特征在于，还包括：

第一接合部与第二接合部，配置于所述第一内部线路层上，且所述第一环型挡墙环绕所述第一接合部与所述第二接合部，其中所述第一接合部对应所述第一导电通孔设置；以及

第三接合部与第四接合部，配置于所述第二内部线路层上，且所述第二环型挡墙环绕所述第三接合部与所述第四接合部，其中所述第三接合部对应所述第二导电通孔设置；

其中所述第一内部线路层包括第一信号线路以及第一接地线路，所述第一环型挡墙配置于所述第一接地线路上，而所述第一接合部与所述第二接合部配置于所述第一信号线路上，而所述第二内部线路层包括第二信号线路以及第二接地线路，所述第二环型挡墙配置于所述第二接地线路上，而所述第三接合部与所述第四接合部配置于所述第二信号线路上。

7.根据权利要求6所述的电路板结构，其特征在于，所述第一基底对接至所述第二基底上时，所述第一接合部接合至所述第三接合部，部分所述第一环型挡墙接合至部分所述第二环型挡墙，所述第一导电通孔重叠所述第二导电通孔、所述第一接合部以及所述第三接合部，而所述第一接地线路、所述第一环型挡墙、所述第二环型挡墙以及所述第二接地线路定义出接地路径，且所述接地路径环绕所述第一接合部与所述第三接合部。

8.根据权利要求6所述的电路板结构，其特征在于，所述第一基底对接至所述第二基底上时，所述第一接合部接合至所述第四接合部，部分所述第一环型挡墙接合至部分所述第二环型挡墙，所述第一导电通孔不重叠所述第二导电通孔，且所述第一导电通孔重叠所述第一接合部以及所述第四接合部。

9.根据权利要求6所述的电路板结构，其特征在于，所述第一基底对接至所述第二基底上时，所述第二接合部接合至所述第三接合部，部分所述第一环型挡墙接合至部分所述第二环型挡墙，所述第一导电通孔不重叠所述第二导电通孔，且所述第二导电通孔重叠所述第三接合部以及所述第二接合部。

10.根据权利要求6所述的电路板结构，其特征在于，所述第一基底对接至所述第二基底上时，所述第二接合部接合至所述第四接合部，部分所述第一环型挡墙接合至部分所述第二环型挡墙，所述第一导电通孔不重叠所述第二导电通孔、所述第二接合部以及所述第四接合部。

11.根据权利要求5所述的电路板结构，其特征在于，

所述第一导电通孔包括第一贯孔、第一导电材料层以及第一填孔材料，所述第一贯孔贯穿所述第一介电层，而所述第一导电材料层覆盖所述第一贯孔的内壁且电性连接所述第一外部线路层与所述第一内部线路层，所述第一填孔材料填满所述第一贯孔，且所述第一内部线路层与所述第一外部线路层分别覆盖所述第一填孔材料彼此相对的第一上表面与第一下表面；以及

所述第二导电通孔包括第二贯孔、第二导电材料层以及第二填孔材料，所述第二贯孔贯穿所述第二介电层，而所述第二导电材料层覆盖所述第二贯孔的内壁且电性连接所述第二外部线路层与所述第二内部线路层，所述第二填孔材料填满所述第二贯孔，且所述第二内部线路层与所述第二外部线路层分别覆盖所述第二填孔材料彼此相对的第二上表面与第二下表面。