TWI808819B - 電路板結構 - Google Patents

電路板結構 Download PDF

Info

Publication number
TWI808819B
TWI808819B TW111124282A TW111124282A TWI808819B TW I808819 B TWI808819 B TW I808819B TW 111124282 A TW111124282 A TW 111124282A TW 111124282 A TW111124282 A TW 111124282A TW I808819 B TWI808819 B TW I808819B
Authority
TW
Taiwan
Prior art keywords
layer
circuit
retaining wall
internal
ground
Prior art date
Application number
TW111124282A
Other languages
English (en)
Other versions
TW202322668A (zh
Inventor
程石良
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to US17/873,153 priority Critical patent/US11737206B2/en
Publication of TW202322668A publication Critical patent/TW202322668A/zh
Application granted granted Critical
Publication of TWI808819B publication Critical patent/TWI808819B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一種電路板結構，包括一第一介電層、一第一及一第二內部線路層、一導電連接層、一第二介電層、二第三介電層、一第三及一第四內部線路層、二導電通孔、一第一及一第二環型擋牆、二第四介電層、一第一及一第二外部線路層、一第三及第四環型擋牆。導電通孔貫穿第三及第二介電層，且電性連接第三與第四內部線路層。第一與第二環型擋牆圍繞導電通孔且電性連接第三與第一內部線路層及第四與第二內部線路層。第三與第四環型擋牆分別配置於第四介電層內且電性連接第一外部線路層與第三內部線路層及第二外部線路層與第四內部線路層。

Description

電路板結構
本發明是有關於一種基板結構，且特別是有關於一種電路板結構。
在現有電路板中，同軸穿孔(coaxial via)的設計在內部導體層與外部導體層之間需要有一層或一層以上的絕緣層來作阻絕，其中形成絕緣層的方式是透過壓合增層的方式來達成。因此在同軸穿孔的兩端會有阻抗不匹配且會出現電磁干擾(electromagnetic interference,EMI)屏蔽缺口，進而影響高頻訊號完整性。
本發明提供一種電路板結構，其可有效的阻止能量損失及減少雜訊干擾，可具有較佳的訊號完整性。
本發明的電路板結構，其包括一第一介電層、一第一內部線路層、一第二內部線路層、一導電連接層、一第二介電層、二第三介電層、一第三內部線路層、一第四內部線路層、二導電 通孔、一第一環型擋牆、一第二環型擋牆、二第四介電層、一第一外部線路層、一第二外部線路層、一第三環型擋牆與以及一第四環型擋牆。第一介電層具有彼此相對的一第一表面與一第二表面及貫穿第一介電層且連接第一表面與第二表面的一開口。第一內部線路層配置於第一介電層的第一表面上。第二內部線路層配置於第一介電層的第二表面上。導電連接層覆蓋第一介電層的開口的內壁且連接第一內部線路層與第二內部線路層。第二介電層填滿第一介電層的開口。第三介電層分別覆蓋第一內部線路層、第二內部線路層以及第二介電層。第三內部線路層及第四內部線路層分別覆蓋於第三介電層上。導電通孔貫穿第三介電層以及第二介電層，且電性連接第三內部線路層與第四內部線路層。第一環型擋牆與第二環型擋牆分別配置於第三介電層內、圍繞導電通孔且電性連接第三內部線路層與第一內部線路層以及第四內部線路層與第二內部線路層。第四介電層分別覆蓋第三內部線路層以及第四內部線路層。第一外部線路層與第二外部線路層分別覆蓋於第四介電層上。第三環型擋牆與第四環型擋牆分別配置於第四介電層內且電性連接第一外部線路層與第三內部線路層以及第二外部線路層與第四內部線路層。
本發明的電路板結構，其包括二電路板單元以及一連接結構層。每一電路板單元包括一第一介電層、一第一內部線路層、一第二內部線路層、一導電連接層、一第二介電層、二第三介電層、一第三內部線路層、一第四內部線路層、二導電通孔、一第 一環型擋牆、一第二環型擋牆、二第四介電層、一第一外部線路層、一第二外部線路層、一第三環型擋牆與以及一第四環型擋牆。第一介電層具有彼此相對的一第一表面與一第二表面及貫穿第一介電層且連接第一表面與第二表面的一開口。第一內部線路層配置於第一介電層的第一表面上。第二內部線路層配置於第一介電層的第二表面上。導電連接層覆蓋第一介電層的開口的內壁且連接第一內部線路層與第二內部線路層。第二介電層填滿第一介電層的開口。第三介電層分別覆蓋第一內部線路層、第二內部線路層以及第二介電層。第三內部線路層及第四內部線路層分別覆蓋於第三介電層上。導電通孔貫穿第三介電層以及第二介電層，且電性連接第三內部線路層與第四內部線路層。第一環型擋牆與第二環型擋牆分別配置於第三介電層內、圍繞導電通孔且電性連接第三內部線路層與第一內部線路層以及第四內部線路層與第二內部線路層。第四介電層分別覆蓋第三內部線路層以及第四內部線路層。第一外部線路層與第二外部線路層分別覆蓋於第四介電層上。第三環型擋牆與第四環型擋牆分別配置於第四介電層內且電性連接第一外部線路層與第三內部線路層以及第二外部線路層與第四內部線路層。第三環型擋牆與第四環型擋牆至少其中一者的一部分對應導電通孔設置。連接結構層包括一連接層以及多個導電接合部。連接層位於電路板單元之間且覆蓋每一電路板單元的第一外部線路層，而導電接合部連接至每一電路板單元的第一外部線路層，而使電路板單元對接在一起。
基於上述，在本發明的電路板結構的設計中，第一環型擋牆與一第二環型擋牆圍繞導電通孔且電性連接第三內部線路層與第一內部線路層以及第四內部線路層與第二內部線路層，而第三環型擋牆與第四環型擋牆電性連接第一外部線路層與第三內部線路層以及第二外部線路層與第四內部線路層。如此設計，使環型擋牆呈現面屏(closed boundary)式的封閉結構，除了可降低電磁干擾(EMI)且完全涵蓋導電通孔的訊號外，相較於現有技術中在導電通孔的周圍設置具有間隙的單排盲孔而言，本發明的電路板結構亦可有效的阻止能量損失及減少雜訊干擾，因而可具有較佳的訊號完整性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10a、10b:電子裝置
20:電子元件
22:接墊
30:連接件
100a、100b、100c、200a、200b、200c:電路板結構
110:第一介電層
113:第二介電層
115:第三介電層
117:第四介電層
120:第一內部線路層
125:第二內部線路層
127:導電連接層
130:第三內部線路層
132:訊號線路
134:接地線路
140:第四內部線路層
142:訊號線路
144:接地線路
150:導電通孔
152:貫孔
154:導電材料層
156:填孔材料
157:上表面
159:下表面
160:第一環型擋牆
165:第二環型擋牆
170:第一外部線路層
172:訊號線路
174:接地線路
180、180’:第二外部線路層
182:訊號線路
184:接地線路
190、192:第三環型擋牆
195、197:第四環型擋牆
210:連接結構層
212:連接層
214:第一導電接合部
216:第二導電接合部
H:開口
L11、L21、L31、L41:訊號路徑
L12、L13、L14、L22、L23、L24、L32、L42、L51、L52:接地路徑
P1:第一位置
P2:第二位置
S1:第一表面
S2:第二表面
圖1A是依照本發明的一實施例的一種電路板結構的俯視示意圖。
圖1B是沿圖1A的線I-I的剖面示意圖。
圖1C是沿圖1A的線II-II的剖面示意圖。
圖2A及圖2B是依照本發明的另一實施例的一種電路板結構在第一位置與第二位置的剖面示意圖。
圖3是包括圖2A的電路板結構的一種電子裝置的局部剖面 示意圖。
圖4是依照本發明的一實施例的一種電路板結構的局部剖面示意圖。
圖5是依照本發明的一實施例的一種電路板結構的局部剖面示意圖。
圖6是依照本發明的一實施例的一種電路板結構的局部剖面示意圖
圖7是包括圖5的電路板結構的一種電子裝置的局部剖面示意圖。
圖1A是依照本發明的一實施例的一種電路板結構的俯視示意圖。圖1B是沿圖1A的線I-I的剖面示意圖。圖1C是沿圖1A的線II-II的剖面示意圖。須說明的是，圖1B是電路板結構位於第一位置P1的剖面示意圖，而圖1C是電路板結構位於第二位置P2的剖面示意圖。
請參考圖1A、圖1B以及圖1C，在本實施例中電路板結構100a包括一第一介電層110、一第二介電層113、二第三介電層115、二第四介電層117、一第一內部線路層120、一第二內部線路層125、一導電連接層127、一第三內部線路層130、一第四內部線路層140、二導電通孔150、一第一環型擋牆160、一第二環型擋牆165、一第一外部線路層170、一第二外部線路層180、 一第三環型擋牆190與以及一第四環型擋牆195。
詳細來說，在本實施例中，第一介電層110具有彼此相對的一第一表面S1與一第二表面S2及貫穿第一介電層110且連接第一表面S1與第二表面S2的一開口H。第一內部線路層120配置於第一介電層110的第一表面S1上。第二內部線路層125配置於第一介電層110的第二表面S2上。導電連接層127覆蓋第一介電層110的開口H的內壁且連接第一內部線路層120與第二內部線路層125。第二介電層113填滿第一介電層110的開口H，且切齊第一內部線路層120與第二內部線路層125。此處，第一介電層110可以使用一般介電材料，其中第一介電層110的介電常數可低於5.0，而第一介電層110的介電損耗(Df)可低於0.02，藉此提供適當的阻抗匹配。第二介電層113的介電常數可低於5.0，而第二介電層113的介電損耗(Df)則大於0且小於0.025，以提供適當的絕緣性與阻抗匹配外，還可降低介電耗損。
再者，本實施例的第三介電層115分別覆蓋第一內部線路層120、第二內部線路層125以及第二介電層113彼此相對的兩側。第三內部線路層130及第四內部線路層140分別覆蓋於第三介電層115上。導電通孔150貫穿第三介電層115以及第二介電層113，且電性連接第三內部線路層130與第四內部線路層140。更具體來說，在本實施例中，每一導電通孔150包括一貫孔152、一導電材料層154以及一填孔材料156。貫孔152貫穿第三介電層115以及第二介電層113，而導電材料層154覆蓋貫孔152的內壁 且電性連接第三內部線路層130與第四內部線路層140。填孔材料156填滿貫孔152，且第三內部線路層130與第四內部線路層140分別覆蓋填孔材料156彼此相對的一上表面157與一下表面159。
再者，本實施例的第一環型擋牆160與第二環型擋牆165分別配置於第三介電層115內、圍繞導電通孔150且電性連接第三內部線路層130與第一內部線路層120以及第四內部線路層140與第二內部線路層125。第四介電層117分別覆蓋第三內部線路層130以及第四內部線路層140。第一外部線路層170與第二外部線路層180分別覆蓋於第四介電層117上。第三環型擋牆190與第四環型擋牆195分別配置於第四介電層117內且電性連接第一外部線路層170與第三內部線路層130以及第二外部線路層180與第四內部線路層140。此處，第三介電層115與第四介電層117可分別例如是光成像介電質(photoimageable dielectric，PID)材料、預浸料(pre-preg)或味之素增補膜(Ajinomoto Build-up Film，ABF)。第三介電層115與第四介電層117的介電常數可低於4.2，而第三介電層115與第四介電層117的介電損耗(Df)則大於0且小於0.01。
特別是，在本實施例中，第三內部線路層130、導電通孔150以及第四內部線路層140而定義出二訊號路徑L11，而第一外部線路層170、第三環型擋牆190、第三內部線路層130、第一環型擋牆160、第一內部線路層120、導電連接層127、第二內部線路層125、第二環型擋牆165、第四內部線路層140、第四環型擋 牆195以及第二外部線路層180定義出一接地路徑L12，且接地路徑L12環繞訊號路徑L11。
更進一步來說，請參考圖1B，第一外部線路層170包括一接地線路174(即第一接地線路)。第二外部線路層180包括一接地線路184(即第二接地線路)。第三內部線路層130包括一訊號線路132(即第一訊號線路)以及一接地線路134(即第三接地線路)。第四內部線路層140包括一訊號線路142(即第二訊號線路)以及一接地線路144(即第四接地線路)。訊號線路132、導電通孔150以及訊號線路142定義出訊號路徑L11，而接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160、第一內部線路層120、導電連接層127、第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及第二接地線路184定義出接地路徑L12。由於訊號路徑L11被接地路徑L12所環繞且呈封閉性包圍，因此可形成良好的高頻高速迴路。
此外，請參考圖1C，接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160以及第一內部線路層120定義出接地路徑L14，且接地路徑L14環繞訊號線路132，呈封閉性包圍，因此可形成良好的高頻高速迴路。再者，第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195、接地線路184定義出接地路徑L13，且接地路徑L13環繞訊號線路142，呈封閉性包圍，因此可形成良好的高頻高速迴路。
簡言之，本實施例由訊號線路132、導電通孔150以及訊 號線路142所定義出訊號路徑L11被由接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160、第一內部線路層120、導電連接層127、第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及第二接地線路184所定義出接地路徑L12環繞包圍住。意即，可傳輸5G等高頻高速訊號的訊號路徑L11的周圍設置封閉性佳的接地路徑L12，藉此可形成良好的高頻高速迴路，而使得本實施例的電路板結構100a可具有較佳的訊號完整性。此處，所述的高頻是指頻率大於1GHz；而所述的高速是指資料傳輸的速度大於100Mbps。
再者，由於第一環型擋牆160、第二環型擋牆165、第三環型擋牆190及第四環型擋牆195為面屏(closed boundary)式的封閉結構，可以完全涵蓋導電通孔150的訊號。相較於現有技術中在導電通孔的周圍設置具有間隙的單排盲孔而言，本實施例的電路板結構100a可有效的阻止能量損失及減少雜訊干擾，可具有較佳的訊號完整性。此外，導電通孔150、導電連接層127以及第二介電層113定義出同軸穿孔(coaxial via)，其中第二介電層113位於導電通孔150與導電連接層127之間。相較於現有技術中以壓合絕緣層的增層法方式來阻絕同軸穿孔的內部導體層與外部導體層而言，本實施例的電路板結構100a的製作方法可避免產生阻抗不匹配而影響高頻訊號的完整性的問題。
圖2A及圖2B是依照本發明的另一實施例的一種電路板結構在第一位置與第二位置的剖面示意圖。請先參考圖2A，為了 提高電路板結構100b的應用，本實施例的第三環型擋牆192可對應導電通孔150設置。此處，第一外部線路層170包括訊號線路172以及接地線路174。訊號線路172、第三環型擋牆192、訊號線路132、導電通孔150以及訊號線路142定義出訊號路徑L21。接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160、第一內部線路層120、導電連接層127、第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及接地線路184定義出接地路徑L22。由於訊號路徑L21被接地路徑L22所環繞且呈封閉性包圍，因此可形成良好的高頻高速迴路。
請參考圖2B，電路板結構100b的接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160以及第一內部線路層120定義出一接地路徑L24，且接地路徑L24環繞訊號線路132，呈封閉性包圍，因此可形成良好的高頻高速迴路。此外，電路板結構100b的第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及接地線路184定義出一接地路徑L23，且接地路徑L23環繞訊號線路142，呈封閉性包圍，因此可形成良好的高頻高速迴路。
圖3是包括圖2A的電路板結構的一種電子裝置的局部剖面示意圖。在本實施例中，電子裝置10a包括上述例如是圖2A的電路板結構100b以及電子元件20，其中電子元件20電性連接電路板結構100b，且電子元件20包括多個接墊22。此外，本實施例的電子裝置10a還包括多個連接件30，配置於電路板結構100b 的第一外部線路層170與電子元件20的接墊22之間，其中電子元件20透過連接件30與電路板結構100b電性連接。此處，連接件30例如是銲球，但不以此為限。在應用上，可在電路板結構100b相對於電子元件20的另一側上設置天線結構，可解決同一平面訊號干擾的問題，可降低訊號能量損失及減少雜訊干擾，進而可提升訊號傳輸可靠度。
圖4是依照本發明的一實施例的一種電路板結構的局部剖面示意圖。請同時參考圖2A以及圖4，在本實施例中，電路板結構200a包括二電路板單元以及一連接結構層210，其中每一個電路板單元即是圖2A中的電路板結構100b。電路板結構100b的第一外部線路層170包括訊號線路172(即第一訊號線路)以及接地線路174(即第一接地線路)。第二外部線路層180包括接地線路184(即第二接地線路)。第三內部線路層130包括訊號線路132(即第三訊號線路)以及接地線路134(即第三接地線路)。第四內部線路層140包括訊號線路142(即第四訊號線路)以及接地線路144(即第四接地線路)。連接結構層210包括一連接層212以及多個導電接合部(包括多個第一導電接合部214與多個第二導電接合部216)。連接層212位於兩個電路板結構100b之間且覆蓋每一個電路板結構100b的第一外部線路層170。第一導電接合部214與第二導電接合部216連接至每一電路板結構100b的第一外部線路層170，而使電路板結構100b對接在一起。此處，第一導電接合部214對應電路板結構100b的導電通孔150設置且連接訊 號線路172。第二導電接合部216環繞第一導電接合部214且連接接地線路174。
在本實施例中，上方的電路板結構100b位於第一位置P1與下方的電路板結構100b位於第一位置P1，且電路板結構100b與電路板結構100b對接在一起時，上方的電路板結構100b的訊號線路142、導電通孔150、訊號線路132、對應導電通孔150的第三環型擋牆192、訊號線路172、第一導電接合部214、下方的電路板結構100b的訊號線路172、對應導電通孔150的第三環型擋牆192、訊號線路132、導電通孔150以及訊號線路142而定義出二訊號路徑L31。上方的電路板結構100b的接地線路184、第四環型擋牆195、接地線路144、第二環型擋牆165、第二內部線路層125、導電連接層127、第一內部線路層120、第一環型擋牆160、接地線路134、第三環型擋牆190、接地線路174、第二導電接合部216、下方的電路板結構100b的接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160、第一內部線路層120、導電連接層127、第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及接地線路184定義出一接地路徑L32，且接地路徑L32環繞訊號路徑L31。由於訊號路徑L31被接地路徑L32所環繞且呈封閉性包圍，因此可形成良好的高頻高速迴路。
圖5是依照本發明的一實施例的一種電路板結構的局部剖面示意圖。請參考圖5，在本實施例中，電路板結構200b包括 二電路板單元以及連接結構層210，其中電路板單元即是圖2B中的電路板結構100b以及電路板結構100c。此處，電路板結構100c與圖2A中的電路板結構100b相似，差異之處僅在於：本實施例的第二外部線路層180’還包括訊號線路182(即第二訊號線路)，而第四環型擋牆197以及第三環型擋牆192對應導電通孔150設置。
當上方的電路板結構100c位於第一位置P1與下方的電路板結構100b位於第二位置P2，且電路板結構100c與電路板結構100b對接在一起時，上方的電路板結構100c的訊號線路182、對應導電通孔150設置第四環型擋牆197、訊號線路142、導電通孔150、訊號線路132、對應導電通孔150設置第三環型擋牆192、訊號線路172、第一導電接合部214、下方電路板結構100b的訊號線路172、對應導電通孔150設置第三環型擋牆192以及訊號線路132定義出二訊號路徑L41。上方的電路板結構100c的接地線路184、第四環型擋牆195、接地線路144、第二環型擋牆165、第二內部線路層125、導電連接層127、第一內部線路層120、第一環型擋牆160、接地線路134、第三環型擋牆190、接地線路174、第二導電接合部216、下方的電路板結構100b的接地線路174、第三環型擋牆190、接地線路134、第一環型擋牆160以及第一內部線路層120定義出一接地路徑L42(即第一接地路徑)，且第一接地路徑L42環繞訊號路徑L41。由於訊號路徑L41被接地路徑L42所環繞且呈封閉性包圍，因此可形成良好的高頻高速迴路。
此外，下方的電路板結構100b的第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195以及接地線路184定義出一接地路徑L43(即第二接地路徑)，且接地路徑L43環繞電路板結構100b的訊號線路142，呈封閉性包圍，因此可形成良好的高頻高速迴路。
圖6是依照本發明的一實施例的一種電路板結構的局部剖面示意圖。請參考圖6，在本實施例中，電路板結構200c包括二電路板單元以及連接結構層210，其中每一個電路板單元即是圖1C中的電路板結構100a。
當上方的電路板結構100a位於第二位置P2與下方的電路板結構100a位於第二位置P2，且電路板結構100a與電路板結構100a對接在一起時，上方的電路板結構100a的第二內部線路層125、第二環型擋牆165、接地線路144、第四環型擋牆195、接地線路184定義出接地路徑L51，且接地路徑L51環繞訊號線路142，呈封閉性包圍，因此可形成良好的高頻高速迴路。
再者，上方的電路板結構100a的第一內部線路層120、第一環型擋牆160、接地線路134、第三環型擋牆190、接地線路174、第二導電接合部216、線路174、第三環型擋牆190、接地線路134、第一環型擋牆160以及第一內部線路層120定義出接地路徑L52，且接地路徑L52環繞訊號線路132，呈封閉性包圍，因此可形成良好的高頻高速迴路。此外，下方的電路板結構100a的第二內部線路層125、第二環型擋牆165、接地線路144、第四環型 擋牆195、接地線路184定義出接地路徑L51，且接地路徑L51環繞訊號線路142，呈封閉性包圍，因此可形成良好的高頻高速迴路。
需說明的是，上述實施例中所提到的對接方式皆是將二電路板結構的第一外部線路層對接在一起。然，於其他未繪示的對接實施例中，亦可以是一電路板結構的第一外部線路層對接至另一電路板結構的第二外部線路層；或者是，將二電路板結構的第二外部線路層對接在一起，上述皆屬於本發明所欲保護的範圍。
圖7是包括圖5的電路板結構的一種電子裝置的局部剖面示意圖。請參考圖7，在本實施例中，電子裝置10b包括上述例如是圖5的電路板結構200b以及電子元件20，其中電子元件20電性連接電路板結構200b，且電子元件20包括多個接墊22。此外，本實施例的電子裝置10b還包括多個連接件30，配置於電路板結構200b的第二外部線路層180’與電子元件20的接墊22之間，其中電子元件20透過連接件30與電路板結構200b電性連接。此處，連接件30例如是銲球，但不以此為限。在應用上，可在電路板結構200b相對於電子元件20的另一側上設置天線結構，可解決同一平面訊號干擾的問題，可降低訊號能量損失及減少雜訊干擾，進而可提升訊號傳輸可靠度。
綜上所述，在本發明的電路板結構的設計中，第一環型擋牆與一第二環型擋牆圍繞導電通孔且電性連接第三內部線路層與第一內部線路層以及第四內部線路層與第二內部線路層，而第三環型擋牆與第四環型擋牆電性連接第一外部線路層與第三內部 線路層以及第二外部線路層與第四內部線路層。如此設計，使環型擋牆呈現面屏(closed boundary)式的封閉結構，除了可降低電磁干擾(EMI)且完全涵蓋導電通孔的訊號外，相較於現有技術中在導電通孔的周圍設置具有間隙的單排盲孔而言，本發明的電路板結構亦可有效的阻止能量損失及減少雜訊干擾，因而可具有較佳的訊號完整性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100a:電路板結構 110:第一介電層 113:第二介電層 115:第三介電層 117:第四介電層 120:第一內部線路層 125:第二內部線路層 127:導電連接層 130:第三內部線路層 132:訊號線路 134:接地線路 140:第四內部線路層 142:訊號線路 144:接地線路 150:導電通孔 152:貫孔 154:導電材料層 156:填孔材料 157:上表面 159:下表面 160:第一環型擋牆 165:第二環型擋牆 170:第一外部線路層 174:接地線路 180:第二外部線路層 184:接地線路 190:第三環型擋牆 195:第四環型擋牆 H:開口 L11:訊號路徑 L12:接地路徑 P1:第一位置 S1:第一表面 S2:第二表面

Claims (10)

  1. 一種電路板結構，包括： 一第一介電層，具有彼此相對的一第一表面與一第二表面及貫穿該第一介電層且連接該第一表面與該第二表面的一開口； 一第一內部線路層，配置於該第一介電層的該第一表面上； 一第二內部線路層，配置於該第一介電層的該第二表面上； 一導電連接層，覆蓋該第一介電層的該開口的內壁且連接該第一內部線路層與該第二內部線路層； 一第二介電層，填滿該第一介電層的該開口； 二第三介電層，分別覆蓋該第一內部線路層、該第二內部線路層以及該第二介電層； 一第三內部線路層及一第四內部線路層，分別覆蓋於該些第三介電層上； 二導電通孔，貫穿該些第三介電層以及該第二介電層，且電性連接該第三內部線路層與該第四內部線路層； 一第一環型擋牆與一第二環型擋牆，分別配置於該些第三介電層內、圍繞該些導電通孔且電性連接該第三內部線路層與該第一內部線路層以及該第四內部線路層與該第二內部線路層； 二第四介電層，分別覆蓋該第三內部線路層以及該第四內部線路層； 一第一外部線路層與一第二外部線路層，分別覆蓋於該些第四介電層上；以及 一第三環型擋牆與一第四環型擋牆，分別配置於該些第四介電層內且電性連接該第一外部線路層與該第三內部線路層以及該第二外部線路層與該第四內部線路層。
  2. 如請求項1所述的電路板結構，其中該第三內部線路層、該些導電通孔以及該第四內部線路層而定義出二訊號路徑，而該第一外部線路層、該第三環型擋牆、該第三內部線路層、該第一環型擋牆、該第一內部線路層、該導電連接層、該第二內部線路層、該第二環型擋牆、該第四內部線路層、該第四環型擋牆以及該第二外部線路層定義出一接地路徑，且該接地路徑環繞該些訊號路徑。
  3. 如請求項2所述的電路板結構，其中該第一外部線路層包括一第一接地線路，該第二外部線路層包括一第二接地線路，該第三內部線路層包括一第一訊號線路以及一第三接地線路，而該第四內部線路層包括一第二訊號線路以及一第四接地線路，該第一訊號線路、該些導電通孔以及該第二訊號線路定義出該些訊號路徑，而該第一接地線路、該第三環型擋牆、該第三接地線路、該第一環型擋牆、該第一內部線路層、該導電連接層、該第二內部線路層、該第二環型擋牆、該第四接地線路、該第四環型擋牆以及該第二接地線路定義出該接地路徑。
  4. 如請求項1所述的電路板結構，其中各該導電通孔包括一貫孔、一導電材料層以及一填孔材料，該貫孔貫穿該些第三介電層以及該第二介電層，而該導電材料層覆蓋該貫孔的內壁且電性連接該第三內部線路層與該第四內部線路層，該填孔材料填滿該貫孔，且該第三內部線路層與該第四內部線路層分別覆蓋該填孔材料彼此相對的一上表面與一下表面。
  5. 如請求項1所述的電路板結構，其中該第三環型擋牆與該第四環型擋牆至少其中一者的一部分對應該些導電通孔設置。
  6. 一種電路板結構，包括： 二電路板單元，各該電路板單元包括： 一第一介電層，具有彼此相對的一第一表面與一第二表面及貫穿該第一介電層且連接該第一表面與該第二表面的一開口； 一第一內部線路層，配置於該第一介電層的該第一表面上； 一第二內部線路層，配置於該第一介電層的該第二表面上； 一導電連接層，覆蓋該第一介電層的該開口的內壁且連接該第一內部線路層與該第二內部線路層； 一第二介電層，填滿該第一介電層的該開口； 二第三介電層，分別覆蓋該第一內部線路層、該第二內部線路層以及該第二介電層； 一第三內部線路層及一第四內部線路層，分別覆蓋於該些第三介電層上； 二導電通孔，貫穿該些第三介電層以及該第二介電層，且電性連接該第三內部線路層與該第四內部線路層； 一第一環型擋牆與一第二環型擋牆，分別配置於該些第三介電層內、圍繞該些導電通孔且電性連接該第三內部線路層與該第一內部線路層以及該第四內部線路層與該第二內部線路層； 二第四介電層，分別覆蓋該第三內部線路層以及該第四內部線路層； 一第一外部線路層與一第二外部線路層，分別覆蓋於該些第四介電層上；以及 一第三環型擋牆與一第四環型擋牆，分別配置於該些第四介電層內且電性連接該第一外部線路層與該第三內部線路層以及該第二外部線路層與該第四內部線路層，其中該第三環型擋牆與該第四環型擋牆至少其中一者的一部分對應該些導電通孔設置；以及 一連接結構層，包括一連接層以及多個導電接合部，該連接層位於該些電路板單元之間且覆蓋各該電路板單元的該第一外部線路層，而該些導電接合部連接至各該電路板單元的該第一外部線路層，而使該些電路板單元對接在一起。
  7. 如請求項6所述的電路板結構，其中各該電路板單元的該第一外部線路層包括一第一訊號線路以及一第一接地線路，該第二外部線路層包括一第二訊號線路以及一第二接地線路，該第三內部線路層包括一第三訊號線路以及一第三接地線路，該第四內部線路層包括一第四訊號線路以及一第四接地線路，該些導電接合部包括多個第一導電接合部與多個第二導電接合部，該些第一導電接合部對應各該電路板單元的該些導電通孔設置且連接該第一訊號線路，而該些第二導電接合部環繞該些第一導電接合部且連接該第一接地線路。
  8. 如請求項7所述的電路板結構，其中該些電路板單元對接在一起時，該些電路板單元中的一個的該第四訊號線路、該些導電通孔、該第三訊號線路、對應該些導電通孔的該第三環型擋牆、該第一訊號線路、該些第一導電接合部、該些電路板單元中的另一個的該第一訊號線路、對應該些導電通孔的該第三環型擋牆、該第三訊號線路、該些導電通孔以及該第四訊號線路而定義出二訊號路徑，而該些電路板單元中的一個的該第二接地線路、該第四環型擋牆、該第四接地線路、該第二環型擋牆、該第二內部線路層、該導電連接層、該第一內部線路層、該第一環型擋牆、該第三接地線路、該第三環型擋牆、該第一接地線路、該些第二導電接合部、該些電路板單元中的另一個的該第一接地線路、該第三環型擋牆、該第三接地線路、該第一環型擋牆、該第一內部線路層、該導電連接層、該第二內部線路層、該第二環型擋牆、該第四接地線路、該第四環型擋牆以及該第二接地線路定義出一接地路徑，且該接地路徑環繞該些訊號路徑。
  9. 如請求項7所述的電路板結構，其中部分該第三環型擋牆以及部分該第四環型擋牆對應該些導電通孔設置，而該些電路板單元對接在一起時，該些電路板單元中的一個的該第二訊號線路、對應該些導電通孔設置該第四環型擋牆、該第四訊號線路、該些導電通孔、該第三訊號線路、對應該些導電通孔設置該第三環型擋牆、該第一訊號線路、該些第一導電接合部、該些電路板單元中的另一個的該第一訊號線路、對應該些導電通孔設置該第三環型擋牆以及該第三訊號線路定義出二訊號路徑，而該些電路板單元中的一個的該第二接地線路、該第四環型擋牆、該第四接地線路、該第二環型擋牆、該第二內部線路層、該導電連接層、該第一內部線路層、該第一環型擋牆、該第三接地線路、該第三環型擋牆、該第一接地線路、該些第二導電接合部、該些電路板單元中的另一個的該第一接地線路、該第三環型擋牆、該第三接地線路、該第一環型擋牆以及該第一內部線路層定義出一第一接地路徑，且該第一接地路徑環繞該些訊號路徑，而該些電路板單元中的另一個的該第二內部線路層、該第二環型擋牆、該第四接地線路、該第四環型擋牆以及該第二接地線路定義出一第二接地路徑，且該第二接地路徑環繞該些電路板單元中的另一個的該第四訊號線路。
  10. 如請求項7所述的電路板結構，其中該些電路板單元對接在一起時，各該電路板單元的該第二接地線路、該第四環型擋牆、該第四接地線路、該第二環型擋牆以及該第二內部線路層定義出一第一接地路徑，且該第一接地路徑環繞該第四訊號線路，而各該電路板單元的該第一內部線路層、該第一環型擋牆、該第三接地線路、該第三環型擋牆以及該第一接地線路定義出一第二接地路徑，且該第二接地路徑環繞該第三訊號線路。
TW111124282A 2021-11-15 2022-06-29 電路板結構 TWI808819B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/873,153 US11737206B2 (en) 2021-11-15 2022-07-26 Circuit board structure

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163279661P 2021-11-15 2021-11-15
US63/279,661 2021-11-15

Publications (2)

Publication Number Publication Date
TW202322668A TW202322668A (zh) 2023-06-01
TWI808819B true TWI808819B (zh) 2023-07-11

Family

ID=86306858

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111120375A TWI804335B (zh) 2021-11-15 2022-06-01 電路板結構
TW111124284A TWI815528B (zh) 2021-11-15 2022-06-29 電路板結構
TW111124282A TWI808819B (zh) 2021-11-15 2022-06-29 電路板結構

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW111120375A TWI804335B (zh) 2021-11-15 2022-06-01 電路板結構
TW111124284A TWI815528B (zh) 2021-11-15 2022-06-29 電路板結構

Country Status (2)

Country Link
CN (3) CN116133229A (zh)
TW (3) TWI804335B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200803684A (en) * 2005-11-14 2008-01-01 Tdk Corp Composite wiring board and manufacturing method thereof
US20200194858A1 (en) * 2017-08-24 2020-06-18 Denso Corporation High-frequency transmission line
US20200251798A1 (en) * 2017-10-25 2020-08-06 Soken, Inc. High-frequency transmission line
TW202112217A (zh) * 2019-09-04 2021-03-16 同泰電子科技股份有限公司 電磁干擾屏蔽結構、具有電磁干擾屏蔽結構的軟性電路板及其製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW507476B (en) * 1999-11-09 2002-10-21 Gul Technologies Singapore Ltd Printed circuit boards with in-board shielded circuitry and method of producing the same
TWM432222U (en) * 2011-11-18 2012-06-21 Career Technology Mfg Co Ltd Multilayer flexible circuit board
TWI469698B (zh) * 2012-08-08 2015-01-11 Unimicron Technology Corp 線路結構及其製作方法
TW201409653A (zh) * 2012-08-24 2014-03-01 Bridge Semiconductor Corp 具有內嵌元件及電磁屏障之線路板
CN104349583A (zh) * 2013-08-09 2015-02-11 钰桥半导体股份有限公司 具有复合芯层及双增层电路的线路板
US9913385B2 (en) * 2015-07-28 2018-03-06 Bridge Semiconductor Corporation Methods of making stackable wiring board having electronic component in dielectric recess
US9837347B2 (en) * 2015-08-14 2017-12-05 Dyi-chung Hu Coaxial copper pillar
US10349520B2 (en) * 2017-06-28 2019-07-09 Catlam, Llc Multi-layer circuit board using interposer layer and conductive paste
CN212628559U (zh) * 2020-07-08 2021-02-26 成都市一博科技有限公司 一种满足超高频射频信号要求的pcb过孔结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200803684A (en) * 2005-11-14 2008-01-01 Tdk Corp Composite wiring board and manufacturing method thereof
US20200194858A1 (en) * 2017-08-24 2020-06-18 Denso Corporation High-frequency transmission line
US20200251798A1 (en) * 2017-10-25 2020-08-06 Soken, Inc. High-frequency transmission line
TW202112217A (zh) * 2019-09-04 2021-03-16 同泰電子科技股份有限公司 電磁干擾屏蔽結構、具有電磁干擾屏蔽結構的軟性電路板及其製造方法

Also Published As

Publication number Publication date
TW202322668A (zh) 2023-06-01
CN116133231A (zh) 2023-05-16
CN116133230A (zh) 2023-05-16
TWI815528B (zh) 2023-09-11
TW202322684A (zh) 2023-06-01
CN116133229A (zh) 2023-05-16
TWI804335B (zh) 2023-06-01
TW202322665A (zh) 2023-06-01

Similar Documents

Publication Publication Date Title
TWI835074B (zh) 電路板及其製作方法與電子裝置
US7015574B2 (en) Electronic device carrier adapted for transmitting high frequency signals
JP2004056144A (ja) プリント配線板
TWI808819B (zh) 電路板結構
WO2019187013A1 (ja) 電子回路
TWI785896B (zh) 電路板及其製作方法與電子裝置
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
US11895773B2 (en) Circuit board structure
US11737206B2 (en) Circuit board structure
US6441319B1 (en) Inserted components for via connection of signal tracks to achieve continuous impedance matching in multi-layer substrate
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
US11818833B2 (en) Circuit board structure
TWI808859B (zh) 電路板結構
US20230262890A1 (en) Circuit board structure
WO2021131462A1 (ja) 電子制御装置
TWI734633B (zh) 多層印刷電路板中高頻訊號跨層傳輸結構
WO2021174470A1 (zh) 电路结构和电子设备
US10033076B2 (en) Stacked filters
KR20220071806A (ko) 관통형 비아 구조를 갖는 다층 유전체 기판
CN116261258A (zh) 一种嵌入式电路板及电子设备