KR100936078B1

KR100936078B1 - 전기부재 및 이를 이용한 인쇄회로기판의 제조방법

Info

Publication number: KR100936078B1
Application number: KR1020070114878A
Authority: KR
Inventors: 박동진; 조정우; 김승철; 류창섭
Original assignee: 삼성전기주식회사
Priority date: 2007-11-12
Filing date: 2007-11-12
Publication date: 2010-01-12
Also published as: JP2009124098A; US20090120660A1; KR20090048821A

Abstract

전기부재 및 이를 이용한 인쇄회로기판의 제조방법이 개시된다. (a) 절연층에 돌기가 형성된 음각을 형성하는 단계, (b) 상기 음각에 시드층을 적층하는 단계, (c) 상기 시드층에 전해도금으로 도금층을 형성하는 단계, 및 (d) 상기 절연층이 노출되도록 상기 도금층의 일부를 제거함으로써 상기 음각에 상기 도금층이 채워진 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

음각, 도금층, 회로패턴, 돌기

Description

전기부재 및 이를 이용한 인쇄회로기판의 제조방법{electronic member and manufacturing method of PCB using thereof}

본 발명은 전기부재 및 이를 이용한 인쇄회로기판의 제조방법에 관한 것이다.

전자부품의 발달로 인해 인쇄회로기판의 고밀도화를 위한 미세회로 배선이 적용되고 있으나 이에 따른 부작용으로서 금속회로선과 절연체 사이에 밀착력이 작어져서 회로선이 절연체로부터 박리되는 등의 문제가 일어나고 있다. 이를 개선하기 위하여 절연체에 음각을 가공한 후 도금을 하여 금속을 채워놓는 방식이 개발되고 있다.

좁은 폭을 가지는 음각에 금속을 도금하여 채우는 것은 기존의 약품과 공정을 사용해도 큰 문제가 없으나 도 1과 같이 넓은 폭을 가지는 경우에는 기존 기술로 좁은 음각 만큼의 균일한 도금두께를 얻기가 곤란하여 별도의 평탄화 공정이 없이는 무결함의 넓은 회로패턴(112)을 얻기가 힘들다. 도 1의 오른쪽 그림과 같이, 도금된 회로패턴(112)이 에칭공정을 거치면 음각내부 일부 드러나는 문제가 있었다.

넓은 음각을 분할하여 작은 음각들로 만들 경우에는 이들의 도금두께를 좁은 음각 수준으로 얻는 것이 가능하지만 전력이나 그라운드(ground)로서의 신호전달, 노이즈 차단, 방열 특성 등이 약화된다. 따라서, 전력이나 그라운드로서의 특성에 문제가 되지 않으면서 별도의 평탄화공정이 필요하지 않은 구조가 필요하다.

본 발명은 넓은 폭의 음각을 균일한 두께로 도금할 수 있는 방법 및이 방법에 사용되는 전기재료를 제공하고자 한다.

본 발명의 일 측면에 따르면, (a) 절연층에 돌기가 형성된 음각을 형성하는 단계, (b) 상기 음각에 시드층을 적층하는 단계, (c) 상기 시드층에 전해도금으로 도금층을 형성하는 단계, 및 (d) 상기 절연층이 노출되도록 상기 도금층의 일부를 제거함으로써 상기 음각에 상기 도금층이 채워진 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법이 제공된다.

상기 돌기는 상기 절연층 표면의 높이 이하로 돌출된 것이 좋다.

본 발명의 다른 측면은, 음각이 형성된 절연층과, 상기 음각 내부에 돌출된 돌기를 포함하는 전기부재가 제공된다.

상기 돌기는 상기 절연층의 표면 이하의 높이인 것이 좋다. 또한, 상기 돌기는 복수로 이루질 수 있다. 또한, 상기 복수의 돌기는 높이가 다를 수 있다.

이상의 과제 해결 수단과 같이, 넓은 음각에 돌기를 형성함으로써, 넓은 음각을 다수의 좁은 음각으로 공간을 분할하는 효과가 있고, 이로 인해 음각 전체를 균일하게 도금할 수 있어 신뢰성 있는 회로패턴을 형성할 수 있다.

이하에서는, 첨부된 도면을 참조하여 본 발명에 따른 전기부재 및 이를 이용한 인쇄회로기판의 제조방법의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

도 2은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법의 순서도이며, 도 3내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 공정도이다. 도 3내지 도 5는 사시도이며, 도 6, 7은 단면도이다. 도 3 내지 도 7을 참조하면, 절연층(11), 음각(12), 돌기(13), 시드층(14), 도금층(15), 회로패턴(16)이 도 시되어 있다.

S11은 절연층에 돌기가 형성된 음각을 형성하는 단계로서, 도 3, 4은 이에 상응하는 공정이다. 절연층(11)은 프리프레그와 같은 비전도성 전기 재료가 사용된다.

본 단계의 음각(12)은 절연층(11)에 레이져를 조사하는 방법으로 이루어질 수 있다. 한편, 음각(12)을 형성할 때, 음각 내부의 일부 영역은 제거하지 않음으로써 도 4와 같이 돌기(13)를 형성할 수 있다. 돌기(13)는 이후의 도금공정에서 넓은 음각(12)의 전영역에 일정한 두께로 도금층이 확보되도록 한다.

돌기(13)는 절연층(11)의 표면 높이 이하로 유지하는 것이 좋다. 돌기(13)가 회로패턴(16)이 형성된 이후에도 표면에 노출된다면 전기 흐름성이 좋지 않을 수도 있기 때문이다. 절연층(11)이 평탄하다면 음각(12)과 돌기(13)는 절연층(11)의 제거공정으로 이루어지기 때문에, 돌기(13)는 절연층(11)의 표면 높이보다 높을 수 없다.

S12는 상기 음각에 시드층을 적층하는 단계로서, 도 5는 이에 상응하는 공정이다. 본 단계의 시드층(14)은 후에 전해도금으로 도금층(15)을 형성하기 용이하도록 한다.

시드층(14)은 무전해 도금으로 형성되기 때문에 사실상 음각(12)뿐만 아니라 노출된 절연층(11)의 모든 표면에 형성되는 것이 일반적이다. 시드층(14)은 돌 기(13)의 표면에도 모두 적층된다.

S13은 상기 시드층에 전해도금으로 도금층을 형성하는 단계로서, 도 6은 이에 상응하는 단면도이다. 전해조에 절연층(11)을 넣으면, 전해도금이 시작된다. 시드층(13)이 형성된 부분에는 도금층(15)이 형성된다. 이러한 필(fill)도금을 원만히 진행하기 위해서는 도금공정에서 전해조에 광택제를 혼합한다. 광택제는 도금속도를 상승시킨다.

한편, 전체적으로 폭이 넓은 음각(12)의 경우도 돌기(13)에 의해서 돌기(13)와 음각(12)의 사이는 폭은 좁은 음각과 유사한 상황이 된다. 그 결과 전체적으로 고른 도금이 이루어지게 된다.

도 1과 같이 넓은 음각의 경우 음각의 중심부는 도금층의 높이가 낮은 것을 알 수 있었다. 그러나, 본 실시예의 경우 돌기(13)에 의해서 절연층(11)의 표면 위로 도금층(15)을 쉽게 형성할 수 있음을 볼 수 있다.

S14는 상기 절연층이 노출되도록 상기 도금층의 일부를 제거함으로써 상기 음각에 상기 도금층이 채워진 회로패턴을 형성하는 단계로서, 도 7은 이에 상응하는 공정의 단면도이다.

기계적인 연마나, 화학적 에칭 공정 등을 진행함으로써, 도 6의 도금층(13)의 일부를 제거한다. 도금층(13)의 표면부터 제거되면 절연층(11)의 표면이 노출되기 시작한다. 음각(12)이 형성되지 않은 절연층(11)의 표면을 모두 노출시키면 도 금층(15)은 음각(12)의 내부에만 남게 되는데, 이렇게 되면 이 도금층(15)은 도 7과 같이 회로패턴(16)이 된다. 도 7의 단면도에서는 회로패턴(16)이 돌기(13)에 의해서 단락된 것으로 보이나, 도 4와 같이 돌기(13)는 섬(island)의 형태이기 때문에 전체적인 회로패턴(16)은 횡으로 단락되지 않게 된다.

이와 같이, 돌기(13)를 음각(12) 내부에 형성한 후 도금공정을 진행함으로써, 넓은 폭의 음각(12)이 돌기(13)에 의해서 좁은 음각으로 분할된다. 따라서, 짧은 시간에 음각(12)의 내부를 도금층(15)으로 채울 수 있으며, 균일한 두께의 도금이 가능하다. 결과적으로 도금 공정 비용을 줄일 수 있으며, 회로패턴(16)의 신뢰도도 높힐 수 있게 된다.

도 8은 본 발명의 제2 실시예에 전기재료 부재의 단면도이다. 도 8을 참조하면, 절연층(21), 음각(22), 돌기(23), 전기부재(20)가 도시되어 있다. 본 실시예의 전기부재(20)는 인쇄회로기판을 제조할 때 사용될 수 잇는 자재이다.

도 8은 본 실시예의 전기부재(20)의 단면도이다. 본 실시예의 전기부재(20)는 사시도로 표현한다면 도 4와 같이 음각(12)에 돌기(13)가 형성된 형태이다. 본 실시예의 전기부재(20)는 음각(22)에 다양한 크기의 돌기(23)가 형성되어 있다.

전기부재(20)의 음각(22)은 후에 도금으로 회로패턴이 될 부분이다. 돌기(23)는 제1 실시예에서 설명한 바와 같이, 도금을 용이하게 하고, 넓은 폭의 음각(22)의 전 영역을 균일하게 도금하도록 한다. 돌기(23)는 다양한 크기로 돌출될 수 있다. 이때, 절연층(21)의 외부로 돌기(23)가 돌출되지 않도록 하는 것이 좋다. 돌기(23)의 높이가 낮을 경우, 도금후 형성된 회로패턴의 저항을 낮출 수가 있는 장점이 있다. 돌기(23)의 높이가 높을 경우에는 음각(22)의 폭이 넓더라도 균일하게 도금되도록 하는 장점이 있다. 돌기(23)는 복수로 이루어질 수 있으며, 또한 높이를 달리할 수도 있다.

상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 종래기술에 따른 인쇄회로기판의 단면도.

도 2은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조방법의 순서도.

도 3내지 도 7은 본 발명의 제1 실시예에 따른 인쇄회로기판의 제조 공정도.

도 8은 본 발명의 제2 실시예에 전기재료 부재의 단면도

<도면의 주요부분에 대한 부호의 설명>

절연층(11) 음각(12)

돌기(13) 시드층(14)

도금층(15) 회로패턴(16)

Claims

(a) 절연층에 섬(island)형태의 돌기를 포함하는 음각을 형성하는 단계;

(b) 상기 음각에 시드층을 적층하는 단계;

(c) 상기 시드층에 전해도금으로 도금층을 형성하는 단계; 및

(d) 상기 절연층이 노출되도록 상기 도금층의 일부를 제거함으로써 상기 음각에 상기 도금층이 채워진 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조방법.
제1항에 있어서,

상기 돌기는 상기 절연층 표면의 높이 이하로 돌출된 것을 특징으로 하는 인쇄회로기판의 제조방법.
음각이 형성된 절연층과;

상기 음각 내부에 섬(island)형태로 돌출된 돌기를 포함하는 전기부재.
제3항에 있어서,

상기 돌기는 상기 절연층의 표면 이하의 높이인 것을 특징으로 하는 전기부재.
제4항에 있어서,

상기 돌기는 복수로 이루어지는 것을 특징으로 하는 전기부재.
제5항에 있어서,

상기 복수의 돌기는 높이가 다른 것을 특징으로 하는 전기부재.