DE102022126082B4 - Leistungselektronikvorrichtung und verfahren zu ihrer herstellung - Google Patents

Leistungselektronikvorrichtung und verfahren zu ihrer herstellung Download PDF

Info

Publication number
DE102022126082B4
DE102022126082B4 DE102022126082.8A DE102022126082A DE102022126082B4 DE 102022126082 B4 DE102022126082 B4 DE 102022126082B4 DE 102022126082 A DE102022126082 A DE 102022126082A DE 102022126082 B4 DE102022126082 B4 DE 102022126082B4
Authority
DE
Germany
Prior art keywords
carrier
contact clip
semiconductor chip
power
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102022126082.8A
Other languages
English (en)
Other versions
DE102022126082A1 (de
Inventor
Oliver Kreiter
Patrik Holt Jones
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022126082.8A priority Critical patent/DE102022126082B4/de
Priority to US18/476,417 priority patent/US20240120309A1/en
Publication of DE102022126082A1 publication Critical patent/DE102022126082A1/de
Application granted granted Critical
Publication of DE102022126082B4 publication Critical patent/DE102022126082B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/40155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40157—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Eine Leistungselektronikvorrichtung weist einen Träger auf, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche so konfiguriert ist, dass er einen Leistungshalbleiterchip aufnehmen kann; mindestens einen Leistungshalbleiterchip, der auf dem Träger in einem ersten der Chipmontagebereiche angebracht ist, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist, wobei ein zweiter der Chipmontagebereiche frei von einem Halbleiterchip ist; und einen Kontaktclip, der über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich angeordnet ist, wobei der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips verbunden ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft im Allgemeinen eine Leistungselektronikvorrichtung, insbesondere eine Leistungselektronikvorrichtung, die einen Kontaktclip aufweist, sowie ein Verfahren zur Herstellung einer solchen Leistungselektronikvorrichtung.
  • HINTERGRUND
  • Leistungselektronikvorrichtungen können in einer Vielzahl von Anwendungen eingesetzt werden, wobei verschiedene Anwendungen unterschiedliche Anforderungen hinsichtlich der Betriebsspannung und/oder des Stroms haben können. Diesen unterschiedlichen Anforderungen kann dadurch Rechnung getragen werden, dass verschiedene Leistungselektronikvorrichtungen bereitgestellt werden, die speziell für unterschiedliche Betriebsspannungen und/oder -ströme ausgelegt sind. Beispielsweise kann eine Leistungselektronikvorrichtung für eine niedrigere Leistungsklasse weniger parallel geschaltete Leistungshalbleiterchips aufweisen als eine Leistungselektronikvorrichtung für eine höhere Leistungsklasse. Es ist jedoch nicht kosteneffizient, mehrere Leistungselektronikvorrichtungen von Grund auf zu entwickeln und herzustellen, die nur für unterschiedliche Leistungsklassen optimiert sind. Andererseits ist es möglicherweise nicht möglich, ein Design für eine Hochspannungsklasse einfach wiederzuverwenden und einen oder mehrere der parallel geschalteten Leistungshalbleiterchips wegzulassen, da dies zu elektrischen und/oder mechanischen Ausfällen führen könnte (z.B. weil ein Kontaktclip und ein Träger an einer Stelle, an der ein Leistungshalbleiterchip weggelassen wird, nicht ausreichend voneinander isoliert sind). Verbesserte Leistungselektronikvorrichtungen und verbesserte Verfahren zur Herstellung von Leistungselektronikvorrichtungen können dazu beitragen, diese und andere Probleme zu lösen. Die DE 11 2016 007 432 T5 offenbart eine Vorrichtung mit einem Träger mit zumindest zwei Chipmontagebereichen und einem auf dem Träger angebrachten Halbleiterchip. Die Vorrichtung weist ferner einen Kontaktclip auf, der zumindest teilweise in einer ersten Ebene angeordnet ist und wobei ein erster Teil des Kontaktclips in eine zweite Ebene nach unten gebogen und mit dem Halbleiterchip verbunden ist. Weitere Vorrichtungen und Verfahren zur Herstellung solcher Vorrichtungen sind in der JP 2013- 251 500 A und der US 2018 / 0 342 440 A1 offenbart.
  • Die der Erfindung zugrundeliegende Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere vorteilhafte Ausführungsbeispiele sind in den abhängigen Ansprüchen beschrieben.
  • KURZFASSUNG
  • Verschiedene Aspekte betreffen eine Leistungselektronikvorrichtung, aufweisend: einen Träger, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche zur Aufnahme eines Leistungshalbleiterchips ausgebildet ist, mindestens ein Leistungshalbleiterchip, der an einem ersten der Chipmontagebereiche an dem Träger angebracht ist, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist, wobei ein zweiter der Chipmontagebereiche frei von jeglichem Halbleiterchip ist, und einen Kontaktclip, der über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich angeordnet ist, wobei der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  • Verschiedene Aspekte betreffen ein Verfahren zur Herstellung einer Leistungselektronikvorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Trägers, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche so konfiguriert ist, dass er einen Leistungshalbleiterchip aufnehmen kann, Anbringen mindestens eines Leistungshalbleiterchips auf dem Träger in einem ersten der Chipmontagebereiche, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist und ein zweiter der Chipmontagebereiche frei von jeglichem Halbleiterchip bleibt, und Anordnen eines Kontaktclips über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich, so dass der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen zeigen Beispiele und dienen zusammen mit der Beschreibung zur Erläuterung der Prinzipien der Offenbarung. Andere Beispiele und viele der beabsichtigten Vorteile der Offenbarung werden in Anbetracht der folgenden detaillierten Beschreibung leicht zu erkennen sein. Die Elemente in den Zeichnungen sind nicht unbedingt maßstabsgetreu zueinander. Identische Bezugsziffern bezeichnen entsprechende ähnliche Teile.
    • Die 1A und 1B zeigen Schnittansichten einer Leistungselektronikvorrichtung, bei der ein bestimmter Chipmontagebereich frei von jeglichen Leistungshalbleiterchips ist und bei der ein Kontaktclip über diesem bestimmten Chipmontagebereich weggebogen (1A) oder zumindest nicht nach unten gebogen (1B) ist.
    • Die 2A bis 2C zeigen Draufsichten auf einen Träger mit einem Raster von Chipmontagebereichen, wobei einer oder mehrere der Chipmontagebereiche frei von Leistungshalbleiterchips sein sollen.
    • 3 zeigt eine perspektivische Ansicht einer weiteren Leistungselektronikvorrichtung, die zwei Träger und zwei Kontaktclips aufweist.
    • 4 zeigt eine Schnittdarstellung einer weiteren Leistungselektronikvorrichtung, bei der ein Formkörper zumindest teilweise zwischen einem Kontaktclip und einem Träger angeordnet ist.
    • 5 ist ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung einer Leistungselektronikvorrichtung.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung werden bekannte Strukturen und Elemente in schematischer Form dargestellt, um die Beschreibung eines oder mehrerer Aspekte der Offenbarung zu erleichtern. In diesem Zusammenhang werden richtungsbezogene Bezeichnungen wie „oben“, „unten“, „links“, „rechts“, „obere“, „untere“ usw. in Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da die Komponenten der Offenbarung in einer Reihe von verschiedenen Ausrichtungen positioniert werden können, wird die richtungsbezogene Terminologie nur zur Veranschaulichung verwendet. Es versteht sich, dass auch andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können.
  • Darüber hinaus kann ein bestimmtes Merkmal oder ein bestimmter Aspekt eines Beispiels zwar nur in Bezug auf eine von mehreren Ausführungsformen offenbart werden, doch kann ein solches Merkmal oder ein solcher Aspekt mit einem oder mehreren anderen Merkmalen oder Aspekten der anderen Ausführungsformen kombiniert werden, wie es für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft ist, sofern nicht ausdrücklich etwas anderes vermerkt oder technisch eingeschränkt ist. Soweit in der ausführlichen Beschreibung oder in den Ansprüchen die Begriffe „umfassen“, „haben“, „mit“ oder andere Varianten davon verwendet werden, sind diese Begriffe in ähnlicher Weise umfassend zu verstehen wie der Begriff „aufweisen“. Die Begriffe „gekoppelt“ und „verbunden“ sowie deren Ableitungen können verwendet werden. Es ist davon auszugehen, dass diese Begriffe verwendet werden können, um anzuzeigen, dass zwei Elemente zusammenwirken oder miteinander interagieren, unabhängig davon, ob sie in direktem physischen oder elektrischen Kontakt stehen, oder ob sie nicht in direktem Kontakt miteinander stehen; zwischen den „gekoppelten“, „angebrachten“ oder „verbundenen“ Elementen können Zwischenelemente oder Schichten bereitgestellt werden. Es ist jedoch auch möglich, dass die „gekoppelten“, „angebrachten“ oder „verbundenen“ Elemente in direktem Kontakt zueinander stehen. Auch der Begriff „beispielhaft“ ist lediglich als Beispiel und nicht als das Beste oder Optimale gemeint.
  • Die im Folgenden beschriebenen Beispiele einer Leistungselektronikvorrichtung können verschiedene Arten von Halbleiterchips oder in die Halbleiterchips integrierte Schaltungen verwenden, darunter AC/DC- oder DC/DC-Wandlerschaltungen, Leistungs-MOS-Transistoren, Leistungs-Schottky-Dioden, JFETs (Junction Gate Field Effect Transistors), bipolare Leistungstransistoren, integrierte Leistungsschaltungen usw.
  • Eine effiziente Leistungselektronikvorrichtung sowie ein effizientes Verfahren zur Herstellung einer Leistungselektronikvorrichtung kann zum Beispiel den Materialverbrauch, die ohmschen Verluste, den chemischen Abfall usw. reduzieren und somit Energie- und/oder Ressourceneinsparungen ermöglichen. Verbesserte Leistungselektronikvorrichtungen sowie verbesserte Verfahren zur Herstellung einer Leistungselektronikvorrichtung, wie in dieser Beschreibung angegeben, können somit zumindest indirekt zu grünen Technologielösungen beitragen, d.h. zu klimafreundlichen Lösungen, die eine Verringerung des Energie- und/oder Ressourcenverbrauchs bereitstellen.
  • 1A zeigt eine Schnittdarstellung einer Leistungselektronikvorrichtung 100, die einen Träger 110, einen Leistungshalbleiterchip 120 und einen Kontaktclip 130 aufweist. Die Leistungselektronikvorrichtung 100 kann zum Beispiel ein Halbleitergehäuse oder ein Halbleitermodul aufweisen oder daraus bestehen.
  • Die Leistungselektronikvorrichtung 100 kann so konfiguriert sein, dass sie mit einer hohen elektrischen Spannung und/oder einem starken Strom arbeitet. Die Leistungselektronikvorrichtung 100 kann jede geeignete elektrische Schaltung aufweisen, zum Beispiel eine Konverterschaltung, eine Inverterschaltung, eine Halbbrückenschaltung usw. Die Leistungselektronikvorrichtung 100 kann zum Beispiel für den Einsatz in Kraftfahrzeugen konfiguriert sein.
  • Der Träger 110 kann ein Leistungselektroniksubstrat aufweisen oder daraus bestehen, z.B. ein Substrat des Typs Direct-Copper-Bonded (DCB), Direct-Aluminium-Bond (DAB), Active-Metal-Braze (AMB), isoliertes Metallsubstrat (IMS), Leiterrahmen, usw. Der Träger 110 kann z.B. Al, Ag, Au oder Cu aufweisen oder daraus bestehen. Der Träger 110 kann alle geeigneten Abmessungen haben. Beispielsweise kann der Träger 110 eine Breite und/oder Länge von 1cm oder mehr, 5cm oder mehr oder 10cm oder mehr haben. Der Träger 110 kann z.B. eine Dicke von 250um oder mehr, oder 500um oder mehr, oder 1mm oder mehr, oder 5mm oder mehr haben.
  • Der Träger 110 weist mindestens zwei Chipmontagebereiche 112 auf, wobei jeder der Chipmontagebereiche 112 für die Aufnahme eines Leistungshalbleiterchips konfiguriert ist. „Konfiguriert zur Aufnahme eines Leistungshalbleiterchips“ kann bedeuten, dass ein Leistungshalbleiterchip an einem Chipmontagebereich 112 mit dem Träger 110 verbunden werden kann. Dies kann z.B. bedeuten, dass der Leistungshalbleiterchip an den Chipmontagebereich 112 angelötet wird (der somit ein Material aufweist, das Teil einer Lötstelle sein kann). Für den Fall, dass der Träger 110 sowohl elektrisch leitende Komponenten (oder Schichten) als auch elektrisch isolierende Komponenten (oder Schichten), wie z.B. eine DCB, aufweist, können die Chipmontagebereiche 112 z.B. elektrisch leitende Bereiche sein, die groß genug sind, um einen Leistungshalbleiterchip aufzunehmen.
  • Gemäß einem Beispiel sind die Chipmontagebereiche 112 teilweise oder vollständig von einem elektrisch leitenden Bereich umgeben. Die Chipmontagebereiche 112 und der umgebende Bereich können insbesondere Teil der gleichen elektrisch leitenden Schicht des Trägers 110 sein. Bei der elektrisch leitfähigen Schicht kann es sich insbesondere um eine unstrukturierte Schicht handeln. Gemäß einem anderen Beispiel ist die elektrisch leitfähige Schicht eine strukturierte Schicht. Gemäß einem Beispiel ist jeder Teil der Oberfläche des Trägers 110, der sich außerhalb der Chipmontagebereiche 112 befindet, nicht zur Aufnahme eines Leistungshalbleiterchips konfiguriert (oder nicht geeignet). Einem speziellen Beispiel zufolge können solche Teile im Wesentlichen elektrisch isolierend sein.
  • Die Chipmontagebereiche 112 können alle die gleiche Größe und/oder die gleiche Form haben oder die Chipmontagebereiche 112 können unterschiedliche Größen und/oder unterschiedliche Formen haben. Die Chipmontagebereiche 112 können zum Beispiel eine Länge und eine Breite von 1mm oder mehr, oder 2mm oder mehr, oder 3mm oder mehr, oder 1cm oder mehr, oder 3cm oder mehr haben.
  • Der Träger 110 kann eine beliebige Anzahl von Chipmontagebereichen 112 aufweisen, z.B. zwei, drei, vier, fünf, sechs, sieben, acht, usw. Die Chipmontagebereiche 112 können alle auf der gleichen Seite des Trägers 110 angeordnet sein. Es ist jedoch auch möglich, dass die Chipmontagebereiche auf gegenüberliegenden Seiten des Trägers 110 angeordnet sind. Die Chipmontagebereiche 112 können in einem regelmäßigen Muster angeordnet sein, z.B. in einer Matrix. Es ist aber auch möglich, dass die Chipmontagebereiche 112 ohne ein regelmäßiges Muster auf dem Träger 110 angeordnet sind.
  • Der mindestens eine Leistungshalbleiterchip 120 ist auf dem Träger 110 auf einem ersten der Chipmontagebereiche 112 angebracht. Der Leistungshalbleiterchip 120 weist eine erste Seite 121 und eine gegenüberliegende zweite Seite 122 auf. Der Leistungshalbleiterchip 120 ist so auf dem Träger 110 angeordnet, dass die erste Seite 121 dem Träger 110 zugewandt ist.
  • Der Leistungshalbleiterchip 120 kann beispielsweise eine erste Leistungselektrode (z.B. eine Drain-Elektrode oder eine Kollektor-Elektrode) auf der ersten Seite 121 und eine zweite Leistungselektrode (z.B. eine Source-Elektrode oder eine Emitter-Elektrode) auf der zweiten Seite 122 aufweisen. Der Leistungshalbleiterchip 120 kann auch eine Steuerelektrode (z.B. eine Gate-Elektrode) aufweisen, die z.B. auf der zweiten Seite 122 angeordnet sein kann.
  • Gemäß einem Beispiel weist die Leistungselektronikvorrichtung 100 mehr als einen Leistungshalbleiterchip 120 auf, z.B. zwei, drei, vier, fünf, usw. Leistungshalbleiterchips 120. In diesem Fall kann es sich bei den Leistungshalbleiterchips 120 um denselben Typ von Chip handeln. Es ist jedoch auch möglich, dass die Leistungselektronikvorrichtung 100 verschiedene Arten von Leistungshalbleiterchips 120 aufweist. Darüber hinaus können die Leistungshalbleiterchips 120 auf den Chipmontagebereichen 112 in jedem geeigneten Muster angeordnet sein. Beispielhafte Muster werden weiter unten mit Bezug auf die 2A-2C beschrieben.
  • Der mindestens eine Leistungshalbleiterchip 120 kann beliebige geeignete Abmessungen aufweisen. Insbesondere kann der mindestens eine Leistungshalbleiterchip 120 beispielsweise eine Dicke (senkrecht zu den ersten und zweiten Seiten 121, 122 gemessen) von 50pm oder mehr, oder 100pm oder mehr, oder 150pm oder mehr, oder 200µm oder mehr, oder 250µm oder mehr aufweisen. Eine Breite und eine Länge des mindestens einen Leistungshalbleiterchips 120 kann etwa gleich oder kleiner als die Breite und Länge des entsprechenden Chipmontagebereichs 112 sein.
  • Wie in 1A gezeigt, ist ein zweiter der Chipmontagebereiche 112 frei von jeglichen Halbleiterchips. Für den Fall, dass die Leistungselektronikvorrichtung 100 mehr als zwei Chipmontagebereiche 112 aufweist, kann eine beliebige Anzahl von Chipmontagebereichen 112 frei von einem Halbleiterchip sein.
  • Der Kontaktclip 130 ist über dem mindestens einen Leistungshalbleiterchip 120 und über dem zweiten der Chipmontagebereiche 112 angeordnet. Der Kontaktclip 130 ist zumindest teilweise in einer ersten Ebene (Ebene A in 1A) angeordnet. Wie in 1A gezeigt, ist ein erster Teil 130_1 des Kontaktclips 130 über dem Leistungshalbleiterchip 120 nach unten gebogen, so dass der erste Teil 130_1 in einer zweiten Ebene (Ebene B) unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite 122 des Leistungshalbleiterchips 120 gekoppelt ist.
  • Ferner ist ein zweiter Teil 130_2 des Kontaktclips 130 über dem zweiten der Chipmontagebereiche 112 (wobei der zweite der Chipmontagebereiche 112 frei von jeglichem Halbleiterchip ist) nach oben gebogen, so dass der zweite Teil 130_2 in einer dritten Ebene (Ebene C) oberhalb der ersten Ebene angeordnet ist.
  • Gemäß einem Beispiel ist kein Teil des Kontaktclips 130, der innerhalb eines Umfangs des Trägers 110 angeordnet ist und der nicht mit einem Halbleiterchip (wie das erste Teil 130_1) oder mit dem Träger 110 gekoppelt ist, unterhalb der ersten Ebene angeordnet. Mit anderen Worten, alle Teile des Kontaktclips 130, die nicht mit einem Chip oder mit dem Träger 110 gekoppelt sind, haben einen Mindestabstand zum Träger, der durch den Abstand zwischen der ersten Ebene (Ebene A) und der oberen Oberfläche des Trägers 110 definiert ist.
  • Der Kontaktclip 130 kann einen abgesenkten ersten Teil 130_1 über jedem der Leistungshalbleiterchips 120 aufweisen, mit denen der Kontaktclip 130 gekoppelt ist. In ähnlicher Weise kann der Kontaktclip 130 einen erhöhten zweiten Teil 130_2 über jedem Chipmontagebereich 112 aufweisen, der frei von Halbleiterchips ist.
  • Gemäß einem Beispiel haben der erste Teil 130_1 und der zweite Teil 130_2 des Kontaktclips die gleichen Abmessungen und/oder die gleiche (aber gespiegelte) Form.
  • Der Kontaktclip 130 kann jedes geeignete Material oder jede geeignete Materialzusammensetzung aufweisen oder daraus bestehen. Zum Beispiel kann der Kontaktclip 130 Al, Ag oder Cu aufweisen oder daraus bestehen. Der Kontaktclip 130 kann z.B. ein Leiterrahmenteil sein. Der Kontaktclip 130 kann eine beliebige geeignete Dicke haben, zum Beispiel eine Dicke t im Bereich von 100um bis 500pm, zum Beispiel etwa 250pm.
  • Der Abstand zwischen der ersten Ebene (Ebene A) und der zweiten Ebene (Ebene B) kann zum Beispiel 50pm oder mehr, oder 100pm oder mehr, oder 200µm oder mehr, oder 300µm oder mehr, oder 500µm oder mehr, oder 800pm oder mehr betragen. Ein Abstand zwischen der ersten Ebene und der dritten Ebene (Ebene C) kann in einem ähnlichen Bereich liegen. Es ist möglich, aber nicht notwendig, dass der Abstand zwischen der ersten und der zweiten Ebene derselbe ist wie der Abstand zwischen der ersten und der dritten Ebene.
  • 1B zeigt eine Schnittdarstellung einer weiteren Leistungselektronikvorrichtung 100', die ähnlich oder identisch mit der Leistungselektronikvorrichtung 100 sein kann, mit Ausnahme der im Folgenden beschriebenen Unterschiede.
  • Bei der Leistungselektronikvorrichtung 100' ist der zweite Teil 130_2 des Kontaktclips 130 nicht in der dritten Ebene angeordnet. Stattdessen ist der zweite Teil 130_2 frei von jeder Biegung, so dass der zweite Teil 130_2 in der ersten Ebene angeordnet ist.
  • Eine Leistungselektronikvorrichtung wie die Leistungselektronikvorrichtungen 100 und 100' kann mit einer unterschiedlichen Anzahl von Leistungshalbleiterchips 120 ausgestattet sein, abhängig von der Leistungsklasse der spezifischen Anwendung (eine Reduzierung der Anzahl der parallel geschalteten Leistungshalbleiterchips 120 kann die Leistungsklasse der Leistungselektronikvorrichtung 100 oder 100' reduzieren) .
  • Beispielsweise kann die Leistungselektronikvorrichtung 100 oder 100' so konfiguriert sein, dass sie bis zu sechs Leistungshalbleiterchips 120 aufweist, die auf dem Träger 110 angeordnet und über den Kontaktclip 120 parallel geschaltet sind. Eine beispielhafte Anwendung kann jedoch nur eine Vorrichtung mit drei Leistungshalbleiterchips 120 erfordern. Es wäre nicht kosteneffizient, eine neue Vorrichtung für diese Anwendung zu entwickeln. Stattdessen wäre es wünschenswert, den Träger und den Kontaktclip der Vorrichtung für sechs Chips zu verwenden und einfach drei der Chips wegzulassen. In diesem Fall würde der Kontaktclip jedoch einen abgesenkten ersten Teil 130_1 über allen Chipmontagebereichen 112 aufweisen, einschließlich der Chipmontagebereiche 112, die leer gelassen werden. Der Spalt zwischen dem ersten Teil 130_1 und einem leeren Chipmontagebereich 112 kann so dünn sein, dass flüssiges Formmaterial nicht in den Spalt fließen kann, was wiederum zu einer unvollständigen elektrischen Isolierung zwischen dem Kontaktclip 130 und dem Träger 110 führen kann.
  • Die Leistungselektronikvorrichtungen 100 und 100' verwenden ein standardisiertes Layout für den Träger 110 und den Kontaktclip 130. Eine Anpassung an ein anderes Leistungsniveau weist das Weglassen eines oder mehrerer der Leistungshalbleiterchips 120 und das Nach-oben-Biegen des Kontaktclips 130 über den leeren Chipmontagebereich (en) 112 auf, wie bei der Leistungselektronikvorrichtung 100, oder das Nichtbiegen des Kontaktclips 130 über den leeren Chipmontagebereich(en) 112, wie bei der Leistungselektronikvorrichtung 100'. Diese Änderung im Produktionsprozess kann vergleichsweise einfach zu implementieren sein und kann daher im Vergleich zur Verwendung eines angepassten Trägerdesigns und/oder eines angepassten Kontaktclipdesigns kosteneffizient sein.
  • Gemäß einem Beispiel kann die Leistungselektronikvorrichtung 100, die den zweite Teil 130_2 aufweist, im Vergleich zur Leistungselektronikvorrichtung 100' eine bessere mechanische Stabilität und/oder eine bessere elektrische Isolation aufweisen.
  • Die 2A bis 2C zeigen eine Draufsicht auf den Träger 110, der gemäß drei spezifischen Beispielen sechs Chipmontagebereiche 112 aufweist. Die sechs Chipmontagebereiche 112 sind auf dem Träger 110 in einer Matrix angeordnet. Die Chipmontagebereiche 112, die bei der Herstellung einer Leistungselektronikvorrichtung frei von Halbleiterchips bleiben sollen, sind mit einem „X“ gekennzeichnet.
  • In dem in 2A gezeigten Beispiel soll ein Chipmontagebereich 112 frei bleiben (mit anderen Worten, die Leistungselektronikvorrichtung soll fünf statt sechs Leistungshalbleiterchips 120 aufweisen). In dem in 2B gezeigten Beispiel sind zwei Chipmontagebereiche 112 freizulassen, und in dem in 2C gezeigten Beispiel sind drei Chipmontagebereiche 112 freizulassen. 2A-2C zeigen beispielhafte Anordnungen von freien Chipmontagebereichen 112 und Chipmontagebereichen 112, die einen Leistungshalbleiterchip 120 aufweisen sollen. Andere Anordnungen sind möglich. Aus Gründen der Symmetrie der Vorrichtung, aus Gründen der elektrischen Leistung und/oder aus Gründen der mechanischen Stabilität des Kontaktclips 130 können die in den 2A-2C gezeigten symmetrischen Anordnungen von Vorteil sein.
  • 3 zeigt eine perspektivische Ansicht von zwei Leistungselektronikvorrichtungen 300, die bis auf die im Folgenden beschriebenen Unterschiede ähnlich oder identisch zu der Leistungselektronikvorrichtung 100 bzw. 100' sein können (in 3 ist nur ein Teil der unteren der Leistungselektronikvorrichtungen 300 dargestellt). 3 zeigt insbesondere die Leistungselektronikvorrichtungen 300 während der Herstellung, während der Kontaktclip 130 noch ein integraler Bestandteil eines Leiterrahmens ist.
  • Die Leistungselektronikvorrichtung 300 kann alle in Bezug auf die Leistungselektronikvorrichtungen 100 und 100' beschriebenen Komponenten aufweisen. Darüber hinaus kann die Leistungselektronikvorrichtung 300 einen zweiten Träger 310 aufweisen, der Seite an Seite mit dem Träger 110 angeordnet sein kann. Auf dem zweiten Träger 310 sind zusätzliche Leistungshalbleiterchips 120 angeordnet. Ferner ist ein distales Ende des Kontaktclips 130 mit dem zweiten Träger 310 gekoppelt.
  • Einem Beispiel zufolge sind die Leistungshalbleiterchips 120 auf beiden Trägern 110, 310 identisch. Gemäß einem Beispiel sind der Träger 110 und der zweite Träger 310 vom gleichen Typ und/oder haben die gleichen Abmessungen und/oder weisen im Wesentlichen das gleiche Design auf. Dadurch können Kosten eingespart werden.
  • Gemäß einem Beispiel können die Leistungshalbleiterchips 120 auf dem Träger 110 bzw. auf dem zweiten Träger 310 die beiden Seiten einer Halbbrückenschaltung bilden.
  • Die Leistungselektronikvorrichtung 300 umfasst ferner eine Vielzahl von elektrischen Verbindern 320, die beispielsweise Bonddrähte aufweisen können. Die elektrischen Verbinder 320 können mit den Gate-Elektroden der Leistungshalbleiterchips 120 gekoppelt sein.
  • Wie in 3 gezeigt, ist einer der Chipmontagebereiche 112 auf dem Träger 110 frei von Halbleiterchips, und der Kontaktclip 130 ist nach oben über diesen Chipmontagebereich 112 gebogen, wodurch ein erhöhter zweiter Teil 130_2 gebildet wird. Gemäß einem anderen Beispiel ist der Kontaktclip 130 frei von jeglicher Biegung über diesem Chipmontagebereich 112, wie in 1B erläutert.
  • In 3 weist der zweite Träger 310 keinen Chipmontagebereich 112 auf, in dem kein Halbleiterchip angebracht ist. Es ist jedoch möglich, dass dies der Fall ist. Zum Beispiel kann der zweite Träger 310 die gleiche Anzahl von leeren Chipmontagebereichen 112 (und umgekehrt die gleiche Anzahl von Leistungshalbleiterchips 120) aufweisen wie der Träger 110.
  • Die Leistungselektronikvorrichtung 300 umfasst ferner einen zweiten Kontaktclip 330, der über den Leistungshalbleiterchips 120 auf dem zweiten Träger 310 angeordnet und mit diesen gekoppelt ist. Wie in 3 dargestellt, weist der zweite Kontaktclip 330 die abgesenkten ersten Teile 130_1 auf. Der zweite Kontaktclip 330 kann selbstverständlich auch die erhöhten zweiten Teile 130_2 aufweisen. Gemäß dem in 3 gezeigten Beispiel sind der Kontaktclip 130 und der zweite Kontaktclip 330 Teil desselben Leiterrahmens.
  • 4 zeigt eine Schnittdarstellung einer weiteren Leistungselektronikvorrichtung 400, die der Leistungselektronikvorrichtung 100, 100' oder 300 ähnlich oder identisch sein kann, mit Ausnahme der im Folgenden beschriebenen Unterschiede.
  • Die Leistungselektronikvorrichtung 400 weist einen Formkörper 410 auf, der die Leistungshalbleiterchips 120 zumindest teilweise verkapselt. Der Formkörper 410 kann mit jedem geeigneten Prozess hergestellt werden, z.B. durch Formpressen, Spritzgießen oder Spritzpressen. Der Formkörper 410 kann anorganische Füllstoffpartikel aufweisen, die so konfiguriert sind, dass sie den Wärmewiderstand des Formkörpers 410 verringern.
  • Der Formkörper 410 kann so konfiguriert sein, dass die Kontaktclips 130, 330 von den Trägern 110, 310 elektrisch isoliert sind. Wie in 4 gezeigt, bedeckt der Formkörper 410 innerhalb eines Umfangs des jeweiligen Trägers 110, 310 vollständig eine Unterseite des jeweiligen Kontaktclips 130, 330, mit Ausnahme der ersten Teile 130_1 (die über den Leistungshalbleiterchips 120 angeordnet und mit diesen gekoppelt sind).
  • Gemäß einem Beispiel kann der Formkörper 410 auch den Kontaktclip 130 und den zweiten Kontaktclip 330 zumindest teilweise verkapseln. Es ist jedoch möglich, dass der Kontaktclip 130 und/oder der zweite Kontaktclip 330 zumindest teilweise aus dem Formkörper 410 herausragen. Zum Beispiel können die distalen Enden der Kontaktclips 130, 330 aus dem Formkörper 410 herausragen, um externe Kontakte 420 bereitzustellen.
  • Gemäß einem Beispiel sind die Chipmontagebereiche 112 Teil einer unstrukturierten leitfähigen Schicht, wie weiter oben beschrieben (dies ist durch die gestrichelten Linien in 4 angedeutet). Nach einem anderen Beispiel ist die elektrisch leitende Schicht eine strukturierte Schicht.
  • 5 ist ein Flussdiagramm eines Verfahrens 500 zur Herstellung einer Leistungselektronikvorrichtung. Das Verfahren 500 kann zum Beispiel zur Herstellung der Leistungselektronikvorrichtungen 100 bis 400 verwendet werden.
  • Das Verfahren 500 weist bei 501 einen Prozess des Bereitstellens eines Trägers auf, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche so konfiguriert ist, dass er einen Leistungshalbleiterchip aufnehmen kann, bei 502 einen Prozess des Anbringens mindestens eines Leistungshalbleiterchips auf dem Träger in einem ersten der Chipmontagebereiche, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist, bei 503 einen Prozess des Belassens eines zweiten der Chipmontagebereiche frei von jeglichen Halbleiterchips, und bei 504 einen Prozess des Anbringens eines Kontaktclips über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich, so dass der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  • Gemäß einem Beispiel weist das Verfahren 500 einen Prozess des Biegens des Kontaktclips auf, um den abgesenkten ersten Teil und/oder den angehobenen zweiten Teil bereitzustellen. Dies kann z.B. einen Prozess des Stanzens aufweisen.
  • BEISPIELE
  • Im Folgenden werden die Leistungselektronikvorrichtung und das Verfahren zur Herstellung einer Leistungselektronikvorrichtung anhand konkreter Beispiele näher erläutert.
  • Beispiel 1 ist eine Leistungselektronikvorrichtung, aufweisend: einen Träger, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche so konfiguriert ist, dass er einen Leistungshalbleiterchip aufnehmen kann, mindestens einen Leistungshalbleiterchip, der an einem ersten der Chipmontagebereiche an dem Träger angebracht ist, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist, wobei ein zweiter der Chipmontagebereiche frei von einem Halbleiterchip ist, und einen Kontaktclip, der über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich angeordnet ist, wobei der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  • Beispiel 2 ist die Leistungselektronikvorrichtung nach Beispiel 1, ferner aufweisend: einen Formkörper, der den Leistungshalbleiterchip verkapselt, wobei der Formkörper den Kontaktclip von dem Träger elektrisch isoliert.
  • Beispiel 3 ist die Leistungselektronikvorrichtung nach Beispiel 2, wobei der Formkörper innerhalb eines Umfangs des Trägers eine Unterseite des Kontaktclips vollständig bedeckt, wobei die Unterseite dem Träger zugewandt ist, mit Ausnahme der Teile der Unterseite des Kontaktclips, die über dem mindestens einen Leistungshalbleiterchip angeordnet sind.
  • Beispiel 4 ist die Leistungselektronikvorrichtung nach Beispiel 2 oder 3, wobei ein distales Ende des Kontaktclips aus dem Formkörper herausragt und einen externen Kontakt der Leistungselektronikvorrichtung bildet.
  • Beispiel 5 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei der Träger mindestens vier Chipmontagebereiche aufweist, wobei die Chipmontagebereiche in einem Raster angeordnet sind, und wobei der Kontaktclip über allen der mindestens vier Chipmontagebereiche angeordnet ist.
  • Beispiel 6 ist die Leistungselektronikvorrichtung nach Beispiel 5, wobei ein dritter der Chipmontagebereiche frei von jeglichem Halbleiterchip ist, wobei ein Teil des Kontaktclips über dem dritten Chipmontagebereich nach oben gebogen ist, so dass das Teil in der dritten Ebene angeordnet ist, oder wobei das Teil frei von jeglicher Biegung ist, so dass das Teil in der ersten Ebene angeordnet ist.
  • Beispiel 7 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei die Leistungselektronikvorrichtung mindestens zwei Leistungshalbleiterchips aufweist, wobei die Leistungshalbleiterchips durch den Kontaktclip parallel geschaltet sind.
  • Beispiel 8 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, ferner aufweisend: einen zweiten Träger, wobei der Kontaktclip den mindestens einen Leistungshalbleiterchip mit dem zweiten Träger elektrisch koppelt.
  • Beispiel 9 ist die Leistungselektronikvorrichtung nach Beispiel 8, wobei der zweite Träger ein identisches Layout von Chipmontagebereichen aufweist wie der erste Träger.
  • Beispiel 10 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei ein Mindestabstand zwischen dem Träger und dem Kontaktclip außerhalb des ersten Teils des Kontaktclips 200pm oder mehr beträgt.
  • Beispiel 11 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei ein Abstand zwischen der ersten Ebene und der zweiten Ebene 50pm oder mehr beträgt.
  • Beispiel 12 ist die Leistungselektronikvorrichtung nach Beispiel 11, wobei ein Abstand zwischen der ersten Ebene und der dritten Ebene gleich dem Abstand zwischen der ersten Ebene und der zweiten Ebene ist.
  • Beispiel 13 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei der Kontaktclip ein Leiterrahmenteil aufweist oder aus einem solchen besteht.
  • Beispiel 14 ist die Leistungselektronikvorrichtung nach einem der vorhergehenden Beispiele, wobei der Träger ein Substrat des Typs Direct-Copper-Bonded, Direct-Aluminium-Bonded, Aktive-Metall-Braze, Isoliertes Metallsubstrat oder Leiterrahmen aufweist oder daraus besteht.
  • Beispiel 15 ist ein Verfahren zum Herstellen einer Leistungselektronikvorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Trägers, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche so konfiguriert ist, dass er einen Leistungshalbleiterchip aufnehmen kann, Anbringen mindestens eines Leistungshalbleiterchips auf dem Träger in einem ersten der Chipmontagebereiche, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger zugewandt ist und ein zweiter der Chipmontagebereiche frei von jeglichem Halbleiterchip bleibt, und Anordnen eines Kontaktclips über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich, so dass der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  • Beispiel 16 ist das Verfahren nach Beispiel 15, ferner aufweisend: Verkapseln des Leistungshalbleiterchips mit einem Formkörper, so dass der Formkörper innerhalb eines Umfangs des Trägers eine Unterseite des Kontaktclips vollständig bedeckt, wobei die Unterseite dem Träger zugewandt ist, mit Ausnahme derjenigen Teile der Unterseite des Kontaktclips, die über dem mindestens einen Leistungshalbleiterchip angeordnet sind.
  • Beispiel 17 ist eine Vorrichtung, die Mittel zur Durchführung des Verfahrens gemäß Beispiel 15 oder 16 aufweist.

Claims (16)

  1. Leistungselektronikvorrichtung (100, 100'), aufweisend: einen Träger (110), der mindestens zwei Chipmontagebereiche (112) aufweist, wobei jeder der Chipmontagebereiche (112) zur Aufnahme eines Leistungshalbleiterchips konfiguriert ist, mindestens einen Leistungshalbleiterchip (120), der auf dem Träger (110) in einem ersten der Chipmontagebereiche (112) angebracht ist, wobei der Leistungshalbleiterchip (120) eine erste Seite (121) und eine gegenüberliegende zweite Seite (122) aufweist, wobei die erste Seite (121) dem Träger (110) gegenüberliegt, wobei ein zweiter der Chipmontagebereiche (112) frei von einem Halbleiterchip ist, und einen Kontaktclip (130), der über dem Leistungshalbleiterchip (120) und über dem zweiten Chipmontagebereich (112) angeordnet ist, wobei der Kontaktclip (130) zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil (130_1) des Kontaktclips (130) über dem Leistungshalbleiterchip (120) nach unten gebogen ist, so dass der erste Teil (130_1) in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite (122) des Leistungshalbleiterchips (120) gekoppelt ist, und wobei ein zweiter Teil (130_2) des Kontaktclips (130) über dem zweiten Chipmontagebereich (112) nach oben gebogen ist, so dass der zweite Teil (130_2) in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil (130_2) frei von jeder Biegung ist, so dass der zweite Teil (130_2) in der ersten Ebene angeordnet ist.
  2. Leistungselektronikvorrichtung (400) nach Anspruch 1, ferner aufweisend: einen Formkörper (410), der den Leistungshalbleiterchip (120) verkapselt, wobei der Formkörper (410) den Kontaktclip (130) von dem Träger (110) elektrisch isoliert.
  3. Leistungselektronikvorrichtung (400) nach Anspruch 2, wobei der Formkörper (410) innerhalb eines Umfangs des Trägers (110) eine Unterseite des Kontaktclips (130) vollständig bedeckt, wobei die Unterseite dem Träger (110) zugewandt ist, mit Ausnahme derjenigen Teile der Unterseite des Kontaktclips (130), die über dem mindestens einen Leistungshalbleiterchip (120) angeordnet sind.
  4. Leistungselektronikvorrichtung (400) nach Anspruch 2 oder 3, wobei ein distales Ende des Kontaktclips (130) aus dem Formkörper (410) herausragt und einen externen Kontakt (420) der Leistungselektronikvorrichtung (400) bildet.
  5. Leistungselektronikvorrichtung (100, 100') nach einem der vorhergehenden Ansprüche, wobei der Träger (110) mindestens vier Chipmontagebereiche (112) aufweist, wobei die Chipmontagebereiche (112) in einem Raster angeordnet sind, und wobei der Kontaktclip (130) über allen der mindestens vier Chipmontagebereiche (112) angeordnet ist.
  6. Leistungselektronikvorrichtung (100, 100') nach Anspruch 5, wobei ein dritter der Chipmontagebereiche (112) frei von Halbleiterchips ist, wobei ein Teil des Kontaktclips (130) über dem dritten Chipmontagebereich (112) nach oben gebogen ist, so dass das Teil in der dritten Ebene angeordnet ist, oder wobei der Teil frei von jeglicher Biegung ist, so dass der Teil in der ersten Ebene angeordnet ist.
  7. Leistungselektronikvorrichtung (100, 100') nach Anspruch 5 oder 6, wobei die Leistungselektronikvorrichtung (100, 100') mindestens zwei Leistungshalbleiterchips (120) aufweist, wobei die Leistungshalbleiterchips (120) durch den Kontaktclip (130) parallel geschaltet sind.
  8. Leistungselektronikvorrichtung (300) nach einem der vorhergehenden Ansprüche, ferner aufweisend: einen zweiten Träger (310), wobei der Kontaktclip (130) den mindestens einen Leistungshalbleiterchip (120) mit dem zweiten Träger (310) elektrisch koppelt.
  9. Leistungselektronikvorrichtung (300) nach Anspruch 8, wobei der zweite Träger (310) ein identisches Layout von Chipmontagebereichen (112) wie der erste Träger (110) aufweist.
  10. Leistungselektronikvorrichtung (100, 100') nach einem der vorhergehenden Ansprüche, wobei ein Mindestabstand zwischen dem Träger (110) und dem Kontaktclip (130) außerhalb des ersten Teils (130_1) des Kontaktclips (130) 200pm oder mehr beträgt.
  11. Leistungselektronikvorrichtung (100, 100') nach einem der vorhergehenden Ansprüche, wobei ein Abstand zwischen der ersten Ebene und der zweiten Ebene 50pm oder mehr beträgt.
  12. Leistungselektronikvorrichtung (100, 100') nach Anspruch 11, wobei ein Abstand zwischen der ersten Ebene und der dritten Ebene gleich dem Abstand zwischen der ersten Ebene und der zweiten Ebene ist.
  13. Leistungselektronikvorrichtung (100, 100') nach einem der vorhergehenden Ansprüche, wobei der Kontaktclip (130) einen Leiterrahmenteil aufweist oder aus einem solchen besteht.
  14. Leistungselektronikvorrichtung (100, 100') nach einem der vorhergehenden Ansprüche, wobei der Träger (110) ein Substrat des Typs Direct-Copper-Bonded, Direct-Aluminium-Bonded, Aktive-Metall-Braze, Isoliertes Metallsubstrat oder Leiterrahmen aufweist oder daraus besteht.
  15. Verfahren (500) zum Herstellen einer Leistungselektronikvorrichtung, wobei das Verfahren (500) aufweist: Bereitstellen (501) eines Trägers, der mindestens zwei Chipmontagebereiche aufweist, wobei jeder der Chipmontagebereiche zur Aufnahme eines Leistungshalbleiterchips konfiguriert ist, Anbringen (502) mindestens eines Leistungshalbleiterchips auf dem Träger auf einem ersten der Chipmontagebereiche, wobei der Leistungshalbleiterchip eine erste Seite und eine gegenüberliegende zweite Seite aufweist, wobei die erste Seite dem Träger gegenüberliegt, Belassen (503) eines zweiten der Chipmontagebereiche frei von einem Halbleiterchip, und Anordnen (504) eines Kontaktclips über dem Leistungshalbleiterchip und über dem zweiten Chipmontagebereich, so dass der Kontaktclip zumindest teilweise in einer ersten Ebene angeordnet ist, wobei ein erster Teil des Kontaktclips über dem Leistungshalbleiterchip nach unten gebogen ist, so dass der erste Teil in einer zweiten Ebene unterhalb der ersten Ebene angeordnet ist und mit der zweiten Seite des Leistungshalbleiterchips gekoppelt ist, und wobei ein zweiter Teil des Kontaktclips über dem zweiten Chipmontagebereich nach oben gebogen ist, so dass der zweite Teil in einer dritten Ebene oberhalb der ersten Ebene angeordnet ist, oder wobei der zweite Teil frei von jeder Biegung ist, so dass der zweite Teil in der ersten Ebene angeordnet ist.
  16. Verfahren (500) nach Anspruch 15, ferner aufweisend: Verkapseln des Leistungshalbleiterchips mit einem Formkörper, so dass der Formkörper innerhalb eines Umfangs des Trägers eine Unterseite des Kontaktclips vollständig bedeckt, wobei die Unterseite dem Träger zugewandt ist, mit Ausnahme derjenigen Teile der Unterseite des Kontaktclips, die über dem mindestens einen Leistungshalbleiterchip angeordnet sind.
DE102022126082.8A 2022-10-10 2022-10-10 Leistungselektronikvorrichtung und verfahren zu ihrer herstellung Active DE102022126082B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102022126082.8A DE102022126082B4 (de) 2022-10-10 2022-10-10 Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
US18/476,417 US20240120309A1 (en) 2022-10-10 2023-09-28 Power electronic device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022126082.8A DE102022126082B4 (de) 2022-10-10 2022-10-10 Leistungselektronikvorrichtung und verfahren zu ihrer herstellung

Publications (2)

Publication Number Publication Date
DE102022126082A1 DE102022126082A1 (de) 2024-04-11
DE102022126082B4 true DE102022126082B4 (de) 2024-05-08

Family

ID=90355300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022126082.8A Active DE102022126082B4 (de) 2022-10-10 2022-10-10 Leistungselektronikvorrichtung und verfahren zu ihrer herstellung

Country Status (2)

Country Link
US (1) US20240120309A1 (de)
DE (1) DE102022126082B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251500A (ja) 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法
US20180342440A1 (en) 2017-05-26 2018-11-29 Renesas Electronics Corporation Electronic device
DE112016007432T5 (de) 2016-11-11 2019-07-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Invertereinheit und Automobil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251500A (ja) 2012-06-04 2013-12-12 Renesas Electronics Corp 半導体装置及びその製造方法
DE112016007432T5 (de) 2016-11-11 2019-07-25 Mitsubishi Electric Corporation Halbleitervorrichtung, Invertereinheit und Automobil
US20180342440A1 (en) 2017-05-26 2018-11-29 Renesas Electronics Corporation Electronic device

Also Published As

Publication number Publication date
DE102022126082A1 (de) 2024-04-11
US20240120309A1 (en) 2024-04-11

Similar Documents

Publication Publication Date Title
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102006005050B4 (de) Halbleitervorrichtung mit Extraktionselektrode und Verfahren
DE102016223651A1 (de) Halbleitermodul und halbleitervorrichtung
DE102018130147A1 (de) Halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung
DE102022126082B4 (de) Leistungselektronikvorrichtung und verfahren zu ihrer herstellung
DE102020106247A1 (de) Leadframe-stabilisator für verbesserte leiterplanarität
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes
DE102019121229A1 (de) Elektronische Vorrichtungen mit elektrisch isolierten Lastelektroden
DE102019135373A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102019115857A1 (de) Halbleitergehäuse und verfahren zur herstellung eines halbleitergehäuses
DE102019104730A1 (de) Leistungshalbleiteranordnung und Verfahren zur Herstellung einer Leistungshalbleiteranordnung
DE102017127089A1 (de) Multi-Die-Gehäuse und Verfahren
DE202021001687U1 (de) Leistungselektronikmodul
DE102021105264A1 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE102020126857A1 (de) Leistungshalbleitergehäuse und verfahren zur herstellung eines leistungshalbleitergehäuses
DE102020102653A1 (de) Halbleitervorrichtung mit einem Erweiterungselement zur Luftkühlung
DE102022119564A1 (de) Formgegossenes leistungshalbleitermodul und verfahren zur herstellung desselben
DE102021104793B4 (de) Leistungshalbleitermodul mit externem kontaktelement
DE102020131070B4 (de) Package mit einer erhöhten Leitung und einer Struktur, die sich vertikal vom Boden des Verkapselungsmittels erstreckt, elektronisches Gerät sowie Verfahren zur Herstellung eines Packages
DE102022209470A1 (de) Leistungshalbleiter-package und verfahren zu dessen herstellung
DE102019105123B4 (de) Halbleiteranordnung, laminierte Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102020106929B4 (de) Halbleitervorrichtung mit einem die-pad mit einer dammartigen konfiguration und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division