JP2023518177A - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP2023518177A JP2023518177A JP2022554719A JP2022554719A JP2023518177A JP 2023518177 A JP2023518177 A JP 2023518177A JP 2022554719 A JP2022554719 A JP 2022554719A JP 2022554719 A JP2022554719 A JP 2022554719A JP 2023518177 A JP2023518177 A JP 2023518177A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- semiconductor chip
- solder
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910000679 solder Inorganic materials 0.000 claims abstract description 65
- 230000000903 blocking effect Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000010410 layer Substances 0.000 description 53
- 238000010586 diagram Methods 0.000 description 10
- 238000000576 coating method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3485—Applying solder paste, slurry or powder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/099—Coating over pads, e.g. solder resist partly over pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/041—Solder preforms in the shape of solder balls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
実施形態によるプリント回路基板が開示される。プリント回路基板は、ベース基板と、前記ベース基板に形成されるパッドと金属ラインとを含む金属層と、前記金属層が形成された前記ベース基板の上部に形成され、前記金属ラインの表面が露出する開口部が形成されるソルダーレジスト層と、前記ソルダーレジスト層と前記パッドに電気的に接続される半導体チップとの間に形成され、前記開口部に形成されるブロッキング領域を含むアンダーフィルと、を含む。【選択図】図3
Description
実施形態は、ソルダーボールの離脱を防止するための構造が形成されたプリント回路基板に関する。
一般的にPCB(Printed Circuit Board)製作時、最外層にソルダーレジスト(Solder Resist、SR)を塗布する。ソルダーレジストは、絶縁永久コーティング物質の1つで配線回路を覆い、部品を実装するときに行われるはんだ付けによって意図しない接続が発生しないようにする。
図1は、従来技術のプリント回路基板のリフロー時の問題点を説明するための図である。
図1を参照すると、従来のプリント回路基板は、基板10、金属層20、ソルダーレジスト層(Solder Resist Layer)30、ソルダーボール(Solder Ball)40、半導体チップ50、アンダーフィル(Underfill)60を含むように構成し得る。
このようなプリント回路基板のリフロー時に、アンダーフィル内部湿度による圧力増加により、ソルダーボールの加熱時の金属層20とソルダーレジスト層30との接着力が弱く、ソルダーレジスト層30が離れて浮き上がり、この空間を通じてソルダーが押し出されて出てくる。
プリント回路基板が吸湿状態の場合、ソルダー流失がより増加し、製品の不良を引き起こす可能性がある。したがって、アンダーフィル適用製品のソルダー流失を防止できる方法が必要である。
実施形態は、ソルダーボールの離脱を防止するための構造が形成されたプリント回路基板を提供し得る。
実施形態によるプリント回路基板は、ベース基板と、前記ベース基板に形成されるパッドと金属ラインとを含む金属層と、前記金属層が形成された前記ベース基板の上部に形成され、前記金属ラインの表面が露出する開口部が形成されるソルダーレジスト層と、前記ソルダーレジスト層と前記パッドに電気的に接続される半導体チップとの間に形成され、前記開口部に形成されるブロッキング領域を含むアンダーフィルと、を含み得る。
前記ブロッキング領域は、前記半導体チップのエッジに沿って前記半導体チップの全体を囲むように形成され得る。
前記ブロッキング領域は、前記半導体チップのエッジに沿って前記半導体チップの一部を囲むように形成され得る。
前記ブロッキング領域は、前記半導体チップの全体のエッジのうち、金属ラインが形成された領域に形成され得る。
前記開口部は、前記パッドから予め定められた距離以内に形成され得る。
前記プリント回路基板は、前記金属層の前記パッドの上部に形成されたソルダーボールをさらに含み得る。
前記開口部は、並んで形成される複数の開口部を含み、前記ブロッキング領域は、前記複数の開口部のそれぞれに形成される複数のブロッキング領域を含み得る。
前記開口部の幅は、0.2mm~0.3mmであり得る。
実施形態によると、ベース基板の上部に形成されたソルダーレジスト層のうち、半導体チップの少なくとも一部を囲むソルダーレジストを除去し、その除去された部分にアンダーフィルによるブロッキング領域を形成することによって、リフロー時にアンダーフィルの圧力増加により、ソルダーレジストが変形してもソルダーが外部に流失することを防止できる。
実施形態によると、ソルダーレジスト層に所定のブロッキング領域を形成してソルダーの流失を防止できるため、アンダーフィル適用製品の不良率を低くすることができる。
実施形態によると、アンダーフィル適用製品の不良率を低くすることが可能であるため、信頼性を向上させることができるだけでなく、これによる売上向上を期待できる。
以下、添付の図面を参照して本発明の好ましい実施形態を詳細に説明する。
ただし、本発明の技術思想は、説明される一部の実施形態に限定されるものではなく、様々な形で実装でき、本発明の技術思想の範囲内であれば、実施形態間のその構成要素のうち、1つ以上を選択的に結合、置換して使用できる。
また、本発明の実施形態で用いられる用語(技術および科学的用語を含む)は、明確に特に定義されて記述されない限り、本発明が属する技術分野において通常の知識を有する者に一般的に理解できる意味として解釈されることができ、辞書に定義された用語のような一般的に使用される用語は、関連技術の文脈上の意味を考慮してその意味を解釈することができる。
また、本発明の実施形態で使用される用語は、実施形態を説明するためのものであり、本発明を制限しようとするものではない。
本明細書において、単数形は、言句で特に言及しない限り、複数形も含み得、「Aおよび(と)B、Cのうち、少なくとも1つ(または1つ以上)」として記載される場合、A、B、Cで組み合わせられるすべての組み合わせのうち、1つ以上を含み得る。
また、本発明の実施形態の構成要素を説明するにおいて、第1、第2、A、B、(a)、(b)などの用語を使用できる。
これらの用語は、その構成要素を他の構成要素と区別するためのものであり、その用語によって当該構成要素の本質や順番または順序などに限定されない。
そして、ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載される場合、その構成要素は、その他の構成要素に直接的に連結、結合、または接続される場合だけでなく、その構成要素とその他の構成要素との間にあるまた他の構成要素によって、「連結」、「結合」、または「接続」される場合も含み得る。
また、各構成要素の「上(うえ)または下(した)」に形成または配置されるものとして記載される場合、上(うえ)または下(した)は、2つの構成要素が互いに直接接触する場合だけでなく、1つ以上のまた他の構成要素が2つの構成要素の間に形成または配置される場合も含む。また、「上(うえ)または下(した)」で表現される場合、1つの構成要素を基準に上側方向だけでなく、下側方向の意味も含み得る。
実施形態においては、ベース基板の上部に形成されたソルダーレジスト層のうち、半導体チップの少なくとも一部を囲むソルダーレジストを除去し、その除去された部分にアンダーフィルによるブロッキング領域を形成する新しい構造のプリント回路基板を提案する。
図2は、本発明の実施形態による半導体チップを搭載したプリント回路基板を示す斜視図であり、図3は、図2に示すプリント回路基板の全体構造を説明するための断面図である。
図2~図3を参照すると、実施形態によるプリント回路基板は、ベース基板100、金属層200、ソルダーレジスト層(Solder Resist Layer)300、ソルダーボール(Solder Ball)400、半導体チップ500、アンダーフィル(Underfill)600、ブロッキング領域(Blocking Area)300aを含み得る。
ベース基板100は、第1面と第2面とを含み、第1面に半導体チップ500を配置し得る。このようなベース基板100は、単層で構成され得るが、必ずしもこれに限定されず、多層、ビアからなるビルドアップ層などで構成され得る。
金属層200は、ベース基板100に結合される部品間の電気的接続を提供し得る。金属層200は、ベース基板100の上部に形成され、半導体チップ500と接続され得る。金属層200は、ベース基板100に形成されるパッドと金属ラインとを含み得る。金属層200は、電気的接続のための導電性材料で形成され得る。
ソルダーレジスト層300は、金属層200が形成された基板100の上部に形成され得る。ソルダーレジスト層300は、ベース基板100の上部にソルダーボール400の接合または電子素子の実装時に、回路パターンの間のショートを防止できる。ソルダーレジスト層300は、電気的な安定性を確保するための絶縁性材料で形成され得る。
例えば、ソルダーレジスト層300は、液状のソルダーレジストインクを金属層200が形成されたベース基板100の上部にコーティングまたは塗布して形成され得る。このとき、コーティングする方法としては、物理的蒸着(Physical Vapor Deposition、PVD)、化学的蒸着(Chemical Vapor Deposition、CVD)、原子層堆積(Atomic Layer Deposition、ALD)などがある。
ソルダーレジスト層300は、ソルダーレジスト(Solder Resist)またはフォトソルダーレジスト(Photo Solder Resist)で形成され得る。ソルダーレジストは、基板に部品をはんだ付けする際に鉛が付いてはならない部分に予め塗っておくレジストをいい、フォトソルダーレジストは、はんだ付けまたははんだ被覆を必要としない部分を補助する目的で使用する感光レジストをいう。
ソルダーレジスト層300は、ソルダーボール400に隣接する領域に開口部300aが形成され得る。ソルダーレジスト層300の開口部300aには、アンダーフィル600によるブロッキング領域600aが形成され得る。このとき、開口部300aは、幅Wが0.2mm~0.3mmに設計されることができるが、0.2mmに設計されることが最も好ましい。
ソルダーボール400は、金属層200と半導体チップ500とを電気的に接続し得る。
半導体チップ500は、ベース基板100の上部に配置され、ソルダーボール400を介して電気的に接続され得る。ここで、半導体チップ500は、BGA(Ball Grid Array)チップであり得る。
アンダーフィル600は、ベース基板100と半導体チップ500との間、またはソルダーボール400の間に形成され得る。アンダーフィル600は、半導体チップ500のサイズよりも広い領域に形成され得る。
また、アンダーフィル600の外郭には、フィレット(Fillet)が外部に露出するように形成され得る。
ブロッキング領域600aは、アンダーフィル600によってソルダーレジスト層300の開口部300aに形成され得る。すなわち、ブロッキング領域600aは、ソルダーレジスト層300の一部領域のソルダーレジストを除去し、金属層200の表面がソルダーレジスト層300から露出する領域にアンダーフィル600によって形成される突起部であり得る。
ブロッキング領域600aは、半導体チップ500が配置される領域内に形成され得るが、半導体チップ500のエッジ領域に沿って半導体チップ500を囲むように形成され得る。このようなブロッキング領域600aは、半導体チップ500の全体を囲むように形成されるか、または全体ではない半導体チップ500の少なくとも一部を囲むように形成され得る。
図4は、実施形態によるブロッキング領域の形成過程を説明するための図であり、図5は、実施形態によるブロッキング領域のソルダー流失防止原理を説明するための図である。
図4を参照すると、ベース基板100の上部に金属層200、すなわちパッドに隣接する部分にソルダーレジスト層300の一部領域を除去して金属層が露出する開口部300aが形成され得る。
開口部300aが形成されたベース基板100に半導体チップ500をソルダーボール400を用いて電気的に接続し得る。
開口部300aが形成されたベース基板100と半導体チップ500との間またはソルダーボール400の間にエポキシ樹脂などを塗布することによって、アンダーフィル600が形成され、アンダーフィル600によって開口部300aにブロッキング領域600aが形成され得る。
このようなアンダーフィル600は、半導体チップ500を超過するように設計されているため、アンダーフィル工程を行った後、アンダーフィル600によって金属層200を十分に補強できるブロッキング領域300aが生成され、ソルダーレジスト層の変更なしに改善が可能である。
図5を参照すると、プリント回路基板のリフロー時に、アンダーフィル内部の湿度による圧力増加により、ソルダーボールの融解(Melting)時の金属層200とソルダーレジスト層300との接着力が弱く、ソルダーレジスト層300が離れて浮き上がり、この浮き上がり空間を通してソルダーが移動することになる。
ソルダーが移動する経路上にブロッキング領域300aが形成されているため、ソルダーは、ブロッキング領域300aに充填されているアンダーフィル600によって移動が遮断されることができる。
したがって、ソルダーレジスト層300の一部を除去してブロッキング領域300aを形成することによって、ブロッキング領域300aによってソルダーが外部に抜ける現象の防止が可能となる。
図6a~図6cは、実施形態によるブロッキング領域の形状を説明するための図である。
図6aを参照すると、ベース基板100に回路パターンとパッドを含む金属層200が形成され、金属層200に形成されたベース基板100の上部にソルダーレジスト層300が形成され得る。
図6bを参照すると、ベース基板100の上部に配置される半導体チップのエッジに沿ってソルダーレジスト層のソルダーレジストをすべて除去してブロッキング領域300aが形成され得る。
図6cを参照すると、ベース基板100の上部に配置される半導体チップのエッジに沿ってソルダーレジスト層のソルダーレジストを一部除去してブロッキング領域300aが形成され得る。
ここでは、金属層200が露出し得る領域のみを除去できる。これは、ソルダーが金属層200とソルダーレジスト層300との間を通って抜け出すためである。
ここでは、半導体チップのエッジに沿って1つのブロッキング領域が形成される場合を一例として説明しているが、必ずしもこれに限定されず、複数のブロッキング領域が形成され得る。
例えば、ソルダーレジスト層300に複数の開口部を並べて形成することによって、アンダーフィル600によって複数の開口部のそれぞれに複数のブロッキング領域が形成され得る。
以上、本発明の好ましい実施形態を参照して説明したが、当該技術分野の熟練した当業者は、以下の特許請求の範囲に記載された本発明の思想および領域から逸脱しない範囲内で本発明を様々に修正および変更できることを理解できるであろう。
100:ベース基板
200:金属層
300:ソルダーレジスト層
400:ソルダーボール
500:半導体チップ
600:アンダーフィル
600a:ブロッキング領域
200:金属層
300:ソルダーレジスト層
400:ソルダーボール
500:半導体チップ
600:アンダーフィル
600a:ブロッキング領域
Claims (8)
- ベース基板と、
前記ベース基板に形成されるパッドと金属ラインとを含む金属層と、
前記金属層が形成された前記ベース基板の上部に形成され、前記金属ラインの表面が露出する開口部が形成されるソルダーレジスト層と、
前記ソルダーレジスト層と前記パッドに電気的に接続される半導体チップとの間に形成され、前記開口部に形成されたブロッキング領域を含むアンダーフィルと、を含む、プリント回路基板。 - 前記ブロッキング領域は、
前記半導体チップのエッジに沿って前記半導体チップの全体を囲むように形成される、請求項1に記載のプリント回路基板。 - 前記ブロッキング領域は、
前記半導体チップのエッジに沿って前記半導体チップの一部を囲むように形成される、請求項1に記載のプリント回路基板。 - 前記ブロッキング領域は、
前記半導体チップの全体のエッジのうち、金属ラインが形成された領域に形成される、請求項3に記載のプリント回路基板。 - 前記開口部は、前記パッドから予め定められた距離以内に形成される、請求項1に記載のプリント回路基板。
- 前記金属層の前記パッドの上部に形成されるソルダーボールをさらに含む、請求項1に記載のプリント回路基板。
- 前記開口部は、並んで形成される複数の開口部を含み、
前記ブロッキング領域は、
前記複数の開口部のそれぞれに形成される複数のブロッキング領域を含む、請求項1に記載のプリント回路基板。 - 前記開口部の幅は、0.2mm~0.3mmである、請求項1に記載のプリント回路基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0029582 | 2020-03-10 | ||
KR1020200029582A KR20210114197A (ko) | 2020-03-10 | 2020-03-10 | 인쇄회로기판 |
PCT/KR2021/002594 WO2021182790A1 (ko) | 2020-03-10 | 2021-03-03 | 인쇄회로기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023518177A true JP2023518177A (ja) | 2023-04-28 |
Family
ID=77670751
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022554719A Pending JP2023518177A (ja) | 2020-03-10 | 2021-03-03 | プリント回路基板 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20230156915A1 (ja) |
EP (1) | EP4120808A4 (ja) |
JP (1) | JP2023518177A (ja) |
KR (1) | KR20210114197A (ja) |
CN (1) | CN115245056A (ja) |
WO (1) | WO2021182790A1 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218234A (en) * | 1991-12-23 | 1993-06-08 | Motorola, Inc. | Semiconductor device with controlled spread polymeric underfill |
KR20000018573A (ko) | 1998-09-03 | 2000-04-06 | 윤종용 | 솔더볼이 수지로 보강된 bga소자 및 제조방법 |
KR20010017868A (ko) | 1999-08-16 | 2001-03-05 | 윤종용 | 볼 그리드 어레이 패키지 |
US6774497B1 (en) * | 2003-03-28 | 2004-08-10 | Freescale Semiconductor, Inc. | Flip-chip assembly with thin underfill and thick solder mask |
KR100520080B1 (ko) * | 2003-07-18 | 2005-10-12 | 삼성전자주식회사 | 반도체칩 표면실장방법 |
JP2008210827A (ja) * | 2007-02-23 | 2008-09-11 | Nec Electronics Corp | 半導体装置および配線基板、ならびにそれらの製造方法 |
KR100862008B1 (ko) * | 2007-06-04 | 2008-10-07 | 삼성전기주식회사 | 인쇄회로기판의 제조방법 |
KR20110029466A (ko) * | 2009-09-15 | 2011-03-23 | 삼성전기주식회사 | 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판 |
-
2020
- 2020-03-10 KR KR1020200029582A patent/KR20210114197A/ko unknown
-
2021
- 2021-03-03 CN CN202180020678.4A patent/CN115245056A/zh active Pending
- 2021-03-03 WO PCT/KR2021/002594 patent/WO2021182790A1/ko unknown
- 2021-03-03 US US17/910,528 patent/US20230156915A1/en active Pending
- 2021-03-03 JP JP2022554719A patent/JP2023518177A/ja active Pending
- 2021-03-03 EP EP21766863.1A patent/EP4120808A4/en active Pending
Also Published As
Publication number | Publication date |
---|---|
EP4120808A4 (en) | 2024-05-22 |
EP4120808A1 (en) | 2023-01-18 |
WO2021182790A1 (ko) | 2021-09-16 |
KR20210114197A (ko) | 2021-09-23 |
US20230156915A1 (en) | 2023-05-18 |
CN115245056A (zh) | 2022-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5875102A (en) | Eclipse via in pad structure | |
JP5259095B2 (ja) | 半導体装置 | |
TWI395274B (zh) | 製造電路基材的方法及製造電子部件封裝結構的方法 | |
KR101168263B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US7151050B2 (en) | Method for fabricating electrical connection structure of circuit board | |
US7952199B2 (en) | Circuit board including solder ball land having hole and semiconductor package having the circuit board | |
US8378482B2 (en) | Wiring board | |
US20080041620A1 (en) | Surface mount attachment of components | |
JP2919456B2 (ja) | 半導体パッケージの印刷回路基板実装構造 | |
US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
KR101054440B1 (ko) | 전자 소자 패키지 및 그 제조 방법 | |
KR20200107200A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
US20230420402A1 (en) | Semiconductor package | |
KR20130126171A (ko) | 범프 구조물 및 이의 형성 방법 | |
KR20160095520A (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
US20080000874A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2023518177A (ja) | プリント回路基板 | |
US20080251945A1 (en) | Semiconductor package that has electronic component and its fabrication method | |
KR20220007674A (ko) | 플레이스드 볼 구조 및 제조 공정 | |
US20070085217A1 (en) | Mounting board and semiconductor device | |
KR100647171B1 (ko) | 선택 영역 땜납 배치 | |
JP2006237367A (ja) | プリント配線板 | |
JP2007027341A (ja) | プリント配線板および電子部品実装構造 | |
JPH10284846A (ja) | ボールグリッドアレイパッケージ形半導体部品の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240216 |