JP2001053090A - 電子アセンブリのアンダフィリングを行う方法 - Google Patents
電子アセンブリのアンダフィリングを行う方法Info
- Publication number
- JP2001053090A JP2001053090A JP2000213812A JP2000213812A JP2001053090A JP 2001053090 A JP2001053090 A JP 2001053090A JP 2000213812 A JP2000213812 A JP 2000213812A JP 2000213812 A JP2000213812 A JP 2000213812A JP 2001053090 A JP2001053090 A JP 2001053090A
- Authority
- JP
- Japan
- Prior art keywords
- underfilling
- electronic assembly
- dispenser
- opening
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電子アセンブリの空間を一貫した特性でアン
ダフィリングできるようにする。 【解決手段】 基板１２上に実装された半導体ダイ１１
を備えた電子アセンブリ１０をアンダフィリングするた
めの方法が提供される。該方法は前記アセンブリ１０と
アンダフィル用ディスペンサ１８とを加熱してアセンブ
リ１０における開口１７を通ってアンダフィリング材料
２５がダイ１１と基板１２の対向面１４，１５の間の空
間１３へと毛管現象で流れ込むのを助ける。
ダフィリングできるようにする。 【解決手段】 基板１２上に実装された半導体ダイ１１
を備えた電子アセンブリ１０をアンダフィリングするた
めの方法が提供される。該方法は前記アセンブリ１０と
アンダフィル用ディスペンサ１８とを加熱してアセンブ
リ１０における開口１７を通ってアンダフィリング材料
２５がダイ１１と基板１２の対向面１４，１５の間の空
間１３へと毛管現象で流れ込むのを助ける。
Description
【０００１】
【発明の属する技術分野】この発明は電子アセンブリに
おける空間の下充填またはアンダフィリング（ｕｎｄｅ
ｒｆｉｌｌｉｎｇ）のための方法に関し、特に、排他的
ではないが、電子部品の半導体ダイと基板との間のアン
ダフィリングに関する。
おける空間の下充填またはアンダフィリング（ｕｎｄｅ
ｒｆｉｌｌｉｎｇ）のための方法に関し、特に、排他的
ではないが、電子部品の半導体ダイと基板との間のアン
ダフィリングに関する。
【０００２】
【従来の技術】電子アセンブリは典型的には基板の上に
実装された半導体ダイ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｄｉｅ）を含む。該ダイおよび基板は各々対向面を有
し、該対向面の上にはパッドが配置され、該ダイのパッ
ドは、はんだボールまたは他の導電性の接合材料によっ
て、基板のパッドに電気的に接続されている。この構成
はダイと基板との対向面の間に空間を生じさせることが
理解されるであろう。一般に、ほこり、湿気および他の
望ましくない材料が該空間に入り電子アセンブリをショ
ートさせる可能性を低減するためにそのような空間のア
ンダフィリングを行うことが望ましい。
実装された半導体ダイ（ｓｅｍｉｃｏｎｄｕｃｔｏｒ
ｄｉｅ）を含む。該ダイおよび基板は各々対向面を有
し、該対向面の上にはパッドが配置され、該ダイのパッ
ドは、はんだボールまたは他の導電性の接合材料によっ
て、基板のパッドに電気的に接続されている。この構成
はダイと基板との対向面の間に空間を生じさせることが
理解されるであろう。一般に、ほこり、湿気および他の
望ましくない材料が該空間に入り電子アセンブリをショ
ートさせる可能性を低減するためにそのような空間のア
ンダフィリングを行うことが望ましい。
【０００３】ダイと基板との間に挟まれた異方導電性材
料を使用する電子アセンブリが米国特許第５，１６２，
６１３号に示されている。米国特許第５，２０３，０７
６号および第５，３８６，６２４号は各々ダイと基板と
の間の空間をアンダフィリングする封入材料（ｅｎｃａ
ｐｓｕｌａｎｔ）について述べている。
料を使用する電子アセンブリが米国特許第５，１６２，
６１３号に示されている。米国特許第５，２０３，０７
６号および第５，３８６，６２４号は各々ダイと基板と
の間の空間をアンダフィリングする封入材料（ｅｎｃａ
ｐｓｕｌａｎｔ）について述べている。
【０００４】アンダフィリングは、米国特許第５，２０
３，０７６号に述べられているように、ダイと基板との
間の空間にアンダフィリング材料を引き込むために真空
を加えることによって促進する（ａｓｓｉｓｔ）ことが
できる。
３，０７６号に述べられているように、ダイと基板との
間の空間にアンダフィリング材料を引き込むために真空
を加えることによって促進する（ａｓｓｉｓｔ）ことが
できる。
【０００５】米国特許第５，４７４，９５８号に述べら
れた方法はダイと基板との間の空間にアンダフィリング
の材料を注入するために高い温度および圧力を使用す
る。高い圧力はまた米国特許第５，６９７，１４８号に
よっても使用され、それによってアンダフィリングの注
入ポートが基板内へ穴あけされ、該穴を通ってあらかじ
め定められた量のアンダフィリング材料が油圧または水
圧のもとで送り込まれる。
れた方法はダイと基板との間の空間にアンダフィリング
の材料を注入するために高い温度および圧力を使用す
る。高い圧力はまた米国特許第５，６９７，１４８号に
よっても使用され、それによってアンダフィリングの注
入ポートが基板内へ穴あけされ、該穴を通ってあらかじ
め定められた量のアンダフィリング材料が油圧または水
圧のもとで送り込まれる。
【０００６】
【発明が解決しようとする課題】真空または圧力を使用
するアンダフィリング方法は通常校正された量のアンダ
フィリング材料をダイと基板との間の空間に施与する。
しかしながら、アンダフィリング材料の固有の特性が温
度に依存する密度および粘度である場合は、粘度および
／または密度あるいは濃度が変化すれば正しい量のアン
ダフィリング材料を再現可能に施与することは困難にな
ることがある。これは充填されていない空間を生じ、あ
るいは過充填を引き起こし、従って、アンダフィリング
材料の浪費を生じる結果となる。また、加圧されたアン
ダフィリング材料は電子アセンブリを損傷する可能性が
ある。
するアンダフィリング方法は通常校正された量のアンダ
フィリング材料をダイと基板との間の空間に施与する。
しかしながら、アンダフィリング材料の固有の特性が温
度に依存する密度および粘度である場合は、粘度および
／または密度あるいは濃度が変化すれば正しい量のアン
ダフィリング材料を再現可能に施与することは困難にな
ることがある。これは充填されていない空間を生じ、あ
るいは過充填を引き起こし、従って、アンダフィリング
材料の浪費を生じる結果となる。また、加圧されたアン
ダフィリング材料は電子アセンブリを損傷する可能性が
ある。
【０００７】
【課題を解決するための手段】本発明は基板上に実装さ
れた半導体ダイを具備する電子アセンブリにアンダフィ
リングを行う方法に関するもので、該方法は、前記アセ
ンブリを加熱する段階、前記アセンブリに開口を備えた
アンダフィリング用ディスペンサを整列させる段階、そ
して前記開口を通して前記ディスペンサからアンダフィ
リング材料を施与し、それによって前記アセンブリの対
向する面の間の空間を充填する段階であって、該充填す
る段階は毛管現象のみによって制御されるもの、を具備
する。
れた半導体ダイを具備する電子アセンブリにアンダフィ
リングを行う方法に関するもので、該方法は、前記アセ
ンブリを加熱する段階、前記アセンブリに開口を備えた
アンダフィリング用ディスペンサを整列させる段階、そ
して前記開口を通して前記ディスペンサからアンダフィ
リング材料を施与し、それによって前記アセンブリの対
向する面の間の空間を充填する段階であって、該充填す
る段階は毛管現象のみによって制御されるもの、を具備
する。
【０００８】好ましくは、前記方法はさらに前記開口が
前記対向面の内の少なくとも１つに対して中心に位置す
ることによって特徴付けられる。
前記対向面の内の少なくとも１つに対して中心に位置す
ることによって特徴付けられる。
【０００９】好ましくは、前記方法はさらに前記開口が
前記基板にあることを特徴とするものとされる。
前記基板にあることを特徴とするものとされる。
【００１０】より適切には、前記方法は前記開口が前記
ダイにあることを特徴とするものとされる。
ダイにあることを特徴とするものとされる。
【００１１】好ましくは、前記方法はさらに前記ディス
ペンサが実質的に垂直な管を備え、前記管の施与端は施
与の間前記開口に位置するよう構成されることを特徴と
する。
ペンサが実質的に垂直な管を備え、前記管の施与端は施
与の間前記開口に位置するよう構成されることを特徴と
する。
【００１２】好ましくは、前記方法はさらに前記実質的
に垂直な管が連結されたアンダフィリング材料の貯蔵部
を有するものとされる。
に垂直な管が連結されたアンダフィリング材料の貯蔵部
を有するものとされる。
【００１３】適切には、前記方法はさらに前記加熱段階
が前記ディスペンサを加熱する段階を含むことを特徴と
するものとされる。
が前記ディスペンサを加熱する段階を含むことを特徴と
するものとされる。
【００１４】好ましくは、前記方法はさらに前記アセン
ブリおよび前記ディスペンサをそれぞれ加熱するための
別個のヒータを使用することを特徴とするものとされ
る。
ブリおよび前記ディスペンサをそれぞれ加熱するための
別個のヒータを使用することを特徴とするものとされ
る。
【００１５】
【発明の実施の形態】本発明をより完全に理解しかつ実
際の効果を達成できるようにするため、添付の図面を参
照して好ましい実施形態につき説明する。
際の効果を達成できるようにするため、添付の図面を参
照して好ましい実施形態につき説明する。
【００１６】図１を参照すると、基板１２上に実装され
たダイ１１を備えた電子アセンブリが示されており、ダ
イ１１の対向面（ｆａｃｉｎｇ ｓｕｒｆａｃｅ）１４
と前記基板１２の対向面１５との間に空間１３が存在す
る。当業者に理解されるように、ダイ１１および基板１
２は各々それぞれの対向面１４および１５上に位置する
パッドを有し、該パッドははんだボール１６によって電
気的に連通している。
たダイ１１を備えた電子アセンブリが示されており、ダ
イ１１の対向面（ｆａｃｉｎｇ ｓｕｒｆａｃｅ）１４
と前記基板１２の対向面１５との間に空間１３が存在す
る。当業者に理解されるように、ダイ１１および基板１
２は各々それぞれの対向面１４および１５上に位置する
パッドを有し、該パッドははんだボール１６によって電
気的に連通している。
【００１７】図１および図２に示される実施形態によれ
ば、基板１２はダイ１１の対向面１４に対して中央に位
置する開口１７を含む。これに対し、図３および図４に
おいては、基板１２の対向面１５に対して、ダイ１１の
中央に位置する開口３１を備えた電子アセンブリ３０が
示されている。該アセンブリ３０のすべての他の構成要
素は図１のものと同じであり、かつ反復を避けるためこ
こでは説明しない。
ば、基板１２はダイ１１の対向面１４に対して中央に位
置する開口１７を含む。これに対し、図３および図４に
おいては、基板１２の対向面１５に対して、ダイ１１の
中央に位置する開口３１を備えた電子アセンブリ３０が
示されている。該アセンブリ３０のすべての他の構成要
素は図１のものと同じであり、かつ反復を避けるためこ
こでは説明しない。
【００１８】再び図１および図３を参照すると、周囲圧
力（ａｍｂｉｅｎｔ ｐｒｅｓｓｕｒｅ）に露出され
た、アンダフィル用貯蔵部１９を含むアンダフィル用デ
ィスペンサ１８が示されており、アンダフィル用貯蔵部
１９は開口１７または３１と整列された施与端（ｄｉｓ
ｐｅｎｓｉｎｇ ｅｎｄ）２１を有する実質的に垂直な
管２０と連結している。電子アセンブリ１０は、開口１
７がアンダフィル用ディスペンサ１８の垂直な管２０と
整列するようにアセンブリを移動させるコンベアまたは
輸送装置２２上に位置している。図示のごとく、別個の
ヒータ２３および２４がダイ１１、基板１２およびディ
スペンサ１８を加熱するために設けられており、それに
よってアンダフィリング材料２５の空間１３への毛管流
（ｃａｐｉｌｌａｒｙ ｆｌｏｗ）を補助している。こ
の点に関して、ヒータ２４は管２０の施与端２１に隣接
して配置されている。ヒータ２４は、この実施形態で
は、アンダフィリング材料２５の管２０から開口１７へ
の毛管流を可能にするには不十分な熱をアンダフィリン
グ材料２５に提供する。ヒータ２３は、ヒータ２４から
の熱とともに、管２０からのアンダフィリング材料２５
の毛管流を可能にする余分のまたは付加的な熱を与え
る。しかしながら、必ずしもヒータ２４を設けることが
すべての状況において必要な訳ではなく、この要求は周
囲温度による。
力（ａｍｂｉｅｎｔ ｐｒｅｓｓｕｒｅ）に露出され
た、アンダフィル用貯蔵部１９を含むアンダフィル用デ
ィスペンサ１８が示されており、アンダフィル用貯蔵部
１９は開口１７または３１と整列された施与端（ｄｉｓ
ｐｅｎｓｉｎｇ ｅｎｄ）２１を有する実質的に垂直な
管２０と連結している。電子アセンブリ１０は、開口１
７がアンダフィル用ディスペンサ１８の垂直な管２０と
整列するようにアセンブリを移動させるコンベアまたは
輸送装置２２上に位置している。図示のごとく、別個の
ヒータ２３および２４がダイ１１、基板１２およびディ
スペンサ１８を加熱するために設けられており、それに
よってアンダフィリング材料２５の空間１３への毛管流
（ｃａｐｉｌｌａｒｙ ｆｌｏｗ）を補助している。こ
の点に関して、ヒータ２４は管２０の施与端２１に隣接
して配置されている。ヒータ２４は、この実施形態で
は、アンダフィリング材料２５の管２０から開口１７へ
の毛管流を可能にするには不十分な熱をアンダフィリン
グ材料２５に提供する。ヒータ２３は、ヒータ２４から
の熱とともに、管２０からのアンダフィリング材料２５
の毛管流を可能にする余分のまたは付加的な熱を与え
る。しかしながら、必ずしもヒータ２４を設けることが
すべての状況において必要な訳ではなく、この要求は周
囲温度による。
【００１９】当業者には、ヒータ２３は、図５に示され
るように、アセンブリ１０とディスペンサ１８の双方を
加熱するのに十分なものとすることが可能なことが理解
されるであろう。さらに図５を参照すると、アンダフィ
リング材料２５、この場合は高粘性エポキシ、はディス
ペンサ１８の施与端２１から基板１２における開口１７
を通って毛管現象のみによって施される。矢印２６，２
７および２８はアンダフィリング材料２１のダイ１１と
基板１２との間の空間１３への毛管流の方向を示してい
る。
るように、アセンブリ１０とディスペンサ１８の双方を
加熱するのに十分なものとすることが可能なことが理解
されるであろう。さらに図５を参照すると、アンダフィ
リング材料２５、この場合は高粘性エポキシ、はディス
ペンサ１８の施与端２１から基板１２における開口１７
を通って毛管現象のみによって施される。矢印２６，２
７および２８はアンダフィリング材料２１のダイ１１と
基板１２との間の空間１３への毛管流の方向を示してい
る。
【００２０】次に図６を参照すると、アンダフィリング
用材料２５の流れはダイ１１の周辺部２９において、ま
たはその近くで、終了する。好ましくは、開口１７と比
較して実質的に垂直な管２０は比較的低い容積を有し、
それによってアンダフィリングが完了した場合に管２０
を開口１７から引き上げる際にアンダフィリング材料２
５の容積変化が最少になるようにされる。前記コンベア
が次にアンダフィリングの行われた電子アセンブリ１０
をディスペンサ１８から離しかつ他の電子アセンブリ１
０をディスペンサ１８の垂直な管２０と整列するように
移動する。また、ディスペンサ１８は開口１７との管２
０の整列を助けることができるロボットアーム（図示せ
ず）に結合される。
用材料２５の流れはダイ１１の周辺部２９において、ま
たはその近くで、終了する。好ましくは、開口１７と比
較して実質的に垂直な管２０は比較的低い容積を有し、
それによってアンダフィリングが完了した場合に管２０
を開口１７から引き上げる際にアンダフィリング材料２
５の容積変化が最少になるようにされる。前記コンベア
が次にアンダフィリングの行われた電子アセンブリ１０
をディスペンサ１８から離しかつ他の電子アセンブリ１
０をディスペンサ１８の垂直な管２０と整列するように
移動する。また、ディスペンサ１８は開口１７との管２
０の整列を助けることができるロボットアーム（図示せ
ず）に結合される。
【００２１】
【発明の効果】図１〜図６に示されるように、本発明は
実質的に一貫した電子アセンブリのアンダフィリングを
可能にする。これはアンダフィル用ディスペンサを電子
アセンブリの開口と整列させかつ少なくともアセンブリ
を加熱し、それによってアンダフィリング材料を毛管現
象のみによりアセンブリ内の空間へと施与することによ
って達成され、これは貯蔵部１９が周囲圧力に露出され
ているためである。
実質的に一貫した電子アセンブリのアンダフィリングを
可能にする。これはアンダフィル用ディスペンサを電子
アセンブリの開口と整列させかつ少なくともアセンブリ
を加熱し、それによってアンダフィリング材料を毛管現
象のみによりアセンブリ内の空間へと施与することによ
って達成され、これは貯蔵部１９が周囲圧力に露出され
ているためである。
【００２２】本発明の特定の利点は、アンダフィリング
材料の流れが毛管現象のみによって制御されるためアン
ダフィリング材料の浪費が低減されることである。同様
の理由により、本発明は基板とダイとの間の空間が完全
にアンダフィリングされる可能性を改善する。従って、
本発明の方法はアンダフィリングの効率および再現性を
改善する。さらに、圧力および真空の欠如によって電子
アセンブリへの損傷の危険性が低減される。
材料の流れが毛管現象のみによって制御されるためアン
ダフィリング材料の浪費が低減されることである。同様
の理由により、本発明は基板とダイとの間の空間が完全
にアンダフィリングされる可能性を改善する。従って、
本発明の方法はアンダフィリングの効率および再現性を
改善する。さらに、圧力および真空の欠如によって電子
アセンブリへの損傷の危険性が低減される。
【００２３】当業者は、本発明はここに詳細に説明され
た特定の実施形態に限定されず、かつ種々の他の実施形
態が可能であり、それらの実施形態は本発明の広い精神
および範囲内に入ることを理解するであろう。
た特定の実施形態に限定されず、かつ種々の他の実施形
態が可能であり、それらの実施形態は本発明の広い精神
および範囲内に入ることを理解するであろう。
【図１】中央に位置する開口が電子アセンブリの基板に
設けられた場合の電子アセンブリおよびアンダフィル用
ディスペンサを示す断面図である。
設けられた場合の電子アセンブリおよびアンダフィル用
ディスペンサを示す断面図である。
【図２】図１の基板における中央に位置する開口を示す
平面図である。
平面図である。
【図３】中央に位置する開口がダイにある場合の電子ア
センブリとアンダフィル用ディスペンサを示す断面図で
ある。
センブリとアンダフィル用ディスペンサを示す断面図で
ある。
【図４】図３のダイにおける中央に位置する開口を示す
平面図である。
平面図である。
【図５】図１に示される中央に位置する開口を通して施
与を行う間のアンダフィリング材料の流れを示す説明的
断面図である。
与を行う間のアンダフィリング材料の流れを示す説明的
断面図である。
【図６】アンダフィリングを終了した電子アセンブリを
示す断面図である。
示す断面図である。
１０ 電子アセンブリ １１ ダイ １２ 基板 １３ 空間 １４ ダイ１１の対向面 １５ 基板１２の対向面 １６ はんだボール １７ 開口 １８ アンダフィル用ディスペンサ １９ アンダフィル用貯蔵部 ２０ 垂直な管 ２１ 施与端 ２２ コンベア ２３，２４ ヒータ ２５ アンダフィリング材料
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワイ・ケウン・ホウ 中華人民共和国 香港 ツ・ロク・エステ イト ロク・ティン・ハウス2909 (72)発明者 シウ・チョン・チェン 中華人民共和国 香港 セウン・クワン・ オー ファイナリー・パーク ブロック２ フラット・エイ 34／エフ
Claims (8)
- 【請求項１】 基板上に実装された半導体ダイを具備す
る電子アセンブリのアンダフィリングを行う方法であっ
て、該方法は、 少なくとも前記電子アセンブリを加熱する段階、 前記電子アセンブリにおける開口とアンダフィル用ディ
スペンサを整列する段階、そして前記電子アセンブリの
対向面の間の空間を満たすために前記開口を通して前記
ディスペンサからアンダフィリング材料を施与する段階
であって、該施与は毛管現象のみによって制御されるも
の、 を具備することを特徴とする電子アセンブリのアンダフ
ィリングを行う方法。 - 【請求項２】 さらに、前記開口は前記対向面の内の少
なくとも１つに対して中央に位置することを特徴とする
請求項１に記載の方法。 - 【請求項３】 さらに、前記開口は前記基板にあること
を特徴とする請求項２に記載の方法。 - 【請求項４】 さらに、前記開口は前記半導体ダイにあ
ることを特徴とする請求項２に記載の方法。 - 【請求項５】 さらに、前記ディスペンサは実質的に垂
直な管を備え、前記管の施与端は施与の間に前記開口に
位置することを特徴とする請求項１に記載の方法。 - 【請求項６】 さらに、前記実質的に垂直な管はそれに
連結されたアンダフィリング材料の貯蔵部を有すること
を特徴とする請求項５に記載の方法。 - 【請求項７】 さらに、前記加熱する段階は前記ディス
ペンサを加熱する段階を含むことを特徴とする請求項１
に記載の方法。 - 【請求項８】 さらに、前記電子アセンブリと前記ディ
スペンサを加熱するためにそれぞれ別個のヒータを使用
することを特徴とする請求項７に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35452399A | 1999-07-15 | 1999-07-15 | |
| US09/354523 | 1999-07-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001053090A true JP2001053090A (ja) | 2001-02-23 |
Family
ID=23393713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000213812A Pending JP2001053090A (ja) | 1999-07-15 | 2000-07-14 | 電子アセンブリのアンダフィリングを行う方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001053090A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286797A (ja) * | 2005-03-31 | 2006-10-19 | Texas Instr Japan Ltd | 実装方法 |
| JP2019518945A (ja) * | 2016-05-10 | 2019-07-04 | コミサリヤ ア レネルジ アトミク エ ウ エネルジ アルタナティブ | ウェルプレートを観察するためのシステム |
-
2000
- 2000-07-14 JP JP2000213812A patent/JP2001053090A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286797A (ja) * | 2005-03-31 | 2006-10-19 | Texas Instr Japan Ltd | 実装方法 |
| JP2019518945A (ja) * | 2016-05-10 | 2019-07-04 | コミサリヤ ア レネルジ アトミク エ ウ エネルジ アルタナティブ | ウェルプレートを観察するためのシステム |
| US11119034B2 (en) | 2016-05-10 | 2021-09-14 | Commissariat à l'Énergie Atomique etaux Énergies Alternatives | System for observing a well plate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6599774B2 (en) | Technique for underfilling stacked chips on a cavity MLC module | |
| US6179598B1 (en) | Apparatus for filling a gap between spaced layers of a semiconductor | |
| US6081997A (en) | System and method for packaging an integrated circuit using encapsulant injection | |
| KR102192732B1 (ko) | 수지 밀봉 장치 및 수지 밀봉 방법 | |
| US6651320B1 (en) | Method for mounting semiconductor element to circuit board | |
| US5998242A (en) | Vacuum assisted underfill process and apparatus for semiconductor package fabrication | |
| JP3648053B2 (ja) | 半導体装置 | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| EP0644587B1 (en) | Semiconductor package and fabrication method | |
| KR102119992B1 (ko) | 수지 밀봉 장치 및 수지 밀봉 방법 | |
| US6255142B1 (en) | Method for underfilling semiconductor devices | |
| EP1461823A1 (en) | Apparatus and process for precise encapsulation of flip chip interconnects | |
| JPH1064932A (ja) | 集積回路のパッケージング方法 | |
| US7364684B2 (en) | Method of making an encapsulated microelectronic package having fluid carrying encapsulant channels | |
| US5994165A (en) | Method for mounting a semiconductor chip | |
| JP2001053090A (ja) | 電子アセンブリのアンダフィリングを行う方法 | |
| JP2004047670A (ja) | フリップチップ実装方法及びフリップチップ実装装置 | |
| JP2018113399A (ja) | 回路部品の製造方法および回路部品 | |
| US6514797B2 (en) | Underfill applications using film technology | |
| US7772034B2 (en) | Fabrication method of semiconductor device | |
| JP3422312B2 (ja) | 半導体装置の実装方法 | |
| JP3804586B2 (ja) | 半導体装置の製造方法 | |
| JP2002203866A (ja) | 半導体装置製造方法 | |
| US6482289B1 (en) | Nonconductive laminate for coupling substrates and method therefor | |
| CN108281398A (zh) | 半导体封装件及其制造方法 |