DE112012003296T5 - Halbleitermodul, Halbleitervorrichtung mit dem Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls - Google Patents

Halbleitermodul, Halbleitervorrichtung mit dem Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls Download PDF

Info

Publication number
DE112012003296T5
DE112012003296T5 DE112012003296.9T DE112012003296T DE112012003296T5 DE 112012003296 T5 DE112012003296 T5 DE 112012003296T5 DE 112012003296 T DE112012003296 T DE 112012003296T DE 112012003296 T5 DE112012003296 T5 DE 112012003296T5
Authority
DE
Germany
Prior art keywords
semiconductor chip
signal line
lead frame
semiconductor
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112012003296.9T
Other languages
English (en)
Other versions
DE112012003296B4 (de
Inventor
Tomokazu Watanabe
Hiroshi Ishino
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011174776A external-priority patent/JP5434986B2/ja
Priority claimed from JP2011174777A external-priority patent/JP5494590B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE112012003296T5 publication Critical patent/DE112012003296T5/de
Application granted granted Critical
Publication of DE112012003296B4 publication Critical patent/DE112012003296B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Halbleitermodul ist so konfiguriert, dass Wärmeabstrahlsubstrate (12–15) mit Leiterrahmen (9–11) verbunden sind und Halbleiterchips (7a, 7b, 8a, 8b) direkt mit den Leiterrahmen (9–11) verbunden sind, so dass die Halbleiterchips (7a, 7b, 8a, 8b) nicht über leitfähige Abschnitte (12a–15a) der Wärmeabstrahlsubstrate (12–15) mit den Leiterrahmen (9–11) verbunden sind. Daher können die leitfähigen Abschnitte (12a–15a) eine einteilige Form ohne Unterteilung aufweisen. Damit wird das Auftreten einer Krümmung der Wärmeabstrahlsubstrate (12–15) unterdrückt, wenn eine Temperatur von einer hohen Temperatur auf Raumtemperatur nach dem Harzverguss bei einer hohen Temperatur oder dergleichen verringert wird. Daher ist eine Verbindung zwischen dem Halbleiterchip (7a, 7b) und den Leiterrahmen (9–11) und eine Verbindung zwischen den Leiterrahmen (9–11) und den Wärmeabstrahlsubstraten (12–15) verbessert.

Description

  • QUERVERWEIS AUF ZUGEHÖRIGE ANMELDUNGEN
  • Die vorliegende Beschreibung basiert auf den japanischen Patentanmeldungen Nr. 2011-174776 , angemeldet am 10. August 2011, und Nr. 2011–174777 , angemeldet am 10. August 2011; auf die dortigen Offenbarungen wird hier vollinhaltlich Bezug genommen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleitermodul, in welchem ein Wärmeabstrahlsubstrat und ein Halbleiterchip, der mit einem Halbleiterleistungselement ausgebildet ist, welches über das Wärmeabstrahlsubstrat Wärme abstrahlt, mit einem Harz versiegelt und in einer einteiligen Struktur ausgebildet sind, sowie eine Halbleitervorrichtung mit dem Halbleitermodul.
  • STAND DER TECHNIK
  • Patentdokument 1 hat eine herkömmliche Halbleitervorrichtung vorgeschlagen, bei der eine Wärmesenke an einem Halbleitermodul befestigt ist. Das Halbleitermodul wird durch eine einteilige Struktur gebildet, bei der ein Halbleiterchip, der mit einem Halbleiterleistungselement ausgebildet ist, und ein Wärmeabstrahlsubstrat mit einem Harz versiegelt sind. Die Wärmesenke hat Rippen und bildet einen Kühlmechanismus.
  • 20 ist eine Querschnittsansicht der Halbleitervorrichtung. Wie in 20 gezeigt, sind Halbleiterchips J1, J2 mit Halbleiterleistungselementen ausgebildet. Ein Wärmeabstrahlsubstrat J3 enthält eine Kupferfolie J3a mit einem gewünschten Muster, ein isolierendes Substrat J3b und eine Kupferfolie J3c. Die Kupferfolie J3a des Wärmeabstrahlsubstrats J3 ist mit den Halbleiterchips J1, J2 in Verbindung. Eine Wärmesenke J4 hat Rippen J4a und ist mit der Kupferfolie J3c des Wärmeabstrahlsubstrats J3 befestigt. Der Halbleiterchip J1 ist mit einem Feldeffekttransistor mit isoliertem Gate (nachfolgend als IGBT bezeichnet) als Halbleiterleistungselement ausgebildet. Der Halbleiterchip J2 ist mit einer Freilaufdiode (nachfolgend als FWD bezeichnet) als Halbleiterleistungselement ausgebildet.
  • Signalleitungselektroden des Halbleiterchips J1, welche eine Gateelektrode beinhalten, sind über die Kupferfolie J3a mit einem Leiterrahmen J5 verbunden. Eine Emitterelektrode des Halbleiterchips J1 und eine Anodenelektrode des Halbleiterchips J2 sind über die Kupferfolie J3a mit einem Leiterrahmen J6 verbunden. Ein Wärmeabstrahlsubstrat J9b beinhaltet eine Kupferfolie 9a, ein isolierendes Substrat J9b und eine Kupferfolie J9c. Weiterhin sind eine Kollektorelektrode des Halbleiterchips J1 und eine Kathodenelektrode des Halbleiterchips J2 über Abstandshalter J7, J8, welche aus leitfähigen Bauteilen sind, mit der Kupferfolie 9a des Wärmeabstrahlsubstrats J9 verbunden. Somit ist die Kollektorelektrode des Halbleiterchips J1 und ist die Kathodenelektrode des Halbleiterchips J2 über die Kupferfolie J9a mit einem Leiterrahmen J10 verbunden.
  • Weiterhin wurde als ein anderes Beispiel bereits ein Halbleitermodul vorgeschlagen, das durch eine einteilige Struktur gebildet wird, bei der ein Halbleiterchip mit einem Halbleiterleistungselement und ein Wärmeabstrahlsubstrat mit einem Harz versiegelt sind (vgl. beispielsweise Patentdokument 2).
  • 21 ist eine Querschnittsansicht des Halbleitermoduls. Wie in dieser Figur gezeigt, enthält das Halbleitermodul einen Halbleiterchip J101 und einen Halbleiterchip J102, und der Halbleiterchip J101 und der Halbleiterchip J102 sind mit einem Harzteil J103 versiegelt. Der Halbleiterchip J101 ist mit einem Feldeffekttransistor mit isoliertem Gate (nachfolgend als IGBT bezeichnet) als Halbleiterleistungselement ausgebildet. Der Halbleiterchip J102 ist mit einer Freilaufdiode (nachfolgend als FWD bezeichnet) als Halbleiterleistungselement ausgebildet.
  • Ein Abschnitt zwischen einem Emitter und einem Kollektor des IGBT und ein Abschnitt zwischen einer Anode und einer Kathode der FWD sind in Parallelverbindung. Ein Signalleitungsanschluss J104 ist mit Signalleitungselektroden verbunden, welche eine Gateelektrode des IGBT beinhalten. Ein hoch–seitiger Anschluss J105 ist in Verbindung mit einer Kollektorelektrode. Ein niedrig–seitiger Anschluss J106 ist mit einer Emitterelektrode in Verbindung. Elektrische Verbindungen zu externen Teilen werden gemacht, da der Signalleitungsanschluss J104, der hoch-seitige Anschluss J105 und der niedrig-seitige Anschluss J106 von dem Harzteil J103 aus freiliegen.
  • Insbesondere sind die Signalleitungselektroden, welche die Gateelektrode des IGBT beinhalten, mit dem Signalleitungsanschluss J104 über einen Bonddraht J107 elektrisch verbunden, der zwischen dem Halbleiterchip J101 und dem Signalleitungsanschluss J104 verläuft. Die Kollektorelektrode des IGBT ist direkt über ein Lot J108 mit dem hoch-seitigen Anschluss J105 verbunden. Die Emitterelektrode des IGBT ist über ein Lot J109 mit einem Elektrodenblock J110 verbunden und ist weiterhin über ein Lot J111 mit dem niedrig-seitigen Anschluss J106 verbunden. Eine Anodenelektrode der FWD ist über ein Lot J112 mit einem Elektrodenblock J113 verbunden und ist weiterhin über ein Lot J114 mit niedrig-seitigen Anschluss J106 verbunden. Weiterhin ist eine Kathodenelektrode der FWD über ein Lot J115 direkt mit dem hoch-seitigen Anschluss J105 verbunden.
  • DRUCKSCHRIFTLICHER STAND DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungsveröffentlichung Nr. 2009-117428
    • Patentdokument 2: Japanische Patentschrift Nr. 3719506
  • In der in Patentdokument 1 beschriebenen Halbleitervorrichtung ist jedoch das Wärmeabstrahlsubstrat J3 gekrümmt. Damit wird es schwierig, die Kupferfolie J3a und die ersten und zweiten Halbleiterchips J1, J2 zusammenzufügen oder die Kupferfolie J3c und die Wärmesenke J4 zusammenzufügen.
  • Ansicht (a) von 22 zeigt eine vergrößerte Ansicht des Wärmeabstrahlsubstrats von 20, und (b) von 22 zeigt eine vergrößerte Querschnittsansicht, die einen Zustand zeigt, in welchem das Wärmeabstrahlsubstrat J3 gekrümmt ist. Wie in 20 und (a) von 22 gezeigt, ist die Kupferfolie J3a des Wärmeabstrahlsubstrats J3 gemustert und in einen Abschnitt, der mit den Signalleitungselektroden einschließlich der Gateelektrode des ersten Halbleiterchips J1 verbunden ist, und einen Abschnitt unterteilt, der mit der Emitterelektrode des ersten Halbleiterchips J1 oder der Anodenelektrode des zweiten Halbleiterchips J2 verbunden ist. Die unterteilten Abschnitte sind voneinander isoliert. Da somit die Muster der Kupferfolien J3a, J3c zwischen einer Vorderfläche und einer Rückfläche des Wärmeabstrahlsubstrats J3 keine symmetrische Struktur haben, wird die Wärmeabstrahlplatte J3 gekrümmt, wenn die Temperatur während der Herstellung von einer hohen Temperatur auf Raumtemperatur abgesenkt wird. Gemäß einem experimentellen Ergebnis kann eine starke Krümmung von 200 bis 400 μm bestätigt werden. Daher kann gemäß (b) von 22 die Kupferfolie J3a nicht mit einem Kissen J11 verbunden werden, das sich auf der Signalleitungselektrode des ersten Halbleiterchips J11 befindet. Selbst wenn die Kupferfolie J3a mit dem Kissen J11 verbunden werden kann, ist eine Verbindung hiermit schwach.
  • Weiterhin kann, selbst die Kupferfolie J3a mit der Signalleitungselektrode des ersten Halbleiterchips J11 und der Emitterelektrode des Halbleiterchips J1 oder der Anodenelektrode des Halbleiterchips J2 verbunden ist, die Kupferfolie J3c nicht mit der Wärmesenke J4 verbunden werden, und somit verschlechtert sich der Wärmeübergangswiderstand.
  • Demgegenüber sind bei dem herkömmlichen Halbleitermodul gemäß Patentdokument 2 der Signalleitungsanschluss J104 und der Halbleiterchip J101 über den Bonddraht J107 verbunden. Jedoch haben der Signalleitungsanschluss J104 und der niedrig-seitige Anschluss J106 unterschiedliche Potenziale. Daher ist es notwendig, einen gewissen Raum zwischen dem niedrig-seitigen Anschluss J106 und dem Bonddraht J107 vorzusehen, der die Verbindung zwischen dem Signalleitungsanschluss J104 und dem Halbleiterchip J101 macht, um einen Kontakt des Bonddrahts J107 mit dem niedrig-seitigen Anschluss J106 zu vermeiden. Aus diesem Grund sind die Elektrodenblöcke J110, J113 notwendig, und somit nimmt die Anzahl von Bauteilen zu.
  • Auch ist die Verdrahtung mit dem Bonddraht J107 notwendig, was zu einem Anstieg der Herstellungsschritte führt. Insbesondere wird als ein Vorgang zur Herstellung einer elektrischen Verbindung ein Die-Bondierschritt durchgeführt, und dann wird ein Bondierschritt durchgeführt. In dem Die-Bondierschritt werden die Halbleiterchips J101, J102 über die Lote J108, J115 an dem hoch-seitigen Anschluss J105 angeordnet, und die Elektrodenblöcke J110, J113 werden auf den Halbleiterchips J101, J102 über die Lote J109, J112 angeordnet, wonach ein Reflow-Prozess durchgeführt wird. In dem Bondierschritt wird der Bonddraht J107 verdrahtet. Weiterhin wird der niedrig-seitige Anschluss J106, auf welchem die Lote J111, J114 angeordnet sind, bereitgestellt, und es wird ein erneuter Die-Bondierschritt durchgeführt. In dem Die-Bondierschritt wird die oben beschriebene Einheit, die durch den Die-Bondierschritt gefertigt wurde, umgedreht, auf dem niedrig-seitigen Anschluss J106, auf welchem die Lote J111, J114 angeordnet wurden, angeordnet, und dann wird der Reflow-Prozess erneut durchgeführt. Daher ist es notwendig, eine Mehrzahl von Schritten vorzusehen, nämlich den Die-Bondierschritt → den Bondierschritt → den Die-Bondierschritt, um die elektrische Verbindung herzustellen, so dass der Herstellungsvorgang kompliziert ist.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde mit Blick auf das Voranstehende gemacht, und es ist eine erste Aufgabe, ein Halbleitermodul mit einer Struktur zu schaffen, welche die Krümmung eines Wärmeabstrahlsubstrats verringern kann, sowie eine Halbleitervorrichtung mit dem Halbleitermodul. Es ist eine zweite Aufgabe, ein Halbleitermodul zu schaffen, das in der Lage ist, einen Signalleitungsanschluss und ein Leistungselement ohne die Notwendigkeit des Bondens elektrisch miteinander zu verbinden, sowie ein Verfahren zur Herstellung des Halbleitermoduls.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung sind in einem Halbleitermodul ein erster Leiterrahmen und ein zweiter Leiterrahmen an gegenüberliegenden Oberflächen eines Halbleiterchips angeordnet, eine erstes Wärmeabstrahlsubstrat ist mit dem ersten Leiterrahmen zusammengefügt, ein zweites Wärmeabstrahlsubstrat ist mit dem zweiten Leiterrahmen zusammengefügt, und der erste Leiterrahmen, der zweite Leiterrahmen, der Halbleiterchip, das erste Wärmeabstrahlsubstrat und das zweite Wärmeabstrahlsubstrat sind in einem Harzteil harzvergossen. Sowohl das erste Wärmeabstrahlsubstrat als auch das zweite Wärmeabstrahlsubstrat enthalten einen ersten leitfähigen Abschnitt mit einer Oberfläche, die mit dem ersten oder zweiten Leiterrahmen zusammengefügt ist, einen zweiten leitfähigen Abschnitt, der eine Oberfläche hat, die von dem Harzteil freiliegt, und ein isolierendes Substrat, das zwischen dem ersten leitfähigen Abschnitt und dem zweiten leitfähigen Abschnitt angeordnet ist. Der erste leitfähige Abschnitt und der zweite leitfähige Abschnitt haben einen einteiligen Aufbau, ohne unterteilt zu sein, und sind symmetrisch.
  • Wie oben beschrieben, ist der Halbleiterchip direkt mit dem ersten Leiterrahmen und dem zweiten Leiterrahmen verbunden und ist mit dem ersten Leiterrahmen und dem zweiten Leiterrahmen nicht über den ersten leitfähigen Abschnitt der ersten und zweiten Wärmeabstrahlsubstrate verbunden. Somit kann der erste leitfähige Abschnitt den einteiligen Aufbau ohne Unterteilung haben und kann zu dem zweiten leitfähigen Abschnitt symmetrisch sein. Somit kann das Auftreten einer Krümmung der ersten und zweiten Wärmeabstrahlsubstrate aufgrund eines Temperaturabfalls von einer hohen Temperatur zum Zeitpunkt des Harzvergusses auf Raumtemperatur nach dem Harzverguss unterdrückt werden. Folglich verbessern sich die Verbindung zwischen dem Halbleiterchip und den ersten und zweiten Leiterrahmen und die Verbindung zwischen den ersten und zweiten Leiterrahmen und den ersten und zweiten Wärmeabstrahlsubstraten.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung sind in einem Halbleitermodul ein erster Leiterrahmen und einer zweiter Leiterrahmen an gegenüberliegenden Oberflächen eines ersten Halbleiterchips angeordnet, der zweite Leiterrahmen und ein dritter Leiterrahmen sind an gegenüberliegenden Oberflächen eines zweiten Halbleiterchips angeordnet, ein erstes Wärmeabstrahlsubstrat ist mit dem ersten Leiterrahmen zusammengefügt, zweite und dritte Wärmeabstrahlsubstrate sind mit dem zweiten Leiterrahmen zusammengefügt, ein viertes Wärmeabstrahlsubstrat ist mit dem dritten Leiterrahmen zusammengefügt und die ersten bis dritten Leiterrahmen, die ersten und zweiten Halbleiterchips, die ersten bis vierten Wärmeabstrahlsubstrate sind in einem Harzteil harzvergossen. Jedes der ersten bis vierten Wärmeabstrahlsubstrate enthält einen ersten leitfähigen Abschnitt mit einer Oberfläche, die mit dem ersten, zweiten oder dritten Leiterrahmen zusammengefügt ist, einen zweiten leitfähigen Abschnitt, der eine Oberfläche hat, die von dem Harzteil freiliegt, und ein isolierendes Substrat, das zwischen dem ersten leitfähigen Abschnitt und dem zweiten leitfähigen Abschnitt angeordnet ist. Der erste leitfähige Abschnitt und der zweite leitfähige Abschnitt haben einen einteiligen Aufbau ohne Unterteilung und sind symmetrisch.
  • Wie oben beschrieben, sind auch bei dem Halbleitermodul mit den ersten und zweiten Halbleiterchips die ersten und zweiten Halbleiterchips direkt mit den ersten bis dritten Leiterrahmen verbunden und sind mit den ersten bis dritten Leiterrahmen nicht über den ersten leitfähigen Abschnitt der ersten bis vierten Wärmeabstrahlsubstrate verbunden. Somit kann der erste leitfähige Abschnitt den einteiligen Aufbau ohne Unterteilung haben und kann symmetrisch zum zweiten leitfähigen Abschnitt sein. Somit kann das Auftreten einer Krümmung der ersten bis vierten Wärmeabstrahlsubstrate aufgrund des Temperaturabfalls von einer hohen Temperatur zum Zeitpunkt des Harzvergusses auf eine Raumtemperatur nach dem Harzverguss unterdrückt werden. Folglich verbessern sich die Verbindung zwischen den ersten und zweiten Halbleiterchips und den ersten bis dritten Leiterrahmen und die Verbindung zwischen den ersten bis dritten Leiterrahmen und den ersten bis vierten Wärmeabstrahlsubstraten.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung enthält ein Halbleitermodul einen ersten Leiterrahmen, einen zweiten Leiterrahmen und ein Harzteil. Der erste Leiterrahmen ist mit einer rückseitigen Oberflächenelektrode eines Halbleiterchips verbunden und hat einen ersten Anschluss. Der zweite Leiterrahmen enthält einen Signalleitungsanschluss, der mit einer Signalleitungselektrode des Halbleiterchips verbunden ist, und einen Plattenabschnitt, der mit einer vorderseitigen Oberflächenelektrode des Halbleiterchips verbunden ist und von dem sich ein zweiter Anschluss aus erstreckt. Das Harzteil versiegelt den Halbleiterchip, den ersten Leiterrahmen und den zweiten Leiterrahmen derart, dass der erste Anschluss und der zweite Anschluss von dem Harzteil freiliegen. Der Signalleitungsanschluss und die Signalleitungselektrode sind über ein Verbindungsmaterial mit einem Kissen zusammengefügt.
  • Wie oben beschrieben, ist der Signalleitungsanschluss, der mit einer Gateelektrode verbunden ist, unter Verwendung des zweiten Leiterrahmens vorgesehen, der mit der vorderseitigen Oberflächenelektrode des Halbleiterchips zusammengefügt ist. Da weiterhin das Verbindungsmaterial verwendet wird, ist der Signalleitungsanschluss direkt mit der Signalleitungselektrode des Halbleiterchips ohne Verwendung eines Bonddrahts verbunden. Daher wird das Halbleitermodul ohne Durchführung des Bondens hergestellt. Da es folglich nicht notwendig ist, einen komplizierten Prozess mit Die-Bondierschritt → Bondierschritt → Die-Bondierschritt wie bei einem herkömmlichen Prozess, der das Bonden notwendig macht, durchzuführen, kann der Herstellungsprozess vereinfacht werden.
  • Beispielsweise wird zur Herstellung des oben beschriebenen Halbleitermoduls der erste Leiterrahmen vorbereitet, und ein erstes Verbindungsmaterial wird auf einem Abschnitt des ersten Leiterrahmens angeordnet, mit dem der Halbleiterchip zu verbinden ist. Weiterhin wird der zweite Leiterrahmen bereitgestellt. Ein zweites Verbindungsmaterial wird auf einem Abschnitt des zweiten Leiterrahmens angeordnet, mit dem der Halbleiterchip zu verbinden ist, und ein drittes Verbindungsmaterial wird auf einem Abschnitt des Signalleitungsanschlusses angeordnet, der mit dem Signalleitungsanschluss zu verbinden ist. Der Halbleiterchip wird auf dem ersten Verbindungsmaterial angeordnet. Der zweite Leiterrahmen wird auf dem ersten Leiterrahmen, auf welchem der Halbleiterchip durch den ersten Halbleiterchip angeordnet worden ist, so angeordnet, dass die Oberfläche des zweiten Leiterrahmens, auf der die zweiten und dritten Verbindungsmaterialien angeordnet wurden, zum ersten Leiterrahmen weist. Durch einen Reflow-Prozess werden das erste Verbindungsmaterial und die rückseitige Oberflächenelektrode miteinander zusammengefügt, das zweite Verbindungsmaterial und die vorderseitige Oberflächenelektrode werden miteinander zusammengefügt, und das dritte Verbindungsmaterial und die Signalleitungselektrode werden miteinander zusammengefügt. Weiterhin werden nach dem Reflow-Prozess der erste Leiterrahmen, der zweite Leiterrahmen und der Halbleiterchip mit einem Harz so vergossen, dass der erste Anschluss und der zweite Anschluss von dem Harzteil freiliegen. Als der zweite Leiterrahmen wird ein Leiterrahmen verwendet, bei dem ein Signalleitungsanschluss an einer Seite eines Plattenabschnitts gegenüberliegend einem zweiten Anschluss verlängert ist, um eine Längsrichtung in einer Richtung zu definieren, und ein Signalleitungsanschluss ist von dem Plattenabschnitt beabstandet und über einen Rahmenabschnitt des Plattenabschnitts mit dem Plattenabschnitt verbunden. Nach dem Vergießen mit dem Harz wird der Rahmenabschnitt abgeschnitten, um den Signalleitungsanschluss und den Plattenabschnitt elektrisch voneinander zu isolieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNG
  • Die obigen und weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der folgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügte Zeichnung, in der:
  • 1 ein Schaltkreisdiagramm eines Inverters ist, bei dem ein Halbleitermodul gemäß einer ersten Ausführungsform der vorliegenden Erfindung angewendet wird;
  • 2 eine Darstellung ist, welche das Halbleitermodul zeigt, das in dem Inverter verwendet wird, wobei (a) eine Ansicht ist, welche das obere Layout zeigt, (b) eine Schnittansicht entlang Linie IIB-IIB in (a) ist und (c) eine Querschnittsansicht entlang Linie IIC-IIC in (a) ist;
  • 3 eine auseinandergezogene perspektivische Ansicht des Halbleitermoduls ist;
  • 4(a), (b), (c) und (d) Querschnittsansichten sind, die einen Herstellungsprozess des Halbleitermoduls zeigen;
  • 5(a) eine vergrößerte Ansicht eines Verbindungsteils zwischen einem herkömmlichen Halbleiterchip und einem Wärmeabstrahlsubstrat ist, und 5(b) eine Querschnittsansicht des Nahbereichs eines Halbleiterchips, eines Leiterrahmens und eines Wärmeabstrahlsubstrats des Halbleitermoduls gemäß der ersten Ausführungsform ist;
  • 6 eine Darstellung ist, die einen Bereich zeigt, in welchem sich Wärme von dem Halbleiterchip ausbreitet,
  • 7(a) und (b) Darstellungen sind, welche vordere Layouts des Halbleitermoduls in Fällen zeigen, bei denen Anordnungen eines positiven Elektrodenanschlusses, eines negativen Elektrodenanschlusses und eines Ausgangsanschlusses modifiziert sind;
  • 8 eine Grafik ist, welche Untersuchungsergebnisse hinsichtlich einer nichtlinearen Verformungsamplitude (%) in einem Fall zeigt, wo die Dicke eines Signalleitungsanschlusses gleich der Dicke eines rechteckförmigen Plattenabschnitts eines Leiterrahmens ist, und in einem Fall, wo die Dicke des Signalleitungsanschlusses ½ der Dicke des rechteckförmigen Plattenabschnitts des Leiterrahmens beträgt;
  • 9(a) eine Querschnittsansicht ist, die den Fall zeigt, bei dem die Dicke des Signalleitungsanschlusses gleich der Dicke des quadratischen Plattenabschnitts des Leiterrahmens ist, und 9(b) eine Querschnittsansicht des Falls ist, bei dem die Dicke des Signalleitungsanschlusses kleiner als die Dicke des quadratischen Plattenabschnitts des Leiterrahmens ist;
  • 10 eine Ansicht ist, die das vordere Layout eines Halbleitermoduls gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
  • 11 eine Ansicht ist, die das vordere Layout eines Halbleitermoduls gemäß einer Abwandlung der zweiten Ausführungsform zeigt,
  • 12 eine Querschnittsansicht eines Halbleitermoduls gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • 13 eine Ansicht ist, die das vordere Layout eines Halbleitermoduls gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
  • 14 eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist;
  • 15 eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung ist;
  • 16 eine grafische Darstellung ist, die den Vergleich einer Kühlkapazität zwischen der Halbleitervorrichtung des indirekten Kühltyps der fünften Ausführungsform und der Halbleitervorrichtung des direkten Kühltyps der sechsten Ausführungsform zeigt;
  • 17 eine Schnittansicht in der Nähe eines Endes eines Signalleitungsanschlusses S1 eines Halbleitermoduls gemäß einer siebten Ausführungsform der vorliegenden Erfindung ist,
  • 18(a), (b) und (c) Schnittansichten sind, die den Zustand eines Verbindungsmaterials zeigen, das in einer Durchgangsöffnung angeordnet ist;
  • 19(a) und (b) Schnittansichten in der Nähe eines Endes eines Signalleitungsanschlusses eines Halbleitermoduls gemäß einer Abwandlung der siebten Ausführungsform sind;
  • 20 eine Schnittansicht einer Halbleitervorrichtung mit einem herkömmlichen Halbleitermodul ist;
  • 21 eine Schnittansicht eines weiteren herkömmlichen Halbleitermoduls ist;
  • 22(a) eine vergrößerte Ansicht eines Wärmeabstrahlsubstrats des Halbleitermoduls von 20 ist, und 22(b) eine vergrößerte Schnittansicht ist, die den gekrümmten Zustand des Wärmeabstrahlsubstrats zeigt.
  • AUSFÜHRUNGSFORMEN ZUR DURCHFÜHRUNG DER ERFINDUNG
  • Nachfolgend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. In den nachfolgenden Ausführungsformen sind gleiche oder äquivalente Teile in der Zeichnung durchgängig mit gleichen Bezugszeichen versehen.
  • (Erste Ausführungsform)
  • Eine erste Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform wird als ein Beispiel ein Inverter mit einem Halbleitermodul gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • 1 ist ein Schaltungsdiagramm des Inverters. 2 ist eine Darstellung, welche das in dem Inverter verwendete Halbleitermodul zeigt, wobei (a) eine Ansicht des oberen Layouts ist, (b) eine Schnittansicht entlang Linie IIB-IIB in (a) ist und (c) eine Schnittansicht entlang Linie IIC-IIC in (b) ist. Weiterhin ist 3 eine auseinandergezogene perspektivische Ansicht des Halbleitermoduls.
  • Wie in 1 gezeigt, wird der Inverter 1 verwendet, einen dreiphasigen Motor 3 als Last auf der Grundlage einer DC-Energiequelle 2 im AC-Betrieb zu betreiben. Der Inverter 1 ist so konfiguriert, dass serielle Verbindungen, welche jeweils einen oberen Zweig und einen unteren Zweig in serieller Verbindung aufweisen, für drei Phasen parallel verbunden sind, und ein Mittelpotenzial zwischen dem oberen Zweig und dem unteren Zweig der seriellen Verbindungen wird abwechselnd einer entsprechenden Phase von U-Phase, V-Phase und W-Phase des dreiphasigen Motors 3 zugeschaltet. In dem Inverter 1 bildet eine Phase mit dem oberen Zweig und dem unteren Zweig ein Halbleitermodul 4. Der Inverter 1 ist, wie in (a) der 2 und 3 gezeigt, aus drei Halbleitermodulen 4 aufgebaut. Beispielsweise besteht der Inverter 1 aus einer integralen Einheit der drei Halbleitermodule 4. Ein Kondensator 1a in Parallelverbindung zum Inverter 1 ist ein Glättungskondensator und ist eingesetzt, um die Induktanz zu verringern.
  • Wie in 1 gezeigt, ist jeder von oberem Zweig und unterem Zweig gebildet durch einen IGBT 5 und eine FWD 6, welche Halbleiterleistungselemente sind. In der vorliegenden Ausführungsform sind ein Halbleiterchip 7, in welchem der IGBT 5 gebildet ist, und ein Halbleiterchip 8, in welchem die FWD 6 gebildet ist, separate Chips (siehe (a) bis (c) der 1 und 4), und ein Abschnitt zwischen einem Emitter und einem Kollektor des IGBT 5 und ein Abschnitt zwischen einer Anode und einer Kathode der FWD 6 sind elektrisch miteinander verbunden. In jedem der Halbleitermodule 4 sind ein positiver Elektrodenanschluss P, ein negativer Elektrodenanschluss N, ein Ausgangsanschluss O und Signalleitungsanschlüsse S1, S2 des oberen Zweigs nach außen hin frei, wie in (a) von 2 gezeigt. Wenn eine positive Elektrode der DC-Energiequelle 2, eine negative Elektrode der DC-Energiequelle 2 und der dreiphasige Motor 3 entsprechend mit dem positiven Elektrodenanschluss P, dem negativen Elektrodenanschluss N und dem Ausgangsanschluss O verbunden werden, wird ein Schaltungsaufbau gemäß 1 gebildet. In einem solchen Aufbau wird eine Gatespannung des IGBT 5 gesteuert, indem Spannungen gesteuert werden, die den Signalleitungsanschlüssen S1, S2 eingegeben werden, und somit wird der Inverter 1 durch Steuerung der Gatespannung des IGBT 5 betrieben.
  • Nachfolgend wird ein detaillierter Aufbau des Halbleitermoduls 4 des Inverters 1 mit obigem Aufbau beschrieben.
  • Wie in (b) und (c) der 2 und 3 gezeigt, enthält das Halbleitermodul 4 die Halbleiterchips 7, 8, Leiterrahmen 9, 10, 11, Wärmeabstrahlsubstrate 12–15 etc., und diese Bestandteile sind mit einem Harzteil 16 harzvergossen, um einen einteiligen Aufbau zu bilden.
  • Die Halbleiterchips 7, 8 werden durch ein Basismaterialsubstrat aus Si, SiC, GaN oder dergleichen gebildet. Der Halbleiterchip 7 ist zusammengesetzt aus einem Halbleiterchip 7a, in welchem der IGBT 5 des oberen Zweigs gebildet ist, und einem Halbleiterchip 7b, in welchem der IGBT 5 des unteren Zweigs gebildet ist. Der Halbleiterchip 8 ist aufgebaut aus einem Halbleiterchip 8a mit der FWD 6 des oberen Zweigs und einem Halbleiterchip 8b mit der FWD 6 des unteren Zweigs. In jedem der Halbleiterchips 7a, 7b ist der IGBT5 als ein Element vom Vertikaltyp konfiguriert, in welchem ein elektrischer Strom in einer Richtung senkrecht zum Substrat fließt. In jedem der Halbleiterchips 8a, 8b ist die FWD 6 als ein Element vom Vertikaltyp konfiguriert, in welchem ein elektrischer Strom in einer Richtung senkrecht zum Substrat fließt. Beispielsweise haben die Halbleiterchips 7a, 7b einen Aufbau, in welchem Signalleitungselektroden 71 mit einer Gateelektrode und einer Emitterelektrode 72 an einer Vorderfläche angeordnet ist, und eine Kollektorelektrode 73 ist an der Gesamtheit einer rückseitigen Oberfläche angeordnet. Die Halbleiterchips 8a, 8b haben einen Aufbau, bei dem eine Anodenelektrode 81 an einer Vorderfläche ausgebildet ist und eine Kathodenelektrode 82 an der gesamten Rückfläche ausgebildet ist.
  • Im Fall der vorliegenden Ausführungsform entspricht die linke Seite (a) und (b) von 2 dem oberen Zweig, und die rechte Seite (a) und (b) von 2 entspricht dem unteren Zweig. Daher ist der Halbleiterchip 7a so angeordnet, dass die Signalleitungselektroden 71 und die Emitterelektrode 72 zur Vorderseite der Zeichenebene zeigen und die Kollektorelektrode 73 zur Rückseite der Zeichenebene zeigt. Der Halbleiterchip 7b ist bezüglich des Halbleiterchips 7a auf dem Kopf stehend. Der Halbleiterchip 7b ist so angeordnet, dass die Signalleitungselektroden 71 und die Emitterelektrode 72 zur Rückseite der Zeichenebene weisen und die Kollektorelektrode 73 zur Vorderseite der Zeichenebene weist. Auf ähnliche Weise ist der Halbleiterchip 8a so angeordnet, dass eine Anodenelektrode zur Vorderseite der Zeichenebene weist und eine Kathodenelektrode zur Rückseite der Zeichenebene. Der Halbleiterchip 8b ist so angeordnet, dass eine Kathodenelektrode zur Vorderseite der Zeichenebene weist und eine Anodenelektrode zur Rückseite der Zeichenebene. Wie in (a) von 2 gezeigt, sind die Halbleiterchips 7a, 8a des oberen Zweigs in einer Richtung von oben nach unten auf der Zeichnung ausgerichtet, und die Halbleiterchips 7b, 8b des unteren Zweigs sind in der Zeichnung in einer Richtung von oben nach unten ausgerichtet.
  • Die Leiterrahmen 9–11 umfassen den Leiterrahmen 9 mit dem positiven Elektrodenanschluss P, den Leiterrahmen 10 mit dem Ausgangsanschluss O und den Signalleitungsanschlüssen S1, die mit dem Halbleiterchip 7a des oberen Zweigs verbunden sind, den Leiterrahmen 11 mit dem negativen Elektrodenanschluss N und den Signalleitungsanschlüssen S2, die mit dem Halbleiterchip 7a des oberen Zweigs verbunden sind.
  • Der Leiterrahmen 9 wird durch ein plattenförmiges leitfähiges Bauteil geschaffen. Der Leiterrahmen 9 wird von einer Metallplatte gebildet, welche aus Cu, Al, Fe oder dergleichen als Hauptmaterial ist, und hat eine Fläche zur Verbindung mit dem Wärmeabstrahlsubstrat 12. Beispielsweise wird der Leiterrahmen 9 durch Pressbearbeiten einer Metallplatte gebildet. Die Halbleiterchips 7a, 8a des oberen Zweigs sind auf dem Leiterrahmen 9 angeordnet. Die gesamte Oberfläche des Halbleiterchips 7a, auf der die Kollektorelektrode 73 ausgebildet ist, und die gesamte Oberfläche des Halbleiterchips 8a, auf der die Kathodenelektrode 82 ausgebildet ist, sind mit dem Leiterrahmen 9 in Verbindung. Der Leiterrahmen 9 hat den positiven Elektrodenanschluss P. Der positive Elektrodenanschluss P erstreckt sich von einem rechteckförmigen Plattenabschnitt 9a in einer Richtung entlang der Ausrichtungsrichtung der Halbleiterchips 7a, 8a und ist zur Außenseite des Harzteils 16 hin verlängert.
  • Der Leiterrahmen 10 ist ebenfalls durch ein plattenförmiges leitfähiges Bauteil gebildet. Der Leiterrahmen 10 wird durch eine Metallplatte gebildet, welche aus Cu, Al, Fe oder dergleichen als Hauptmaterial gefertigt ist, und hat eine Fläche zur Verbindung mit den Wärmeabstrahlsubstraten 13, 14. Beispielsweise wird der Leiterrahmen 10 durch Pressbearbeiten einer Metallplatte gebildet. Alle Halbleiterchips 7a, 8a des oberen Zweigs und Halbleiterchips 7b, 8b des unteren Zweigs sind mit dem Leiterrahmen 10 in Verbindung. Insbesondere sind die Emitterelektrode 72 und die Signalleitungselektroden 71 einschließlich der Gateelektrode des Halbleiterchips 7a des oberen Zweigs mit dem Leiterrahmen verbunden. Die Anodenelektrode des Halbleiterchips 8a des oberen Zweigs ist mit dem Leiterrahmen 10 verbunden. Die Kollektorelektrode 73 des Halbleiterchips 7b des unteren Zweigs ist mit dem Leiterrahmen 10 verbunden. Weiterhin ist die Kathodenelektrode 82 des Halbleiterchips 8b des unteren Zweigs mit dem Leiterrahmen 10 verbunden.
  • Wie in (c) von 2 gezeigt, sind, was den oberen Zweig betrifft, die Signalleitungselektroden 71 einschließlich der Gateelektrode des Halbleiterchips 7a mit dem Leiterrahmen 10 über ein Verbindungsmaterial 22 verbunden, und die Emitterelektrode 72 des Halbleiterchips 7a ist mit dem Leiterrahmen 10 über ein Verbindungsmaterial 23 verbunden. Weiterhin ist die Anodenelektrode 81 des Halbleiterchips 8a mit dem Leiterrahmen 10 über ein Verbindungsmaterial 24 verbunden. Gemäß 3 ist, was den unteren Zweig betrifft, die Kollektorelektrode 73 des Halbleiterchips 7b mit dem Leiterrahmen 10 über ein Verbindungsmaterial 25 verbunden, und die Kathodenelektrode 82 des Halbleiterchips 8b ist mit dem Leiterrahmen 10 über ein Verbindungsmaterial 26 verbunden.
  • Der Leiterrahmen 10 hat den Ausgangsanschluss O und die Signalleitungsanschlüsse S1. Der Ausgangsanschluss O und die Signalleitungsanschlüsse S1 sind zur Außenseite des Harzteils 16 geführt.
  • In dem Leiterrahmen 10 erstreckt sich der Ausgangsanschluss O von dem rechteckförmigen Plattenabschnitt 10a aus, der eine große Fläche hat und mit dem die Emitterelektrode 72 des Halbleiterchips 7a, die Anodenelektrode 81 des Halbleiterchips 8a, die Kollektorelektrode 73 des Halbleiterchips 7b und die Kathodenelektrode 82 des Halbleiterchips 8b verbunden sind. Insbesondere erstreckt sich der Ausgangsanschluss O unter den vier Ecken des rechteckförmigen Plattenabschnitts 10a von derjenigen Ecke aus, an der der Halbleiterchip 8b angeordnet ist, und verläuft in gleicher Richtung wie der positive Elektrodenanschluss P. Der Ausgangsanschluss O ist in einem mittigen Abschnitt hiervon gebogen, um in der gleichen Höhe wie der positive Elektrodenanschluss P des Leiterrahmens 9 zu liegen.
  • Von den vier Ecken des rechteckförmigen Plattenabschnitts 10a liegen die Signalleitungsanschlüsse S1 an einer Ecke, die diagonal zu der Ecke ist, wo der Ausgangsanschluss O liegt. Eine Mehrzahl der Signalleitungsanschlüsse S1 ist vorgesehen. Die Signalleitungsanschlüsse S1 haben einen Aufbau, der bei einem Endprodukt von dem rechteckförmigen Plattenabschnitt 10a getrennt werden kann. Genauer gesagt, jeder der Signalleitungsanschlüsse S1 hat eine Längsrichtung in Ausbuchungsrichtung der Halbleiterchips 7a, 8a. Das Ende des Signalleitungsanschlusses S1 benachbart dem rechteckförmigen Plattenabschnitt 10a ist von dem recheckförmigen Plattenabschnitt 10a beabstandet. Der Signalleitungsanschluss S1 ist in Verbindung mit einem Rahmenabschnitt 10b, der sich von dem rechteckförmigen Plattenabschnitt 10a bezüglich einer Längsrichtung hiervon mittig aus erstreckt. Wenn der Rahmenabschnitt 10b letztendlich abgeschnitten und abgetrennt wird, werden die Signalleitungsanschlüsse S1 von dem rechteckförmigen Plattenabschnitt 10a getrennt (elektrisch isoliert). Die Enden der Signalleitungsanschlüsse S1 entgegengesetzt zu dem rechteckförmigen Plattenabschnitt 10a sind über einen Rahmenabschnitt 10c verbunden. Der Rahmenabschnitt 10c wird ebenfalls letztendlich abgeschnitten und entfernt. Somit sind die Signalleitungsanschlüsse S1 letztendlich voneinander getrennt (elektrisch isoliert).
  • Das Ende des Signalleitungsanschlusses S1 benachbart dem rechteckförmigen Plattenabschnitt 10a hat eine größere Dicke als diejenige des rechteckförmigen Plattenabschnitts 10a. Insbesondere und wie in (c) von 2 gezeigt, hat das Ende des Signalleitungsanschlusses S1 benachbart dem rechteckförmigen Plattenabschnitt 10a eine Oberfläche, die in einer Ebene mit der Oberfläche des rechteckförmigen Plattenabschnitts 10a an einer Seite benachbart dem Halbleiterchip 7a liegt. Die gegenüberliegende Oberfläche am Ende des Signalleitungsanschlusses S1 liegt an einer tieferen Position als der rechteckförmige Plattenabschnitt 10a. Daher wird ein Raum zwischen den Signalleitungsanschlüssen S1 und dem Wärmeabstrahlsubstrat 13 geschaffen, und damit ist eine Isolation zwischen den Signalleitungsanschlüssen S1 und dem Wärmeabstrahlsubstrat 13 sichergestellt.
  • Weiterhin ist das Ende des Signalleitungsanschlusses S1 benachbart dem rechteckförmigen Plattenabschnitt 10a, d. h. das Ende des Signalleitungsanschlusses S1 in Verbindung mit den Signalleitungselektroden 71 einschließlich der Gateelektrode des Halbleiterchips 7a, mit einer zylindrischen Durchgangsöffnung 17 versehen, die sich von der Vorderfläche zur rückwärtigen Fläche erstreckt. Das Verbindungsmaterial 22 wird in die Durchgangsöffnung 17 eingebracht. Da das Verbindungsmaterial 22 in die Durchgangsöffnung 17 eingebracht wird, wird der Signalleitungsanschluss S1 sicher befestigt. Weiterhin kann das Verbindungsmaterial 22 kaum aus der Durchgangsöffnung 17 entfernt werden, da die Durchgangsöffnung 17 als eine Verankerung dient.
  • Somit kann die Verbindung zwischen Verbindungsmaterial 22 und Signalleitungsanschluss S1 weiter verfestigt werden. Zusätzlich ist der Signalleitungsanschluss S1 bezüglich einer Längsrichtung in einem mittigen Abschnitt gebogen, und das Ende des Signalleitungsanschlusses S1 entgegengesetzt zu dem rechteckförmigen Plattenabschnitt 10a liegt auf gleicher Höhe wie der Leiterrahmen 9.
  • Weiterhin ist eine Durchgangsöffnung 19 in dem Signalleitungsanschluss S1 an einer Position entfernter von dem Halbleiterchip 7a als die Durchgangsöffnung 17 ausgebildet. Da das Harz durch die Durchgangsöffnung 19 fließen kann, wenn der Harzverguss des Harzteils 16 durchgeführt wird, kann das Füllvermögen (die Fließfähigkeit) des Harzes verbessert werden.
  • Der Leiterrahmen 11 ist ebenfalls durch ein plattenförmiges leitfähiges Bauteil gebildet. Der Leiterrahmen 10 ist durch eine Metallplatte gebildet, die aus Cu, Al, Fe oder dergleichen als Hauptmaterial gefertigt ist, und hat einen Bereich zur Verbindung mit dem Wärmeabstrahlsubstrat 15. Der Leiterrahmen 11 wird beispielsweise durch Pressbearbeiten einer Metallplatte gefertigt. Die Halbleiterchips 7b, 8b der unteren Zweige sind mit dem Leiterrahmen 11 verbunden. Insbesondere sind, was den Halbleiterchip 7b betrifft, die Signalleitungselektroden 71 mit der Gateelektrode mit dem Leiterrahmen 11 über ein nicht dargestelltes Verbindungsmaterial verbunden, und die Emitterelektrode 72 ist mit dem Leiterrahmen 11 über ein Verbindungsmaterial 27 verbunden. Was den Halbleiterchip 8b betrifft, so ist die Anodenelektrode 81 mit dem Leiterrahmen 11 über ein Verbindungsmaterial 28 verbunden.
  • Der Leiterrahmen 11 hat den negativen Elektrodenanschluss N und die Signalleitungsanschlüsse S2. Der negative Elektrodenanschluss N und die Signalleitungsanschlüsse S2 sind zur Außenseite des Harzteils 16 herausgeführt.
  • Der negative Elektrodenanschluss N erstreckt sich von einem rechteckförmigen Plattenabschnitt 11a des Leiterrahmens 11 und hat einen großen Bereich, mit dem die Emitterelektrode 72 des Halbleiterchips 7b und die Anodenelektrode 81 des Halbleiterchips 8b verbunden sind. Insbesondere ist der negative Elektrodenanschluss N in einer Richtung entlang der Ausrichtungsrichtung der Halbleiterchips 7b, 8b an einer Stelle zwischen dem positiven Elektrodenanschluss P des Leiterrahmens 9 und dem Ausgangsanschluss O des Leiterrahmens 10 verlängert und ist zur Außenseite des Harzteils 16 herausgeführt.
  • Die Signalleitungsanschlüsse S2 liegen an einem Abschnitt des rechteckförmigen Plattenabschnitts 11a gegenüberliegend dem negativen Elektrodenanschluss N. Eine Mehrzahl der Signalleitungselektroden S2 ist vorgesehen. Die Signalleitungselektroden S2 haben einen Aufbau, der von dem rechteckförmigen Plattenabschnitt 11a im Endprodukt getrennt werden kann. Genauer gesagt, jeder der Signalleitungsanschlüsse S2 hat eine Längsrichtung in Ausrichtungsrichtung der Halbleiterchips 7b, 8b. Das Ende des Signalleitungsanschlusses S2 benachbart dem rechteckförmigen Plattenabschnitt 11a ist von dem rechteckförmigen Plattenabschnitt 11a beabstandet. Der Signalleitungsanschluss S2 ist in einer mittigen Position bezüglich seiner Längsrichtung mit einem Rahmenabschnitt 11b verbunden, der sich vom rechteckförmigen Plattenabschnitt 10a aus erstreckt. Wenn der Rahmenabschnitt 11b letztendlich abgeschnitten und getrennt wird, sind die Signalleitungsanschlüsse S2 von dem rechteckförmigen Plattenabschnitt 11a getrennt (elektrisch isoliert). Die Enden der Signalleitungsanschlüsse S2 entgegengesetzt zum rechteckförmigen Plattenabschnitt 11a sind über einen Rahmenabschnitt 11c verbunden. Der Rahmenabschnitt 11c wird ebenfalls letztendlich abgeschnitten und getrennt. Daher sind die Signalleitungsanschlüsse S2 letztendlich voneinander getrennt (elektrisch isoliert).
  • Am Ende der Signalleitungsanschlüsse S2 benachbart dem rechteckförmigen Plattenabschnitt 11a, d. h. dem Abschnitt der Signalleitungsanschlüsse S2 in Verbindung mit den Signalleitungselektroden 71 einschließlich der Gateelektrode des Halbleiterchips 7b, ist eine Durchgangsöffnung 18 ausgebildet. Die Durchgangsöffnung 18 verläuft durch den Signalleitungsanschluss S2 von einer Vorderfläche und einer Rückfläche her. Die Durchgangsöffnung 18 hat eine ähnliche Funktion wie die Durchgangsöffnung 17 des Signalleitungsanschlusses S1. Das nicht dargestellte Verbindungsmaterial, das die Verbindung zwischen dem Signalleitungsanschluss S2 und der Signalleitungselektrode 71 macht, tritt in die Durchgangsöffnung 18 ein.
  • Obgleich im Querschnitt nicht dargestellt, hat der Abschnitt der Signalleitungsanschlüsse S2 in Verbindung mit den Signalleitungselektroden 71 einschließlich der Gateelektrode, d. h. der Abschnitt der Signalleitungsanschlüsse S2 benachbart dem rechteckförmigen Plattenabschnitt 11a, eine geringere Dicke als der rechteckförmige Plattenabschnitt 11a, also ähnlich zu den Signalleitungsanschlüssen S1. Weiterhin ist die Durchgangsöffnung 19 in dem Signalleitungsanschluss S2 an einer Position entfernter von dem Halbleiterchip 7a als die Durchgangsöffnung 18 ausgebildet, um das Füllvermögen (die Fließfähigkeit) des Harzes zum Zeitpunkt der Harzversiegelung zu verbessern.
  • Die Wärmeabstrahlsubstrate 12–15 haben eine rechteckförmige Plattenform. Die Wärmeabstrahlsubstrate 12–15 sind mit den Oberflächen der Leiterrahmen 9–11 an den Seiten entgegengesetzt den Halbleiterchips 7, 8 angebracht, um von den Halbleiterchips 7a, 7b etc. erzeugte Wärme abzustrahlen. Jedes der Wärmeabstrahlsubstrate 12–15 hat einen leitfähigen Abschnitt 12a–15a, ein isolierendes Substrat 12b–15b und einen leitfähigen Abschnitt 12c–15c. Der leitfähige Abschnitt 12a–15c und der der leitfähige Abschnitt 12c–15c eines jeden Wärmeabstrahlsubstrats 12–15 haben eine Festkörperstruktur, die gegenüber dem isolierenden Substrat 12b–15b nicht unterteilt ist, und sind symmetrisch bezüglich des isolierenden Substrats 12b–15b gebildet. Genauer gesagt, wenn zwei Seiten des rechteckförmigen plattenförmigen Wärmeabstrahlsubstrats 12–15, die einander schneiden, als X–Achse und Y–Achse definiert sind, haben der leitfähige Abschnitt 12a–15a und der leitfähige Abschnitt 12c–15c typischerweise eine symmetrische Form bezüglich sowohl der X–Achse als auch der Y–Achse und haben gleiche Dicke. Obgleich es bevorzugt ist, dass der leitfähige Abschnitt 12a–15a und der leitfähige Abschnitt 12c–15c typischerweise die exakte symmetrische Form haben, können die Anordnungspositionen des leitfähigen Abschnitts 12a–15a und des leitfähigen Abschnitts 12c–15c so angepasst werden, dass die Flächen hiervon zumindest um 80%, bevorzugt 95% oder mehr, gesehen aus einer Richtung senkrecht zum Wärmeabstrahlsubstrat 12–15, überlappen.
  • Der leitfähige Abschnitt 12a–15a ist ein Abschnitt, der benachbart dem Leiterrahmen 9–11 am isolierten Substrat 12b–15b angeordnet ist. Die leitfähigen Abschnitte 12a–15a sind mit dem Leiterrahmen 9–11 über entsprechende Verbindungsmaterialien 29, 30, 31, 32 verbunden. Das isolierende Substrat 12b–15b liegt zwischen dem leitfähigen Abschnitt 12a–15a und dem leitfähigen Abschnitt 12c–15c, um zwischen dem leitfähigen Abschnitt 12a–15a und dem leitfähigen Abschnitt 12c–15a zu isolieren. Der leitfähige Abschnitt 12c–15c liegt bezüglich des isolierenden Substrats 12b–15b entgegengesetzt zum Leiterrahmen 9–11, und die Oberfläche des leitfähigen Abschnitts 12c–15c entgegengesetzt zum isolierenden Substrat 12b–15b liegt von dem Harzteil 16 frei. Der leitfähige Abschnitt 12a–15a ist aus einem Material, das als Hauptmaterial Cu, Al, Fe oder dergleichen enthält. Beispielsweise ist der leitfähige Abschnitt 12a–15a aus einem Cu-Dickfilm mit einer Dicke von 0.3 bis 0.8 mm gemacht. Das isolierende Substrat 12b–15b ist beispielsweise aus SiN, AlN, Al2O3 oder dergleichen und hat eine Dicke von 0.1 bis 0.5 mm.
  • Das Harzteil 16 ist aus einem Material mit einem linearen Ausdehnungskoeffizienten, der niedriger als derjenige der leitfähigen Abschnitte 12a–15a, 12c–15c der Wärmeabstrahlsubstrate 12–15 ist. Durch diese Ausgestaltung können Ausdehnung und Zusammenziehung der leitfähigen Abschnitte 12a–15a, 12c–15c von dem Harzteil 16 unterdrückt werden. Damit lässt sich eine Krümmung der Wärmeabstrahlsubstrate 12–15 weiter unterdrücken.
  • Das Halbleitermodul 4 der vorliegenden Ausführungsform ist wie oben beschrieben ausgeführt. Nachfolgend wird ein Herstellungsverfahren des Halbleitermoduls 4 mit obigem Aufbau beschrieben. Die Ansichten (a) bis (d) in 4 sind Querschnittsansichten, die einen Herstellungsprozess des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform zeigen, und die Querschnittsansichten entsprechen dem Querschnitt (c) von 2.
  • [Schritt von (a) in Fig. 3]
  • Die Leiterrahmen 9–11 werden zum Beispiel durch Pressbearbeiten einer Metallplatte vorbereitet. (In der Figur sind nur die Leiterrahmen 9, 10 dargestellt. Auch ist in den nachfolgenden Figuren, obgleich nur der Querschnitt entsprechend (c) von 2 gezeigt ist, jeder Schritt auch für die Abschnitte erläutert, die im Querschnitt gemäß (c) von 2 nicht vorhanden sind.) Weiterhin werden die Verbindungsmaterialien 20, 21, 27, 28 auf Abschnitten der Oberflächen der Leiterrahmen 9, 11 angeordnet, wo die Halbleiterchips 7a, 7b, 8a, 8b anzuordnen sind. Weiterhin werden die Lote 23–26 auf Abschnitten der Oberfläche des Leiterrahmens 10 entsprechend den Halbleiterchips 7a, 7b, 8a, 8b angeordnet. Das Verbindungsmaterial 22 wird auf den Signalleitungsanschlüssen S1 angebracht. Das nicht dargestellte Verbindungsmaterial wird ebenfalls auf den Signalleitungsanschlüssen S2 angeordnet. Weiterhin werden die Wärmeabstrahlsubstrate 12–15 bereitgestellt (in der Figur sind nur die Wärmeabstrahlsubstrate 12, 13 dargestellt. Die Verbindungsmaterialien 29–32 werden auf den Abschnitten der Wärmeabstrahlsubstrate 12–15 entsprechend den Verbindungsabschnitten mit den Leiterrahmen 9–11 angeordnet.
  • Beispielsweise werden die Verbindungsmateralien 20, 21, 23–26, 29–32 dadurch gebildet, dass ein Festmaterial wie eine Lotfolie aufgebracht wird oder indem eine gesinterte Ag–Paste oder dergleichen beispielsweise durch eine Drucktechnik oder eine Dispensertechnik aufgebracht wird. Das Verbindungsmaterial 22 für die Signalleitungsanschlüsse S1 und das Verbindungsmaterial für die Signalleitungsanschlüsse S2 werden durch Abscheiden einer Lotkugel oder dergleichen auf entsprechenden Abschnitten bereitgestellt und durch ein primäres Befestigen hiervon durch einen Reflow-Prozess. Die Verbindungsmaterialien 20, 21, 23–26, 29–32 können vorläufig gleichzeitig mit diesem Reflow-Prozess befestigt werden.
  • Das Verbindungsmaterial 22 für die Signalleitungsanschlüsse S1 und das Verbindungsmaterial für die Signalleitungsanschlüsse S2 werden durch Materialien gebildet, die Schmelztemperaturen niedriger (bevorzugt um annähernd 10°C niedriger) als die Verbindungsmaterialen 20, 21, 23–28 haben, und sind höher als die Verbindungsmaterialien 20, 21, 23–28. Beispielsweise sind das Verbindungsmaterial 22 für die Signalleitungsanschlüsse S1 und das Verbindungsmaterial für die Signalleitungsanschlüsse S2 aus einem Material auf SnAgCu-Basis (Schmelztemperatur von 218°), und die Verbindungsmaterialien 20, 21, 23–28 sind aus einem Material auf SnCuNi-Basis (Schmelztemperatur von 228°C). Die Höhe und die Schmelztemperatur der Verbindungsmaterialien 29–32 unterliegen keinen bestimmten Beschränkungen, jedoch sind die Verbindungsmaterialien 29–32 aus einem Material auf SnCuNi-Basis (Schmelztemperatur von 228°C).
  • [Schritt gemäß (b) in Fig. 3]
  • Jedes der Wärmeabstrahlsubstrate 12–15 wird über das Verbindungsmaterial 29–32 mit einem entsprechenden Leiterrahmen 9–11 verbunden. Nachdem der Leiterrahmen 9, mit dem das Wärmeabstrahlsubstrat 12 zusammengefügt worden ist, und der Leiterrahmen 11, mit dem das Wärmeabstrahlsubstrat 15 zusammengefügt worden ist, einander benachbart angeordnet worden sind, werden die Halbleiterchips 7a, 7b, 8a, 8b auf den Verbindungsmaterialien 20, 21, 27, 28 angeordnet. Danach wird der Leiterrahmen 10, mit dem die Wärmeabstrahlsubstrate 13, 14 verbunden worden sind, umgedreht, d. h. so ausgerichtet, dass die Oberfläche des Leiterrahmens 10 zu den Leiterrahmen 9, 11 weist, und auf den Halbleiterchips 7a, 7b, 8a, 8b angeordnet.
  • [Schritt gemäß (c) in Fig. 4]
  • Ein Reflow-Prozess wird durchgeführt. Wie in (b) von 4 gezeigt, wird, wenn der Leiterrahmen 10, mit dem die Wärmeabstrahlsubstrate 13, 14 verbunden sind, angeordnet wird, der Leiterrahmen 10 verkippt und wird unstabil, da das Verbindungsmaterial 22 für die Signalleitungsanschlüsse S1 und das Verbindungsmaterial für die Signalleitungsanschlüsse S2 höher als die Verbindungsmaterialien 20, 21, 23–28 sind.
  • Wenn jedoch die Verbindungsmaterialien 20–32 durch den Reflow-Prozess geschmolzen werden, wird die Verkippung des Leiterrahmens 10 korrigiert und der Leiterrahmen 10 ausgerichtet. Damit wird der Leiterrahmen 10 stabil. Insbesondere und wie oben beschrieben wird in einem Fall, bei dem das Verbindungsmaterial 22 aus dem Material mit niedrigerer Schmelztemperatur als demjenigen der Verbindungsmaterialien 20, 21, 23–28 ist, das Verbindungsmaterial 22, das die Verkippung des Leiterrahmens 10 verursacht, zuerst aufgeschmolzen und eine Last wird aufgebracht. Damit kann die Höhe des Verbindungsmaterials 22 auf gleiche Höhe wie die der Verbindungsmaterialien 20, 21, 23–28 gebracht werden. Da im Fall der vorliegenden Ausführungsform die Signalleitungsanschlüsse S1, S2 mit den Durchgangsöffnungen 17, 18 versehen sind, kann eine Überschussmenge an Verbindungsmaterial 22 in die Durchgangsöffnungen 17, 18 ausweichen. Damit kann die Höhe des Verbindungsmaterials 22 weiter auf die gleiche Höhe wie die der Verbindungsmaterialien 20, 21, 23–28 gebracht werden. Nachdem die Höhe der Verbindungsmaterialien 20–28 gleich gemacht worden ist, wird danach die Temperatur im Reflow-Prozess weiter erhöht. Somit werden alle Verbindungsmaterialien 20–32 aufgeschmolzen und die entsprechenden Abschnitte werden durch die Verbindungsmaterialien 20–32 miteinander verbunden.
  • [Schritt gemäß (d) in Fig. 4]
  • Falls notwendig, kann ein Primer-Prozess durchgeführt werden. Danach werden die durch die Verbindungsmaterialien 20–32 zusammengefügten Bestandteile in einer nicht gezeigten Gussform angeordnet, und eine Harzeinspritzung wird durchgeführt, so dass die Bestandteile mit dem Harzteil 16 versiegelt werden. Auf diese Weise wird das Halbleitermodul gemäß (a)–(c) von 2 hergestellt. Danach werden unnötige Abschnitte, beispielsweise die Rahmenabschnitte 10b, 10c, 11b, 11c, abgeschnitten. Da in diesem Fall die abgeschnittenen Abschnitte der Rahmenabschnitte 10b, 11b vom Harzteil 16 freiliegen, ist es bevorzugt, die freiliegenden Abschnitte mit einem isolierenden Harzmaterial zu bedecken, das bei niedriger Temperatur aushärtet. Auf diese Weise wird das Halbleitermodul 4 gemäß der vorliegenden Ausführungsform fertiggestellt.
  • Mit dem Halbleitermodul 4 und dem Herstellungsverfahren des Halbleitermoduls 4 gemäß obiger Beschreibung lassen sich die folgenden Effekte erreichen.
    • (1) In der vorliegenden Ausführungsform sind die Wärmeabstrahlsubstrate 12–15 mit den Leiterrahmen 9–11 verbunden. Die Halbleiterchips 7a, 7b, 8a, 8b sind direkt mit den Leiterrahmen 9–11 verbunden, sind jedoch mit den Leiterrahmen 9–11 nicht über die leitfähigen Abschnitte 12a–15a der Wärmeabstrahlsubstrate 12–15 verbunden. Daher können die folgenden Effekte erreicht werden. Diese Effekte werden unter Bezug auf (a) und (b) von Fig. beschrieben.
  • Ansicht (a) von 5 ist eine vergrößerte Ansicht eines herkömmlichen Verbindungsabschnitts zwischen dem Halbleiterchip J1 und dem Wärmeabstrahlsubstrat J3, und (b) von 5 ist eine Querschnittsansicht in der Nähe des Halbleiterchips 7a und des Leiterrahmens 10 des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform.
  • Wie in (a) von 5 gezeigt, sind bei dem herkömmlichen Aufbau die Signalleitungselektroden des Halbleiterchips J1 mit dem Leiterrahmen J5 über die Kupferfolie J3a des Wärmeabstrahlsubstrats J3 verbunden, und die Emitterelektrode ist mit dem Leiterrahmen J6 ebenfalls über die Kupferfolie J3a des Wärmeabstrahlsubstrats J3 verbunden. Daher ist es notwendig, die Kupferfolie J3a in eine geteilte Struktur aufzuteilen, und somit haben die Kupferfolie J3a und die Kupferfolie J3c, die an den Vorder- und Rückflächen des isolierten Substrats J3b liegen, kein symmetrisches Muster. Im Ergebnis wird das Wärmeabstrahlsubstrat J3 gekrümmt.
  • Demgegenüber wird bei der vorliegenden Ausführungsform die Ausgestaltung nicht so, dass der Halbleiterchip 7a mit dem Leiterrahmen 10 über die leitfähigen Abschnitte 12a, 13a der Wärmeabstrahlsubstrate 12, 13 verbunden ist, wie in (b) von 5 gezeigt. Somit können die leitfähigen Abschnitte 12a, 13a eine durchgängige Struktur ohne Unterteilung haben. Folglich ist es weniger wahrscheinlich, dass sich die Wärmeabstrahlsubstrate 12, 13 krümmen, wenn nach dem Harzversiegeln bei hoher Temperatur die Temperatur von der hohen Temperatur auf Raumtemperatur verringert wird. Daher kann die Verbindung zwischen dem Halbleiterchip 7a und den Leiterrahmen 9, 10 und die Verbindung zwischen den Leiterrahmen 9, 10 und dem Wärmeabstrahlsubstrat 12, 13 richtig durchgeführt werden. Im Beispiel von (b) von 5 kann, obgleich die Wärmeabstrahlsubstrate 12, 13 herausgestellt sind, der gleiche Effekt auch betreffend die Wärmeabstrahlsubstrate 14, 15 erreicht werden.
    • (2) Bei dem herkömmlichen Halbleitermodul ist die Bauteilstruktur auf gegenüberliegenden Seiten des Halbleiterchips J1, J2 nicht symmetrisch. Genauer gesagt und wie in 20 gezeigt sind, obgleich die Signalleitungselektroden mit der Gateelektrode des Halbleiterchips J1, die Seite des Halbleiterchips J1 benachbart der Emitterelektrode und die Seite des Halbleiterchips J2 benachbart der Anodenelektrode direkt mit dem Wärmeabstrahlsubstrat J3 verbunden sind, die gegenüberliegenden Seiten der Halbleiterchips J1, J2 mit dem Wärmeabstrahlsubstrat J9 über den Abstandshalter J7, J8 verbunden. Daher tritt eine Krümmung aufgrund der Asymmetrie auf, wo die Bauteile nicht symmetrisch auf entgegengesetzten Seiten des Halbleiterchips J1, J2 angeordnet sind.
  • Demgegenüber sind bei dem Halbleitermodul 4 gemäß der vorliegenden Ausführungsform die Bauteile an den entgegengesetzten Seiten des Halbleiterchips 7, 8 symmetrisch angeordnet. Daher kann eine Krümmung aufgrund der Asymmetrie verringert werden. Insbesondere kann im Fall der vorliegenden Ausführungsform der leitfähige Abschnitt 13a des Wärmeabstrahlsubstrats 13 eine Massivstruktur haben. Da das Wärmeabstrahlsubstrat 12 und das Wärmeabstrahlsubstrat 13 den gleichen Aufbau haben können, lassen sich die Bauteile weiter symmetrisch auf der entgegengesetzten Seite des Halbleiterchips 7, 8 anordnen. Folglich kann eine Krümmung aufgrund der Asymmetrie weiter verringert werden.
  • Weiterhin können im Fall des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform mit Blick auf die Funktion die Wärmeabstrahlsubstrate 13, 14, die mit dem Leiterrahmen 10 verbunden sind, anstelle von separaten Substraten durch ein einzelnes Substrat gebildet werden. Auch können die Wärmeabstrahlsubstrat 12, 15 anstelle von separaten Substraten durch ein einzelnes Substrat gebildet werden, solange die leitfähigen Abschnitte 12a, 15a isoliert und voneinander getrennt sind und so ausgelegt sind, dass sie unterschiedliche Potenziale haben. Da jedoch die Wärmeabstrahlsubstrate 12–15 separate Substrate sind, können die Aufbauten auf den gegenüberliegenden Seiten des Halbleiterchips 7, 8 symmetrisch konfiguriert werden. Damit kann eine Krümmung aufgrund der Asymmetrie gemäß obiger Beschreibung verringert werden.
  • Wenn die Wärmeabstrahlsubstrate 12–15 separate Substrate sind, ist es bevorzugt, dass jedes der Wärmeabstrahlsubstrate 12–15 ein einzelnes Teil von minimaler Größe ist. Insbesondere nimmt die Krümmung mit einer Größenzunahme eines jeden Wärmeabstrahlsubstrats 12–15 zu. Wenn daher die Größe der Wärmeabstrahlsubstrate 12–15 so gering wie möglich gemacht wird, lässt sich die Krümmung verringern. Weiterhin wird der Raum, in welchen Harz einfließt, vergrößert im Vergleich zu einem Fall, bei dem die Wärmeabstrahlsubstrate in einem einzelnen Substrat ausgebildet sind. Damit ist es möglich, die Fließfähigkeit (das Eindringvermögen) des Harzes zu verbessern. Hiermit ist es möglich, den Füllfaktor mit dem Harz weiter zu verbessern. Da weiterhin die Wärmeabstrahlsubstrate 12–15 die von den Halbleiterchips 7, 8 erzeugte Wärme abstrahlen, wird die Größe der Wärmeabstrahlsubstrate 12–15 bevorzugt auf eine Größe festgelegt, welche unter Berücksichtigung des Bereichs der Wärmediffusion von den Halbleiterchips 7, 8 keine Wärmeinterferenz verursacht. 6 ist eine schematische Darstellung, die den Bereich der Wärmediffusion von den Halbleiterchips 7, 8 zeigt. Wie in dieser Figur gezeigt, diffundiert die Wärme in einem Winkel von 45° vom Halbleiterchip 7, 8 aus. Berücksichtigt man dies, wird die Größe der Wärmeabstrahlsubstrate 12–15 so bestimmt, dass sich die Wärmediffusionsbereiche nicht überlappen.
    • (3) In dem Halbleitermodul 4 der vorliegenden Ausführungsform sind die positive Elektrode P, die negative Elektrode N und der Ausgangsanschluss O in dieser Reihenfolge angeordnet, wobei der positive Elektrodenanschluss P und der negative Elektrodenanschluss N einander benachbart liegen. Wie in 1 gezeigt, ist der Glättungskondensator 1a parallel zu dem Inverter 1 eingesetzt, um die Induktanz zu verringern. Um die Induktanz weiter zu verringern, ist es bevorzugt, den positiven Elektrodenanschluss P und den negativen Elektrodenanschluss N einander benachbart anzuordnen.
  • Die Ansichten (a) und (b) in 7 sind Ansichten, welche ein vorderes Layout des Halbleitermoduls 4 zeigen, wenn die Anordnung von positivem Elektrodenanschluss P, negativem Elektrodenanschluss N und Ausgangsanschluss O modifiziert wird. Wie in (b) von 7 gezeigt, nimmt, wenn der positive Elektrodenanschluss P, der Ausgangsanschluss O und der negative Elektrodenanschluss N in dieser Reihenfolge angeordnet werden, der Abstand zwischen dem positiven Elektrodenanschluss P und dem Ausgangsanschluss O zu. Damit wird ein Bereich, der durch eine geschlossene Schleife der Energiequelle in dieser Figur eingefasst ist, vergrößert und die Induktanz L wird relativ groß. Andererseits verkleinert sich gemäß (a) von 7 bei einem Aufbau, bei dem der positive Elektrodenanschluss P und der negative Elektrodenanschluss N einander benachbart angeordnet sind, der Abstand zwischen dem positiven Elektrodenanschluss P und dem negativen Elektrodenanschluss N. Damit wird der von der geschlossenen Schleife in der Energiequelle gemäß dieser Figur eingefasste Bereich verringert, und die Induktanz L kann relativ klein gemacht werden. Dies deshalb, als sich die Magnetflüsse aufheben, wenn elektrische Ströme in nahen Positionen in entgegengesetzte Richtungen fließen, was zu einer Verringerung der Induktanz führt.
    • (4) Bei der vorliegenden Ausführungsform werden die Signalleitungsanschlüsse S1, S2 zur Verbindung mit den Signalleitungselektroden 7a einschließlich der Gateelektrode unter Verwendung der Leiterrahmen 10, 11 bereitgestellt, die mit den Emitterelektroden 72 der Halbleiterchips 7a, 7b verbunden sind. Da weiterhin das Verbindungsmaterial 22 verwendet wird, sind die Signalleitungsanschlüsse S1, S2 direkt mit den Signalleitungselektroden 71 der Halbleiterchips 7a, 7b ohne die Verwendung von Bonddrähten verbunden. Daher kann das Halbleitermodul 4 durch einen Aufbau gebildet werden, ohne dass Bonden nötig ist. Da der komplizierte Prozess wie Die-Bondierschritt → Bondierschritt → Die-Bondierschritt, wie er beim herkömmlichen Prozess mit dem Bondieren durchgeführt worden ist, nicht notwendig ist, kann der Herstellungsvorgang vereinfacht werden.
    • (5) In der vorliegenden Ausführungsform haben die Abschnitte der Signalleitungsanschlüsse S1, S2 zur Verbindung mit den Halbleiterchips 7a, 7b eine geringere Dicke als die rechteckförmigen Plattenabschnitte 10a, 11a der Leiterrahmen 10, 11. Da somit der Raum zwischen den Signalleitungsanschlüssen S1 und dem Wärmeabstrahlsubstrat 13 und der Raum zwischen den Signalleitungsanschlüssen S2 und dem Wärmeabstrahlsubstrat 15 vergrößert werden können, kann das Auftreten eines Kurzschlusses zwischen ihnen mit Sicherheit unterbunden werden.
  • Da weiterhin die Dicke der Signalleitungsanschlüsse S1, S2 verringert ist, lassen sich ein Belastungsverringerungseffekt und ein Fließfähigkeitsverbesserungseffekt des Harzes während des Harzvergusses im Herstellungsprozess erreichen. Diese Effekte werden unter Bezugnahme auf 8 und (a) und (b) von 9 beschrieben.
  • 8 ist eine grafische Darstellung, welche Untersuchungsergebnisse einer nichtlinearen Verformungsamplitude (%) eines Falls zeigt, bei dem die Dicke der Signalleitungsanschlüsse S1 gleich der Dicke des rechteckförmigen Plattenabschnitts 10a des Leiterrahmens 10 ist, und eines Falls, wo die Dicke der Signalleitungsanschlüsse S1 die Hälfte der Dicke des rechteckförmigen Plattenabschnitts 10a des Leiterrahmens 10 beträgt. In diesem Fall beträgt die Dicke des rechteckförmigen Plattenabschnitts 10a des Leiterrahmens 10 0.5 mm. Die Amplitude wird für den Fall simuliert, bei dem die Dicke der Signalleitungsanschlüsse S1 gleich der Dicke des rechteckförmigen Plattenabschnitts 10a ist, und für den Fall, bei dem die Dicke der Signalleitungsanschlüsse S1 die Hälfte der Dicke des rechteckförmigen Plattenabschnitts 10a ist. Die Werte der physikalischen Eigenschaften der anderen Abschnitte sind gemeinsam.
  • Wie in dieser Figur gezeigt, so erkennt man, dass, wenn die Dicke der Signalleitungsanschlüsse S1 kleiner als die Dicke des rechteckförmigen Plattenabschnitts 10a ist, sich die nichtlineare Verformungsamplitude um 25% von 2.14 auf 1.62 verringert im Vergleich zu dem Fall, bei dem die Dicke der Signalleitungsanschlüsse S1 gleich der Dicke des rechteckförmigen Plattenabschnitts 10a ist. In dieser Simulation wird die nichtlineare Verformungsamplitude bezüglich der Dicke der Signalleitungsanschlüsse S1 und der Dicke des rechteckförmigen Plattenabschnitts 10a des Leiterrahmens 10 untersucht. Ein ähnliches Ergebnis wird erhalten bezüglich der Dicke der Signalleitungsanschlüsse S2 und der Dicke des rechteckförmigen Plattenabschnitts 11a des Leiterrahmens 11. Daher kann der Belastungsverringerungseffekt erhalten werden, indem die Dicke der Signalleitungsanschlüsse S1, S2 kleiner als die Dicke der rechteckförmigen Plattenabschnitte 10a, 11a der Leiterrahmen 10, 11 gemacht wird.
  • Ansicht (a) von 9 ist eine Ansicht, die einen Querschnitt darstellt, wenn die Dicke des Signalleitungsanschlusses S1, S2 gleich der Dicke des rechteckförmigen Plattenabschnitts 10a, 11a des Leiterrahmens 10, 11 ist, und (b) von 9 ist eine Ansicht, die einen Querschnitt zeigt, wenn die Dicke des Signalleitungsanschlusses S1, S2 kleiner als die Dicke des rechteckförmigen Plattenabschnitts 10, 11a des Leiterrahmens 10, 11 ist. Wie in (a) von 9 gezeigt, ist, wenn die Dicke des Signalleitungsanschlusses S1, S2 gleich der Dicke des rechteckförmigen Plattenabschnitts 10a, 11a des Leiterrahmens 10, 11 ist, der Raum zwischen dem Signalleitungsanschluss S1, S2 und dem Wärmeabstrahlsubstrat 13, 15 klein. Wenn andererseits, wie in (b) von 9 gezeigt, die Dicke des Signalleitungsanschlusses S1, S2 kleiner als die Dicke des rechteckförmigen Plattenabschnitts 10a, 11a des Leiterrahmens 10, 11 ist, kann der Raum zwischen dem Signalleitungsanschluss S1, S2 und dem Wärmeabstrahlsubstrat 13, 15 vergrößert werden. Damit kann die Fließfähigkeit des Harzes während des Harzvergusses verbessert werden.
  • Der Belastungsverringerungseffekt und der Effekt der Fließfähigkeitsverbesserung des Harzes können bis zu einem gewissen Grad auch erhalten werden, wenn der Bereich, in welchem die Dicke des Signalleitungsanschlusses S1, S2 verringert ist, nur auf den Verbindungsabschnitt zur Verbindung mit dem Halbleiterchip 7a, 7b begrenzt wird. In einem Fall jedoch, wo der Bereich, in welchem die Dicke des Signalleitungsanschlusses S1, S2 verringert ist, der gesamte Bereich gegenüber dem Wärmeabstrahlsubstrat 13, 15 ist, können diese Effekte eingehender erhalten werden.
    • (6) In der vorliegenden Ausführungsform sind die Durchgangsöffnungen 17, 18 in den Signalleitungsanschlüssen S1, S2 ausgebildet, und das Verbindungsmaterial 22 fließt in die Durchgangsöffnungen 17, 18. Damit können die Signalleitungsanschlüsse S1, S2 und das Verbindungsmaterial 22 sicherer verbunden werden. Folglich ist die Verbindungszuverlässigkeit zwischen den Signalleitungsanschlüssen S1, S2 und den Halbleiterchips 7a, 7b verbessert.
    • (7) Bei der vorliegenden Ausführungsform sind die Signalleitungsanschlüsse S1, S2 weiterhin mit den Durchgangsöffnungen 19 an einer Position außerhalb der Abschnitte zur Verbindung mit den Halbleiterchips 7a, 7b versehen. Daher kann sich das Harz während des Harzvergusses durch die Durchgangsöffnungen 19 bewegen, und somit kann das Füllvermögen (die Fließfähigkeit) des Harzes weiter verbessert werden. Bei diesen Durchgangsöffnungen 19 kann das Füllvermögen des Harzes mit zunehmendem Querschnitt der Öffnung verbessert werden. Im Gegensatz hierzu nehmen die Widerstandswerte der Signalleitungsanschlüsse S1, S2 mit einer Zunahme des Öffnungsquerschnitts zu. Daher werden Dicke und Breite der Signalleitungsanschlüsse S1, S2 bevorzugt unter Berücksichtigung dieser Faktoren festgelegt.
    • (8) Bei der vorliegenden Ausführungsform sind die Wärmeabstrahlsubstrate 12–15, bei denen das isolierende Substrat 12b–15b zwischen dem leitfähigen Abschnitt 12a–15a und dem leitfähigen Abschnitt 12c–15c liegt, mit dem Leiterrahmen 9–11 verbunden. Daher kann das Halbleitermodul 4 mit einer Struktur ausgelegt werden, bei der die Kühlfunktion verbessert ist, wenn eine Kühlvorrichtung oder dergleichen an der freiliegenden Oberfläche der Wärmeabstrahlsubstrate 12–15 befestigt wird. Wenn jedoch die freiliegende Oberfläche in einem Zustand ist, in welchem sie elektrisch mit dem Leiterrahmen 9–11 verbunden ist, muss die Kühlvorrichtung oder dergleichen über einen Isolationsfilm mit der freiliegenden Oberfläche verbunden werden. Im Fall der Wärmeabstrahlsubstrate 12–15 der vorliegenden Ausführungsform können der leitfähige Abschnitt 12a–15a und der leitfähige Abschnitt 12c–15c elektrisch durch das isolierende Substrat 12b–15b getrennt werden. Damit ist es möglich, die Kühlvorrichtung oder dergleichen direkt an den freiliegenden Oberflächen der Wärmeabstrahlsubstrate 12–15 zu befestigen.
  • (Zweite Ausführungsform)
  • Eine zweite Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform ist die Struktur des Leiterrahmens 10 gegenüber derjenigen der ersten Ausführungsform modifiziert. Die übrigen Strukturen sind ähnlich zur ersten Ausführungsform, und somit wird nur der Abschnitt, der gegenüber der ersten Ausführungsform unterschiedlich ist, beschrieben.
  • 10 ist eine Ansicht, die das vordere Layout des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform zeigt. Bei der vorliegenden Ausführungsform ist gemäß dieser Figur der Leiterrahmen 10 mit einer Mehrzahl von Öffnungen 10d zwischen einem Bereich, wo die Halbleiterchips 7a, 8a des oberen Zweigs angeordnet sind, und einem Bereich versehen, wo die Halbleiterchips 7b, 8b des unteren Zweigs angeordnet sind.
  • Wie oben beschrieben, ist es bevorzugt, wenn das Halbleitermodul 4 an den gegenüberliegenden Seiten der Halbleiterchips 7, 8 einen symmetrischen Aufbau hat. Wie jedoch aus dem Querschnitt von (b) in 2 zu sehen ist, ist aber nur der Abschnitt zwischen dem Bereich, wo die Halbleiterchips 7a, 8a des oberen Zweigs angeordnet sind, und dem Bereich, wo die Halbleiterchips 7b, 8b des unteren Zweigs angeordnet sind, ein asymmetrischer Abschnitt.
  • Bei der vorliegenden Ausführungsform ist somit, da die Mehrzahl von Öffnungen 10d in diesem Abschnitt ausgebildet ist, die Fläche des Leiterrahmens 10 verringert, und der asymmetrische Abschnitt wird so weit wie möglich verringert. Damit kann die Symmetrie der entgegengesetzten Seiten der Halbleiterchips 7, 8 weiter verbessert werden und die Krümmung aufgrund der Asymmetrie kann verringert werden.
  • (Abwandlung der zweiten Ausführungsform)
  • In der oben beschriebenen zweiten Ausführungsform ist die Anzahl der Öffnungen 10d beliebig und kann jeden Wert haben. Genauer gesagt, in 10 ist ein Leiterrahmen 10 mit sieben Öffnungen 10d dargestellt. Wie jedoch in 11 gezeigt, können auch drei Öffnungen 10d ausgebildet werden. Alternativ kann die Anzahl der Öffnungen 10d eins oder jede Zahl anders als drei oder sieben betragen. Es sei auch festzuhalten, dass der Abschnitt des Leiterrahmens 10 zwischen dem Bereich, wo die Halbleiterchips 7a, 8a des oberen Zweigs angeordnet sind, und dem Bereich, wo die Halbleiterchips 7b, 8b des unteren Zweigs angeordnet sind, als eine Verdrahtung zur Verbindung zwischen dem oberen Zweig und dem unteren Zweig dient und in dieser Verdrahtung ein hoher Strom fließt. Wenn daher die Anzahl der Öffnungen 10d erhöht wird oder die Größe der Öffnungen 10d erhöht wird, wird die Querschnittsfläche der Drahtverbindung zwischen dem oberen Zweig und damit dem unteren Zweig verringert und der Verdrahtungswiderstand nimmt zu. Daher wird die Anzahl der Öffnungen 10d etc. bevorzugt unter Berücksichtigung des Verdrahtungswiderstands bestimmt.
  • (Dritte Ausführungsform)
  • Eine dritte Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform ist der Aufbau des Harzteils 16 gegenüber der ersten Ausführungsform modifiziert. Die verbleibenden Anordnungen sind ähnlich zur ersten Ausführungsform, und somit wird nur der zur ersten Ausführungsform unterschiedliche Abschnitt beschrieben.
  • 12 ist eine Querschnittsansicht des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform. Wie in dieser Figur gezeigt, ist bei dieser Ausführungsform zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 eine Beschaltung 40 vorgesehen. Die Beschaltung 40 ist ein Schaltkreis bestehend aus einem Widerstand R, einem Kondensator C, einer Diode Di etc. und dient zur Verringerung einer Induktanz L, die sich zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 bildet.
  • Bei dem Halbleitermodul 4 fließt der elektrische Strom durch einen Strompfad, der gebildet ist in der Reihenfolge von Leiterrahmen 9 → Halbleiterchips 7a, 8a → Leiterrahmen 10 → Halbleiterchips 7b, 8b → Leiterrahmen 11. In diesem Fall wird eine hohe Potenzialdifferenz zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 erzeugt. Weiterhin ist ein Wert, der erhalten wird durch Multiplikation einer Stromänderung pro Zeit di/dt mit der Induktanz L, eine Stoßspannung ΔV. Wenn die Stoßspannung ΔV hoch ist, werden eine Isolationsgarantie und eine Zunahme im Schaltverlust problematisch. Daher ist es bevorzugt, die Induktanz L so weit als möglich zu verringern.
  • Wenn daher wie bei der vorliegenden Ausführungsform die Beschaltung 40 zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 vorgesehen ist, wird die Induktanz L zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 verringert und damit die Induktanz weiter verringerbar. Dies ist somit effektiv, um Schaltverluste und Stoßspannungen zu verringern.
  • Die Beschaltung 40 kann durch jede Ausgestaltung zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 angeordnet werden. In der vorliegenden Ausführungsform ist die Beschaltung 40 so angeordnet, dass die Beschaltung 40 zwischen gegenüberliegenden Endflächen des Leiterrahmens 9 und des Leiterrahmens 11 gesetzt ist. In diesem Fall kann der Raum zwischen dem Leiterrahmen 9 und dem Leiterrahmen 11 effektiv benutzt werden. Es ist nicht notwendig, separat einen Raum für die Beschaltung 40 vorzusehen.
  • (Vierte Ausführungsform)
  • Eine vierte Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform ist der Aufbau des Harzteils 16 gegenüber demjenigen der ersten Ausführungsform modifiziert. Die anderen Strukturen sind ähnlich der ersten Ausführungsform, und somit wird nur der zur ersten Ausführungsform unterschiedliche Abschnitt beschrieben.
  • 13 ist eine vergrößerte Ansicht eines Teils des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform. In der vorliegenden Ausführungsform ist, wie in dieser Figur gezeigt, das Harzteil 16 mit einem vertieften Abschnitt 16a zwischen dem positiven Elektrodenanschluss P und dem negativen Elektrodenanschluss N versehen sowie mit einem vorstehenden Abschnitt 16b zwischen dem negativen Elektrodenanschluss N und dem Ausgangsanschluss O.
  • Im Halbleitermodul 4 gemäß den ersten und zweiten Ausführungsformen sind die leitfähigen Abschnitte 12c–15c der Wärmeabstrahlsubstrate 12–15 elektrisch durch die isolierenden Substrate 12b–15b isoliert, und innerhalb des Harzteils 16 tritt eine Potenzialdifferenz auf. Selbst wenn daher ein Abschnitt zwischen dem leitfähigen Abschnitt 12c und dem leitfähigen Abschnitt 15c und ein Abschnitt zwischen dem leitfähigen Abschnitt 13c und dem leitfähigen Abschnitt 14c elektrisch leitend werden, besteht kein Problem. Daher kann der Abschnitt zwischen dem leitfähigen Abschnitt 12c und dem leitfähigen Abschnitt 15c und kann der Abschnitt zwischen dem leitfähigen Abschnitt 13c und dem leitfähige Abschnitt 14c schmal gemacht werden.
  • Was jedoch den positiven Elektrodenanschluss P, den negativen Elektrodenanschluss N und den Ausgangsanschluss O betrifft, welche von dem Harzteil 16 vorstehen, so tritt eine Potenzialdifferenz zwischen dem positiven Elektrodenanschluss P und dem negativen Elektrodenanschluss N und zwischen dem negativen Elektrodenanschluss N und dem Ausgangsanschluss O auf. Daher ist es notwendig, zwischen ihnen eine Kriechstrecke vorzusehen. Andererseits kann gemäß der vorliegenden Ausführungsform, wenn der vertiefte Abschnitt 16a oder der vorstehende Abschnitt 16b dazwischen vorgesehen wird, die Kriechstrecke gebildet werden, aber auch der Abstand zwischen dem positiven Elektrodenanschluss und dem negativen Elektrodenanschluss kann verringert werden. Im Ergebnis trägt dies zu einer Verringerung der Induktanz bei. Dies bedeutet eine Verringerung des Abstands zwischen dem positiven Elektrodenanschluss P und dem negativen Elektrodenanschluss N und des Abstands zwischen dem negativen Elektrodenanschluss N und dem Ausgangsanschluss O. Im Ergebnis kann die Größe des Halbleitermoduls 4 verringert werden. Weiterhin wird die Fläche der geschlossenen Schleife der Leistungsquelle verkleinert und die Induktanz L kann relativ klein sein. Da weiterhin die elektrischen Ströme nahe beieinander in entgegengesetzten Richtungen fließen können, können Magnetflüsse einfach aufgehoben werden und die Induktanz L kann weiter verringert werden.
  • (Fünfte Ausführungsform)
  • Eine fünfte Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform wird eine Halbleitervorrichtung beschrieben, welche das Halbleitermodul 4 gemäß den ersten bis vierten Ausführungsformen verwendet. Obgleich hier als ein Beispiel eine Halbleitervorrichtung beschrieben wird, welche das Halbleitermodul 4 der dritten Ausführungsform verwendet, kann die Halbleitervorrichtung auch das Halbleitermodul 4 der ersten, zweiten oder vierten Ausführungsform verwenden.
  • 14 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Wie in dieser Figur gezeigt, sind Wärmesenken 51 an beiden Seiten des Halbleitermoduls 4 über eine Paste 50 angeordnet. Im Inneren Wärmesenke 51 sind Rippen 52 vorgesehen, und ein Kühlmittel, beispielsweise Kühlwasser, wird mittels einer nicht dargestellten Kühlvorrichtung umgewälzt. Durch diese Konfiguration ist die Kühlung ein indirektes Kühlverfahren, bei dem vom Halbleitermodul 4 erzeugte Wärme indirekt über die Paste 50 heruntergekühlt wird. Auf diese Weise kann eine Halbleitervorrichtung mit einem Kühlmechanismus gebildet werden, indem die Wärmesenken 51 an beiden Seiten des Halbleitermoduls 4 angeordnet werden.
  • (Sechste Ausführungsform)
  • Eine sechste Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform wird der Aufbau des Kühlmechanismus gegenüber demjenigen der fünften Ausführungsform modifiziert. Die verbleibenden Strukturen sind ähnlich der fünften Ausführungsform, so dass nur der unterschiedliche Abschnitt beschrieben wird.
  • 15 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Wie in dieser Figur gezeigt, sind Gehäuse 61 an beiden Seiten des Halbleitermoduls 4 vorgesehen. Das Gehäuse 61 hat eine Bodenwand an einer Seite und eine Seitenwand, welche den Umfang der Bodenwand einfasst. Das Gehäuse 61 hat eine Öffnung an der gegenüberliegenden Seite zur Bodenwand, und Rippen 60 stehen von der Bodenwand vor. Im Inneren des Gehäuses 61 wird ein Kühlmittel, beispielsweise Kühlwasser, durch eine nicht gezeigte Kühlvorrichtung umgewälzt. Das Gehäuse 61 ist so angeordnet, dass die Rippen 60 in den Wärmeabstrahlsubstraten 12–15 stecken. Ein Dichtring 62 liegt zwischen der Seitenwand des Gehäuses 61 und dem Harzteil 16, um Kühlmittelaustritt zu unterbinden.
  • Durch diese Konfiguration ist die Kühlung ein direktes Kühlverfahren, bei dem das Halbleitermodul 4 direkt durch das Kühlmittel gekühlt wird.
  • Obgleich der Aufbau zur Verbesserung der Kühlfunktion erreicht werden kann, indem die Wärmesenken 61 an den freiliegenden Oberflächen der Wärmeabstrahlsubstrate 12–15 befestigt werden, muss, wenn die freiliegenden Oberflächen in elektrisch leitender Verbindung mit den Leiterrahmen 9–11 sind, die Kühlvorrichtung oder dergleichen an den freiliegenden Oberflächen über den Isolationsfilm oder dergleichen befestigt werden. Genauer gesagt, nur das indirekte Kühlverfahren gemäß der fünften Ausführungsform wird verwendet. Jedoch sind in den Halbleitermodulen 4, wie sie in den ersten bis vierten Ausführungsformen beschrieben worden sind, die Wärmeabstrahlsubstrate 12–15, bei denen das isolierende Substrat 12b–15b zwischen leitfähigen Abschnitt 12a–15a und dem leitfähigen Abschnitt 12c–15c liegt, mit den Leiterrahmen 9–11 verbunden. Daher sind der leitfähige Abschnitt 12a–15a und der leitfähige Abschnitt 12c–15c elektrisch durch das isolierende Substrat 12b–15b voneinander getrennt. Somit ist es möglich, die Wärmesenke 61 direkt an den freiliegenden Oberflächen der Wärmeabstrahlsubstrate 12–15 zu befestigen, und ist es möglich, die Kühlung mit dem direkten Kühlverfahren durchzuführen, bei dem das Kühlmittel direkt die freiliegenden Oberflächen kontaktiert.
  • 16 ist eine Grafik zum Vergleich der Kühlleistung der Halbleitervorrichtung, die das indirekte Kühlverfahren der fünften Ausführungsform verwendet, und der Kühlleistung der Halbleitervorrichtung, die das direkte Kühlverfahren der vorliegenden Ausführungsform verwendet. Gemäß dieser Figur kann beim direkten Kühlverfahren der Wärmewiderstand um annähernd 15% gegenüber dem des indirekten Kühlverfahrens verringert werden. Somit kann die Kühlleistung verbessert werden, indem das direkte Kühlverfahren gemäß der vorliegenden Ausführungsform verwendet wird.
  • Hierbei wurde die Halbleitervorrichtung, die das Halbleitermodul 4 der dritten Ausführungsform verwendet, als Beispiel beschrieben. Die Halbleitervorrichtung kann das Halbleitermodul 4 sowohl der ersten als auch zweiten als auch vierten Ausführungsform verwenden.
  • (Siebte Ausführungsform)
  • Eine siebte Ausführungsform der vorliegenden Erfindung wird beschrieben. In der vorliegenden Ausführungsform ist der Aufbau der Signalleitungsanschlüsse S1, S2 gegenüber dem der ersten Ausführungsform modifiziert. Die anderen Strukturen sind ähnlich zur ersten Ausführungsform, so dass nur der unterschiedliche Abschnitt beschrieben wird.
  • 17 ist eine Schnittansicht in der Nähe des Endes des Signalleitungsanschlusses S1 des Halbleitermoduls 4 gemäß der vorliegenden Ausführungsform. In der ersten Ausführungsform hat die Durchgangsöffnung 17 im Signalleitungsanschluss S1 eine zylindrische Form mit konstantem Innendurchmesser. In der vorliegenden Ausführungsform ändert sich gemäß 17 der Innendurchmesser der Durchgangsöffnung 17 im Signalleitungsanschluss S1 derart, dass der Innendurchmesser in Tiefenrichtung der Durchgangsöffnung 17 gesehen mittig am geringsten ist und allmählich in Richtung vorderer Fläche und rückseitiger Fläche des Signalleitungsanschlusses S1 zunimmt. Diese Form kann realisiert werden, indem ein Doppelätzen an der Durchgangsöffnung 17 von der Seite der Vorderfläche und der Seite der rückwärtigen Fläche her durchgeführt wird.
  • Wenn bei einer solchen Struktur das Verbindungsmaterial 22 in die Durchgangsöffnung 17 eintritt, wird das Verbindungsmaterial 22 von der inneren Fläche der Durchgangsöffnung 17 ergriffen und kann aus der Durchgangsöffnung 17 nicht entweichen. Damit wird der Verankerungseffekt weiter verbessert. Obgleich hier eine Beschreibung betreffend den Signalleitungsanschluss S1 gemacht wurde, kann der gleiche Aufbau auch beim Signalleitungsanschluss S2 verwendet werden.
  • Bei diesem Aufbau wird das Verbindungsmaterial 22 in der Durchgangsöffnung 17 durch das folgende Verfahren angeordnet. Die Ansichten (a) bis (c) von 18 sind Querschnittsdarstellungen, welche das Verfahren zum Anordnen des Verbindungsmaterials 22 in der Durchgangsöffnung 17 zeigen.
  • Zunächst wird gemäß (a) von 18 der Signalleitungsanschluss S1 mit der ausgebildeten Durchgangsöffnung 17 bereitgestellt. Nachfolgend wird das Verbindungsmaterial 22 auf der Durchgangsöffnung 17 derart angeordnet, dass eine Lotkugel aufgelegt wird, wie in der linken Ansicht von (b) von 18 gezeigt, oder derart, dass eine Lotpaste oder dergleichen durch einen Dispenserschritt aufgebracht wird, wie in der rechten Ansicht von (b) von 18 gezeigt. Im Fall der Verwendung einer Lotkugel fällt, wenn der Leiterrahmen 10 umgedreht wird, die Lotkugel von dem Signalleitungsanschluss S1 herunter. Somit kann der Leiterrahmen 10 nicht umgedreht werden und sollte seine Lage beibehalten. Demgegenüber kann bei der Verwendung einer Lotpaste oder dergleichen die Lotpaste oder dergleichen nicht von dem Signalleitungsanschluss S1 herunterfallen, selbst wenn der Leiterrahmen 10 umgedreht wird.
  • Wenn daher eine Lotkugel verwendet wird, wird das Verbindungsmaterial 22 durch den Reflow-Prozess aufgeschmolzen, so dass das Verbindungsmaterial 22 benetzen kann und sich mit dem Signalleitungsanschluss S1 verbindet. Beispielsweise in einem Fall, wo die Oberfläche des Signalleitungsanschlusses S1 nur mit einer Ni-Plattierung beschichtet ist, wird das Verbindungsmaterial 22 mit einer Kissenform abhängig von einer Aufbringfläche des Verbindungsmaterials gebildet, wie in der linken Ansicht von (c) von 18 gezeigt. In einem Fall, bei dem die Oberfläche des Signalleitungsanschlusses S1 mit einer Au-Plattierung beschichtet ist, um die Benetzbarkeit in einem Bereich zu verbessern, der mit einer verstärkten Linie in der mittleren Ansicht oder der rechten Ansicht von (c) von 18 gezeigt ist, benetzt das Verbindungsmaterial 22 und weitet sich aus. Somit ist es möglich, den Anheftbereich mit dem Signalleitungsanschluss S1 zu vergrößern.
  • Wie oben beschrieben, wird in einem Fall, wo eine Lotpaste oder dergleichen verwendet wird, unmittel zu dem Schritt gemäß (b) von 4 der ersten Ausführungsform weitergegangen, nachdem das Verbindungsmaterial 22 auf dem Signalleitungsanschluss S1 angeordnet worden ist. Für den Fall, dass eine Lotkugel verwendet wird, wird zum Schritt gemäß (b) von 4 weitergegangen, nachdem das Verbindungsmaterial 22 durch den Reflow-Prozess aufgeschmolzen worden ist. Danach werden die Schritte gemäß (c) und (d) von 4 durchgeführt. Daher kann das Halbleitermodul 4, bei dem die Durchgangsöffnung 17 des Signalleitungsanschlusses S1 die Form der vorliegenden Ausführungsform hat, hergestellt werden.
  • Eine Beschreibung erfolgte anhand des Signalleitungsanschlusses S1 als ein Beispiel. Der Signalleitungsanschluss S2 kann einen ähnlichen Aufbau haben, und ähnliche Effekte lassen sich erzielen.
  • (Abwandlung der siebten Ausführungsform)
  • Im Fall der Ausbildung der Durchgangsöffnungen 17 mit einem Aussehen gemäß der siebten Ausführungsform können die Abmessung der Signalleitungselektroden 71 einschließlich der Gateelektrode, welche mit den Signalleitungsanschlüssen S1 des Halbleiterchips 7a verbunden sind, und der Durchmesser der Durchgangsöffnungen 17 an der Vorderfläche der Signalleitungsanschlüsse S1, d. h. der Durchmesser der Durchgangsöffnungen 17 an der gegenüberliegenden Seite der Signalleitungselektroden 71, die folgende Beziehung haben. In diesem Fall bedeutet die Abmessung der Signalleitungselektrode 71 eine minimale Abmessung, welche durch die Mitte der Signalleitungselektrode 71 verläuft. In einem Fall, bei dem die Signalleitungselektrode 71 eine Kreisform hat, entspricht die Abmessung der Signalleitungselektrode 71 dem Durchmesser der Signalleitungselektrode 71. In einem Fall, bei dem die Signalleitungselektrode 71 eine quadratische Form hat, entspricht die Abmessung der Signalleitungselektrode 71 der Seite der Signalleitungselektrode 71.
  • Ansicht (a) von 19 ist eine Schnittansicht nahe dem Ende des Signalleitungsanschlusses S1 des Halbleitermoduls 4 gemäß dieser Abwandlung in einem Fall, bei dem die Lagen des Signalleitungsanschlusses S1 und der Signalleitungselektrode 71 nicht verschoben sind. Ansicht (b) von 19 ist eine Schnittansicht nahe dem Ende des Signalleitungsanschlusses S1 des Halbleitermoduls 4 gemäß dieser Abwandlung in einem Fall, bei dem die Lagen von Signalleitungsanschluss S1 und Signalleitungselektrode 71 verschoben sind.
  • Wie in (a) von 19 gezeigt, ist es bevorzugt, wenn der Durchmesser ⌀L der Durchgangsöffnung 17 an den vorderen und rückseitigen Oberflächen des Signalleitungsanschlusses S1 kleiner als die Abmessung ⌀e der Signalleitungselektroden 71 des Halbleiterchips 7a einschließlich der Gateelektrode in Verbindung mit den Signalleitungsanschlüssen S1 ist (⌀L < ⌀e)
  • Wenn in diesem Fall die Lagen der Durchgangsöffnung 17 und der Signalleitungselektrode 71 zueinander verschoben sind, da es Lageverschiebungen des Signalleitungsanschlusses S1 und des Halbleiterchips 7a gibt, wie in (b) von 19 gezeigt, können Randwinkel α, β zu spitzen Winkeln gemacht werden. Ein Riss in dem Verbindungsmaterial 22 aufgrund von Belastungen durch Vibrationen oder dergleichen tritt wahrscheinlicher auf, je näher die Randwinkel α, β an 0° herankommen. Da die Randwinkel α, β spitze Winkel werden können, kann dieser Aufbau das Auftreten von Rissen verringern.
  • (Andere Ausführungsformen)
  • In den oben beschriebenen Ausführungsformen wurde als ein Beispiel das Halbleitermodul 4 mit einem 2-in-1-Aufbau beschrieben. Das Halbleitermodul 4 kann jedoch auch einen Aufbau haben, bei dem die Signalleitungsanschlüsse S1, S2 durch die Leiterrahmen 10, 11 bereitgestellt werden, welche mit den Elektroden (Emitterelektroden 72) verbunden sind, die auf der gleichen Oberfläche liegen wie die Elektroden (Signalleitungselektroden 71 einschließlich der Gateelektrode) in Verbindung mit den Signalleitungsanschlüssen S1, S2 in den Halbleiterchips 7a, 7b. Das heißt, die vorliegende Erfindung kann bei einem Halbleitermodul 4 angewendet werden, das einen 1-in-1-Aufbau hat, bei einem 6-in-1-Aufbau, bei dem sechs Halbleiterleistungselemente mit drei oberen Zweigen und drei unteren Zweigen in einem Harzteil vergossen sind, oder dergleichen.
  • In der oben beschriebenen Ausführungsform hat das Halbleitermodul 4 den 2-in-1-Aufbau. Die vorliegende Erfindung wird somit sowohl bei dem oberen Zweig als auch dem unteren Zweig angewendet. Insbesondere entspricht bei der vorliegenden Erfindung in einem Fall, bei dem der positive Elektrodenanschluss P einem ersten Anschluss entspricht und der Leiterrahmen 9 einem ersten Leiterrahmen entspricht, der Ausgangsanschluss O einem zweiten Anschluss und der Leiterrahmen 10 entspricht einem zweiten Leiterrahmen. In einem Fall, bei dem der Ausgangsanschluss O dem ersten Anschluss entspricht und der Leiterrahmen 10 dem ersten Leiterrahmen entspricht, entspricht der positive Elektrodenanschluss P dem zweiten Anschluss und der Leiterrahmen 11 entspricht dem zweiten Leiterrahmen.
  • In den oben beschriebenen Ausführungsformen sind der Halbleiterchip 7a, der mit dem IGBT ausgebildet ist, und der Halbleiterchip 8a, der mit der FWD ausgebildet ist, separate Chips, und der Halbleiterchip 7b, der mit dem IGBT ausgebildet ist, und der Halbleiterchip 8b, der mit der FWD ausgebildet ist, sind separate Chips. Alternativ können diese Chips zu einem Chip zusammengefasst werden.
  • In den oben beschriebenen Ausführungsformen wird als ein Beispiel für ein Halbleiterleistungselement der IGBT vom Vertikaltyp beschrieben. Alternativ kann das Halbleiterleistungselement ein Leistungs-MOSFET vom Vertikaltyp sein. Insbesondere kann die vorliegende Erfindung bei einem Halbleitermodul 4 angewendet werden, welches den Halbleiterchip 7a, 7b hat, in dem die Signalleitungselektroden und eine vorderseitige Oberflächenelektrode an der Vorderseite ausgebildet sind und eine rückseitige Oberflächenelektrode an der rückseitigen Fläche ausgebildet ist.
  • In der oben beschriebenen ersten Ausführungsform erfolgt das erste Befestigen durch Durchführung des Reflow-Prozesses, nachdem das Verbindungsmaterial 22 auf der Durchgangsöffnung 17 angeordnet worden ist. In einem Fall, bei dem eine Lotpaste oder dergleichen als Verbindungsmaterial 22 verwendet wird, ist das Verbindungsmaterial 22 jedoch in einem Zustand, wo es bis zu einem bestimmten Betrag an dem Signalleitungsanschluss S1 haftet. In einem solchen Fall kann daher der Herstellungsprozess zu dem Schritt (b) von 4 weitergehen, ohne dass der Reflow-Prozess durchgeführt wird.
  • Die Form oder dergleichen der Bauteile des Halbleitermoduls 4 gemäß den Ausführungsformen kann geeignet modifiziert werden. Beispielsweise ist der Abschnitt des Leiterrahmens 9–11, der mit dem Halbleiterchip 7, 8 verbunden wird, der rechteckförmige Plattenabschnitt 9a–11a. Es ist jedoch nicht stets notwendig, dass der Abschnitt des Leiterrahmens 9–11, der mit dem Halbleiterchip 7, 8 verbunden wird, die Rechteckform hat.
  • Obgleich nur ausgewählte beispielhafte Ausführungsformen und Beispiele ausgewählt wurden, um die vorliegende Erfindung darzustellen, ergibt sich dem Fachmann auf diesem Gebiet aus dieser Beschreibung, dass verschiedene Änderungen und Abwandlungen gemacht werden können, ohne vom Umfang der Erfindung abzuweichen, wie er in den beigefügten Ansprüchen definiert ist. Weiterhin ist die vorstehende Beschreibung von beispielhaften Ausführungsformen und Beispielen gemäß der vorliegenden Erfindung nur zum Zweck der Darstellung gedacht und nicht zum Zweck der Einschränkung der Erfindung, wie sie durch die beigefügten Ansprüche und deren Äquivalente definiert ist.

Claims (21)

  1. Ein Halbleitermodul, aufweisend: einen Halbleiterchip (7a) mit einer vorderen Oberfläche und einer rückseitigen Oberfläche, wobei der Halbleiterchip (7a) mit einem Halbleiterleistungselement vom Vertikaltyp versehen ist, wobei der Halbleiterchip (7a) eine Signalleitungselektrode (71) und eine vorderseitige Oberflächenelektrode (72) an der vorderen Oberfläche und eine rückseitige Oberflächenelektrode (73) an der rückseitigen Oberfläche hat; einen ersten Leiterrahmen (9) in Verbindung mit der rückseitigen Oberflächenelektrode (73) des Halbleiterchips (7a) und mit einem ersten Anschluss (P); einen zweiten Leiterrahmen (10) mit einem Signalleitungsanschluss (S1, der mit der Signalleitungselektrode (71) des Halbleiterchips (7a) verbunden ist, und mit einem Plattenabschnitt (10a), der mit der vorderseitigen Oberflächenelektrode (72) des Halbleiterchips (7a) verbunden ist und von dem aus sich ein zweiter Anschluss (O) erstreckt; ein erstes Wärmeabstrahlsubstrat (12), das mit einer Oberfläche des ersten Leiterrahmens (9) entgegengesetzt zu einer Oberfläche verbunden ist, auf der der Halbleiterchip (7a) angeordnet ist; ein zweites Wärmeabstrahlsubstrat (13), das mit einer Oberfläche des zweiten Leiterrahmens (10) entgegengesetzt zu einer Oberfläche verbunden ist, auf der der Halbleiterchip (7a) angeordnet ist; und ein Harzteil (16), welches den Halbleiterchip (7a), den ersten Leiterrahmen (9), den zweiten Leiterrahmen (10), das erste Wärmeabstrahlsubstrat (12) und das zweite Wärmeabstrahlsubstrat (13) derart versiegelt, dass der erste Anschluss (P) und der zweite Anschluss (O) von dem Harzteil (16) freiliegen und eine Oberfläche des ersten Wärmeabstrahlsubstrats (12) entgegengesetzt zu einer Oberfläche in Verbindung mit dem ersten Leiterrahmen (9) und eine Oberfläche des zweiten Wärmeabstrahlsubstrats (13) entgegengesetzt zu einer Oberfläche in Verbindung mit dem zweiten Leiterrahmen (10) von dem Harzteil (16) freiliegen, wobei sowohl das erste Wärmeabstrahlsubstrat (12) als auch das zweite Wärmeabstrahlsubstrat (13) einen ersten leitfähigen Abschnitt (12a, 13a), einen zweiten leitfähigen Abschnitt (12c, 13c) und ein erstes isolierendes Substrat (12b, 13b) aufweisen, wobei der erste leitfähige Abschnitt (12a, 13a) die Oberfläche in Verbindung mit einem entsprechenden von ersten Leiterrahmen (9) und zweiten Leiterrahmen (10) bildet, der zweite leitfähige Abschnitt (12c, 13c) die von dem Harzteil (16) freiliegende Oberfläche bildet, das isolierende Substrat (12b, 13b) zwischen dem ersten leitfähigen Abschnitt (12a, 13a) und dem zweiten leitfähigen Abschnitt (12c, 13c) angeordnet ist; sowohl der erste leitfähige Abschnitt (12a, 13a) als auch der zweite leitfähige Abschnitt (12c, 13c) eine einteilige Form ohne Unterteilung haben; und der erste leitfähige Abschnitt (12a, 13a) und der zweite leitfähige Abschnitt (12c, 13c) eine symmetrische Form haben.
  2. Das Halbleitermodul nach Anspruch 1, wobei der erste Leiterrahmen (9) und das erste Wärmeabstrahlsubstrat (12) an einer Seite des Halbleiterchips (7a) angeordnet sind, um eine zusammengesetzte Struktur zu bilden; der zweite Leiterrahmen (10) und das zweite Wärmeabstrahlsubstrat (13) an der anderen Seite des Halbleiterchips (7a) angeordnet sind, um eine zusammengesetzte Struktur zu bilden; und die zusammengesetzte Struktur an der einen Seite des Halbleiterchips (7a) und die zusammengesetzte Struktur an der anderen Seite des Halbleiterchips (7a) bezüglich des Halbleiterchips (7a) symmetrisch sind.
  3. Ein Halbleitermodul, aufweisend: einen ersten Halbleiterchip (7a) und einen zweiten Halbleiterchip (7b) mit jeweils einer vorderseitigen Oberfläche und einer rückseitigen Oberfläche, wobei sowohl der erste Halbleiterchip (7a) als auch der zweite Halbleiterchip (7b) mit einem Halbleiterleistungselement vom Vertikaltyp versehen sind und jeder von erstem Halbleiterchip (7a) und zweiten Halbleiterchip (7b) eine Signalleitungselektrode (71) und eine vorderseitige Oberflächenelektrode (72) an der vorderen Oberfläche und eine rückseitige Oberflächenelektrode (73) an der rückseitigen Oberfläche haben; einen ersten Leiterrahmen (9) in Verbindung mit der rückseitigen Oberflächenelektrode (73) des ersten Halbleiterchips (7a) und mit einem ersten Anschluss (P); einen zweiten Leiterrahmen (10) mit einem Signalleitungsanschluss (S1), der mit der Signalleitungselektrode (71) des ersten Halbleiterchips (7a) verbunden ist, und mit einem Plattenabschnitt (10a), der mit der vorderseitigen Oberflächenelektrode (72) des ersten Halbleiterchips (7a) und der rückseitigen Oberflächenelektrode (73) des zweiten Halbleiterchips (7b) verbunden ist und von dem aus sich ein zweiter Anschluss (O) erstreckt; einen dritten Leiterrahmen (11) mit einem Signalleitungsanschluss (S2), der mit der Signalleitungselektrode (71) des zweiten Halbleiterchips (7b) verbunden ist, und mit einem Plattenabschnitt (11a), der mit der vorderseitigen Oberflächenelektrode (72) des zweiten Halbleiterchips (7b) verbunden ist und von dem aus sich ein dritter Anschluss (N) erstreckt; ein erstes Wärmeabstrahlsubstrat (12), das mit einer Oberfläche des ersten Leiterrahmens (9) entgegengesetzt zu einer Oberfläche verbunden ist, an welcher der erste Halbleiterchip (7a) angeordnet ist; ein zweites Wärmeabstrahlsubstrat (13) und ein drittes Wärmeabstrahlsubstrat (14), die mit einer Oberfläche des zweiten Leiterrahmens (10) entgegengesetzt zu einer Oberfläche verbunden sind, an welcher der erste Halbleiterchip (7a) und der zweite Halbleiterchip (7b) angeordnet sind; ein viertes Wärmeabstrahlsubstrat (15) in Verbindung mit einer Oberfläche des dritten Leiterrahmens (11) entgegengesetzt zu einer Oberfläche, an der der zweite Halbleiterchip (7b) angeordnet ist; und ein Harzteil (16), das die ersten und zweiten Halbleiterchips (7a, 7b), die ersten bis dritten Leiterrahmen (9–11) und die ersten bis vierten Wärmeabstrahlsubstrate (12–15) derart versiegelt, dass die ersten bis dritten Anschlüsse (P, O, N) von dem Harzteil (16) freiliegen und Oberflächen der ersten bis vierten Wärmeabstrahlsubstrate (12–15) entgegengesetzt zu den Oberflächen in Verbindung mit den ersten bis dritten Leiterrahmen (9–11) von dem Harzteil (16) freiliegen, wobei jedes der ersten bis vierten Wärmeabstrahlsubstrate (12–15) einen ersten leitfähigen Abschnitt (12a–15a), einen zweiten leitfähigen Abschnitt (12c–15c) und ein isolierendes Substrat (12b–15b) aufweist, wobei der erste leitfähige Abschnitt (12a–15a) die Oberfläche schafft, die in Verbindung mit einem entsprechenden der ersten bis dritten Leiterrahmen (9–11) ist, der zweite leitfähige Abschnitt (12c–15c) die Oberfläche bildet, welche von dem Harzteil (16) freiliegt, wobei das isolierende Substrat (12b–15b) zwischen dem ersten leitfähigen Abschnitt (12a–15a) und dem zweiten leitfähigen Abschnitt (12c–15c) angeordnet ist; jeder von erstem leitfähigem Abschnitt (12a–15a) und zweitem leitfähigem Abschnitt (12c–15c) eine einteilige Form ohne Unterteilung hat; und der erste leitfähige Abschnitt (12a–15a) und der zweite leitfähige Abschnitt (12c–15c) eine symmetrische Form haben.
  4. Das Halbleitermodul nach Anspruch 3, wobei der erste Leiterrahmen (9) und das erste Wärmeabstrahlsubstrat (12) an einer Seite des ersten Halbleiterchips (7a) angeordnet sind, um eine zusammengesetzte Struktur zu bilden, der zweite Leiterrahmen (10) und das zweite Wärmeabstrahlsubstrat (13) an der anderen Seite des Halbleiterchips (7a) angeordnet sind, um eine zusammengesetzte Struktur zu bilden, und die zusammengesetzte Struktur auf der einen Seite des ersten Halbleiterchips (7a) und die zusammengesetzte Struktur auf der anderen Seite des ersten Halbleiterchips (7a) bezüglich des ersten Halbleiterchips (7a) symmetrisch sind; und der zweite Leiterrahmen (10) und das dritte Wärmeabstrahlsubstrat (14) an einer Seite des zweiten Halbleiterchips (7b) angeordnet sind, um eine zusammengesetzte Struktur zu bilden, der dritte Leiterrahmen (11) und das vierte Wärmeabstrahlsubstrat (14) an der anderen Seite des zweiten Halbleiterchips (7b) angeordnet sind, um eine zusammengesetzte Struktur zu bilden, und die zusammengesetzte Struktur auf der einen Seite des zweiten Halbleiterchips (7b) und die zusammengesetzte Struktur auf der anderen Seite des zweiten Halbleiterchips (7b) bezüglich des zweiten Halbleiterchips (7b) symmetrisch sind.
  5. Das Halbleitermodul nach Anspruch 3 oder 4, wobei der zweite Leiterrahmen (10) mit einer Öffnung (10d) zwischen einem Abschnitt, an dem der erste Halbleiterchip (7a) angeordnet ist, und einem Abschnitt, an dem der zweite Halbleiterchip (7b) angeordnet ist, versehen ist.
  6. Das Halbleitermodul nach einem der Ansprüche 3 bis 5, wobei eine Beschaltung (40) zwischen dem ersten Leiterrahmen (9) und dem dritten Leiterrahmen (11) angeordnet ist.
  7. Das Halbleitermodul nach einem der Ansprüche 3 bis 6, wobei der erste Anschluss (P) ein positiver Elektrodenanschluss ist; der dritte Anschluss (N) ein negativer Elektrodenanschluss ist; und der positive Elektrodenanschluss und der negative Elektrodenanschluss einander benachbart angeordnet sind.
  8. Das Halbleitermodul nach einem der Ansprüche 3 bis 7, wobei das Harzteil (16) mit einem vertieften Abschnitt (16a) oder einem vorstehenden Abschnitt (16b) zwischen zwei beliebigen von erstem Anschluss (P), zweitem Anschluss und drittem Anschluss versehen ist.
  9. Das Halbleitermodul nach einem der Ansprüche 3 bis 8, wobei das Harzteil (16) aus einem Harz ist, das einen linearen Ausdehnungskoeffizienten kleiner als derjenige der ersten und zweiten leitfähigen Abschnitte (12a–15a, 12c–15c) der ersten bis vierten Wärmeabstrahlsubstrate (12–15) hat.
  10. Eine Halbleitervorrichtung, aufweisend: das Halbleitermodul nach einem der Ansprüche 1 bis 9; und Wärmesenken (51, 61), die an einer Oberfläche des Halbleitermoduls angeordnet sind, von der die ersten und vierten Wärmeabstrahlsubstrate (12, 15) freiliegen, und einer Oberfläche des Halbleitermoduls, von der die zweiten und dritten Wärmeabstrahlsubstrate (13, 14) freiliegen, wobei die Wärmesenken (51, 61) Innenräume haben, durch welche ein Kühlmittel strömt.
  11. Die Halbleitervorrichtung nach Anspruch 10, wobei die Wärmesenken (61) direkt an der Oberfläche des Halbleitermoduls, von der die ersten und vierten Wärmeabstrahlsubstrate (12, 15) freiliegen, und der Oberfläche des Halbleitermoduls, von der die zweiten und dritten Wärmeabstrahlsubstrate (13, 14) freiliegen, so befestigt sind, dass das Kühlmittel direkt die freiliegenden Oberflächen der ersten bis vierten Wärmeabstrahlsubstrate (12–15) kontaktiert, um eine Kühlung in einem Direktkühlverfahren durchzuführen.
  12. Ein Halbleitermodul, aufweisend: einen Halbleiterchip (7a) mit einer vorderen Oberfläche und einer rückseitigen Oberfläche, wobei der Halbleiterchip (7a) mit einem Halbleiterleistungselement vom Vertikaltyp versehen ist, wobei der Halbleiterchip (7a) eine Signalleitungselektrode (71) und eine vorderseitige Oberflächenelektrode (72) an der vorderen Oberfläche und eine rückseitige Oberflächenelektrode (73) an der rückseitigen Oberfläche hat; einen ersten Leiterrahmen (9) in Verbindung mit der rückseitigen Oberflächenelektrode (73) des Halbleiterchips (7a) und mit einem ersten Anschluss (P); einen zweiten Leiterrahmen (10) mit einem Signalleitungsanschluss (S1) in Verbindung mit der Signalleitungselektrode (71) des Halbleiterchips (7a) und mit einem Plattenabschnitt (10a), der mit der vorderseitigen Oberflächenelektrode (72) des Halbleiterchips (7a) verbunden ist und von dem aus sich ein zweiter Anschluss (O) erstreckt; und ein Harzteil (16), welches den Halbleiterchip (7a), den ersten Leiterrahmen (9) und den zweiten Leiterrahmen (10) so versiegelt, dass der erste Anschluss (P) und der zweite Anschluss (O) von dem Harzteil (16) freiliegen, wobei der Signalleitungsanschluss (S1) und die Signalleitungselektrode (71) miteinander über ein Verbindungsmaterial (22) mit einem Kissen verbunden sind.
  13. Das Halbleitermodul nach Anspruch 12, wobei ein Ende des Signalleitungsanschlusses (S1) benachbart dem Plattenabschnitt (10a) eine Dicke hat, die geringer als die des Plattenabschnitts (10a) ist.
  14. Das Halbleitermodul nach Anspruch 12 oder 13, wobei der Signalleitungsanschluss (S1) an einer Position in Verbindung mittels des Verbindungsmaterials (22) mit einer Durchgangsöffnung (17) versehen ist, wobei die Durchgangsöffnung (17) von einer vorderen Oberfläche zu einer rückwärtigen Oberfläche des Signalleitungsanschlusses (S1) verläuft; und das Verbindungsmaterial (22) in die Durchgangsöffnung (17) eingetreten ist.
  15. Das Halbleitermodul nach Anspruch 14, wobei ein Durchmesser der Durchgangsöffnung (17) in einer Tiefenrichtung der Durchgangsöffnung (17) gesehen an einer mittleren Position am geringsten ist und in Richtung der vorderen Oberfläche und der rückseitigen Oberfläche des Signalleitungsanschlusses (S1) allmählich zunimmt.
  16. Ein Verfahren zur Herstellung eines Halbleitermoduls, wobei das Halbleitermodul aufweist: einen Halbleiterchip (7a) mit einer vorderen Oberfläche und einer rückseitigen Oberfläche, wobei der Halbleiterchip (7a) mit einem Halbleiterleistungselement vom Vertikaltyp versehen ist, wobei der Halbleiterchip (7a) eine Signalleitungselektrode (71) und eine vorderseitige Oberflächenelektrode (72) an der vorderen Oberfläche und eine rückseitige Oberflächenelektrode (73) an der rückseitigen Oberfläche hat; einen ersten Leiterrahmen (9) in Verbindung mit der rückseitigen Oberflächenelektrode (73) des Halbleiterchips (7a) und mit einem ersten Anschluss (P); einen zweiten Leiterrahmen (10) mit einem Signalleitungsanschluss (S1, der mit der Signalleitungselektrode (71) des Halbleiterchips (7a) verbunden ist, und mit einem Plattenabschnitt (10a), der mit der vorderseitigen Oberflächenelektrode (72) des Halbleiterchips (7a) verbunden ist und von dem aus sich ein zweiter Anschluss (O) erstreckt; und ein Harzteil (16), welches den Halbleiterchip (7a), den ersten Leiterrahmen (9) und den zweiten Leiterrahmen (10) derart versiegelt, dass der erste Anschluss (P) und der zweite Anschluss (O) von dem Harzteil (16) freiliegen, wobei der Signalleitungsanschluss (S1) und die Signalleitungselektrode (71) miteinander über ein Verbindungsmaterial (22) mit einem Kissen verbunden sind, wobei das Verfahren zur Herstellung des Halbleitermoduls aufweist: Bereitstellen des ersten Leiterrahmens (9) und Anordnen eines ersten Verbindungsmaterials (20) an einer Position des ersten Leiterrahmens (9) zur Verbindung mit dem Halbleiterchip (7a); Bereitstellen des zweiten Leiterrahmens (10), Anordnen eines zweiten Verbindungsmaterials (23) an einer Position des zweiten Leiterrahmens (10) zur Verbindung mit dem Halbleiterchip (7a) und Anordnen eines dritten Verbindungsmaterials (22) an einer Position des Signalleitungsanschlusses (S1) zur Verbindung mit der Signalleitungselektrode (71); Anordnen des Halbleiterchips (7a) auf dem ersten Verbindungsmaterial (20); Anordnen des zweiten Leiterrahmens (10) auf dem ersten Leiterrahmen (9), auf welchem der Halbleiterchip (7a) durch das erste Verbindungsmaterial (20) angeordnet worden ist, so dass eine Oberfläche des zweiten Leiterrahmens (10), auf welchem das zweite Verbindungsmaterial (23) und das dritte Verbindungsmaterial (23) angeordnet worden sind, zu dem ersten Leiterrahmen (9) weist; Verbinden des ersten Verbindungsmaterials (20) und der rückseitigen Oberflächenelektrode (73), des zweiten Verbindungsmaterials (23) und der vorderseitigen Oberflächenelektrode (72) und des dritten Verbindungsmaterials (22) und des Signalleitungsanschlusses (71) durch einen Reflow-Prozess; und nach dem Reflow-Prozess Versiegeln des ersten Leiterrahmens (9), des zweiten Leiterrahmens (10) und des Halbleiterchips (7a) mit einem Harz derart, dass der erste Anschluss (P) und der zweite Anschluss (O) von dem Harzteil (16) freiliegen, wobei in dem bereitgestellten zweiten Leiterrahmen (10) der Signalleitungsanschluss (S1) an einer Seite des Plattenabschnitts (10a) entgegengesetzt zu dem zweiten Anschluss (O) verlängert ist, um eine Längsrichtung in einer Richtung zu definieren, und der Signalleitungsanschluss (S1) von dem Plattenabschnitt (10a) beabstandet ist und mit dem Plattenabschnitt (10a) über einen Rahmenabschnitt (10b) des Plattenabschnitts (10a) in Verbindung ist, und nach dem Versiegeln mit dem Harz der Raumtemperatur (10b) abgeschnitten wird, so dass der Signalleitungsanschluss (S1) und der Plattenabschnitt (10a) elektrisch voneinander isoliert sind.
  17. Das Verfahren zur Herstellung des Halbleitermoduls nach Anspruch 16, wobei ein Ende des Signalleitungsanschlusses (S1) benachbart dem Plattenabschnitt (10a) eine geringere Dicke als diejenige des Plattenabschnitts (10a) hat.
  18. Das Verfahren zur Herstellung des Halbleitermoduls nach Anspruch 16 oder 17, wobei das dritte Verbindungsmaterial (22) durch ein Material gestellt wird, das eine geringere Schmelztemperatur als das zweite Verbindungsmaterial (23) hat.
  19. Das Verfahren zur Herstellung des Halbleitermoduls nach Anspruch 18, wobei eine Durchgangsöffnung (17) in dem Signalleitungsanschluss (S1) an einer Position zur Verbindung mit dem Verbindungsmaterial (22) ausgebildet ist, wobei die Durchgangsöffnung (17) von einer vorderen Oberfläche zu einer rückseitigen Oberfläche des Signalleitungsanschlusses (S1) verläuft, und in dem Reflow-Prozess das dritte Verbindungsmaterial (22) in die Durchgangsöffnung (17) eintritt, indem es vor dem zweiten Verbindungsmaterial (23) schmilzt, und das zweite Verbindungsmaterial (23) schmilzt, nachdem das dritte Verbindungsmaterial (22) in die Durchgangsöffnung (17) eingetreten ist.
  20. Das Verfahren zur Herstellung des Halbleitermoduls nach Anspruch 19, wobei das dritte Verbindungsmaterial (22) höher liegend angeordnet wird als das zweite Verbindungsmaterial (23).
  21. Das Verfahren zur Herstellung des Halbleitermoduls nach Anspruch 19 oder 20, wobei die Durchgangsöffnung (17) so ausgebildet ist, dass ein Durchmesser der Durchgangsöffnung (17) in Tiefenrichtung der Durchgangsöffnung (17) gesehen an einer mittleren Position am geringsten ist und in Richtung der vorderen Oberfläche und der rückseitigen Oberfläche des Signalleitungsanschlusses (S1) allmählich zunimmt.
DE112012003296.9T 2011-08-10 2012-08-09 Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul Active DE112012003296B4 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2011174776A JP5434986B2 (ja) 2011-08-10 2011-08-10 半導体モジュールおよびそれを備えた半導体装置
JPJP2011174777 2011-08-10
JP2011174777 2011-08-10
JPJP2011174776 2011-08-10
JP2011174777A JP5494590B2 (ja) 2011-08-10 2011-08-10 半導体モジュールおよびその製造方法
JP2011174776 2011-08-10
PCT/JP2012/005062 WO2013021647A1 (ja) 2011-08-10 2012-08-09 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法

Publications (2)

Publication Number Publication Date
DE112012003296T5 true DE112012003296T5 (de) 2014-05-08
DE112012003296B4 DE112012003296B4 (de) 2020-03-05

Family

ID=47668182

Family Applications (2)

Application Number Title Priority Date Filing Date
DE112012003296.9T Active DE112012003296B4 (de) 2011-08-10 2012-08-09 Halbleitermodul und Halbleitervorrichtung mit dem Halbleitermodul
DE112012007339.8T Active DE112012007339B3 (de) 2011-08-10 2012-08-09 Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112012007339.8T Active DE112012007339B3 (de) 2011-08-10 2012-08-09 Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls

Country Status (3)

Country Link
US (2) US9240371B2 (de)
DE (2) DE112012003296B4 (de)
WO (1) WO2013021647A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2993694A1 (de) * 2014-09-08 2016-03-09 Schneider Electric Industries SAS Elektronisches hochleistungsmodul und herstellungsverfahren eines solchen moduls

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101388737B1 (ko) * 2012-04-12 2014-04-25 삼성전기주식회사 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール
JP6154342B2 (ja) * 2013-12-06 2017-06-28 トヨタ自動車株式会社 半導体装置
FR3015807B1 (fr) * 2013-12-23 2017-04-07 Gen Electric Interrupteur d'un onduleur d'une alimentation d'un tube a rayons x et onduleur correspondant
JP6303623B2 (ja) 2014-03-07 2018-04-04 富士電機株式会社 半導体装置、半導体装置の製造方法、位置決め治具
JP6206338B2 (ja) * 2014-06-23 2017-10-04 株式会社デンソー スイッチングモジュール
CN109690765B (zh) 2016-09-12 2023-05-09 株式会社电装 半导体装置
KR20180038597A (ko) * 2016-10-06 2018-04-17 현대자동차주식회사 양면냉각형 파워모듈 및 그 제조방법
WO2018146816A1 (ja) * 2017-02-13 2018-08-16 新電元工業株式会社 電子機器
US10461021B2 (en) * 2017-02-28 2019-10-29 Deere & Company Electronic assembly with enhanced thermal dissipation
JP2018195694A (ja) * 2017-05-17 2018-12-06 株式会社Ｓｏｋｅｎ 電力変換器
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP2019129228A (ja) * 2018-01-24 2019-08-01 トヨタ自動車株式会社 半導体装置及びその製造方法
JP2019153752A (ja) * 2018-03-06 2019-09-12 トヨタ自動車株式会社 半導体装置
US10665525B2 (en) * 2018-05-01 2020-05-26 Semiconductor Components Industries, Llc Heat transfer for power modules
JP7077893B2 (ja) * 2018-09-21 2022-05-31 株式会社デンソー 半導体装置
SG10201810791TA (en) * 2018-11-30 2020-06-29 Delta Electronics Int’L Singapore Pte Ltd Package structure and power module using same
JP7155990B2 (ja) * 2018-12-17 2022-10-19 株式会社デンソー 半導体モジュール
JP7074046B2 (ja) * 2018-12-21 2022-05-24 株式会社デンソー 半導体装置とその製造方法
US11502045B2 (en) * 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
JP7163828B2 (ja) * 2019-03-05 2022-11-01 株式会社デンソー 半導体モジュールとそれを備えた半導体装置
US11908840B2 (en) 2019-08-02 2024-02-20 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11462515B2 (en) * 2019-08-02 2022-10-04 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11469163B2 (en) * 2019-08-02 2022-10-11 Semiconductor Components Industries, Llc Low stress asymmetric dual side module
US11081421B2 (en) * 2019-12-12 2021-08-03 Amulaire Thermal Technology, Inc. IGBT module with heat dissipation structure having ceramic layers corresponding in position and in area to chips
DE102021107074A1 (de) * 2020-05-28 2021-12-02 Fuji Electric Co., Ltd. Halbleitervorrichtung und verfahren zum herstellen desselben
CN112038216A (zh) * 2020-09-08 2020-12-04 重庆邮电大学 一种p型非晶态半导体薄膜及其薄膜晶体管制备方法
JP7337034B2 (ja) * 2020-09-15 2023-09-01 三菱電機株式会社 半導体パッケージおよび半導体装置
US11742267B2 (en) * 2020-10-12 2023-08-29 Toyota Motor Engineering And Manufacturing North America, Inc. Power electronics assembly having flipped chip transistors

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693350B2 (en) 1999-11-24 2004-02-17 Denso Corporation Semiconductor device having radiation structure and method for manufacturing semiconductor device having radiation structure
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP3941877B2 (ja) * 2005-11-16 2007-07-04 国立大学法人九州工業大学 両面電極パッケージ及びその製造方法
JP4450230B2 (ja) * 2005-12-26 2010-04-14 株式会社デンソー 半導体装置
JP2007335538A (ja) 2006-06-13 2007-12-27 Sanken Electric Co Ltd 半導体装置の製法
JP4958735B2 (ja) 2007-11-01 2012-06-20 株式会社日立製作所 パワー半導体モジュールの製造方法、パワー半導体モジュールの製造装置、パワー半導体モジュール、及び接合方法
DE112009000447B4 (de) * 2008-04-09 2016-07-14 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
JP4968195B2 (ja) * 2008-06-24 2012-07-04 株式会社デンソー 電子装置の製造方法
US9112616B2 (en) * 2008-08-13 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Transceiver system on a card for simultaneously transmitting and receiving information at a rate equal to or greater than approximately one terabit per second
JP2010199251A (ja) 2009-02-25 2010-09-09 Hitachi Ltd 半導体装置の製造方法
JP5443837B2 (ja) 2009-06-05 2014-03-19 ルネサスエレクトロニクス株式会社 半導体装置
US8847408B2 (en) * 2011-03-02 2014-09-30 International Rectifier Corporation III-nitride transistor stacked with FET in a package
TW201310585A (zh) * 2011-08-29 2013-03-01 Fortune Semiconductor Corp 封裝結構

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2993694A1 (de) * 2014-09-08 2016-03-09 Schneider Electric Industries SAS Elektronisches hochleistungsmodul und herstellungsverfahren eines solchen moduls
FR3025691A1 (fr) * 2014-09-08 2016-03-11 Schneider Electric Ind Sas Module electronique haute puissance et procede de fabrication d'un tel module
US9907199B2 (en) 2014-09-08 2018-02-27 Schneider Electric Industries Sas High-power electronic module and method for making such a module

Also Published As

Publication number Publication date
US20140159216A1 (en) 2014-06-12
US9240371B2 (en) 2016-01-19
US9520345B2 (en) 2016-12-13
DE112012007339B3 (de) 2020-03-05
DE112012003296B4 (de) 2020-03-05
US20160126167A1 (en) 2016-05-05
WO2013021647A1 (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
DE112012007339B3 (de) Halbleitermodul und Verfahren zur Herstellung des Halbleitermoduls
DE102008064789B3 (de) Harzabgedichtete Halbleitervorrichtung
DE102013207804B4 (de) Verfahren zum Herstellen eines Leistungsmoduls mit mittels Lichtbogenschweissen direkt verbundenen, wärmeleitenden Strukturen
EP3008753B1 (de) Leistungsmodul
DE102012206596B4 (de) Halbleitervorrichtung
DE102007049481B4 (de) Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
DE10221891B4 (de) Leistungshalbleitervorrichtung
DE102018123857A1 (de) Halbleiterchippassage mit Halbleiterchip und Anschlussrahmen, die zwischen zwei Substraten angeordnet sind
DE112014005415B4 (de) Leistungsmodul und Verfahren zum Herstellen eines Leistungsmoduls
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102011003205B4 (de) Halbleitervorrichtungsmodul
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102009011233A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE212020000492U1 (de) Halbleiterbauteil
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102014111786A1 (de) Kühlplatte, Bauelement, das eine Kühlplatte umfasst, und Verfahren zum Herstellen einer Kühlplatte
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102019112935A1 (de) Halbleitermodul
DE102020127327A1 (de) Gestapeltes Transistorchip-Package mit Source-Kopplung
DE102020214045A1 (de) Halbbrücke für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Leistungsmodul für einen Inverter und Inverter
DE102018126972A1 (de) Halbleitergehäuse mit überlappenden elektrisch leitfähigen bereichen und verfahren zu dessen herstellung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102017108172A1 (de) SMD-Package

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: WINTER, BRANDL, FUERNISS, HUEBNER, ROESS, KAIS, DE

R083 Amendment of/additions to inventor(s)
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

R012 Request for examination validly filed

Effective date: 20141009

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023340000

Ipc: H01L0023360000

Effective date: 20141021

R016 Response to examination communication
R130 Divisional application to

Ref document number: 112012007339

Country of ref document: DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final