DE102012211424B4 - Halbleitervorrichtung und Verfahren für deren Herstellung - Google Patents

Halbleitervorrichtung und Verfahren für deren Herstellung Download PDF

Info

Publication number
DE102012211424B4
DE102012211424B4 DE102012211424.6A DE102012211424A DE102012211424B4 DE 102012211424 B4 DE102012211424 B4 DE 102012211424B4 DE 102012211424 A DE102012211424 A DE 102012211424A DE 102012211424 B4 DE102012211424 B4 DE 102012211424B4
Authority
DE
Germany
Prior art keywords
metal body
insulating layer
semiconductor element
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012211424.6A
Other languages
English (en)
Other versions
DE102012211424A1 (de
Inventor
Masao Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102012211424A1 publication Critical patent/DE102012211424A1/de
Application granted granted Critical
Publication of DE102012211424B4 publication Critical patent/DE102012211424B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung aufweisend: ein Halbleiterelement (1); einen ersten Metallkörper (2), der auf einer Rückfläche des Halbleiterelements (1) gebildet ist; eine erste isolierende Schicht (4), die auf einer Rückfläche des ersten Metallkörpers (2) gebildet ist; einen zweiten Metallkörper (3), der auf einer Rückfläche der ersten isolierenden Schicht (4) gebildet ist; einen dritten Metallkörper (9), der auf einer Vorderfläche des Halbleiterelements (1) gebildet ist; eine zweite isolierende Schicht (10), die auf einer Vorderfläche des dritten Metallkörpers (9) gebildet ist; und einen vierten Metallkörper (11), der auf einer Vorderfläche der zweiten isolierenden Schicht (10) gebildet ist, wobei der zweite Metallkörper (3) dünner ist als der erste Metallkörper (2) und der vierte Metallkörper (11) dicker ist als der dritte Metallkörper (9).

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren für die Herstellung und insbesondere auf eine Leistungshalbleitervorrichtung, die eine oder eine Mehrzahl von Leistungshalbleiterelementen wie MOSFET(s), IGBT(s) oder ähnliches beinhaltet und die Last eines Motors oder ähnlichem kontrolliert.
  • US 7 944 045 B2 offenbart ein Halbleitermodul mit einem Halbleiterelement und einer Wärmeabstrahlungsplatte, die so angeordnet ist, dass sie Kontakt zu dem Halbleiterelement hat. Das Halbleiterelement und die Wärmeabstrahlungsplatte sind in einem einheitlichen Aufbau mit einem Gießharz vergossen.
  • JP 2005-175 130 A offenbart ein Halbleitermodul, bei dem ein Leistungshalbleiterelement auf einem Elektrodensubstrat ausgebildet ist.
  • US 7 642 640 B2 beschreibt eine Halbleitervorrichtung mit einem Metallblock, einem Halbleiterchip, einem ersten Anschluss und einem zweiten Anschluss. Der Halbleiterchip ist in einer Ausnehmung in einer Oberfläche des Metallblocks montiert. Der erste Anschluss ist elektrisch mit dem Halbleiterchip verbunden und der zweite Anschluss ist elektrisch mit dem Metallblock verbunden.
  • US 7 049 688 B2 offenbart eine Halbleitervorrichtung mit einem Heizelement, einem Paar von Wärmesenken und einem Gießharz. Die Wärmesenken sind auf gegenüberliegenden Seiten des Heizelements angeordnet. Das Heizelement und die erste und zweite Wärmesenke sind mit Gießharz versiegelt. Eine erste Wärmeabstrahlungsoberfläche der ersten Wärmesenke und eine zweite Wärmeabstrahlungsoberfläche der zweiten Wärmesenke sind dem Heizelement abgewandt und vom Gießharz freigelegt. Die erste und die zweite Wärmeabstrahlungsoberfläche sind mit einer Abweichung von höchstens 0,2 mm zueinander parallel.
  • Halbleiterelemente oder insbesondere Leistungshalbleiterelemente in einer Halbleitervorrichtung steuern eine große Last eines Motors oder ähnlichem. Aus diesem Grund steuert ein Leistungshalbleiterelement einen großen Strombetrag und erzeugt selbst eine große Hitzemenge. Deshalb muss die Leistungshalbleitervorrichtung, welche das/die Leistungshalbleiterelement(e) beinhaltet insbesondere eine hinreichende thermische Strahlung sicherstellen.
  • Ein Leistungshalbleiterelement gemäß dem Stand der Technik wird auf einem isolierenden Substrat befestigt und das isolierende Substrat ist mit einer Metallplatte verbunden und weiterhin in einem Gehäuse untergebracht. Die jeweiligen einen Enden einer Mehrzahl von Verbindungsdrähten sind mit einer Elektrode an der oberen Oberfläche des Leistungshalbleiterelements verbunden und die anderen Enden der Bindedrähte sind mit Drähten auf dem isolierenden Substrat oder mit Elektroden verbunden, die an dem Gehäuse, das das isolierende Substrat beherbergt, angebraucht sind. Auf der anderen Seite wird eine Rückfläche einer Elektrode des Leistungshalbleiterelements mit den Drähten auf dem isolierenden Substrat mittels Löten verbunden.
  • Die Leistungshalbleitervorrichtung wird mit einem Kühler mit Schmiere, die zwischen einer Oberfläche der Metallplatte und dem Kühler angebracht ist, verbunden, und die Hitze, die in dem Leistungshalbleiterelement erzeugt wird, wird durch den Kühler mittels des Lötens, des isolierenden Substrats der Metallplatte und ähnlichem abgestrahlt.
  • Weiterhin wird, um eine Spannung zu liefern, um das Leistungshalbleiterelement zu betreiben, eine Kontrollelektrode in der gleichen Ebene wie die Elektrode an der oberen Oberfläche des Leistungshalbleiterelements bereitgestellt und die Kontrollelektrode ist mit den Drähten an dem Substrat oder den Elektroden, die mit dem Gehäuse verbunden sind, mittels des Bonddrahtes, wie oben diskutiert, verbunden. Die Drähte oder Elektroden, in denen ein großer Strombetrag fließt und die Kontrolldrähte oder Elektroden werden an der gleichen Substratoberfläche oder dergleichen Gehäuseoberfläche in vielen Gehäusen bereitgestellt.
  • Das Leistungshalbleiterelement, wie ein MOSFET oder ein IGBT, wird häufig benutzt, um eine große Strommenge zu steuern und einige der Leistungshalbleiterbauelemente können einen Strom von ungefähr mehreren bis mehrere hundert A steuern. Deshalb wird, um dem Anstieg der Kühlungsfunktion des Leistungshalbleitergeräts zu vergrößern, solch eine Leistungshalbleitervorrichtung wie in der japanischen Patentanmeldungsveröffentlichung JP 10-56 131 A offenbart.
  • Die Leistungshalbleitervorrichtung, die in der japanischen Patentanmeldeveröffentlichung JP 10-56 131 A gezeigt wird, eine Mehrzahl von Halbleiterelementen auf, wobei jede eine Kollektorelektrode und eine Emitterelektrode aufweist, die in derselben Ebene wie eine Kontrollelektrode gebildet werden und weist weiterhin Substrate auf mit hoher thermischer Leitfähigkeitsisolation, die derart gebildet sind, um diese Halbleiterelemente einzuschieben und mit Elektrodenmustern auf den Oberflächen bereitgestellt werden, die zu Elektroden des Halbleiterchips gebildet werden sollen, die die Halbleiterelemente einschieben. Die Elektrodenmuster der Substrate mit hoher thermischer Leitfähigkeitsisolation und die Elektroden der Halbleiterelemente sind mittels Löten miteinander verbunden.
  • Da die isolierenden Substrate derart gebildet werden, um die Vorder- und Rückseiten des Halbleiterelements in dem Stand der Technik-Halbleiterelement einzuschieben, kommt jedoch ein Problem zum Vorschein, dass die Parallelität der Vorderflächen isolierenden Substrats sich verschlechtern kann, abhängig von der Variation in der Anordnung. Insbesondere in dem Fall, in dem das isolierende Substrat aus Keramik wie Aluminiumnitrid (AiN) oder ähnlichem in der Leistungshalbleitervorrichtung, die in der japanischen Patentanmeldeveröffentlichung JP 10-56 131 A offenbart wird, besteht, kommt es, da das isolierende Substrat sehr starr ist, in manchen Fällen zu einem teilweisen Kontakt beim Verbinden des Kühlers mit der Vorderfläche des isolierenden Substrates. Deshalb wird, da eine große Lücke zwischen dem Kühler und dem isolierenden Substrat vorhanden ist, eine Schmierschicht dicker und die Hitzeabstrahlungsfunktion schwächt sich ab.
  • Weiterhin gibt es, da eine exzessive Kraft auf das starre und morsche isolierende Substrat und einem örtlichen Anteil des Halbleiterelements wirkt, die Möglichkeit, dass das isolierende Substrat und das Halbleiterelement brechen können.
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, die Hitzeabstrahlungsfunktion zu verbessern und gleichzeitig Spannungen, die an einem Halbleiterelement ausgeübt werden, zu unterdrücken und ein Verfahren der Herstellung bereitzustellen.
  • Diese Aufgabe wird durch eine Halbleitervorrichtung gemäß Ansprüchen 1 und 10 gelöst. Die Unteransprüche stellen vorteilhafte Ausgestaltungen dar.
  • Die Halbleitervorrichtung enthält ein Halbleiterelement, einen ersten Metallkörper, der auf einer Rückfläche des Halbleiterelements gebildet wird, eine erste isolierende Schicht, die auf einer Rückfläche des ersten Metallkörpers gebildet wird, einen zweiten Metallkörper, der auf einer Rückfläche der ersten isolierenden Schicht gebildet wird, einen dritten Metallkörper, der auf einer Vorderfläche des Halbleiterelements gebildet wird, eine zweite isolierende Schicht, die auf einer Vorderfläche des dritten Metallkörpers gebildet wird, und einem vierten Metallkörper, der auf einer Vorderfläche der zweiten isolierenden Schicht gebildet wird. In der Halbleitervorrichtung der vorliegenden Erfindung ist der zweite Metallkörper dünner als der erste Metallkörper und der vierte Metallkörper ist dicker als der dritte Metallkörper.
  • In der Halbleitervorrichtung der vorliegenden Erfindung wird der dünne dritte Metallkörper an der Seite der Vorderfläche des Halbleiterelements bereitgestellt, um dadurch die Spannungen, die auf das Halbleiterelement wirken sollen, zu unterdrücken und der dicke erste Metallkörper wird auf der Seite der Rückfläche des Halbleiterelements bereitgestellt, um einen niedrigen thermischen Widerstand zu erreichen und die thermische Abstrahlung zu erhöhen.
  • Diese und andere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden klarer werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Verbindung mit den angehängten Zeichnungen.
  • Die oben benannten Ziele werden durch die Gegenstände der unabhängigen Patentansprüche 1 und 10 gelöst. Vorteilhafte Ausgestaltungen sind in den Unteransprüchen zu finden.
  • 1 ist ein schematischer Querschnitt, der eine Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
  • 2 und 3 sind schematische Querschnitte, die jeweils eine Variation der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform zeigen;
  • 4A bis 4C zeigen ein Flussdiagramm des Herstellens der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform; und
  • 5 ist eine Draufsicht, die die Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform zeigt.
  • 1 ist ein schematischer Querschnitt, der eine Halbleitervorrichtung für die Erläuterungen einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • Wie in 1 gezeigt, enthält die Halbleitervorrichtung der folgenden Erfindung ein Halbleiterelement 1, das eine Vorrichtungsstruktur auf einer Vorderfläche davon aufweist, einen ersten Metallkörper 2, der damit in einer abwärtsgerichteten Richtung verbunden ist, d. h. mit einer Seite der Rückfläche des Halbleiterelements 1, mit dazwischen eingefügtem Lötmittel 7 verbunden ist, eine erste isolierende Schicht 4, die unterhalb des ersten Metallkörpers 2 gebildet wird, einen zweiten Metallkörper 3, der unterhalb der ersten isolierenden Schicht gebildet wird, einen dritten Metallkörper 9, der in aufwärtsgerichteter Richtung damit verbunden ist, d. h. mit einer Seite der Vorderfläche des Halbleiterelements 1, mit einem dazwischen eingefügtem Lötmittel 8 verbunden ist, eine zweite isolierende Schicht 10, die oberhalb des dritten Metallkörpers 9 gebildet ist und einen vierten Metallkörper 11, der oberhalb der zweiten isolierenden Schicht 10 gebildet ist. Dabei kann das Halbleiterelement 1 hauptsächlich aus Siliziumcarbid gebildet werden. In diesem Fall, in dem das Halbleiterelement 1 hauptsächlich aus Siliziumcarbid gebildet wird, vergrößert sich die Kühlfunktion und es ist deshalb möglich, ein Halbleiterelement zu erreichen, das eine synergetisch hohe Durchbruchspannung aufweist.
  • Wie in 1 gezeigt, ist der zweite Metallkörper 3 derart gebildet, dass dieser in einer vertikalen Richtung dünner ist als der erste Metallkörper 2. Der vierte Metallkörper 11 ist derart gebildet, dass dieser in einer vertikalen Richtung dicker ist als der dritte Metallkörper 9.
  • Weiterhin sind die Hauptanschlüsse 5a und 5b jeweils mit dem ersten Metallkörper 2 und dem dritten Metallkörper 9 verbunden und das Halbleiterelement 1 ist mit einem Signalterminal 6 mittels Bonddraht 12 verbunden. Die Hauptanschlüsse 5a und 5b können Elemente sein, die mit dem ersten Metallkörper 2 und dem dritten Metallkörper 9 jeweils vorher verbunden werden und in solch einem Fall kann ein Verbindungsprozess weggelassen werden.
  • Eingabe-/Ausgabeelektroden können an der Seite der Vorderfläche des Halbleiterelements 1 gebildet werden, um mit dem Halbleiterelement 1 betrieben zu werden oder abzutasten. Diese Elektroden sind mit dem Signalanschluss 6 mittels Bonddraht 12 verbunden.
  • Weiterhin kann die Struktur mit einem gegossenen Harz 13 abgedeckt werden und in solch einem Fall liegen eine Oberfläche des zweiten Metallkörpers 3 in der abwärtsgerichteten Richtung und eine Oberfläche des vierten Metallkörpers 11 in einer aufwärtsgerichteten Richtung, von dem gegossenen Harz 13 frei.
  • Der erste Metallkörper 2 wird auf der Seite der Rückfläche (in der abwärtsgerichteten Richtung) des Halbleiterelements 1 mit einer Verbindungsschicht wie einem Lötmittel oder ähnlichem (Lötmittel 7 in 1), das dazwischen angeordnet wird, gebildet. Die erste isolierende Schicht 4 wird in der abwärts gerichteten Richtung des ersten Metallkörpers 2 bereitgestellt, in anderen Worten, an der Oberfläche des ersten Metallkörpers 2 an der entgegengesetzten Seite des Halbleiterelements 1 und der zweite Metallkörper 3 ist weiterhin in der abwärts gerichteten Richtung der ersten isolierenden Schicht 4 bereitgestellt.
  • Es ist in der Seite der Rückfläche des Halbleiterelements 1 möglich, die Hitze ausreichend abzuführen und damit die thermische Strahlung sicherzustellen, da der erste dicke Metallkörper 1 sofort unterhalb des Halbleiterelements 1 gebildet wird. Der erste Metallkörper 1 muss nur ausreichend dicker sein als der zweite Metallkörper 3. Weiterhin vergrößert sich die Diffusion der Hitze, wodurch es möglich wird, die thermische Strahlung zu erhöhen (Reduzieren des thermischen Widerstands), indem der erste Metallkörper 2, der ein Gebiet aufweist in einer horizontalen Richtung, das größer ist als das des Halbleiterelements 1, bereitgestellt wird.
  • Der zweite Metallkörper 3, der in einer abwärts gerichteten Richtung von der ersten isolierenden Schicht 4 aus gesehen gebildet wird, wird bereitgestellt, um die erste isolierende Schicht 4 zu schützen und kann nur dann dünn sein, falls sie in ausreichendem Maße die erste isolierende Schicht 4 schützt. Je dünner der zweite Metallkörper 3 ist, desto besser ist es, da der thermische Widerstand reduziert werden kann. Insbesondere ist es wünschenswert, dass die Dicke des zweiten Metallkörpers 3 beispielsweise ungefähr 0.01–0.5 mm sein sollte.
  • Falls ein dünner Metallkörper unmittelbar unter dem Halbleiterelement 1 gebildet wird, wird eine isolierende Schicht, die unmittelbar unter dem dünnen Metallkörper gebildet wird, in der Nähe des Halbleiterelements 1 bereitgestellt, wobei mechanische Spannungen, die auf das Halbleiterelement 1 wirken sollen, wie später andiskutiert, reduziert werden können. In solch einer Struktur erreicht die Hitze, die in dem Halbleiterelement 1 erzeugt wird, die isolierende Schicht, bevor die Hitze ausreichend abgeführt wird, und die thermische Strahlung wird dabei zerstört. Deshalb wird in der ersten Ausführungsform der dicke Metallkörper (erster Metallkörper 2) unmittelbar unter dem Halbleiterelement 1 bereitgestellt.
  • Auf der anderen Seite ist, wie an der Rückfläche, auf der Seite der Vorderfläche (in der aufwärts gerichteten Richtung) des Halbleiterelements 1, welches die Vorrichtungsstruktur aufweist, der dritte Metallkörper 9 mit einer Verbindungsschicht wie einem Lötmittel oder ähnlichem (Lötmittel 8 in 1), das dazwischen abgelagert ist, bereitgestellt. Die zweite isolierende Schicht 10 wird in aufwärts gerichteter Richtung bezüglich des dritten Metallkörpers 9 bereitgestellt, in anderen Worten, an der Oberfläche des dritten Metallkörpers 9 auf der gegenüberliegenden Seite des Halbleiterelements 1 und der vierte Metallkörper 11 ist weiterhin in der aufwärts gerichteten Richtung bezüglich der zweiten isolierenden Schicht 10 bereitgestellt.
  • Es ist in der Seite der Vorderfläche des Halbleiterelements 1, da der dünne dritte Metallkörper 9 unmittelbar oberhalb des Halbleiterelements 1 gebildet wird, möglich, die mechanischen Spannungen, die auf die Vorrichtungsstruktur einschließlich einer Schicht, die als Halbleiter dienen soll, wie ein Kanalanteil, eine Gateelektrode oder ähnlichem, wirken sollen, zu reduzieren und dadurch die Verlässlichkeit der Vorrichtung zu erhöhen. Der dritte Metallkörper 9 muss nur genügend dünner sein als der vierte Metallkörper 11 und insbesondere ist es wünschenswert, dass die Dicke des dritten Metallkörpers 9 beispielsweise ungefähr 0,1–1,5 mm sein sollte.
  • Falls ein Metallkörper, der die gleiche Dicke aufweist wie der erste Metallkörper 2 unmittelbar oberhalb des Halbleiterelements 1 gebildet wird, wird mechanische Spannung auf die Vorrichtungsstruktur ausgeübt, die stereoskopisch auf einer aktiven Oberfläche des Halbleiterelements 1 gebildet wird und es gibt eine Möglichkeit, dass die Eigenschaften der Vorrichtung dadurch zerstört werden könnten. Deshalb wird in der ersten Ausführungsform der dünne Metallkörper (der dünne Metallkörper 9) unmittelbar oberhalb des Halbleiterelements 1 bereitgestellt.
  • Weiterhin ist ein verbindbares Gebiet an der Seite der Vorderfläche des Halbleiterelements kleiner als dasjenige an der Seite der Rückfläche des Halbleiterelements 1, da eine Signalelektrode und ähnliches an der Seite der Vorderfläche und eine Region für das Absichern der Durchbruchspannung in einer Peripherie davon bereitgestellt wird. Deshalb muss ein Gebiet des dritten Metallkörpers 9 in horizontaler Richtung klein sein. Indem der dritte Metallkörper 9 mit einem kleinen Gebiet in horizontaler Richtung bereitgestellt wird, ist es möglich, die mechanische Spannung zu reduzieren.
  • Weiterhin ist es aufgrund des Bereitstellens der zweiten isolierenden Schicht 10 unmittelbar oberhalb des dritten Metallkörpers 9 möglich, die mechanische Spannung, die auf einen Strahlungspfad auf einer oberen Oberfläche des dritten Metallkörpers 9 ausgeübt wird, zu reduzieren und hohe thermische Strahlung zu erreichen.
  • Da die zweite isolierende Schicht 10 eine niedrige Stärke aufweist, ist es bevorzugt, dass die zweite isolierende Schicht 10, die nicht mittels einer Gussform gehalten werden kann, durch den vierten Metallkörper 11 vorher gehalten werden sollte. Durch das Gießen der Struktur in dem Zustand, in dem die zweite isolierende Schicht 10 durch den vierten Metallkörper 11 gehalten wird, ist es möglich, die Stärke der zweiten isolierenden Schicht 10 zu vergrößern und dadurch eine doppelseitige isolierende Struktur zu erreichen, die isolierende Schichten mit exzellenten Isolationseigenschaften aufweist.
  • Mit dem dritten Metallkörper 9, der hinzugefügt wird, kann ein laminiertes Substrat, in dem der dritte Metallkörper 9, die zweite isolierende Schicht 10 und der vierte Metallkörper 11 miteinander vorher mittels Pressen oder ähnlichem verbunden werden, benutzt werden. Durch das Bilden des laminierten Substrats auf diese Art und Weise ist es möglich, die Stärke weiterhin zu vergrößern und dadurch die doppelseitige isolierende Struktur mit isolierenden Schichten mit exzellenten Isolationseigenschaften zu erreichen.
  • Weiterhin können der dritte Metallkörper 9, die zweite isolierende Schicht 10 und der vierte Metallkörper 11 eine Leiterplatte bilden. Durch das Bilden der Leiterplatte auf diese Art und Weise wird es einfacher, es mittels Gießen zu liefern und es ist dadurch möglich, auf sichere Art und Weise die Anhaftung zwischen der isolierenden Schicht den Metallkörpern abzusichern.
  • Dabei ist es in einem Fall, in dem die Struktur angeordnet ist, während diese durch die Kühler von außerhalb eingeschoben wird, bevorzugt, dass der gewünschte Parallelismus zwischen einer oberen Oberfläche des vierten Metallkörpers 11 und der Seite der Rückfläche der Halbleitervorrichtung, d. h. die Rückfläche des zweiten Metallkörpers 3, abgesichert wird. Andernfalls kommt es zu einer größeren Lücke zwischen den Kühlern und der Halbleitervorrichtung und das kann die thermische Strahlung zerstören, wenn die Kühler extern mit der Halbleitervorrichtung verbunden werden.
  • Dann kann ein Fall vorkommen, in dem der vierte Metallkörper 11 vorher dicker gebildet wird und nach dem Gießen der Struktur mit dem gegossenen Harz 13 wird die obere Oberfläche des vierten Metallkörpers 11 abgeschliffen, um dadurch deren Aussetzung und den Parallelismus anzugleichen. In diesem Fall ist es auch, um die zweite isolierende Schicht 10 durch den Abreibewiderstand nicht zu beschädigen, bevorzugt, dass der vierte Metallkörper 11 dicker gebildet werden sollte als der zweite Metallkörper 3.
  • Weiterhin ist es, um einen hohen Parallelismus in der oberen und unteren Oberfläche der Halbleitervorrichtung zu gewährleisten, bevorzugt, dass die Struktur gebildet werden sollte, so dass die Metallkörper in der aufwärts und abwärts gerichteten Richtung des Halbleiterelements 1 ungefähr die gleiche Starrheit aufweisen können.
  • Im Gegensatz zu diesem Fall ist in der Halbleitervorrichtung der vorliegenden Erfindung der dicke erste Metallkörper 2 an der Seite der Rückfläche des Halbleiterelements 1 gebildet und weiterhin der dünne zweite Metallkörper 3 ist darauf in der abwärts gerichtete Richtung mit der ersten isolierenden Schicht, die dazwischen positioniert ist, gebildet. Auf der anderen Seite ist der dünne dritte Metallkörper 9 auf der Seite der Vorderfläche des Halbleiterelements 1 gebildet und weiterhin ist der dicke vierte Metallkörper 11 in der aufwärts gerichteten Richtung mit der zweiten isolierenden Schicht, die dazwischen eingeschoben wird, darauf gebildet.
  • In solch einer Struktur haben die oberen und unteren Strukturen, die das Halbleiterelement 1 einschieben, fast dieselbe Starrheit und dies reduziert die Verzerrung der Halbleitervorrichtung nach dem Gießen. Deshalb wäre es einfacher, die Struktur an den Kühlern anzufügen, und die mechanische Spannung, die auf das Halbleiterelement 1 ausgeübt werden soll, kann reduziert werden.
  • 5 ist eine Draufsicht, die die Halbleitervorrichtung für die Erklärung der ersten Ausführungsform der vorliegenden Erfindung zeigt. Wie in 5 gezeigt wird, wird die obere Oberfläche des vierten Metallkörpers 11 von dem gegossenen Harz 13 freigelegt und der Signalanschluss 6 und die Hauptanschlüsse 5a und 5b stehen von den Seitenoberflächen des gegossenen Harzes 13 über.
  • 2 ist ein schematischer Querschnitt, der eine Variation der Halbleitervorrichtung in Übereinstimmung mit der ersten Ausführungsform zeigt. Die Elemente, die identisch sind wie jene, die in 1 gezeigt werden, werden durch die gleichen Bezugszeichen dargestellt und eine detaillierte Beschreibung davon wird weggelassen.
  • In der vorliegenden Variation wird ein fünfter Metallkörper 15 zwischen dem Halbleiterelement 1 und dem dritten Metallkörper 9 auf der Seite der Vorderfläche des Halbleiterelements 1 gebildet. Der fünfte Metallkörper 15 wird mit dem dritten Metallkörper 9 beispielsweise mittels einer Verbindungsschicht wie einem Lötmittel oder ähnlichem (Lötmittel 16 in 2), das dazwischen abgelagert ist, verbunden.
  • Falls eine obere Oberfläche des fünften Metallkörpers 15 größer ist als das vertikale Level (Größe), welche eine Schleife des Bonddrahtes 12 erreicht, wechselwirkt in bevorzugter Weise der dritte Metallkörper 9 und der Bonddraht nicht miteinander. Deshalb ist es bevorzugt, dass die Dicke des fünften Metallkörpers 15 in der vertikalen Richtung groß genug sein sollte, um diese Bedingung zu befriedigen.
  • Indem der fünfte Metallkörper 15 bereitgestellt wird, verringert sich, da die Hitze genügend zwischen dem Hitze erzeugenden Halbleiterelement 1 und der zweiten isolierenden Schicht 10 verbreitet wird, die erreichte Temperatur in der zweiten isolierenden Schicht 10. Deshalb ist es möglich, die Delaminierung zwischen der zweiten isolierenden Schicht 10 und dem dritten Metallkörper 9 oder zwischen der zweiten isolierenden Schicht 10 und dem vierten Metallkörper 11 zu verhindern, was durch den Temperaturzyklus verursacht wird. Weiterhin ist es auch möglich, eine Veränderung in der Qualität der zweiten isolierenden Schicht 10, die aus organischem Material oder ähnlichem gebildet wird, aufgrund der Temperatur zu verhindern.
  • Weiterhin ist in 2 der fünfte Metallkörper 15 mit einem geneigten Anteil wie durch (a) der 2 gezeigt an einem Ende des Metallkörpers außerhalb eines Anteils, der mit dem Lötmittel 8 verbunden ist, bereitgestellt. In anderen Worten ausgedrückt, ist der fünften Metallkörper 15 hin in die aufwärts gerichtete Richtung verbreitert. Indem der fünfte Metallkörper 15 in dieser Weise gebildet wird, ist es möglich, die Hitze weiter zu verteilen, währenddessen die Durchbruchspannung um das Halbleiterelement 1 aufrechterhalten wird. Weiterhin kann anstatt der abgeschrägten Form, die in 2 gezeigt wird, der fünfte Metallkörper 15 beispielsweise mit einer gestuften Form bereitgestellt werden, so dass die Breite des fünften Metallkörpers 15 in der horizontalen Richtung hin zur aufwärts gerichteten Richtung zunehmen kann.
  • Weiterhin kann ein Metallsubstrat 14, in dem die zweite isolierende Schicht 10, der dritte Metallkörper 9 und der fünfte Metallkörper 15 vorher zusammengefügt sind, gebildet werden und innerhalb der Halbleitervorrichtung bereitgestellt werden. Durch das Bilden des Metallsubstrats 14 auf diese Weise ist es möglich, in verlässlicher Weise den dicken vierten Metallkörper oberhalb der zweiten isolierenden Schicht 10 zu bilden und damit den industriellen Wert zu vergrößern.
  • 3 zeigt einen Fall, in dem fünfte Metallkörper 17 individuell an den Halbleiterelementen jeweils bereitgestellt werden. Die Elemente, die identisch sind zu jenen, die in 2 gezeigt werden, werden durch dieselben Bezugszeichen repräsentiert und eine detaillierte Beschreibung davon wird weggelassen.
  • In einigen Fällen haben die Halbleiterelemente 1 unterschiedliche Dicken in der vertikalen Richtung abhängig von den Typen. In solch einem Fall ist es möglich, durch das Verbinden der jeweiligen fünften Metallkörper 17 mittels Verbindungsschichten, wie etwa Lötmittel (Lötmittel 16 in 3), die verschiedene Dicken haben, um die Unterschiede in den Dicken zu absorbieren, in angemessener Weise die Struktur anzuordnen, wenn beispielsweise die fünften Metallkörper 17, die die gleichen Dicken aufweisen, gebildet werden. Umgekehrt ist es möglich, sogar, falls die Lötmittel 16, die die gleichen Dicken aufweisen, benutzt werden, durch das Bereitstellen der fünften Metallkörper 17, die unterschiedliche Dicken entsprechend zum Halbleiterelement aufweisen, die Struktur in angemessener Weise anzuordnen.
  • Weiterhin kann die Frage, wie die getrennten fünften Metallkörper 17 gebildet werden, insbesondere, ob die separaten fünften Metallkörper 17 in einer 1:1-Korrespondenz zu den Halbleiterelementen 1 bereitgestellt werden oder ein Metallkörper für eine Mehrzahl von Halbleiterelementen 1 bereitgestellt wird oder ob die Kombination dieser Weisen benutzt wird oder auch nicht, entschieden werden, um eine angemessene Struktur in Übereinstimmung mit der Schaltkreiskonfiguration zu erhalten.
  • Jeder der separaten fünften Metallkörper 17 kann hin in die aufwärts gerichtete Richtung, wie in 2 gezeigt, verbreitert werden und ein Metallsubstrat, in dem die zweite isolierende Schicht 10, der dritte Metallkörper 9 und die fünften Metallkörper 17 vorher vereinigt werden, kann gebildet werden.
  • 4A–4C zeigen ein Flussdiagramm des Herstellens der Halbleitervorrichtung, die in 3 gezeigt wird.
  • Zunächst wird das Halbleiterelement 1 (Chip) an dem ersten Metallkörper 2 bereitgestellt und miteinander verbunden. Zu dieser Zeit kann, falls der fünfte Metallkörper 17 zu dieser Zeit verbunden wird, ein Prozessschritt weggelassen werden (4A).
  • Weiterhin können die zweite isolierende Schicht, der dritte Metallkörper 9 und der vierte Metallkörper 11 vorher durch Pressen oder ähnlichem verbunden werden und der Hauptanschluss 5b kann, falls nötig, daran gelötet werden.
  • Nach dem Anordnen dieser Elemente werden diese Elemente, wie in 4B gezeigt, gegossen. Zu dieser Zeit wird die Schicht des gegossenen Harzes 13 oberhalb des vierten Metallkörpers 11 gebildet.
  • Danach wird die obere Oberfläche der Halbleitervorrichtung auf einer vorbestimmten Dicke (4C) abgeschliffen. Durch das Abschleifen ist es möglich, einen exzellenten Parallelismus der oberen und unteren Oberflächen der Halbleitervorrichtung aufrecht zu erhalten. Deshalb gibt es keine unnötige Lücke, wenn die Struktur an dem Kühler angebracht ist und es ist möglich, eine exzellente Hitzestrahlungsfunktion zu erzielen.
  • Da die isolierende Schicht eine niedrige Stärke aufweist, ist es, da das Gießen der Struktur in einem Zustand, in dem die zweite isolierende Schicht 10, die nicht mittels einer Gussform gehalten werden kann, durch den vierten Metallkörper 11 vorher gehalten wird, möglich, eine doppelseitige isolierende Struktur zu erzielen, die isolierende Schichten mit exzellenten Isolationseigenschaften aufweist.
  • Weiterhin ist es nicht notwendig, die obere Oberfläche des vierten Metallkörpers 11 im Gießen freizulegen und auch nicht notwendig, ein kompliziertes Management oder eine Hochfrequenzaufrechterhaltung für das Aufrechterhalten der Gussform mit einer hohen Genauigkeit durchzuführen und es ist deshalb möglich, in verlässlicher Weise eine Halbleitervorrichtung mit einer oberen Oberfläche davon, die freiliegt, in einer exzellenten Weise herzustellen.
  • Weiterhin sind der dritte Metallkörper 9, die zweite isolierende Schicht 10 und die fünften Metallkörper 17 integral miteinander mittels Pressen oder ähnlichem gebildet, und danach wird die Halbleitervorrichtung durch das Anordnen der Struktur gefertigt. Es ist dadurch möglich, in verlässlicher Weise die isolierenden Schichten und Metallkörper miteinander zu verbinden.
  • In der Ausführungsform der vorliegenden Erfindung weist die Halbleitervorrichtung das Halbleiterelement 1, den ersten Metallkörper 2, der auf der Rückfläche des Halbleiterelements 1 gebildet wird, die erste isolierende Schicht 4, die auf einer Rückfläche des ersten Metallkörpers 2 gebildet wird, den zweiten Metallkörper 3, der auf einer Rückfläche der ersten isolierenden Schicht 4 gebildet wird, den dritten Metallkörper 9, der auf der Vorderfläche des Halbleiterelements 1 gebildet wird, die zweite isolierende Schicht 10, die auf der Vorderfläche des dritten Metallkörpers 9 gebildet wird und den vierten Metallkörper 11, der auf der Vorderfläche der zweiten isolierenden Schicht 10 gebildet wird auf und der zweite Metallkörper 3 ist dünner als der erste Metallkörper 2 und der vierte Metallkörper 11 ist dicker als der dritte Metallkörper 9. Deshalb ist es durch das Bereitstellen des dritten Metallkörpers 9 an der Seite der Vorderfläche des Halbleiterelements 1 möglich, die Spannung, die auf das Halbleiterelement 1 wirkt, zu reduzieren. Weiterhin ist es durch das Bereitstellen des dicken ersten Metallkörpers 2 auf der Seite der Rückfläche des Halbleiterelements 1 möglich, den niedrigen thermischen Widerstand zu erzielen und die thermische Strahlung zu vergrößern.
  • Sogar wenn eine Neigung in der ersten isolierenden Schicht 4 und der zweiten isolierenden Schicht 10 vorkommt aufgrund des unsymmetrischen Drucks, der erzeugt wird, wenn die Gussform in Kontakt beim Gießen gebracht wird, kann der Parallelismus in der oberen und unteren Oberfläche durch das Abschleifen des dicken vierten Metallkörpers 11 angeglichen werden. Es ist deshalb möglich, die Verschlechterung der Hitzestrahlungsfunktion aufgrund des teilweisen Kontaktes zu unterdrücken.
  • Weiterhin weist in einer Ausführungsform der vorliegenden Erfindung die Halbleitervorrichtung weiterhin den gegossenen Harz 13, der gebildet wird, um das Halbleiterelement 1, den ersten Metallkörper 2, den zweiten Metallkörper 3, den dritten Metallkörper 9, den vierten Metallkörper 11, die erste isolierende Schicht 4 und die zweite isolierende Schicht 10 abzudecken auf und die Rückfläche des zweiten Metallkörpers 3 ist von dem gegossenen Harz 13 freigelegt und die Vorderfläche des vierten Metallkörpers 11 ist von dem gegossenen Harz freigelegt. Es ist dadurch möglich, die thermische Strahlung zu erhöhen.
  • Da der vierte Metallkörper 11 freigelegt werden kann, selbst wenn die Genauigkeit des Parallelismus zwischen dem zweiten Metallkörper 3 und dem vierten Metallkörper 11 nicht hoch ist, kann eine hohe Produktivität erreicht werden.
  • In der Ausführungsform der vorliegenden Erfindung werden in der Halbleitervorrichtung der dritte Metallkörper 9, die zweite isolierende Schicht 10 und der vierte Metallkörper 11 integral als ein Laminatsubstrat gebildet. Deshalb kann ein Gießen in einem Zustand durchgeführt werden, in dem die zweite isolierende Schicht 10, die eine niedrige Spannung aufweist und nicht durch eine Gussform gehalten werden kann, vorher mittels des dritten Metallkörpers 9 und des vierten Metallkörpers 11 gehalten wird und es ist dadurch möglich, eine doppelseitige isolierende Struktur mit exzellenten Isolationseigenschaften zu erhalten.
  • In der Ausführungsform der vorliegenden Erfindung bilden in der Halbleitervorrichtung der dritte Metallkörper 9, die zweite isolierende Schicht 10 und der vierte Metallkörper 11 eine Leiterplatte. Deshalb wird es einfacher, es mittels Gießen bereitzustellen und es ist dadurch möglich, in verlässlicher Weise die Anhaftung zwischen der isolierenden Schicht und den Metallkörpern abzusichern.
  • In der Ausführungsform der vorliegenden Erfindung wird in der Halbleitervorrichtung das Halbleiterelement 1 aus Siliziumcarbid gebildet. Deshalb kann das Halbleiterelement, das eine synergetisch hohe Durchbruchspannung aufweist, benutzt werden, und es ist dadurch möglich, eine Halbleitervorrichtung bereitzustellen, das eine hohe Durchbruchspannung aufweist.
  • In der Ausführungsform der vorliegenden Erfindung weist die Halbleitervorrichtung weiterhin den fünften Metallkörper 15 oder die fünften Metallkörper 17 auf, die zwischen dem Halbleiterelement 1 und dem dritten Metallkörper 9 gebildet sind. Die Hitze wird dabei in ausreichender Weise zwischen dem Hitze erzeugenden Halbleiterelement 1 und der zweiten isolierenden Schicht 2 abgeführt. Deshalb verringert sich die erreichte Temperatur in der zweiten isolierenden Schicht 10 und es ist möglich, eine Veränderung in der Qualität und eine Delaminierung aufgrund der Temperatur zu verhindern.
  • In der Ausführungsform der vorliegenden Erfindung sind in der Halbleitervorrichtung der fünfte Metallkörper 15 oder jeder der fünften Metallkörper 17 hin zur Vorderfläche verbreitert. Es ist dabei möglich, die Hitze weiter abzuleiten und die thermische Strahlung zu vergrößern, währenddessen die Durchbruchspannung um das Halbleiterelement 1 aufrechterhalten wird.
  • In der Ausführungsform der vorliegenden Erfindung sind in der Halbleitervorrichtung der dritte Metallkörper 9, die zweite isolierende Schicht 10 und der fünfte Metallkörper 15 integral als Metallsubstrat 14 gebildet. Deshalb kann ein Gießen in einem Zustand durchgeführt werden, in dem die zweite isolierende Schicht 10, die eine niedrige Spannung aufweist und nicht mittels Gießens gehalten werden kann, durch den dritten Metallkörper 9 und den vierten Metallkörper 11 vorher gehalten wird und es ist dadurch möglich, eine doppelseitige isolierende Struktur mit exzellenten Isolierungseigenschaften zu erreichen.
  • In der Ausführungsform der vorliegenden Erfindung weist die Halbleitervorrichtung eine Mehrzahl von Halbleiterelementen 1 und eine Mehrzahl von fünften Metallkörpern 17 auf korrespondierend zu dem Halbleiterelement 1 und der dritte Metallkörper 9 ist über die jeweiligen Vorderflächen der Mehrzahl der fünften Metallkörper 17 gebildet. Deshalb ist es möglich, eine Mehrzahl von Variationen von Schaltkreiskonfigurationen in der Halbleitervorrichtung durch Kombinationen von Metallkörpern und isolierenden Schichten mit einzuschließen.
  • In der Ausführungsform der vorliegenden Erfindung wurden die Materialien der Elemente, die Bedingungen und ähnliches beschrieben, aber diese sind nur illustrativ und nicht beschränkend.

Claims (13)

  1. Halbleitervorrichtung aufweisend: ein Halbleiterelement (1); einen ersten Metallkörper (2), der auf einer Rückfläche des Halbleiterelements (1) gebildet ist; eine erste isolierende Schicht (4), die auf einer Rückfläche des ersten Metallkörpers (2) gebildet ist; einen zweiten Metallkörper (3), der auf einer Rückfläche der ersten isolierenden Schicht (4) gebildet ist; einen dritten Metallkörper (9), der auf einer Vorderfläche des Halbleiterelements (1) gebildet ist; eine zweite isolierende Schicht (10), die auf einer Vorderfläche des dritten Metallkörpers (9) gebildet ist; und einen vierten Metallkörper (11), der auf einer Vorderfläche der zweiten isolierenden Schicht (10) gebildet ist, wobei der zweite Metallkörper (3) dünner ist als der erste Metallkörper (2) und der vierte Metallkörper (11) dicker ist als der dritte Metallkörper (9).
  2. Halbleitervorrichtung gemäß Anspruch 1, weiterhin aufweisend: ein gegossenes Harz (13), das derart ausgestaltet ist, um das Halbleiterelement (1), die ersten bis vierten Metallkörper (2, 3, 9 und 11) und die erste und zweite isolierende Schicht (4, 10) abzudecken, wobei der zweite Metallkörper (3) eine Rückfläche aufweist, die von gegossenem Harz (13) freigelegt ist und der vierte Metallkörper (11) eine Vorderfläche hat, die von dem gegossenen Harz (13) freigelegt ist.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei der dritte Metallkörper (9), die zweite isolierende Schicht (10) und der vierte Metallkörper (11) integral als ein Laminatsubstrat gebildet sind.
  4. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 3, wobei der dritte Metallkörper (9), die zweite isolierende Schicht (10) und der vierte Metallkörper (11) eine Leiterplatte bilden.
  5. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 4, wobei das Halbleiterelement (1) hauptsächlich aus Siliziumcarbid gebildet ist.
  6. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 1 bis 5, weiterhin aufweisend: einen fünften Metallkörper (15), der zwischen dem Halbleiterelement (1) und dem dritten Metallkörper (9) gebildet ist.
  7. Halbleitervorrichtung gemäß Anspruch 6, wobei der fünfte Metallkörper (15) sich hin zur Vorderfläche verbreitert.
  8. Halbleitervorrichtung gemäß Anspruch 6 oder 7, wobei der dritte Metallkörper (9), die zweite isolierende Schicht (10) und der fünfte Metallkörper (15) integral aus einem Metallsubstrat (14) gebildet sind.
  9. Halbleitervorrichtung gemäß irgendeinem der Ansprüche 6 bis 8, aufweisend: eine Mehrzahl von Halbleiterelementen (1); und eine Mehrzahl von fünften Metallkörpern (17) korrespondierend zu Halbleiterelementen (1), wobei der dritte Metallkörper (9) über die jeweiligen Vorderflächen der Mehrzahl der fünften Metallkörper (17) gebildet ist.
  10. Verfahren für das Herstellen einer Halbleitervorrichtung aufweisend die Schritte: (a) Bilden eines ersten Metallkörpers (2) auf einer Rückfläche eines Halbleiterelements (1); (b) Bilden einer ersten isolierenden Schicht (4) auf einer Rückfläche des ersten Metallkörpers (2); (c) Bilden eines zweiten Metallkörpers (3) auf einer Rückfläche der ersten isolierenden Schicht (4); (d) Bilden eines dritten Metallkörpers (9) auf einer Vorderfläche des Halbleiterelements (1); (e) Bilden einer zweiten isolierenden Schicht (10) auf einer Vorderfläche des dritten Metallkörpers (9); und (f) Bilden eines vierten Metallkörpers (11), der an einer Vorderfläche der zweiten isolierenden Schicht (10) gebildet ist; wobei der zweite Metallkörper (3), der dünner ist als der erste Metallkörper (2) in Schritt (c) gebildet wird, und der vierte Metallkörper (11), der dicker ist als der dritte Metallkörper (9), in Schritt (f) gebildet wird.
  11. Verfahren für das Herstellen einer Halbleitervorrichtung gemäß Anspruch 10, wobei der dritte Metallkörper (9), die zweite isolierende Schicht (10) und der vierte Metallkörper (11) integral als ein Metallsubstrat (14) auf der Vorderfläche des Halbleiterelements (1) in den Schritten (d), (e) und (f) gebildet wird.
  12. Verfahren für die Herstellung einer Halbleitervorrichtung gemäß Anspruch 10 oder 11, weiterhin aufweisend die Schritte: (g) Bilden eines gegossenen Harzes, um das Halbleiterelement (1), die ersten bis vierten Metallkörper (2, 3, 9 und 11) und die erste und zweite isolierende Schicht (4) und (10) abzudecken; und (h) Freilegen von zumindest einer Vorderfläche des vierten Metallkörpers (11) von dem gegossenen Harz (13).
  13. Verfahren zur Herstellung einer Halbleitervorrichtung gemäß irgendeinem der Ansprüche 10 bis 12, weiterhin aufweisend die Schritte: (i) Bilden eines fünften Metallkörpers (15) auf der Vorderfläche des Halbleiterelements (1) vor Schritt (d), wobei der dritte Metallkörper (9) auf einer Vorderfläche des fünften Metallkörpers (15) in Schritt (d) gebildet wird.
DE102012211424.6A 2011-07-14 2012-07-02 Halbleitervorrichtung und Verfahren für deren Herstellung Expired - Fee Related DE102012211424B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011155525A JP2013021254A (ja) 2011-07-14 2011-07-14 半導体装置および半導体装置の製造方法
JP2011-155525 2011-07-14

Publications (2)

Publication Number Publication Date
DE102012211424A1 DE102012211424A1 (de) 2013-01-17
DE102012211424B4 true DE102012211424B4 (de) 2014-05-08

Family

ID=47425802

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012211424.6A Expired - Fee Related DE102012211424B4 (de) 2011-07-14 2012-07-02 Halbleitervorrichtung und Verfahren für deren Herstellung

Country Status (4)

Country Link
US (1) US20130015468A1 (de)
JP (1) JP2013021254A (de)
CN (1) CN102881659A (de)
DE (1) DE102012211424B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120778A1 (de) * 2016-10-31 2018-05-03 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232495A (ja) * 2012-04-27 2013-11-14 Mitsubishi Electric Corp 半導体装置
DE112014006397B4 (de) * 2014-02-24 2022-11-17 Mitsubishi Electric Corporation Leistungshalbleitermodul und Leistungseinheit
DE102014221147A1 (de) * 2014-10-17 2016-04-21 Robert Bosch Gmbh Modul mit mindestens einem Leistungshalbleiter
CN205491580U (zh) * 2015-11-30 2016-08-17 比亚迪股份有限公司 Igbt散热模组以及具有其的igbt模组
JP2018101664A (ja) * 2016-12-19 2018-06-28 トヨタ自動車株式会社 半導体装置の製造方法
US11264318B2 (en) * 2017-03-08 2022-03-01 Mitsubishi Electric Corporation Semiconductor device, method for manufacturing the same, and semiconductor module
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
US20190103342A1 (en) 2017-10-04 2019-04-04 Infineon Technologies Ag Semiconductor chip package comprising substrate, semiconductor chip, and leadframe and a method for fabricating the same
JP7040032B2 (ja) * 2018-01-17 2022-03-23 株式会社デンソー 半導体装置
JP7163583B2 (ja) * 2018-01-30 2022-11-01 株式会社デンソー 半導体装置
IT201800004782A1 (it) * 2018-04-23 2019-10-23 Dispositivo a semiconduttore di potenza con incapsulamento a montaggio superficiale a doppia isola
JP7354076B2 (ja) 2020-09-24 2023-10-02 株式会社東芝 半導体モジュール
US11658171B2 (en) * 2020-12-23 2023-05-23 Semiconductor Components Industries, Llc Dual cool power module with stress buffer layer
US11502064B2 (en) * 2021-02-17 2022-11-15 Infineon Technologies Ag Power semiconductor module having a current sensor module fixed with potting material
US11874303B2 (en) * 2021-07-06 2024-01-16 Infineon Technologies Ag Power semiconductor module with current sensor rotation bar
JP7563621B2 (ja) 2021-09-21 2024-10-08 株式会社デンソー 半導体装置およびその製造方法
WO2024018851A1 (ja) * 2022-07-22 2024-01-25 ローム株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
US7049688B2 (en) * 2003-09-17 2006-05-23 Denso Corporation Semiconductor device having a pair of heat sinks and method for manufacturing the same
US7642640B2 (en) * 2004-11-01 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing process thereof
US7944045B2 (en) * 2008-03-04 2011-05-17 Denso Corporation Semiconductor module molded by resin with heat radiation plate opened outside from mold

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
DE10062108B4 (de) * 2000-12-13 2010-04-15 Infineon Technologies Ag Leistungsmodul mit verbessertem transienten Wärmewiderstand
JP2002329804A (ja) * 2001-04-27 2002-11-15 Denso Corp 半導体装置
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device
JP4281050B2 (ja) * 2003-03-31 2009-06-17 株式会社デンソー 半導体装置
JP4302607B2 (ja) * 2004-01-30 2009-07-29 株式会社デンソー 半導体装置
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP5009956B2 (ja) * 2009-05-29 2012-08-29 三菱電機株式会社 半導体装置
JP2011114176A (ja) * 2009-11-27 2011-06-09 Mitsubishi Electric Corp パワー半導体装置
JP5273101B2 (ja) * 2010-06-23 2013-08-28 株式会社デンソー 半導体モジュールおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049688B2 (en) * 2003-09-17 2006-05-23 Denso Corporation Semiconductor device having a pair of heat sinks and method for manufacturing the same
JP2005175130A (ja) * 2003-12-10 2005-06-30 Toyota Motor Corp 半導体モジュール、半導体装置および負荷駆動装置
US7642640B2 (en) * 2004-11-01 2010-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing process thereof
US7944045B2 (en) * 2008-03-04 2011-05-17 Denso Corporation Semiconductor module molded by resin with heat radiation plate opened outside from mold

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016120778A1 (de) * 2016-10-31 2018-05-03 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
US10128165B2 (en) 2016-10-31 2018-11-13 Infineon Technologies Ag Package with vertically spaced partially encapsulated contact structures
DE102016120778B4 (de) 2016-10-31 2024-01-25 Infineon Technologies Ag Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen

Also Published As

Publication number Publication date
JP2013021254A (ja) 2013-01-31
CN102881659A (zh) 2013-01-16
DE102012211424A1 (de) 2013-01-17
US20130015468A1 (en) 2013-01-17

Similar Documents

Publication Publication Date Title
DE102012211424B4 (de) Halbleitervorrichtung und Verfahren für deren Herstellung
DE112015006049B4 (de) Halbleiterbauteil und Verfahren zum Herstellen eines Halbleiterbauteils
DE112013007047B4 (de) Halbleitermodul
DE112011105178B4 (de) Halbleitervorrichtung
DE102014213564B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102007025950B4 (de) Halbleitervorrichtung und ihr Herstellungsverfahren
DE102008023711B4 (de) Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
DE102015215133B4 (de) Halbleitervorrichtung
DE102009033321A1 (de) Leistungshalbleitervorrichtung
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE112013007390T5 (de) Halbleitermodul, Halbleitervorrichtung und Fahrzeug
DE102015204240A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112015005836T5 (de) Leistungsmodul
DE112016004980T5 (de) Leistungs-halbleitereinrichtung
DE112016002608T5 (de) Verfahren zur Herstellung einer Leistungs-Halbleitervorrichtung und Leistungs-Halbleitervorrichtung
DE102012218304A1 (de) Leistungshalbleitervorrichtungsmodul
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014221636A1 (de) Halbleitermodul und Verfahren zum Herstellen desselben
DE112015000139T5 (de) Halbleitermoduleinheit und Halbleitermodul
DE112014005694T5 (de) Halbleitermodul
DE102018217231A1 (de) Halbleitervorrichtung und Verfahren zur Fertigung derselben
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2017140571A1 (de) Verfahren zur herstellung einer wärmespreizplatte, wärmespreizplatte, verfahren zur herstellung eines halbleitermoduls und halbleitermodul
DE112014006397B4 (de) Leistungshalbleitermodul und Leistungseinheit
DE102004059986A1 (de) Zusammengesetzte Wärmesenkenanordnung mit niedriger thermischer Belastung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150210

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee