DE102016206865B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102016206865B4
DE102016206865B4 DE102016206865.2A DE102016206865A DE102016206865B4 DE 102016206865 B4 DE102016206865 B4 DE 102016206865B4 DE 102016206865 A DE102016206865 A DE 102016206865A DE 102016206865 B4 DE102016206865 B4 DE 102016206865B4
Authority
DE
Germany
Prior art keywords
conductor layer
semiconductor device
semiconductor chip
insulating plate
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016206865.2A
Other languages
English (en)
Other versions
DE102016206865A1 (de
Inventor
Hiroshi Yoshida
Yoshitaka Otsubo
Hidetoshi Ishibashi
Kenta NAKAHARA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102016206865A1 publication Critical patent/DE102016206865A1/de
Application granted granted Critical
Publication of DE102016206865B4 publication Critical patent/DE102016206865B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H05K3/4015—Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres

Abstract

Halbleitervorrichtung (501), aufweisend:ein Gehäuse (9)einen Außenanschluss (7, 8), der am Gehäuse befestigt ist;eine Isolierplatte (12) mit einer ersten Oberfläche (S1) und einer zweiten Oberfläche (S2), wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt und vom Gehäuse umschlossen ist;eine erste Leiterschicht (4), die auf der ersten Oberfläche der Isolierplatte angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein erstes Volumen (V1) aufweist;eine zweite Leiterschicht (2), die auf der zweiten Oberfläche der Isolierplatte angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein zweites Volumen (V2) aufweist;eine dritte Leiterschicht (3), die auf der zweiten Oberfläche der Isolierplatte und von der zweiten Leiterschicht entfernt angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein drittes Volumen (V3) aufweist, wobei die dritte Leiterschicht einen dickeren Montageabschnitt (3M) als die zweite Leiterschicht aufweist, wobei die Summe der zweiten und dritten Volumina größer als oder gleich 70 % und kleiner als oder gleich 130 % des ersten Volumens ist;einen Halbleiterchip (1), der auf die Montageabschnitt der dritten Leiterschicht angeordnet ist;ein Dichtelement (10), das aus einem Isolator ausgebildet ist, und den Halbleiterchip im Innern des Gehäuses abdichtet; undein Verdrahtungselement (6), das im Innern des Dichtungsteils angeordnet ist und den Halbleiterchip mit dem Außenanschluss und/oder der zweiten Leiterschicht kurzschließt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf eine Halbleitervorrichtung mit einem Halbleiterchip, der auf einem Schaltungssubstrat vorgesehen ist.
  • Beschreibung des Standes der Technik
  • Auf dem Gebiet der Halbleitervorrichtungen sind die Aussichten für Leistungsvorrichtungen, die zu einer verbesserten Energieeffizienz beitragen können, zum Erreichen einer umweltbewussten Gesellschaft gestiegen. Halbleiterchips, die auf dem Gebiet der Leistungsvorrichtungen eingesetzt werden, wurden weiter integriert und mit höheren Geschwindigkeiten betrieben. Demzufolge wiesen die Halbleiterchips höhere Leistungsdichten und eine höhere Wärmeerzeugung auf. Als Reaktion darauf mussten die Halbleitervorrichtungen ein höheres Wärmeabstrahlvermögen aufweisen. Ein Wärmeabstrahlvermögen hängt wesentlich von den Schaltungssubstraten ab, auf denen die Halbleiterchips montiert sind.
  • Die JP 2007 - 134 563 A offenbart ein Schaltungssubstrat mit einem Keramiksubstrat und einem durch Ätzen ausgebildeten metallischen Schaltungsmuster. Das Keramiksubstrat weist eine Metallschicht auf, die auf dessen Rückseite gebondet ist. Die Metallschicht wird zum Bonden einer Abstrahl- bzw. Kühlplatte auf die Schicht verwendet. Darüber hinaus legt die Veröffentlichung dar, dass ein dickes Teilelement und ein dünnes Teilelement an Metallleitern auf einem Substrat im Hinblick auf die Tatsache ausgebildet sein müssen, dass ein Leistungselement und ein Steuerungselement eines Leistungsmoduls unterschiedliche, durch ein Bauelement fließende Strommengen aufweisen.
  • Die JP 2007 - 201 346 A weist auf ein Problem hin, wenn eine metallisierte Schicht (Metallschicht) und einen Wärmeverteiler (eine Abstrahlplatte) durch Löten gebondet werden. Die Veröffentlichung legt insbesondere dar, dass eine vorhandene Lötschicht bewirkt, dass der Wärmeverteiler eine unzureichende Wärmeabstrahlfähigkeit aufweist. In einer in der Veröffentlichung beschriebenen Technik weist ein Keramiksubstrat folglich eine Dickschicht-Wärmeabstrahlleiterschaltung auf, die auf dessen Oberfläche ausgebildet ist, wobei die Schaltung aus einem gesinterten Körper von Metallpartikeln gebildet ist.
  • Aus der DE 10 2009 033 029 A1 ist eine elektronische Vorrichtung mit wenigstens einem zumindest aus einer Isolierschicht und wenigstens einer ersten Metallisierung an einer Oberflächenseite der Isolierschicht bestehenden Metall-Isolierschicht-Substrat bekannt, wobei dessen erste Metallisierung zur Bildung von Metallisierungsbereichen strukturiert ist, sowie mit wenigstens einem Verlustwärme erzeugenden elektrischen oder elektronischen Bauelement an einem ersten Metallisierungsbereich der ersten Metallisierung, wobei der erste Metallisierungsbereich an einem Teilbereich, mit welchem das Bauelement zumindest thermisch verbunden ist eine Schichtdicke aufweist, die wesentlich größer ist als die Schichtdicke des ersten Metallisierungsbereichs außerhalb dieses ersten Teilbereichs.
  • Aus der EP 1 921 675 A1 ist eine Leiterplatte bekannt, welche ein isolierendes Keramiksubstrat, eine Metallschaltungsplatte, die mit einer Seite des isolierenden Keramiksubstrats verbunden ist, und einen Metallkühlkörper umfasst, der mit einer anderen Seite des isolierenden Keramiksubstrats verbunden ist, wobei (t 1 2 -t 2 2) ) / tc 2 / K< 1,5 ist, wobei die Dicke des isolierenden Keramiksubstrats tc, die Dicke der Metallschaltungsplatte t 1, die Dicke des Metallkühlkörpers t2 und der Wert der inneren Bruchzähigkeit des isolierenden Keramiksubstrats K ist.
  • Aus der DE 102 13 648 A1 ist ein Leistungshalbleitermodul mit aktiven und passiven Bauelementen bekannt, bei welchem zumindest teilweise auf Bondverbindungen zur elektrischen Verbindung der Leistungshalbleiterbauelemente mit den Kontaktflächen des Substrats verzichtet wird, indem mindestens ein gehaustes Leistungshalbleiterbauelement mit Kontaktelementen verbunden mit Kontaktflächen eingesetzt wird.
  • Aus der JP 2011 - 114 190 A ist ein Halbleitergehäuse bekannt, welches derart strukturiert ist, dass: ein Eingriffsloch mit einem Boden, das von der oberen Oberfläche in die Dickenrichtung eines Chipkissens sinkt, auf dem Chipkissen ausgebildet ist; das Eingriffsloch näher an dem auf dem Chipkissen befestigten Halbleiterchip angeordnet ist als an der Umfangskante der oberen Oberfläche des Chipkissens; und mehrere Eingriffslöcher so angeordnet sind, dass sie den Halbleiterchip umgeben.
  • Aus der JP 2005 - 191 178 A ist ein Wärmeverteiler bekannt, in welchem eine Vertiefung gebildet ist, wobei eine Halbleitervorrichtung auf dem Wärmeverteiler angeordnet ist, ein Halbleiter elektrisch mit einem Leitungsrahmen verbunden ist und der Wärmeverteiler mit einem Formharz verpackt ist. In dem Halbleiter einer solchen Struktur ist eine Seitenwand der Vertiefung mit einem nach innen vorspringenden Rücklaufabschnitt versehen, und eine Nut und die Vertiefung, die in dem Wärmeverteiler ausgebildet sind, sind miteinander verbunden. Die Vertiefung kann in den Führungsrahmen ausgebildet sein.
  • In einem Schaltungssubstrat sind ein Schaltungsmuster und eine Isolierplatte, die das Muster abstützt, aus unterschiedlichen Materialien hergestellt. Wenn sich die Temperatur einer Halbleitervorrichtung ändert, tritt ein Verzug bzw. Verziehen im Schaltungssubstrat aufgrund einer Differenz des Wärmeausdehnungskoeffizienten zwischen den unterschiedlichen Materialien auf. Die in den Veröffentlichungen beschriebenen Techniken berücksichtigen das Verhindern eines solchen Verziehens nicht.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde zum Lösen des oben beschriebenen Problems konzipiert und es ist Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit einer höheren Wärmeabstrahlfähigkeit bereitzustellen und ein Verziehen aufgrund einer Wärmespannung zu verhindern. Die Lösung dieser Aufgabe erfolgt durch die Merkmale des Anspruchs 1. Die Unteransprüche offenbaren bevorzugte Weiterbildungen der Erfindung.
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Gehäuse, einen Außenanschluss, eine Isolierplatte, eine erste Leiterschicht, eine zweite Leiterschicht, eine dritte Leiterschicht, einen Halbleiterchip, ein Dichtelement und ein Verdrahtungselement. Der Außenanschluss ist am Gehäuse befestigt. Die Isolierplatte weist eine erste Oberfläche und eine zweite Oberfläche auf, die der ersten Oberfläche gegenüberliegt und vom Gehäuse umschlossen ist. Die erste
    Leiterschicht ist auf einer ersten Oberfläche der Isolierplatte vorgesehen, ist aus einem leitfähigen Material hergestellt und weist ein erstes Volumen auf. Die zweite Leiterschicht ist auf einer zweiten Oberfläche der Isolierplatte vorgesehen, ist aus dem einen leitfähigen Material hergestellt und weist ein zweites Volumen auf. Die dritte Leiterschicht ist auf der zweiten Oberfläche der Isolierplatte von der zweiten Leiterschicht entfernt vorgesehen, ist aus dem einen leitfähigen Material hergestellt und weist ein drittes Volumen auf. Die dritte Leiterschicht weist einen dickeren Montageabschnitt als die zweite Leiterschicht auf. Die Summe der zweiten und dritten Volumina ist größer als oder gleich 70 % und kleiner als oder gleich 130 % des ersten Volumens. Der Halbleiterchip ist auf der dritten Leiterschicht vorgesehen. Das Dichtelement ist aus einem Isolator ausgebildet und dichtet den Halbleiterchip im Innern des Gehäuses ab. Ein Verdrahtungselement ist im Innern des Dichtelements angeordnet und schließt den Halbleiterchip mit dem Außenanschluss und/oder der zweiten Leiterschicht kurz.
  • Im Vergleich zu einem Fall, bei dem der Montageabschnitt genauso dick wie die zweite Leiterschicht ist, ermöglicht das Anordnen des Halbleiterchips auf dem Montageabschnitt, der dicker ist als der zweite Leiterschicht, erfindungsgemäß eine hohe Wärmeabstrahlfähigkeit und insbesondere einen verringerten transienten Wärmewiderstand. Darüber hinaus ist die Summe der Volumina der zweiten und dritten Leiterschichten, die auf der zweiten Oberfläche der Isolierschicht vorgesehen sind, größer als oder gleich 70 % und kleiner als oder gleich 130 % des Volumens der ersten Leiterschicht, die auf der ersten Oberfläche der Isolierplatte vorgesehen ist, und somit verringert sich eine Differenz der Wärmespannungen zwischen der ersten Oberfläche und der zweiten Oberfläche der Isolierplatte. Dies ermöglicht die Vermeidung des Verziehens der Isolierplatte. Folglich ist es möglich, die Halbleitervorrichtung mit der hohen Wärmeabstrahlfähigkeit zu erreichen und das Verziehen aufgrund der Wärmespannung zu verhindern.
  • Figurenliste
  • Weitere Einzelheiten, Merkmale und Vorteile der Erfindung ergeben sich aus nachfolgender Beschreibung von Ausführungsbeispielen anhand der Zeichnungen. Darin zeigt:
    • 1 eine Querschnittansicht, welche die Konfiguration einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung schematisch veranschau licht;
    • 2 eine schematische Querschnittansicht längs einer Linie II-II in 3, welche die Konfiguration eines Schaltungssubstrats der Halbleitervorrichtung in 1 veranschau licht;
    • 3 eine Draufsicht, welche die Konfiguration des Schaltungssubstrats der Halbleitervorrichtung in 1 schematisch veranschaulicht;
    • 4 eine Querschnittsansicht, welche die Konfiguration einer Halbleitervorrichtung in einem Vergleichsbeispiel veranschaulicht;
    • 5 eine grafische Darstellung, die ein Beispiel eines transienten Wärmewiderstands der Halbleitervorrichtung in 4 veranschaulicht;
    • 6 eine graphische Darstellung, die ein Beispiel eines transienten Wärmewiderstands der Halbleitervorrichtung in 1 veranschaulicht;
    • 7 eine grafische Darstellung, die ein Beispiel einer Beziehung zwischen dem Verhältnis der Summe der Volumina V2 und V3 zu einem Volumen 1 und das Verzugsmaß einer Isolierplatte veranschaulicht;
    • 8 eine Querschnittansicht, welche die Konfiguration eines Schaltungssubstrats einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung schematisch veranschaulicht;
    • 9 eine Draufsicht, welche die Konfiguration eines Schaltungssubstrats einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung schematisch veranschaulicht;
    • 10 eine vergrößerte Ansicht eines strichlinierten Bereichs X in 9;
    • 11 eine schematische Teilquerschnittansicht längs einer Linie XI-XI in 10;
    • 12 eine Draufsicht, welche die Konfiguration eines Schaltungssubstrats einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung schematisch veranschaulicht;
    • 13 eine Draufsicht, welche die Konfiguration eines Schaltungssubstrats einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung schematisch veranschaulicht;
    • 14 eine vergrößerte Ansicht eines strichlinierten Bereichs XIV;
    • 15 eine schematische Teilquerschnittansicht längs einer Linie XV-XV in 14; und
    • 16 eine schematische Teil Querschnittansicht längs einer Linie XVI-XVI in 14.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE
  • Nachfolgend werden basierend auf den Zeichnungen bevorzugte Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
  • Erstes Ausführungsbeispiel
  • (Konfiguration)
  • Mit Bezug auf 1 umfasst eine Halbleitervorrichtung 501 gemäß dem Ausführungsbeispiel ein Gehäuse 9, einen Signalanschluss 7 (Außenanschluss), einen Hauptanschluss 8 (Außenanschluss), einen Halbleiterchip 1, ein Lötelement 11, ein Dichtelement 10, Drähte 6 (Verdrahtungselemente), und ein Schaltungssubstrat 101. Mit Bezug auf 2 und 3 umfasst das Schaltungssubstrat 101 ferner eine Isolierplatte 12, ein Schaltungsmuster 4 (eine erste Leiterschicht), ein Schaltungsmuster 2 (eine zweite Leiterschicht) und ein Schaltungsmuster 3 (eine dritte Leiterschicht). Hierbei sei angemerkt, dass 3 einen Montageabschnitt 3M des Schaltungsmusters 3, der durch eine gestrichelte Linie gekennzeichnet ist, und den Halbleiterchip 1, der durch eine gestrichelte Linie mit zwei Punkten gekennzeichnet ist, sowie die Form des Schaltungssubstrats 101 veranschaulicht.
  • Die Isolierplatte 12 ist aus Keramik hergestellt, die z. B. Aluminiumoxid, Siliziumnitrid oder Aluminiumnitrid aufweist. Die Isolierplatte 12 weist eine Unterseite S1 (erste Oberfläche) und eine Oberseite (zweite Oberfläche) auf, die der Unterseite S1 (zweiten Oberfläche) gegenüberliegt und vom Gehäuse 9 umschlossen ist.
  • Das Schaltungsmuster 4 ist auf der Unterseite S1 der Isolierplatte 12 vorgesehen. Eine Kühlvorrichtung (nicht dargestellt), wie zum Beispiel eine Kühlrippe, kann am Schaltungsmuster 4 befestigt sein. Die Kühlvorrichtung kann z. B. mit wärmeleitendem Fett befestigt sein. Das Schaltungsmuster 2 ist auf der Oberseite S2 der Isolierplatte 12 vorgesehen. Das Schaltungsmuster 2 ist Teil einer elektrischen Schaltung der Halbleitervorrichtung 501. Das Schaltungsmuster 3 ist auf der Oberseite S2 und vom Schaltungsmuster 2 entfernt vorgesehen. Das Schaltungsmuster 3 weist den Montageabschnitt 3M auf, der dicker ist als beim Schaltungsmuster 2. Der Montageabschnitt 3M weist vorzugsweise eine Dicke von größer als oder gleich 0,6 mm auf. Die Schaltungsmuster 2 bis 4 sind aus einem leitfähigen Material, wie zum Beispiel Kupfer oder Aluminium, hergestellt. Hierbei sei angemerkt, dass im vorliegenden Ausführungsbeispiel das Schaltungsmuster 3 eine wie in 2 dargestellte ebene Oberfläche aufweist und somit keine bestimmte Form entlang der gestrichelten Linie (3) aufweist, die den Montageabschnitt 3M kennzeichnet.
  • Das Schaltungsmuster 4 weist ein Volumen V1 (erstes Volumen) auf, das Schaltungsmuster 2 weist ein Volumen V2 (zweites Volumen) auf und das Schaltungsmuster 3 weist ein Volumen V3 (drittes Volumen) auf. Die Summe der Volumina V2 und V3 ist größer als oder gleich 70 % und kleiner als oder gleich 130 % des Volumens V1.
  • Der Halbleiterchip 1 ist auf dem Montageabschnitt 3M des Schaltungsmusters 3 vorgesehen. Genauer gesagt ist der Halbleiterchip 1 auf den Montageabschnitt 3M des Schaltungsmusters 3 durch das Lötelement 11 gebondet. Der Halbleiterchip 1 weist, wie in 3 dargestellt, normalerweise eine Viereckform mit vier Winkeln auf.
  • Das Gehäuse 9 ist aus einem Isolator und vorzugsweise aus einem Harz, wie zum Beispiel Polyphenylensulfid (PPS) und Polybutylenterephthalat (PBT), ausgebildet.
  • Der Signalanschluss 7 und der Hauptanschluss 8 sind am Gehäuse 9 befestigt. Der Signalanschluss 7 und der Hauptanschluss 8 dienen zur elektrischen Verbindung der Halbleitervorrichtung 501 nach außen. Der Signalanschluss 7 dient insbesondere zur Eingabe eines Steuersignals für den Halbleiterchip 1, und der Hauptanschluss 8 dient zur Eingabe/Ausgabe einer Hauptspannung oder eines Hauptstroms des Halbleiterchips 1.
  • Das Dichtelement 10 dichtet den Halbleiterchip 1 und die Schaltungsmuster 2 und 3 im Innern des Gehäuses 9 ab. Das Dichtelement 10 ist aus einem Isolator mit einem größeren linearen Ausdehnungskoeffizienten als jenen der Isolierplatte 12, wie zum Beispiel einem Silikongel (linearer Ausdehnungskoeffizient: ca. 250-350 ppm/K) oder einem Epoxidharz ausgebildet. Das Dichtelement 10 ist vorzugsweise aus einem duroplastischen Epoxidharz mit einem linearen Ausdehnungskoeffizienten von größer als oder gleich 9 ppm/K und kleiner als oder gleich 12 ppm/K hergestellt.
  • Die Drähte 6 liegen im Innern des Dichtelements 10. Die Drähte 6 schließen den Halbleiterchip 1 mit dem Signalanschluss 7 und/oder dem Hauptanschluss 8 und/oder dem Schaltungsmuster 2 kurz.
  • Vergleichsbeispiel
  • Mit Bezug auf 4 ist ein Schaltungsmuster 3Z anstelle des Schaltungsmusters 3 auf einem Schaltungssubstrat 100 einer Halbleitervorrichtung in einem Vergleichsbeispiel vorgesehen. Die Schaltungsmuster 3Z und 2 sind durch Ätzen einer Metallplatte einheitlicher Dicke ausgebildet, die mittels eines Wachsmaterials auf die Isolierplatte 12 gebondet ist. Das Schaltungsmuster 3Z ist folglich genauso dick wie das Schaltungsmuster 2. Darüber hinaus ist die Dicke des Schaltungsmusters 3Z zur Vereinfachung des Ätzens geringer als oder gleich 0,5 mm.
  • 5 zeigt experimentelle Ergebnisse einer Beziehung zwischen einem transienten Wärmewiderstand auf einem Wärmeabstrahlweg von einer Position, an welcher der Halbleiterchip 1 auf dem Schaltungsmuster 3Z (der Oberseite des Schaltungssubstrats 100) befestigt ist, bis zu einer Position, an der eine Kühlrippe (nicht dargestellt) auf dem Schaltungsmuster 4 (der Unterseite des Schaltungssubstrats 100) befestigt ist, und einer Wärmeerzeugungszeit des Halbleiterchips 1. Ein Beispiel der Ergebnisse umfasst einen transienten Wärmewiderstand von 3,5 K/W bei 0,1 Sekunden. Um diesen Wert zu reduzieren, umfassen normalerweise verwendete Methoden eine Methode des Montierens eines alternativen Bauteils, das als Wärmeverteiler dient, durch Löten auf das Schaltungsmuster 3, und eine Methode des Anordnens einer Kupfer-Basisplatte durch Löten auf das Schaltungsmuster 4.
  • Ein Schaltungssubstrat ist normalerweise so konfiguriert, dass eine Isolierplatte aus Aluminiumnitrid (linearer Ausdehnungskoeffizient: ca. 4,5 ppm/K) oder Siliziumnitrid (linearer Ausdehnungskoeffizient: ca. 2,5 ppm/K) zwischen Schaltungsmustern aus Kupfer (linearer Ausdehnungskoeffizient: ca. 18 ppm/K) eingefügt ist. Mit anderen Worten besteht eine Diskrepanz des linearen Ausdehnungskoeffizienten zwischen der Isolierplatte und dem Schaltungsmuster. Demzufolge kann eine Spannung aufgrund von Temperaturänderungen, d.h. eine Wärmespannung, auftreten. Ein Wärmespannungsungleichgewicht zwischen den Ober- und Unterseiten des Schaltungssubstrats 100 verursacht einen Verzug bzw. ein Verziehen im Schaltungssubstrat 100. Ein Muster mit den Schaltungsmustern 2 und 3Z, das abhängig von einer für die Halbleitervorrichtung 500 erforderlichen Schaltung ausgebildet wurde, ist nicht notwendigerweise auf dem Großteil der Oberseite der Isolierplatte 12 angeordnet. Das Schaltungsmuster 4 weist hingegen ein Muster (festes Muster) auf, das annähernd die gesamte Rückseite der Isolierplatte 12 abdeckt. So tritt der Verzug aufgrund der Wärmespannung im Schaltungssubstrat 100 aufgrund einer großen Differenz zwischen der Fläche des Schaltungsmusters 4 auf der Unterseite der Isolierplatte 12 und den Flächen der Schaltungsmuster 2 und 3Z auf der Oberseite der Isolierplatte 12 auf.
  • Ausführungsbeispiel
  • 6 zeigt experimentelle Ergebnisse einer Beziehung zwischen einem transienten Wärmewiderstand auf einem Wärmeabstrahlweg von einer Position, an welcher der Halbleiterchip 1 auf dem Schaltungsmuster 3 (der Oberseite des Schaltungssubstrats 101) befestigt ist, bis zu einer Position, an der die Kühlrippe (nicht dargestellt) auf dem Schaltungsmuster 4 (der Unterseite des Schaltungssubstrats 101) befestigt ist, und einer Wärmeerzeugungszeit des Halbleiterchips 1. Die Ergebnisse haben gezeigt, dass die Halbleitervorrichtung 501 einen niedrigeren transienten Wärmewiderstand als die Halbleitervorrichtung 500 aufweist. Ein solches Beispiel beinhaltet, dass die Halbleitervorrichtung 501 einen transienten Wärmewiderstand von 3,0 K/W (6) bei 0,1 Sekunden aufweist, wohingegen die Halbleitervorrichtung 500 einen transienten Wärmewiderstand von 3,5 K/W (5) bei 0,1 Sekunden aufweist.
  • 7 zeigt experimentelle Ergebnisse einer Beziehung zwischen dem Verhältnis der Summe des Volumens V2 des Schaltungsmusters 2 und des Volumens V3 des Schaltungsmusters 3 zum Volumen V1 des Schaltungsmusters 4, und das Verzugsmaß der Isolierplatte 12 während des Anstiegs der Temperatur des Halbleiterchips 1. Hierbei kennzeichnet ein positiver Verzug ein Verziehen in Richtung zur Unterseite der Isolierplatte 12 (zum Schaltungsmuster 4), und ein negativer Verzug kennzeichnet ein Verziehen in Richtung zur Oberseite der Isolierplatte 12 (zu den Schaltungsmustern 2 und 3). Die Ergebnisse haben gezeigt, dass ein Verhältnis von größer als oder gleich 70 % den positiven Verzug deutlich reduziert. Die Ergebnisse haben außerdem gezeigt, dass ein Verhältnis von kleiner als oder gleich 130 % den negativen Verzug deutlich reduziert.
  • Zusammenfassung der Wirkungen
  • Gemäß der vorliegenden Erfindung ermöglicht das Anordnen des Halbleiterchips 1 auf dem Montageabschnitt 3M, der dicker ist als das Schaltungsmuster 2, eine verbesserte Wärmeableitfähigkeit und insbesondere einen verringerten transienten Wärmewiderstand im Vergleich zu einem Fall, bei dem der Montageabschnitt 3M genauso dick wie das Schaltungsmuster 2 ist. Darüber hinaus ist die Summe (V2+ V3) der Volumina der Schaltungsmuster 2 und 3, die auf der Oberseite S2 der Isolierplatte 12 vorgesehen sind, größer als oder gleich 70 % und kleiner als oder gleich 130 % des Volumens V1 des Schaltungsmusters 4, das auf der Unterseite S1 der Isolierplatte 12 vorgesehen ist, und somit reduziert sich eine Differenz zwischen einer Wärmespannung auf der Unterseite S1 und der Wärmespannung auf der Oberseite S2 der Isolierplatte 12. Dies verhindert ein Verziehen der Isolierplatte 12. Als Folge davon wird die Halbleitervorrichtung 501 mit hoher Wärmeabstrahlung und einem Verhindern eines Verziehens aufgrund einer Wärmespannung erreicht.
  • Insbesondere wenn die Kühlrippe auf dem Schaltungsmuster 4 befestigt ist, bewirken Zwischenräume zwischen dem Schaltungsmuster 4 und der Kühlrippe aufgrund des Verziehens des Schaltungssubstrats 10 eine Reduzierung der Kühlwirkung der Kühlrippe. Eine solche Reduzierung kann durch das oben beschriebene Verhindern des Verziehens vermieden werden.
  • Das Schaltungsmuster 2 ist dünner als der Montageabschnitt 3M. Dies ermöglicht eine Reduzierung der Fertigungskosten im Vergleich zu dem Fall, bei dem das Schaltungsmuster 2 genauso dick wie der Montageabschnitt 3M ist.
  • Wenn der Montageabschnitt 3M des Schaltungsmusters 3 eine Dicke von größer als oder gleich 0,6 mm aufweist, wird eine Wärmeabstrahlfähigkeit des Schaltungssubstrats 101 noch weiter verbessert.
  • Wenn das Dichtelement 10 aus einem duroplastischen Epoxidharz mit einem linearen Ausdehnungskoeffizienten größer als oder gleich 9 ppm/K und kleiner als oder gleich 12 ppm/K hergestellt ist, kann ein linearer Ausdehnungskoeffizient näher an dem des Schaltungssubstrats 101 mit den Schaltungsmustern 4, 2, 3 und der Isolierplatte 12 liegen. Folglich ist es möglich, das Verziehen der Halbleitervorrichtung 501 aufgrund von Temperaturschwankungen zu verhindern.
  • Der Draht 6, der im Innern des Dichtelements 10 in seiner Gesamtheit gehalten wird, expandiert/kontrahiert sich gemeinsam mit dem Dichtelement 10 bei einer thermischen Expansion/Kontraktion. Hierbei weist der Draht 6 an das Schaltungssubstrat 101 gebondete Randbereiche auf. Wenn eine thermische Expansion/Kontraktion aufgrund einer Erwärmung des Halbleiterchips 1 oder aufgrund von Änderungen einer Temperatur der Halbleitervorrichtung 501 auftritt, kann demzufolge eine große Spannung an den Randbereichen des Drahts 6 aufgrund einer Differenz des linearen Expansionskoeffizienten zwischen dem Schaltungssubstrat 101 und dem Dichtelement 10 auftreten.
  • Wenn das Dichtelement 10, wie oben beschrieben, aus einem duroplastischen Epoxidharz mit dem linearen Expansionskoeffizienten von größer als oder gleich 9 ppm/K und kleiner als oder gleich 12 ppm/K hergestellt ist, reduziert sich die oben genannte Differenz des linearen Ausdehnungskoeffizienten, wodurch sich die Größe der am Randbereich des Drahts 6 auftretenden Spannung verringert. Demzufolge weisen die Verbindungsbereiche des Drahts 6 eine längere Lebensdauer auf.
  • Zweites Ausführungsbeispiel
  • Mit Bezug auf 8 weist in einem Halbleitersubstrat 102 einer Halbleitervorrichtung gemäß dem Ausführungsbeispiel ein Schaltungsmuster 3 eine Stufe 3S außerhalb eines Montageabschnitts 3M auf. Die Oberflächenhöhe des Schaltungsmusters 3 nimmt von außerhalb des Montageabschnitts 3M zum Montageabschnitt 3M hin vorzugsweise zu. Mit anderen Worten ist der Montageabschnitt 3M vorzugsweise dicker als die Peripherie außerhalb des Montageabschnitts 3M im Schaltungsmuster 3. Hierbei sei angemerkt, dass die Konfiguration mit Ausnahme des oben Dargelegten im Wesentlichen identisch zu der des oben beschriebenen ersten Ausführungsbeispiels ist. Daher weisen die gleichen oder entsprechenden Elemente die gleichen zugeordneten Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
  • Gemäß dem vorliegenden Ausführungsbeispiel ist es möglich, einen Lotfluss an der Stufe 3S beim Löten des Halbleiterchips 1 zu stoppen, der durch ein Lötelement 11 (1) gebonded wird. Folglich wird ein unnötiger Lotfluss rund um den Montageabschnitt 3M unterbunden. Dies reduziert einen Bereich einer schwach haftenden Berührungsfläche zwischen dem Lötelement 11 und dem Dichtelement 10. Dementsprechend wird ein Ablösen des Dichtelements 10 vom Schaltungsmuster 3 verhindert.
  • Drittes Ausführungsbeispiel
  • Mit Bezug auf 9 bis 11 weist in einem Schaltungssubstrat 103 einer Halbleitervorrichtung gemäß dem bevorzugten Ausführungsbeispiel ein Schaltungsmuster 3 einen Ausnehmungsbereich außerhalb eines Montageabschnitts 3M auf. Das Schaltungsmuster 3 weist insbesondere Vertiefungsbereiche 5a außerhalb des Montageabschnitts 3M auf. Der Vertiefungsbereich 5a weist vorzugsweise eine sich in seiner Tiefenrichtung aufweitende Form (siehe den unteren Teil des Vertiefungsbereichs 5a in 11) auf. Ein Dichtelement 10 (1) dringt in das Innere des Vertiefungsbereiche 5a ein. Hierbei sei angemerkt, dass die Konfiguration mit Ausnahme des oben Dargelegten im Wesentlichen identisch zu der des oben beschriebenen ersten Ausführungsbeispiels ist. Daher weisen die gleichen oder entsprechenden Elemente die gleichen zugeordneten Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
  • Gemäß dem vorliegenden Ausführungsbeispiel dringt das Dichtelement 10 in das Innere des Vertiefungsbereiche 5a ein, wenn das Dichtelement 10 ausgebildet wird, und insbesondere, wenn ein Harz auf das Schaltungssubstrat 103 gegossen wird, um das Dichtelement 10 auszubilden. Demzufolge wird ein Ablösen des Dichtelements 10 vom Schaltungsmuster 3 verhindert. Wenn der Vertiefungsbereich 5a die sich in Tiefenrichtung aufweitende Form aufweist, verhindert dessen Ankereffekt ein solches Ablösen mit größerer Zuverlässigkeit.
  • Darüber hinaus mindert der rund um den Montageabschnitt 3M vorgesehene Vertiefungsbereich 5a eine thermische Spannung in der Nähe der Ränder des Schaltungsmusters 3 aufgrund einer Erwärmung des Halbleiterchips 1 oder aufgrund von Änderungen einer Temperatur der Halbleitervorrichtung. Folglich nimmt die an den Rändern des Schaltungsmusters auftretende Spannung 3 ab. Somit ist es möglich, das Ablösen des Schaltungsmusters 3 aufgrund einer derart wiederholt auftretenden Spannung zu verhindern.
  • Ein Draht 6 (1), der im Innern des Dichtelements 10 in seiner Gesamtheit gehalten wird, expandiert/kontrahiert sich gemeinsam mit dem Dichtelement 10 bei einer thermischen Expansion/Kontraktion. Hierbei weist der Draht 6 an das Schaltungssubstrat 101 gebondete Randbereiche auf. Wenn eine thermische Expansion/Kontraktion aufgrund der Erwärmung des Halbleiterchips 1 oder aufgrund von Änderungen der Temperatur der Halbleitervorrichtung auftritt, kann demzufolge eine große Spannung an den Randbereichen des Drahts 6 aufgrund einer Differenz des linearen Expansionskoeffizienten zwischen dem Schaltungssubstrat 101 und dem Dichtelement 10 auftreten. Das Dichtelement 10 und das Schaltungssubstrat 103 werden durch den Vertiefungsbereich 5a, wie oben beschrieben, gegenseitig gehalten, wodurch eine Expansions- und Kontraktionsdifferenz zwischen dem Dichtelement 10 und dem Schaltungssubstrat 103 bei der thermischen Expansion/Kontraktion aufgrund der Temperaturänderungen der Halbleitervorrichtung reduziert wird. Somit wird die Größe der an den Randbereichen des Drahts 6 auftretenden Spannung verringert. Folglich weisen die Verbindungsbereiche des Drahts 6 eine längere Lebensdauer auf.
  • Viertes Ausführungsbeispiel
  • Mit Bezug auf 12 weist in einem Schaltungssubstrat 104 einer Halbleitervorrichtung gemäß dem Ausführungsbeispiel ein Ausnehmungsbereich eines Schaltungsmusters 3 zusätzlich zum oben beschriebenen Vertiefungsbereich 5a vier Schlitzbereiche 13a auf, die sich jeweils längs der vier Ecken eines Halbleiterchips 1 erstrecken. Man beachte hierbei, dass ein Zwischenraum zwischen dem Halbleiterchip 1 und dem Schlitzbereich 13a in einer Draufsicht (12) vorgesehen sein kann.
  • Hierbei sei angemerkt, dass die Konfiguration mit Ausnahme des oben dargelegten im Wesentlichen identisch zu der des oben beschriebenen ersten Ausführungsbeispiels ist. Daher weisen die gleichen oder entsprechenden Elemente die gleichen zugeordneten Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
  • Gemäß dem vorliegenden Ausführungsbeispiel ist es möglich, einen Lotfluss an den Schlitzbereichen 13a (12) in der Nähe der vier Ecken des Halbleiterchips 1 beim Löten des Halbleiterchips 1 zu stoppen, der durch ein Lötelement 11 (1) gebonded wird. Dies verhindert eine Verschiebung einer Montageposition des Halbleiterchips 1 auf dem Schaltungsmuster 3. Darüber hinaus baut der Schlitzbereich 13a eine Spannung rund um den Montageabschnitt 3M ab. Demzufolge kann die an den Rändern des Schaltungsmusters 3 auftretende Spannung gemindert werden.
  • Hierbei sei angemerkt, dass diese vorteilhaften Effekte ohne den Vertiefungsbereich 5a erreicht werden.
  • Fünftes Ausführungsbeispiel
  • Mit Bezug auf 13 bis 16 weist in einem Schaltungssubstrat 105 einer Halbleitervorrichtung gemäß dem Ausführungsbeispiel ein Ausnehmungsbereich eines Schaltungsmusters 3 Vertiefungsbereiche 5b und einen Schlitzbereich 13b auf. Die Vertiefungsbereiche 5b sind vom Rand des Schaltungsmusters 3 entfernt vorgesehen. Der Schlitzbereich 13b verbindet die Vertiefungsbereiche 5b miteinander und erstreckt sich bis zum Rand des Schaltungsmusters 3. Hierbei sei angemerkt, dass die Konfiguration mit Ausnahme des oben dargelegten im Wesentlichen identisch zu der des oben beschriebenen ersten Ausführungsbeispiels ist. Daher weisen die gleichen oder entsprechenden Elemente die gleichen zugeordneten Bezugszeichen auf und deren Beschreibung wird nicht wiederholt.
  • Gemäß der vorliegenden Erfindung wird die Luft im Innern des Vertiefungsbereichs 5b auf einfache Weise durch den Schlitzbereich 13b freigegeben, wenn das Dichtelement 10 (1) ausgebildet wird, und insbesondere wenn ein Harz auf das Schaltungssubstrat 105 zum Ausbilden des Dichtelements 10 gegossen wird. Dementsprechend dringt das Dichtelement 10 ausreichend in den Vertiefungsbereich 5b ein. Dadurch wird ein Ablösen des Dichtelements 10 vom Schaltungsmuster 3 noch besser verhindert. Ein solch vorteilhafter Effekt wird insbesondere dann gut erreicht, wenn das Dichtelement 10 aus Epoxidharz hergestellt ist.
  • Es sei darauf hingewiesen, dass in der vorliegenden Erfindung die jeweiligen Ausführungsbeispiele beliebig miteinander kombiniert oder gegebenenfalls modifiziert und weggelassen werden können.
  • Zusammenfassend ist festzustellen:
    • Eine erste Leiterschicht 4 ist auf einer ersten Oberfläche S1 einer Isolierplatte 12 vorgesehen und weist ein erstes Volumen auf. Eine zweite Leiterschicht 2 ist auf einer zweiten Oberfläche S2 der Isolierplatte 12 vorgesehen und weist ein zweites Volumen auf. Eine dritte Leiterschicht 3 ist auf einer zweiten Oberfläche S2 der Isolierplatte 12 vorgesehen und weist ein drittes Volumen auf. Die dritte Leiterschicht weist einen dickeren Montageabschnitt 3M als die zweite Leiterschicht auf. Die Summe der zweiten und dritten Volumina ist größer als oder gleich 70 % und kleiner als oder gleich 130 % des ersten Volumens. Ein Halbleiterchip 1 ist auf dem Montageabschnitt 3M vorgesehen. Ein Dichtelement 10 ist aus einem Isolator ausgebildet und dichtet den Halbleiterchip 1 im Innern eines Gehäuses 9 ab.
  • Neben der vorstehenden schriftlichen Beschreibung der Erfindung wird zu deren ergänzender Offenbarung hiermit explizit auf die zeichnerische Darstellung der Erfindung in den 1 bis 16 verwiesen.
  • Bezugszeichenliste
    • 1
    Halbleiterchip
    2, 3, 3Z, 4
    Schaltungsmuster
    3M
    Montageabschnitt
    3S
    Stufe
    5a, 5b
    Vertiefungsbereich
    6
    Draht bzw. Verdrahtungselement
    7
    Signalanschluss
    8
    Hauptanschluss
    9
    Gehäuse
    10
    Dichtelement
    11
    Lötelement
    12
    Isolierplatte
    13a, 13b
    Schlitzbereich
    100,101, 102, 103, 104, 105
    Schaltungssubstrat
    500, 501
    Halbleitervorrichtung
    S1, S2
    Unterseite, Oberseite

Claims (8)

  1. Halbleitervorrichtung (501), aufweisend: ein Gehäuse (9) einen Außenanschluss (7, 8), der am Gehäuse befestigt ist; eine Isolierplatte (12) mit einer ersten Oberfläche (S1) und einer zweiten Oberfläche (S2), wobei die zweite Oberfläche der ersten Oberfläche gegenüberliegt und vom Gehäuse umschlossen ist; eine erste Leiterschicht (4), die auf der ersten Oberfläche der Isolierplatte angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein erstes Volumen (V1) aufweist; eine zweite Leiterschicht (2), die auf der zweiten Oberfläche der Isolierplatte angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein zweites Volumen (V2) aufweist; eine dritte Leiterschicht (3), die auf der zweiten Oberfläche der Isolierplatte und von der zweiten Leiterschicht entfernt angeordnet ist, aus einem leitfähigen Material hergestellt ist und ein drittes Volumen (V3) aufweist, wobei die dritte Leiterschicht einen dickeren Montageabschnitt (3M) als die zweite Leiterschicht aufweist, wobei die Summe der zweiten und dritten Volumina größer als oder gleich 70 % und kleiner als oder gleich 130 % des ersten Volumens ist; einen Halbleiterchip (1), der auf die Montageabschnitt der dritten Leiterschicht angeordnet ist; ein Dichtelement (10), das aus einem Isolator ausgebildet ist, und den Halbleiterchip im Innern des Gehäuses abdichtet; und ein Verdrahtungselement (6), das im Innern des Dichtungsteils angeordnet ist und den Halbleiterchip mit dem Außenanschluss und/oder der zweiten Leiterschicht kurzschließt.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Montageabschnitt der dritten Leiterschicht eine Dicke von größer als oder gleich 0,6 mm aufweist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei die dritte Leiterschicht eine Stufe (3S) außerhalb des Montageabschnitts aufweist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die dritte Leiterschicht einen Ausnehmungsbereich außerhalb des Montageabschnitts aufweist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei der Ausnehmungsbereich einen Bereich mit einer sich in Tiefenrichtung aufweitenden Form aufweist.
  6. Halbleitervorrichtung nach Anspruch 4 oder 5, wobei der Halbleiterchip eine Viereckform mit vier Ecken aufweist und der Ausnehmungsbereich der dritten Leiterschicht vier Schlitzbereiche (13a) umfasst, die sich jeweils entlang der vier Ecken des Halbleiterchips erstrecken.
  7. Halbleitervorrichtung nach Anspruch 4 oder 5, wobei der Ausnehmungsbereich der dritten Leiterschicht aufweist: eine Vielzahl von Vertiefungsbereichen (5b), die vom Rand der dritten Leiterschicht entfernt angeordnet ist; und einen Schlitzbereich (13b), der die Vielzahl der Vertiefungsbereiche miteinander verbindet und sich bis zum Rand der dritten Leiterschicht erstreckt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das Dichtelement aus einem duroplastischen Epoxidharz mit einem linearen Ausdehnungskoeffizienten von größer als oder gleich 9 ppm/K und kleiner als oder gleich 12 ppm/K hergestellt ist.
DE102016206865.2A 2015-04-27 2016-04-22 Halbleitervorrichtung Active DE102016206865B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-090011 2015-04-27
JP2015090011A JP6370257B2 (ja) 2015-04-27 2015-04-27 半導体装置

Publications (2)

Publication Number Publication Date
DE102016206865A1 DE102016206865A1 (de) 2016-10-27
DE102016206865B4 true DE102016206865B4 (de) 2021-07-29

Family

ID=57110679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016206865.2A Active DE102016206865B4 (de) 2015-04-27 2016-04-22 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US9583407B2 (de)
JP (1) JP6370257B2 (de)
CN (1) CN106098646B (de)
DE (1) DE102016206865B4 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6896734B2 (ja) * 2016-07-28 2021-06-30 株式会社東芝 回路基板および半導体モジュール
JP7204637B2 (ja) 2017-03-23 2023-01-16 株式会社東芝 セラミックス金属回路基板およびそれを用いた半導体装置
JP7024331B2 (ja) * 2017-11-02 2022-02-24 三菱マテリアル株式会社 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板の積層構造体の製造方法
JP7025948B2 (ja) * 2018-02-13 2022-02-25 ローム株式会社 半導体装置および半導体装置の製造方法
JP7147502B2 (ja) * 2018-11-19 2022-10-05 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
CN112236855A (zh) 2018-12-10 2021-01-15 富士电机株式会社 半导体装置
JP7247574B2 (ja) * 2018-12-19 2023-03-29 富士電機株式会社 半導体装置
JP7087996B2 (ja) * 2018-12-26 2022-06-21 三菱電機株式会社 半導体モジュール、その製造方法及び電力変換装置
JP7404834B2 (ja) * 2019-12-06 2023-12-26 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP4057338A1 (de) 2021-03-10 2022-09-14 Hitachi Energy Switzerland AG Metallsubstratstruktur und verfahren zur herstellung einer metallsubstratstruktur für ein halbleiterleistungsmodul sowie halbleiterleistungsmodul

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213648A1 (de) 2002-03-27 2003-10-23 Semikron Elektronik Gmbh Leistungshalbleitermodul
JP2005191178A (ja) 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
JP2007134563A (ja) 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2007201346A (ja) 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
EP1921675A1 (de) 2005-08-29 2008-05-14 Hitachi Metals, Ltd. Leiterplatte und diese verwendendes halbleitermodul, herstellungsverfahren für eine leiterplatte
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
JP2011114190A (ja) 2009-11-27 2011-06-09 Shindengen Electric Mfg Co Ltd 半導体パッケージ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
JP2003258150A (ja) * 2002-03-01 2003-09-12 Hitachi Ltd 絶縁型半導体装置
JP2005332874A (ja) * 2004-05-18 2005-12-02 Hitachi Metals Ltd 回路基板及びこれを用いた半導体装置
JP4595665B2 (ja) * 2005-05-13 2010-12-08 富士電機システムズ株式会社 配線基板の製造方法
JPWO2007105361A1 (ja) * 2006-03-08 2009-07-30 株式会社東芝 電子部品モジュール
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
JP2010103311A (ja) * 2008-10-23 2010-05-06 Toyota Central R&D Labs Inc 積層基板
JP5516987B2 (ja) * 2010-10-13 2014-06-11 東芝ライテック株式会社 発光装置および照明器具
JP2010192930A (ja) * 2010-04-30 2010-09-02 Rohm Co Ltd アイランド露出型半導体装置
JP5876669B2 (ja) * 2010-08-09 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置
WO2012157583A1 (ja) * 2011-05-13 2012-11-22 富士電機株式会社 半導体装置とその製造方法
JP2014150203A (ja) * 2013-02-04 2014-08-21 Mitsubishi Electric Corp パワーモジュール、およびパワーモジュールの製造方法
JP6430382B2 (ja) * 2013-08-08 2018-11-28 株式会社東芝 回路基板および半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10213648A1 (de) 2002-03-27 2003-10-23 Semikron Elektronik Gmbh Leistungshalbleitermodul
JP2005191178A (ja) 2003-12-25 2005-07-14 Mitsubishi Electric Corp 半導体装置
EP1921675A1 (de) 2005-08-29 2008-05-14 Hitachi Metals, Ltd. Leiterplatte und diese verwendendes halbleitermodul, herstellungsverfahren für eine leiterplatte
JP2007134563A (ja) 2005-11-11 2007-05-31 Denki Kagaku Kogyo Kk 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2007201346A (ja) 2006-01-30 2007-08-09 Mitsuboshi Belting Ltd セラミックス回路基板及びその製造方法
DE102009033029A1 (de) 2009-07-02 2011-01-05 Electrovac Ag Elektronische Vorrichtung
JP2011114190A (ja) 2009-11-27 2011-06-09 Shindengen Electric Mfg Co Ltd 半導体パッケージ

Also Published As

Publication number Publication date
CN106098646B (zh) 2019-05-17
US20160315023A1 (en) 2016-10-27
JP2016207910A (ja) 2016-12-08
CN106098646A (zh) 2016-11-09
DE102016206865A1 (de) 2016-10-27
US9583407B2 (en) 2017-02-28
JP6370257B2 (ja) 2018-08-08

Similar Documents

Publication Publication Date Title
DE102016206865B4 (de) Halbleitervorrichtung
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE19601372B4 (de) Halbleitermodul
EP0221399B1 (de) Leistungshalbleitermodul
DE102011083223B4 (de) Leistungshalbleitermodul mit integrierter Dickschichtleiterplatte
DE112013007047B4 (de) Halbleitermodul
DE102018116847B4 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
DE10102621B4 (de) Leistungsmodul
EP2019429A1 (de) Modul mit einem zwischen zwei Substraten, insbesondere DCB-Keramiksubstraten, elektrisch verbundenen elektronischen Bauelement und dessen Herstellungsverfahren
DE19634202C2 (de) Halbleitervorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102011079708A1 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
WO2017060280A1 (de) Optoelektronisches bauelement mit einem leiterrahmen mit einer versteifungsstruktur
DE102016214607B4 (de) Elektronisches Modul und Verfahren zu seiner Herstellung
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
EP2341533A2 (de) Aufbau- und Verbindungstechnik von Modulen mittels aus einer Ebene heraus gebogenen metallischen Stanzgitter oder Stanzbiegeteilen
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
EP3117458B1 (de) Elektrische bauteilanordnung
DE102018201872B4 (de) Leistungsmodul
WO2007045112A1 (de) Leistungsgehäuse für halbleiterchips und deren anordnung zur wärmeabfuhr
DE102016211479A1 (de) Leistungsmodul
DE102006059702A1 (de) Optoelektronisches Bauelement
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
DE102014102703B4 (de) Halbleiterchip-Baugruppe
EP2964004A2 (de) Elektronische bauteilanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: HOEFER & PARTNER PATENTANWAELTE MBB, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023240000

Ipc: H01L0023340000

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final