JPH11329842A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH11329842A JPH11329842A JP13087698A JP13087698A JPH11329842A JP H11329842 A JPH11329842 A JP H11329842A JP 13087698 A JP13087698 A JP 13087698A JP 13087698 A JP13087698 A JP 13087698A JP H11329842 A JPH11329842 A JP H11329842A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- electronic component
- conductor pattern
- pattern
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
Abstract
性の良好な電子部品を提供する。そして、高精度で、安
定した電気的特性を有し、量産性に優れた電子部品を提
供する。また、誤電子部品を製造するのに好適な製造方
法を提供する。 【解決手段】絶縁基板1と、導体パターン2とを含む。
絶縁基板1は無機焼結体でなる。導体パターン2は、回
路要素を構成するものであって、導体箔でなり、絶縁基
板1の表面10上に、接着剤3によって接着されてい
る。
Description
製造方法に関する。本発明に係る電子部品は、例えば、
携帯電話、自動車電話等の無線機器、或いはその他各種
通信機器等の分野において利用される表面実装電子部品
として好適なものである。
例えば、特開平9−199365号公報には、電子部品
である高周波インダクタを製造するにあたり、アルミナ
等の絶縁基板上に銀等の導体ペーストを全面塗布し、導
体ペーストの焼結処理後に、フォトリソグラフィ工程を
実行することにより、例えばスパイラル状の導体パター
ンを多数個形成し、最後の工程において、スパイラル状
の導体パターン毎に、切り出す製造方法が開示されてい
る。
成できる電子部品数が多い程、量産性が上がるので、量
産性を高めるためには、電子部品をできるだけ小型化す
ること、及び、絶縁基板の平面形状をできるだけ大きく
することが望ましい。
縁基板の一面の全面に導体ペーストを塗布してあったた
め、導体ペーストを絶縁基板に焼き付ける工程におい
て、導体ペーストと、絶縁基板との界面に発生するスト
レスにより、絶縁基板に反りが発生してしまう。
工程によってパターン化する際、フォトマスクと、絶縁
基板上のフォトレジストとの密着性を悪化させ、パター
ン精度を低下させる。
えばスピンコート法等によって塗布する場合、フォトレ
ジストの塗布厚みが絶縁基板上で変動し、やはり、パタ
ーン精度及び安定度を低下させる。
に、絶縁基板の平面積を増大させる程顕著に現れる。こ
のため、絶縁基板の大型化による量産性向上に限界があ
った。
さえることができる。しかし、電子部品の形状を小さく
して行く程に、平面で見た横幅または縦幅と、厚みとが
近似してしまい、マザーボードに実装した時の安定性
(俗にいう座り)が悪くなる。また、絶縁基板が厚くな
ると、絶縁基板を切断して電子部品を個別に取り出し工
程に長時間を要し、量産性が低下する。
印刷技術により絶縁基板に塗布する場合、導電ペースト
の粘度の変化や印刷作業環境の温度変化等の影響を受け
て、導電ペーストの塗布厚みが変化する。この塗布厚み
の変動は、特に、高周波電子部品において、定数値のば
らつきや、Q値のばらつきを招く。
度で、高精細なパターンを有する電子部品を提供するこ
とである。
定した電気的特性を有する電子部品を提供することであ
る。
優れた電子部品を提供することである。
電子部品を製造するのに好適な製造方法を提供すること
である。
ため、本発明に係る電子部品は、絶縁基板と、導体パタ
ーンとを含む。前記絶縁基板は、無機焼結体でなる。前
記導体パターンは、回路要素を構成するものであって、
導体箔でなり、前記絶縁基板の表面上に接着されてい
る。
おいて、導体パターンは、導体箔でなり、絶縁基板の表
面上に接着されているから、絶縁基板に導体ペーストを
塗布し、かつ、焼き付ける工程が不要である。従って、
導体ペーストの塗布、焼き付けの際に問題となっていた
絶縁基板の反りを発生する余地がない。このため、導体
膜をフォトリソグラフィ工程によってパターン化する
際、フォトマスクと、絶縁基板上のフォトレジストとの
密着性を向上させ、パターン精度を向上させることがで
きる。
する。従って、フォトレジストを、例えばスピンコート
法等によって絶縁基板上に塗布する場合、フォトレジス
トの塗布厚みを一定化し、パターン精度を向上させるこ
とができる。
絶縁基板の反りによる問題を生じることがない。このた
め、絶縁基板を大型化し、量産性を向上させることがで
きる。
がないので、絶縁基板を薄くすることができる。このた
め、マザーボードに実装した時の安定性、即ち、俗にい
う座りの良好な電子部品を得ることができる。また、絶
縁基板を薄くできるので、絶縁基板を切断して電子部品
を個別に取り出す切断工程時間を短縮し、量産性を向上
させることができる。
印刷技術により絶縁基板に塗布する場合と異なって、導
体箔の厚みは常に一定である。このため、高周波電子部
品として用いた場合でも、定数値のばらつきや、Q値の
ばらつきの小さな高精度の電子部品を得ることができ
る。
材料として、高周波帯域で低抵抗である銅箔を用いれ
ば、高い周波数帯まで高周波損失の少ない良好な導体パ
ターンを得ることができる。しかも、銅箔は、銀導体膜
と比較して、反応活性が低く、銀導体を用いた場合に問
題となる周囲の環境による導体パターン間の絶縁抵抗の
低下、及び、シルバーマイグレーションの発生等を招く
ことがない。
切に選択することにより、切削性、強度、表面の平滑性
等をほぼ同時に満たすことができる。チップ化するため
にダイシングソウ等で個別に分割する場合でも、良好な
切削性を確保し、量産性を向上させることができる。
または成分毎の含有量等の選択によって、表面の状態が
平滑で、且つ、欠陥の少ない絶縁基板を有する電子部品
を得ることもできる。
及びガラス成分を含む複合組成物でなる。更に好ましく
は、前記絶縁基板は、研磨された面を有する。セラミッ
ク成分及びガラス成分を含む複合組成物でなる絶縁基板
は、セラミック単体またはガラス単体による絶縁層との
対比において、欠陥が極めて少なく、且つ、平滑性を有
する絶縁基板とすることができる。また、セラミック成
分を含有することにより、ガラス単体よりも強度が大き
くなる。
組成物でなる絶縁基板は、セラミック成分単体を焼結さ
せた場合に比べ、1000℃以下の比較的低温で、且
つ、約10分程度の短い焼成温度保持時間で焼成が可能
である。このため、セラミック成分単体を焼成させる場
合に比べ、製造設備的にも安価であり、製造時間が短く
なるため、量産性がよい。本発明は、好ましいセラミッ
ク成分及びガラス成分の具体例を開示する。
を構成する要素として用いられる。導体パターンは、単
独または他の構成要素と組み合わされて必要な受動回路
を構成する。受動回路は、具体的には、インダクタ、キ
ャパシタの少なくとも1つを含む。上述した受動回路
は、単機能回路であってもよいし、それらのいくつかを
組み合わせた機能回路を構成してもよい。組み合わせに
よる機能回路の代表例は、フィルタ、カプラまたは移相
器等の回路である。導体パターン及び他の構成要素は、
目的とする受動回路に応じて、適宜選択される。
部品は、絶縁層と、別の導体パターンとを有していても
よい。この場合、前記絶縁層は前記導体パターンを覆っ
ており、前記別の導体パターンは前記絶縁層によって支
持されている。更に具体的には、前記別の導体パターン
は、銅を主成分とする導体膜でなる。
用電極を含んでいる。この外部接続用電極は前記絶縁層
上に設けられる。前記外部接続用電極は、表面に半田層
を有していてもよい。
に係る製造方法では、 前記絶縁基板上に接着剤を塗布
し、前記接着剤に導体箔を貼りつける。次に、前記導体
箔にフォトリソグラフィ技術を適用することにより、導
体箔のパターンを形成する。
有する本発明に係る電子部品が得られることは明らかで
ある。
は、実施例である添付図面を参照して、さらに詳しく説
明する。図面は、単に、実施例を示すものに過ぎない。
解斜視図、図2は図1に示した電子部品の断面図であ
る。図を参照すると、本発明に係る電子部品は、絶縁基
板1と、導体パターン2とを含む。絶縁基板1は無機焼
結体でなる。導体パターン2は、回路要素を構成するも
のであって、銅箔でなり、絶縁基板1の表面10上に接
着されている。導体パターン2を構成する銅箔は、接着
剤3によって絶縁基板1の表面に接着されている。銅箔
としては、厚み18〜35μm程度の圧延銅箔または電
解銅箔等を用いることができる。接着剤3としては、エ
ポキシ系接着剤やアクリル系接着剤等を選択することが
可能である。
き状のパターン203を有しており、コイルとして機能
する。うず巻き状パターン203の両端のうち、外側に
現れる一端は、端子電極201に接続されている。端子
電極201も、銅箔でなり、接着剤3によって絶縁基板
1の表面10に接着されている。端子電極201の表面
には、外部接続用電極51が付着されている。
等でなる絶縁層4によって覆われている。絶縁層4の表
面には他の導体パターン5が形成されている。うず巻き
状パターン203の内端部は、絶縁層4に設けられたビ
アホール40を通して、絶縁層4の表面側に導出され、
絶縁層4の表面に設けた導体パターン5のリード導体5
0を介して、外部接続用電極52に接続されている。外
部接続用電極52は絶縁基板1の表面10に接着剤3に
よって接着された端子電極202に付着されている。端
子電極202は銅箔でなる。外部接続用電極51、52
は表面10に半田層を有していてもよい。
おいて、導体パターン2は、銅箔でなり、絶縁基板1の
表面10上に接着されているから、絶縁基板1に導体ペ
ーストを塗布し、かつ、焼き付ける工程が不要である。
従って、導体ペーストの塗布、焼き付けの際に問題とな
っていた絶縁基板1の反りを発生する余地がない。この
ため、銅箔をフォトリソグラフィ工程によってパターン
化して導体パターン2を得る際、フォトマスクと、絶縁
基板1上のフォトレジストとの密着性を向上させ、パタ
ーン精度を向上させることができる。
は、極めて均一な厚みを有する。従って、フォトレジス
トを、例えばスピンコート法等によって絶縁基板1上に
塗布する場合、フォトレジストの塗布厚みを一定化し、
パターン精度を向上させることができる。
も、絶縁基板1の反りによる問題を生じることがない。
このため、絶縁基板1を大型化し、量産性を向上させる
ことができる。
要がないので、絶縁基板1を薄くすることができる。こ
のため、回路基板1に実装した時の安定性、即ち、俗に
いう座りの良好な電子部品を得ることができる。また、
絶縁基板1を薄くできるので、絶縁基板1を切断して電
子部品を個別に取り出す切断工程時間を短縮し、量産性
を向上させることができる。
印刷技術により絶縁基板1に塗布する場合と異なって、
導体パターン2を得るために供される銅箔の厚みは常に
一定である。このため、高周波電子部品として用いた場
合でも、定数値のばらつきや、Q値のばらつきの小さな
高精度の電子部品を得ることができる。
成材料として、高周波帯域で低抵抗である銅箔を用いた
場合、高い周波数帯まで高周波損失の少ない良好な導体
パターン2を得ることができる。しかも、銅箔は、銀導
体膜と比較して、反応活性が低く、銀導体を用いた場合
に問題となる周囲の環境による導体パターン2の相互間
の絶縁抵抗の低下、及び、シルバーマイグレーションの
発生等を招くことがない。
適切に選択することにより、切削性、強度、表面10の
平滑性等をほぼ同時に満たすことができる。チップ化す
るためにダイシングソウ等で個別に分割する場合でも、
良好な切削性を確保し、量産性を向上させることができ
る。
類または成分毎の含有量等の選択によって、表面10の
状態が平滑で、且つ、欠陥の少ない絶縁基板1を有する
電子部品を得ることもできる。
分及びガラス成分を含む複合組成物でなる。更に好まし
くは、絶縁基板1は、研磨された面を有する。セラミッ
ク成分及びガラス成分を含む複合組成物でなる絶縁基板
1は、セラミック単体またはガラス単体による絶縁層と
の対比において、欠陥が極めて少なく、且つ、平滑性を
有する絶縁基板1とすることができる。また、セラミッ
ク成分を含有することにより、ガラス単体よりも強度が
大きくなる。
組成物でなる絶縁基板1は、セラミック成分単体を焼結
させた場合に比べ、1000℃以下の比較的低温で、且
つ、約10分程度の短い焼成温度保持時間で焼成が可能
である。このため、セラミック成分単体を焼成させる場
合に比べ、製造設備的にも安価であり、製造時間が短く
なるため、量産性がよい。
分としては、アルミナ、マグネシア、スピネル、シリ
カ、ムライト、フォルステライト、ステアタイト、コー
ジェライト、ストロンチウム長石、石英、ケイ酸亜鉛及
びジルコニアの群から選ばれた少なくとも一種を含むも
のを用いることができる。
鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、ホウ
ケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラス及
びホウケイ酸カリウムガラスの群から選ばれた少なくと
も一種を含むものを用いることができる。ガラス成分の
含有率は、複合組成物の全体積に対する体積比で50%
以上であることが望ましい。特に、体積比で60〜70
%の範囲が最適である。
ザーボード70に搭載した状態を示した図である。図示
するように、本発明に係る電子部品は、導体パターン2
の形成された面を、マザーボード70の搭載面73に向
き合わせて、マザーボード70の上に搭載されている。
外部接続用電極51、52上に設けた半田層81、82
は、マザーボード70上の電極71、72上で半田リフ
ロー等の熱処理により溶融させる。これにより、電子部
品の外部接続用電極51、52及びマザーボード70の
上に設けられた電極71、72が電気的、機械的に接続
される。
路を構成する要素として用いられる。導体パターン2
は、単独または他の構成要素と組み合わされて必要な受
動回路を構成する。受動回路は、具体的には、インダク
タまたはキャパシタの少なくとも1つを含む。上述した
受動回路は、単機能回路であってもよいし、それらのい
くつかを組み合わせた機能回路を構成してもよい。組み
合わせによる機能回路の代表例は、フィルタ、カプラま
たは移相器等の回路である。導体パターン2及び他の構
成要素は、目的とする受動回路に応じて、適宜選択され
る。次にそのような適用例を示す。
るローパスフィルタ(Low Pass Filter 以下LPFと称す
る)の分解斜視図、図5は図4の5ー5線に沿った断面
図、図6は図4の6ー6線に沿った断面図、図7は図4
の7ー7線に沿った断面図、図8は図4〜図7に示した
LPFの等価回路図を示している。図において、図1及
び図2に図示された構成部分と同一の構成部分について
は、同一の参照符号を付してある。
る。導体パターン2は、第1のコンデンサ電極204
と、第2のコンデンサ電極205と、インダクタ電極2
03と、端子電極201、202とを備える。これらの
電極201〜205を含む導体パターン2は、銅箔でな
り、絶縁基板1の表面10に接着剤3によって接着され
ている。
れている。絶縁膜4の表面には銅を主成分とする導体パ
ターン5が付着されている。導体パターン5は、コンデ
ンサ電極501〜503と、外部接続用電極51〜54
とを有する。コンデンサ電極501は、絶縁膜4を間に
挟んで、導体パターン2を構成するコンデンサ電極20
5と対向する。コンデンサ501は外部接続用電極52
に導通されている。コンデンサ電極502及び503
は、互いに間隔を隔てて、絶縁膜4の表面に付着され、
導体パターン2を構成するコンデンサ電極204に共通
に対向している。コンデンサ電極502はコンデンサ電
極501と共に、外部接続用電極52に導通されてい
る。コンデンサ電極503は外部接続用電極51に接続
されている。
を有しており、リード導体504は、絶縁膜4に設けら
れた孔45を通してコイル導体203の内周端に接続さ
れている。これにより、コイル導体203が外部接続用
電極52に接続される。
れた貫通孔41を通して、導体パターン2の端子電極2
01に接続され、外部接続用電極52は貫通孔42を通
して導体パターン2の端子電極202に接続される。外
部接続用電極53、54は、絶縁膜4に設けられた貫通
孔43、44により、導体パターン2を構成するコンデ
ンサ電極204に接続される。
路を示している。図8において、コンデンサC1は、絶
縁膜4を挟んで対向するコンデンサ電極205及びコン
デンサ電極501によって取得される。コンデンサC2
は絶縁膜4を挟んで対向するコンデンサ電極204及び
コンデンサ電極503によって取得される。コンデンサ
C3は絶縁膜4を挟んで対向するコンデンサ電極204
及びコンデンサ電極502によって取得される。インダ
クタンスL1はコイル導体203によって発生する。図
8の回路図から明らかなように、図4〜図7によれば、
小型のLPFが得られる。
ーボード70に搭載した状態を示す図である。図示する
ように、本発明に係る電子部品9は、絶縁膜6の表面
を、マザーボード70の搭載面73に向き合わせて、マ
ザーボード70の上に搭載されている。電子部品9の外
部接続用電極53、54及びマザーボード70の上に設
けられた電極71、72は、半田層81、82によっ
て、電気的、機械的に接続される。半田層81、82
は、外部接続用電極51〜54上に予め付着させてお
き、マザーボード70上の電極71、72上で半田リフ
ロー等の熱処理により溶融させることができる。実際の
機器の高周波回路部では、金属製のシールドカバーによ
り、高周波回路部の全体を覆うことが望ましい。
ついて、図10〜図22を参照して説明する。図10は
本発明に係る電子部品の製造工程を示すフローチャー
ト、図11〜図22は図10に表示された各工程を示す
図である。以下、図10を参照して工程の順序を説明
し、図11〜図22を参照して各工程を個別に詳説す
る。
誘電体材料を用いて、絶縁基板のためのシートを成形す
る。誘電体材料には、材料的な制限はない。
子部品を得る場合は、比誘電率が15以下、好ましくは
10以下の誘電体材料を使用するのが望ましい。その理
由は、前述のような高周波帯では、比誘電率が大き過ぎ
ると、形成される導体パターン間の浮遊容量が無視でき
なくなり、パターン設計に困難を伴うからである。絶縁
基板は後述する加工に対する切削性の良好さも必要であ
る。従って、誘電体材料は、ガラス材料を母材とし、セ
ラミック材料を骨材として混合した複合組成物が最適で
ある。
ルミナ(εr≒10)、マグネシア(εr≒9)、スピ
ネル(εr≒9)、シリカ(εr≒4)、ムライト(ε
r≒6.5)、フォルステライト(εr≒6)、ステア
タイト(εr≒6)、コージェライト(εr≒5)、ジ
ルコニア(εr≒10)等があり、これらのグループか
ら、比誘電率(εr)や焼成温度等に応じ、例えば、1
種類以上を適宜選択すればよい。
含有率は、体積率で50%以上、特に60〜70%であ
ることが好ましい。ガラスの含有率が前記範囲未満であ
ると、複合組成物となりにくく、強度及び成形性が低下
する。またガラス材料は、骨材であるセラミック材料と
同等程度の比誘電率を有することが望ましい。具体例と
しては、ホウケイ酸カリウムガラス、ホウケイ酸ガラ
ス、鉛ホウケイ酸ガラス、ホウケイ酸バリウムガラス、
ホウケイ酸ストロンチウムガラス、ホウケイ酸亜鉛ガラ
ス等の一般にガラスフリットとして用いられるものが挙
げられ、特に、ホウケイ酸カリウムガラス、鉛ホウケイ
酸ガラス、ホウケイ酸ストロンチウムガラスが好適であ
る。ガラスの組成の一例としては、SiO2:50〜65重
量%、Al2O3:5〜15重量%、B2O3:8重量%以下、C
aO、SrO、BaO、及びMgOの1〜4種:15〜40重量
%、PbO:30重量%以下の例を上げることができる。
上記組成に、更に、Bi2O3、TiO2、ZrO2、Y2O3から選ば
れた1種以上が、5重量%以下の含有率で含有されても
よい。
法が好ましい。グリーンシート法では、セラミックの粒
子及びガラスフリットを混合し、これにバインダ、溶剤
等のビヒクルを加え、これらを混練してペースト(スラ
リー)とし、このペーストを用いて、例えばドクターブ
レード法、押し出し法等により、好ましくは0.05〜
0.5mm程度の厚さのグリーンシートを所定枚数作製す
る。この場合、ガラスの粒径は、0.1〜5μm程度、
骨材のセラミック粒子は1〜8μm程度であることが好
ましい。ビヒクルとしては、エチルセルロース、ポリビ
ニルブチラールや、メタクリル樹脂、ブチルメタアクリ
レート等のアクリル系樹脂等のバインダ、エチルセルロ
ース、テルピネオール、ブチルカルビトール等の溶剤、
その他各種分散材、活性剤、可塑剤等から、目的に応じ
て適宜選択すればよい。
ス工程では、前述した各工程を経て得られたグリーンシ
ート101〜104を、図11に示すような順序で積層
する。そして、40〜120℃、50〜1000Kgf/cm
2程度で熱プレスを行うことにより、グリーンシート1
01〜104による積層体1が得られる。グリーンシー
ト101〜104は絶縁基板全体の厚みに応じた枚数だ
け用意されるもので、その枚数等は任意である。
レス工程を経て得られた積層体は、脱バインダ工程に付
され、積層体中に存在するバインダが熱処理により取り
除かれ、更に、1000℃以下好ましくは800〜10
00℃程度、更に好ましくは850〜900℃の温度条
件で、約10分程度保持することにより焼成する。図1
2は脱バインダ及び焼成工程を経た後の積層体を示して
おり、グリーンシート101〜104の一体焼結でなる
絶縁基板1が得られる。
品の絶縁基板表面に形成される導体パターンは後述する
フォトリソグラフィ技術により形成するため、導体パタ
ーンの精度は絶縁基板の平面性に左右される。フォトリ
ソグラフィによるパターン精度を高めるためには、フォ
トマスクとの密着性向上、フォトレジストの均一塗布及
び露光の均一化を確保する必要がある。そこで、絶縁基
板研磨工程において、図13に示すように、絶縁基板1
の表面10を△Hだけ研磨する。ここで、絶縁基板1は
無機焼結体、具体的には、ガラスとセラミックとの複合
組成物でなり、切削性が良好であるので容易にラッピン
グを行うことができる。これにより絶縁基板1の表面の
平滑性が良好になり、フォトリソグラフィによる高精度
パターン形成が可能になる。
うに、絶縁基板研磨工程の終了した絶縁基板1に対し、
その表面10の略全面に対し、接着剤3を塗布する。接
着剤3を塗布する方法については制限はない。代表的な
具体例はスクリーン印刷法であるが、絶縁基板1は研磨
により平面性が得られているので、絶縁基板1を回転さ
せながら、接着剤3を滴下して塗布するスピンコートを
用いることができる。接着剤3としては、特に限定はな
いが、エポキシ系接着剤やアクリル系接着剤等を選択す
ることが可能である。
面に黒化処理またはケミカルエッチング処理等を施すこ
とが好ましい。
すように、接着剤3の表面に導体箔として銅箔2を貼り
つける。銅箔2としては、厚み18〜35μm程度の圧
延銅箔または電解銅箔等を用いることができる。また、
銅箔2の接着面に黒化処理またはケミカルエッチング処
理等を施すことが好ましい。
を絶縁基板1上に接着した後、接着剤3を硬化させる。
硬化処理は選択された接着剤3において要求される処理
に応じて行われる。硬化処理は通常は熱処理を伴う。
てフォトリソグラフィ技術を適用し、目的とする導体パ
ターンとなるように、パターン化処理を行なう。パター
ン化に当たっては、先ず、銅箔2の全表面に、フォトレ
ジストを塗布する。塗布方法としてはスピンコート法が
好ましい。
マスクをとおして露光を行う。その後、フォトレジスト
の硬化していない部分を除去する。導体膜の露出した部
分は、例えば、化学的エッチング処理によって除去す
る。このパターン形成工程を経ることにより、図16に
示すように、目的のパターンを有する銅箔による導体パ
ターン2が得られる。
うに、導体パターン2の形成された面上に、スピンコー
ト等の手段によって、絶縁膜4を塗布する。絶縁膜4は
ポリイミド系、エポキシ系といった樹脂系材料が適して
いる。
ように、絶縁膜4に対して、フォトリソグラフィ技術を
適用し、次工程のためのパターン処理を行なう。図18
において、参照符号400は抜きパターンを示してい
る。
タ、メッキ等を用いて、絶縁膜4の上に銅を付着させ、
銅よりなる導体膜5を形成する。銅よりなる導体膜5の
膜厚は0.5〜3μ程度でよく、処理が比較的早いスパ
ッタを用いることができる。
体膜5にフォトリソグラフィ技術を適用して目的の導体
パターン5を得る。図20の参照符号500は銅よりな
る導体膜5のパターン処理によって生じた抜きパターン
を示している。
うに、保護膜6を形成する。保護膜6の材料としては前
記した樹脂系が好ましい。保護膜6の内、外部接続用電
極となる端子電極に対応する部分は除去する。除去方法
としては、フォトリソグラフィ技術を適用して、不要部
分をエッチングによって除去する方法が適している。但
し、外部接続用電極は絶縁基板上に形成したパターンに
比べ、比較的大型のパターンとなるため、スクリーン印
刷法により形成してもよい。
に、切断線X1ーX1に沿って分割し、個々の電子部品
に分割する。この時、絶縁基板はガラス−セラミック絶
縁基板であるので、ダイアモンドソウ等で容易に分割す
ることができる。以上により、本発明に係る電子部品が
完成する。
したが、本発明は、バンドパスフィルタ、ハイパスフィ
ルタ、バンドエリミネイションフィルタ等の各種フィル
タ、カプラ、フェイズシフタ等の各種機能部品及び、前
記各機能の複合部品に応用が可能である。またコイル、
コンデンサといった単機能な個別部品に応用することも
可能である。
次のような効果を得ることができる。 (a)高精度で、高精細なパターンを有する電子部品を
提供することができる。 (b)高精度で、安定した電気的特性を有する電子部品
を提供することができる。 (c)量産性に優れた電子部品を提供することができ
る。 (d)上述した電子部品を製造するのに好適な製造方法
を提供することができる。
面図である。
斜視図である。
る。
装した状態を示す部分断面図である。
ーチャートである。
ある。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
す図である。
Claims (10)
- 【請求項1】 絶縁基板と、導体パターンとを含む電子
部品であって、 前記絶縁基板は、無機焼結体でなり、 前記導体パターンは、回路要素を構成するものであっ
て、導体箔でなり、前記絶縁基板の表面上に接着されて
いる電子部品。 - 【請求項2】 請求項1に記載された電子部品であっ
て、 前記導体箔は、銅箔である電子部品。 - 【請求項3】 請求項1または2の何れかに記載された
電子部品であって、 前記絶縁基板は、セラミック成分及びガラス成分を含む
複合組成物でなる電子部品。 - 【請求項4】 請求項1乃至3の何れかに記載された電
子部品であって、 前記絶縁基板は、前記表面が研磨されている電子部品。 - 【請求項5】 請求項1乃至4の何れかに記載された電
子部品であって、 前記導体パターンは、外部接続用電極を有しており、 前記外部接続用電極は、前記導体パターンの形成された
前記表面側に備えられている電子部品。 - 【請求項6】 請求項1乃至5の何れかに記載された電
子部品であって、 前記外部接続用電極の上に半田層を有する電子部品。 - 【請求項7】 請求項1乃至6の何れかに記載された電
子部品であって、 更に、絶縁層と、別の導体パターンとを有しており、 前記絶縁層は、前記導体パターンを覆っており、 前記別の導体パターンは、前記絶縁層によって支持され
ている電子部品。 - 【請求項8】 請求項1乃至7の何れかに記載された電
子部品であって、 前記受動回路は、インダクタ、キャパシタの少なくとも
1つを含む電子部品。 - 【請求項9】 請求項1乃至8の何れかに記載された電
子部品であって、 前記受動回路は、フィルタ、カプラまたは移相器等の回
路を構成する電子部品。 - 【請求項10】 請求項1乃至9の何れかに記載された
電子部品の製造方法であって、 前記絶縁基板上に接着剤を塗布し、 前記接着剤に導体箔を貼りつけ、 フォトリソグラフィ技術の適用により、前記導体箔をパ
ターン化する工程を含む電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13087698A JPH11329842A (ja) | 1998-05-13 | 1998-05-13 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13087698A JPH11329842A (ja) | 1998-05-13 | 1998-05-13 | 電子部品及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11329842A true JPH11329842A (ja) | 1999-11-30 |
Family
ID=15044769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13087698A Pending JPH11329842A (ja) | 1998-05-13 | 1998-05-13 | 電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11329842A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024677A (ja) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
KR20190010462A (ko) | 2017-07-21 | 2019-01-30 | 니뽄 도쿠슈 도교 가부시키가이샤 | 배선 기판 및 플래너 트랜스 |
CN109511222A (zh) * | 2017-09-15 | 2019-03-22 | 日本特殊陶业株式会社 | 布线基板和平面变压器 |
KR20190031156A (ko) | 2017-09-15 | 2019-03-25 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 플래너 트랜스 |
KR20190031154A (ko) | 2017-09-15 | 2019-03-25 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 플래너 트랜스 |
-
1998
- 1998-05-13 JP JP13087698A patent/JPH11329842A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006024677A (ja) * | 2004-07-07 | 2006-01-26 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
KR20190010462A (ko) | 2017-07-21 | 2019-01-30 | 니뽄 도쿠슈 도교 가부시키가이샤 | 배선 기판 및 플래너 트랜스 |
CN109511222A (zh) * | 2017-09-15 | 2019-03-22 | 日本特殊陶业株式会社 | 布线基板和平面变压器 |
KR20190031156A (ko) | 2017-09-15 | 2019-03-25 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 플래너 트랜스 |
KR20190031154A (ko) | 2017-09-15 | 2019-03-25 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 플래너 트랜스 |
KR20190031155A (ko) | 2017-09-15 | 2019-03-25 | 니혼도꾸슈도교 가부시키가이샤 | 배선기판 및 플래너 트랜스 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO1998012744A1 (fr) | Composants electroniques passifs, elements de circuit integre et plaquette | |
JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
JPH05335183A (ja) | 多層基板を備えた電子部品及びその製造方法 | |
KR20010015440A (ko) | 하이브리드 적층체 및 이의 제조방법 | |
JP4821302B2 (ja) | セラミック多層基板及びその製造方法 | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP2006140537A (ja) | 配線基板およびその製造方法 | |
KR100447032B1 (ko) | 표면이 평탄한 저항 내장형 저온 동시소성 다층 세라믹기판 및 그 제조방법 | |
US6477031B1 (en) | Electronic component for high frequency signals and method for fabricating the same | |
KR100674843B1 (ko) | 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 | |
JPH11329842A (ja) | 電子部品及びその製造方法 | |
JP2000323345A (ja) | 高周波電子部品及びその製造方法 | |
JP2001320168A (ja) | 配線基板およびその製造方法、ならびにそれを用いた電子装置 | |
JPH11273997A (ja) | 電子部品及びその製造方法 | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
JPH10289822A (ja) | 電子部品及びウエハ | |
JP3998079B2 (ja) | 電子部品及びその製造方法 | |
JP2001028474A (ja) | 電子部品及びその製造方法 | |
JP2000323346A (ja) | 高周波電子部品の製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
JP2008227515A (ja) | 電子部品及びその製造方法 | |
JP3498200B2 (ja) | 積層セラミック複合部品 | |
JP2000150303A (ja) | 固体複合部品の製造方法 | |
JPH10275979A (ja) | セラミック基板および分割回路基板 | |
JP2001167929A (ja) | 積層チップ部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050411 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080109 |
|
A521 | Written amendment |
Effective date: 20080307 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20090422 Free format text: JAPANESE INTERMEDIATE CODE: A02 |