JP2008251640A - 導体パターンの形成方法 - Google Patents

導体パターンの形成方法 Download PDF

Info

Publication number
JP2008251640A
JP2008251640A JP2007088149A JP2007088149A JP2008251640A JP 2008251640 A JP2008251640 A JP 2008251640A JP 2007088149 A JP2007088149 A JP 2007088149A JP 2007088149 A JP2007088149 A JP 2007088149A JP 2008251640 A JP2008251640 A JP 2008251640A
Authority
JP
Japan
Prior art keywords
layer
conductor pattern
forming
substrate
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007088149A
Other languages
English (en)
Other versions
JP4853832B2 (ja
Inventor
Takashi Kajino
隆 楫野
Toshiyuki Abe
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2007088149A priority Critical patent/JP4853832B2/ja
Publication of JP2008251640A publication Critical patent/JP2008251640A/ja
Application granted granted Critical
Publication of JP4853832B2 publication Critical patent/JP4853832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)

Abstract

【課題】占積率を向上させつつ、量産性を高めることができる導体パターンの形成方法を提供する。
【解決手段】本実施形態に係る導体パターンの形成方法は、基板1上に、基板1の一部が露呈する開口部30を有するレジスト層3を形成する工程と、開口部30内における基板1上に、めっきにより中心導体層11を形成する工程と、レジスト層3を除去する工程と、基板1の表面に保護層2を形成する工程と、中心導体層11の表面に、めっきにより表面導体層12を形成する工程と、を有する。
【選択図】図5

Description

本発明は、導体パターンの形成方法に関し、特に、めっきを利用した導体パターンの形成方法に関する。
近年、携帯電話やノートパソコン等の小型携帯機器が急速に普及している。これらの機器の小型化、薄型化および高性能化を両立させるために、これらに使用されるインダクタやトランス、およびこれらを搭載するプリント配線基板等の電子部品についても、更なる小型化および薄型化が重要な課題となっている。
電子部品の小型化と薄型化を両立させるためには、導体パターンの占積率を高くすることが重要である。導体パターンの占積率を向上させるために、種々の導体パターンの形成方法が提案されている(特許文献1参照)。この方法は、一次めっきにより中心導体を形成し、二次めっきにより中心導体の表面に表面導体層を形成することにより、導体パターンの占積率を向上させることを企図した製法である。ここでの導体パターンの占積率とは、導体パターンの延在方向に垂直な断面において、単位面積当たりの導体パターンの断面積の比率を意味する。
特開2001−267166号公報
このような一次めっきと二次めっきを併用する場合に、各めっきにおいて異なるレジスト層を用いる手法や、多層レジスト層を用いる手法が考えられる。しかしながら、この場合には、レジスト層のパターニング工程の追加により、プロセス管理の煩雑化および生産効率の低下を招いてしまい、その結果、量産性が悪化することが懸念される。
本発明は上記の事情に鑑みてなされたものであり、その目的は、占積率を向上させつつ、量産性を高めることができる導体パターンの形成方法を提供することにある。
上記の課題を解決するため、本発明に係る導体パターンの形成方法は、基板上に、前記基板の一部が露呈する開口部を有するレジスト層を形成する工程と、前記開口部内における前記基板上に、めっきにより中心導体層を形成する工程と、前記レジスト層を除去する工程と、前記基板の表面に保護層を形成する工程と、前記中心導体層の表面に、めっきにより表面導体層を形成する工程と、を有する。
このような導体パターンの形成方法では、中心導体層の幅および間隔は、レジスト層に形成された開口部の幅および間隔により決まる。本発明では、表面導体層の形成により、中心導体層および表面導体層からなる導体パターンの幅を中心導体層よりも広げることができ、導体パターン間の間隔を中心導体層間の間隔よりも狭めることができる。したがって、本発明では、レジスト層およびリソグラフィの解像度により決定される占積率よりも高い占積率の導体パターンを形成することができる。あるいは、レジスト層およびリソグラフィの解像度が低い場合であっても、高い占積率の導体パターンを形成することができる。なお、従来では、導体パターン間の間隔を狭めるために、レジスト層の開口部の幅を広げようとすると、レジスト層が高アスペクト比になり、レジスト層が倒れやすいという問題もある。これに対して、本発明では、レジスト層の開口部の幅を広げなくても、当該開口部の幅よりも広い幅の導体パターンを得ることができ、レジスト層の倒れ等の問題の発生を防止するができる。本発明においては、保護層は、中心導体層間の底部における基板からのめっき成長を防止している。以上のように、本発明では、1層のレジスト層のみを用いて導体パターンを形成していることから、プロセス管理を簡素化でき生産効率を高めることができる。
前記基板として、少なくとも表面において導電性を有するものを用い、前記中心導体層を形成する工程においては、前記基板を下地とした電気めっきにより前記中心導体層を形成する。基板の表面が導電性を有する場合に、電気めっきを利用することにより、高い生産性をもって導体パターンを形成することができる。このような基板としては、導電性材料が基板状に成形されたものの他、絶縁性基板上に導電膜を形成したものも含まれる。
前記基板として、少なくとも表面において導電性を有するものを用い、前記保護層を形成する工程においては、前記保護層として絶縁性を有するものを形成する。これにより、レジスト層を用いたパターニングを行なうことなく、パターン精度の高い保護層を生産性良く形成することができる。また、導体パターン以外の露出表面を絶縁性の保護層とすることにより、表面導体層の形成において、電気めっきおよび無電解めっきの双方を採用することができる。
前記表面導体層を形成する工程においては、無電解めっき(化学めっき)により前記表面導体層を形成することが好ましい。電気めっきの場合には、中心導体層の角部において厚い膜が形成される傾向や、中心導体層のパターン密度に起因して膜厚がばらつく傾向があるのに対し、無電解めっきによれば、パターン形状やパターン密度によらずめっき速度を一定に保つことができ、導体パターンの厚さのばらつきを抑制することができる。
前記保護層を形成する工程においては、前記基板を化学的に処理することにより、前記基板を変質させて前記保護層を形成することが好ましい。これにより、リソグラフィ工程を必要とせずに、導体パターン以外の領域に精度良く保護層を形成することができる。
好ましくは、前記保護層を形成した際に前記中心導体層の表面に形成された変質層を前記保護層に対して選択的に除去する工程をさらに有する。この結果、変質層の存在による導体パターンの高抵抗化を防止することができる。
より好ましくは、前記表面導体層を形成する工程の前に、前記中心導体層の表面を洗浄する処理を含むめっき前処理工程をさらに有し、当該めっき前処理工程において、前記保護層を形成した際に前記中心導体層の表面に形成された変質層を前記保護層に対して選択的に除去する。これにより、他の工程を追加することなく、めっき前処理工程において中心導体層の表面に形成された変質層を除去することができる。この結果、変質層の存在による導体パターンの高抵抗化を防止することができる。
前記中心導体層および前記表面導体層からなる導体パターンが形成された基板における少なくとも前記導体パターンが形成された側を、接着性を有する絶縁材で被覆する工程と、前記基板を除去する工程と、を有する。これにより、絶縁材に導体パターンを転写することができる。したがって、強度および寸法安定性の面からプロセス上要求される基板の厚さを確保しつつ、最終的な基板(絶縁材)の厚さを薄くすることができる。この結果、導体パターンの占積率をさらに向上させることができる。絶縁材は、シート状に加工されていても、液状であってもよい。
前記中心導体層および前記表面導体層からなる導体パターンが形成された2つの前記基板を、互いの前記導体パターンを対向させ、前記2つの基板間に接着性を有する絶縁材を配置し、前記2つの基板を貼り合わせる工程と、前記2つの基板を除去する工程と、を有する。これにより、さらに導体パターンの占積率を向上させることができる。絶縁材は、シート状に加工されていても、液状であってもよい。
前記基板を除去する工程においては、前記基板をウェットエッチングにより除去する。基板を剥離するのではなく、基板をウェットエッチングにより除去することにより、基板とともに導体パターンや絶縁材の一部が剥離してしまうことを防止することができ、歩留まりを低下させることもない。また、本発明では、保護層を残していることから、基板のウェットエッチングの際に、絶縁材がエッチング液に晒されるのを防止することができる。この結果、絶縁材を保護することができ、エッチング液が絶縁材を溶かすことによる信頼性の低下を防止することができる。
本発明の導体パターンの形成方法によれば、中心導体層のパターン形成に用いたレジスト層を除去した後、導電性基板の露出表面を化学的に処理して保護層を形成し、めっきにより中心導体層の露出表面に表面導体層を形成することにより、1層のレジスト層のみで、高占積率の導体パターンを形成することができる。
以下に、本発明の実施の形態について、図面を参照して説明する。本実施形態では、導体パターンとして、コイル用の導体パターンを形成する例について説明するが、これに限定されるものではない。
(第1実施形態)
本実施形態に係る導体パターンの形成方法について、図1〜図9を参照して説明する。図1〜図8は、導体パターンを形成している状態を示す工程図であり、各図(A)は断面図、各図(B)は斜視図、各図(C)は平面図を示す。各図(A)は、各図(C)のA−A線の断面図であり、各図(C)は各図(A)におけるC−C線断面図であり、各図(B)は要部を示す。図9は、導体パターンを形成している状態を示す平面図である。
まず、図1(A)〜(C)に示すように、導電性基板1上に、絶縁性を有し開口部30をもつレジスト層3を形成する。導電性基板1の材料に限定はないが、例えば、ステンレス基板、またはステンレス基板の表面にめっき法により0.1〜10μmのニッケル層を形成した基板、アルミニウム基板等が挙げられる。また、寸法安定性および機械的強度に優れたポリイミド等の絶縁フィルムの表面に銅、ニッケル等の薄膜を形成した基板であってもよい。導体パターンを電気めっきにより形成する観点からは、導電性基板1の少なくとも表面が導電性を有することが好ましい。
導電性基板1は、導体パターンに対して選択的にエッチング除去できるものが好ましく、例えば、導体パターンとして銅を用い、導電性基板としてアルミニウムを用いる。燐酸を用いることにより、銅をエッチングすることなく、アルミニウムのみを除去できるからである。アルミニウム板は、工程中の基板の強度および寸法安定性を確保するため、例えば厚さが0.01mm〜2mmの範囲であることが好ましく、0.1mm〜2mmの範囲であることがより好ましい。アルミニウム板は、適度の粗さを有することが望ましく、その表面粗さはRmax=0.2〜2μmの範囲であることが好ましい。Rmaxが0.2μm未満では、レジスト層および導体パターンとアルミニウム板との密着性が不十分となり剥離し易くなるため好ましくない。また、Rmaxが2μmを超えると、導体パターンの膜厚のばらつきに影響し、また高周波用に用いる場合には導体損失が増大するので好ましくない。例えば、導電性基板1として、100mm角のサイズのものを用いることができる。
レジスト層3の形成方法としては、例えば、導電性基板1上に厚さ40μm〜50μmのフォトレジスト層としてのドライフィルムをラミネートし、フォトリソグラフィ処理(露光、現像処理)により、開口部を形成する。開口部の内部に、導電性基板1が露出する。ドライフィルムとしては、アルカリ可溶レジスト層を用いることができる。なお、液状のレジスト層液を塗布および乾燥させた後に、フォトリソグラフィ処理を行なってもよい。
本実施形態では、図1(C)に示すように、開口部30として、コイルパターンの開口部31と、コイルパターンに接続される一方の電極用の開口部32と、コイルパターンに接続される他方の電極用の開口部33を形成する。開口部32は、開口部31に連通している。なお、特に開口部31〜33を区別する必要のない場合には、単に開口部30と称する。コイルパターンの開口部の幅および間隔は特に限定はないが、例えば、幅は100μm、間隔は30μmである。
次に、図2(A)〜(C)に示すように、導電性基板1を下地とした電気めっきにより、レジスト層3の開口部30内における導電性基板1上に中心導体層11を形成する。中心導体層11としては、Au、Ag、Al、Cuなどの電気抵抗の低い金属が好ましいが、コスト、めっきの生産性の面からはCuが最も好ましい。中心導体層11の厚さに限定はなく、例えば35μm〜40μmであり、レジスト層の厚さを超えないことが好ましい。
電気銅めっきは、ピロリン酸銅めっき、シアン化銅めっき、硫酸銅めっき等が挙げられるが、コスト面からは硫酸銅めっきが最も好ましい。硫酸銅めっき液の組成は、例えば、硫酸銅五水塩20g/リットル、硫酸100g/リットル、塩素60mg/リットルであり、光沢剤が適量添加される。
次に、図3(A)〜(C)に示すように、レジスト層3を剥離する。これにより、中心導体層11以外の領域に再度導電性基板1が露出する。例えば、5%の水酸化ナトリウム水溶液を50℃に加温して、レジスト層3に0.15MPaの圧力でスプレーすることにより、レジスト層3を剥離する。
次に、図4(A)〜(C)に示すように、導電性基板1の露出表面上に、保護層2を形成する。保護層2の形成方法としては、導電性基板1の露出表面を化学的に処理することにより、導電性基板を変質させ、絶縁性または高抵抗の保護層2を形成する。具体的には、導電性基板1の露出表面を酸化、窒化、硫化、またはヨウ化させる。このように、導電性基板1の露出表面を化学的に処理することにより、導体パターン10以外の導電性基板1の領域に精度良く保護層2を形成することができる。
保護層2の形成と同時に導体パターンの表面にも変質層が形成される場合がある。この場合には、表面導体層12の形成のためのめっき前処理により、導体パターンの変質層を除去すればよい。このめっき前処理において、導体パターンの表面に形成された変質層を導電性基板1の保護層2に対して選択的に除去する。例えば、アルミニウムからなる導電性基板1を用いる場合には、100〜150℃の加熱、酸素プラズマ処理、又は陽極酸化および加熱を施すことにより、保護層2として、化学的に安定であり、抵抗も十分に大きいアルミナ層が形成されるが、同時に銅表面に酸化銅が形成される。この酸化銅は、例えば希硫酸で容易に除去可能であり、このときアルミニウム上のアルミナ層はエッチングされない。このときの希硫酸は、通常めっきの前処理に用いるものであることから、工程数の追加はない。なお、導電性基板1として、ステンレス基板を用いる場合でも、同様の処理で同様の効果を得られる。ただし、通常のめっき前処理とは別に、導体パターンの変質層を除去する工程を追加してもよい。
次に、図5(A)〜(C)に示すように、めっきにより、中心導体層11の露出表面に表面導体層12を形成する。これにより、中心導体層11および表面導体層12からなる導体パターン10が形成される。中心導体層11間の導電性基板1上には保護層2が形成されていることにより、導電性基板1間の底部からの導体層の形成を防止でき、隣接する導体パターン10間の短絡を防止することができる。表面導体層12の材料に特に限定はなく、中心導体層11と異なる材料を用いてもよいが、製造工程の簡素化の面からは、中心導体層11と同じ材料を用いることが好ましい。
めっきとしては、電気めっきまたは自己触媒型の無電解めっきを用いる。電気めっきの場合には、中心導体層11の角部において厚い膜が形成される傾向や、中心導体層11のパターン密度に起因して膜厚がばらつく傾向があり、導体パターンの厚さのばらつきによる占積率の低下が懸念される。これに対して、無電解めっきはコストは若干上がるが、パターン形状によらずめっき速度を一定に保つことが容易で、導体パターンの高さのばらつきを抑えることが可能であり、非常に高い占積率が必要な場合に好ましい。
表面導体層12を形成する工程の後に、導体パターン10の粗化処理を行なうことが好ましい。この粗化処理により、導体パターン10と後にこれを被覆する樹脂との接着力を強化することができる。粗化処理では、次亜塩素酸ナトリウムによる黒化処理、蟻酸系処理液による処理(例えばメック社のCZ処理)、硫酸過水系の処理(例えば日本マクダーミッド社のMB処理)等が使用される。硫酸過水系の処理は処理液を塩素フリー化できるので、信頼性上好ましい。
次に、図6(A)〜(C)に示すように、接着性を有する絶縁材5に、導体パターン10を対向させて、絶縁材5および導電性基板1を重ねて加熱および加圧する。接着性を有する絶縁材5としては、プリプレグを用いる。例えば、導体パターン10が形成された導電性基板1をコンベクションオーブンで100℃、30分乾燥した後に、50μm厚の芯材のないエポキシ樹脂製プリプレグをパターン面に配置して、その上にテフロン(登録商標)シートを置いてプレスする。これにより、上面および側面が粗化された導体パターン10がプリプレグの表面に埋め込まれる。プレスには、ボイドの発生を抑制するために、真空プレスを用いることが好ましい。なお、芯材無しのプリプレグの代わりに、芯材入りのプリプレグを使用してもよい。また、芯材の代わりに、または芯材とともに、線膨張係数の調整のためのフィラーを混入したプリプレグや、高誘電率フィラーを混入して誘電率の増大を図ったプリプレグを使用してもよい。なお、導電性基板1上に、液状の樹脂を塗布して、加熱等によって硬化させることにより、絶縁材5を形成することもできる。
次に、図7(A)〜(C)に示すように、ウェットエッチングにより導電性基板1を除去する。なお、図7〜図8は、図1〜図6とは上下を反転して図解している。導電性基板1を除去することで、上面および両側面が粗化された導体パターン10が絶縁材5の一方の面(転写面)に埋め込まれてなる基板が得られる。このとき、絶縁材5の一方の面がほぼ平滑になるように、導体パターン10が埋め込まれている。また、絶縁材5の一方の面から導体パターン10が露出している。
エッチング液としては、導体パターン10を溶かすことなく、導電性基板1のみをエッチングできるものを用いる。例えば、導電性基板1がアルミニウムで導体パターン10が銅の場合には、燐酸を用いることにより、銅を溶かすことなく、アルミニウムのみを選択的にエッチングすることができる。保護層2としてエッチング液に溶けない材料を採用することにより、エッチングの際に絶縁材5を構成する樹脂がエッチング液に直接触れることがなく、エッチング液が樹脂内に侵入して基板の長期信頼性が低下するのを防止でき、好ましい。例えば、導電性基板1がアルミニウムの場合には、保護層2としてアルミナ(酸化アルミニウム)を形成すると化学的に安定であり、燐酸に溶けないので好ましい。なお、導電性基板1を剥離してもよい。
上記までの工程により、図7(C)に示すように、導体パターン10として、コイルパターン10aと、コイルパターン10aに接続される一方の電極10bと、コイルパターンに接続される他方の電極10cが形成される。なお、特にコイルパターン10aおよび電極10b、10cを区別する必要のない場合には、単に導体パターン10と称する。
次に、図8(A)〜(C)に示すように、絶縁材5の一方の面上に、絶縁層6を形成する。絶縁層6の形成方法としては、例えば、導体パターン10とのコンタクト部分を除いて樹脂を絶縁材5の一方の面上に塗布し、熱硬化する。本実施形態では、コイルパターン10aの一端部10dと、電極10b、10cの部分を除いて、絶縁層6を形成する。なお、導体パターン10の露出面の全面に絶縁層6を形成した後に、絶縁層6上にレジスト層を形成して、レジスト層をマスクとしたエッチングにより、コンタクト部分に形成された絶縁層6を除去してもよい。絶縁層6としては、樹脂以外にもSiO2、SiN等の無機膜を使用してもよい。
次に、図9に示すように、導体パターン10に接続する電極7を形成する。この電極7により、導体パターン10間の必要な接続がなされる。本例では、コイルパターン10aの一端部10dと電極10bとに接続する電極7bと、電極10cに接続する電極7cを形成する。
電極7は、例えば導電性ペーストを用いて形成される。導電性ペーストの種類は、銀ペースト、銅ペースト、はんだペースト等が挙げられる。また、予備加熱を行なうことにより、合金層を形成するような導電性ペーストであってもよい。このような導電性ペーストを用いる場合には、当該合金の溶融温度が高いことが好ましい。導電性ペーストをスクリーン印刷するか、またはシリンジにより注入することにより、電極7を形成できる。なお、絶縁層6上の全面に電極層を形成した後に、レジスト層を用いたエッチングにより電極7のパターンを形成してもよい。
以上の工程を経て、図10に示す電子部品が形成される。なお、図10では、コイルを透視した状態を示している。なお、図10では、スパイラル形状の平面コイルを示したが、角型形状のコイルであってもよい。また、本発明は、抵抗、コンデンサ、トランジスタ等の電子部品を構成するあらゆる導体パターンの形成方法に適用可能であるが、特にコイルに適用すると高占積率化を図りやすく、小型で高性能なデバイスを作製することができる。本願明細書では、電子部品とは、導体パターンを含む機能素子を全て含み、受動素子、能動素子のいずれも含む。
本実施形態に係る導体パターンの形成方法では、導電性基板1を下地とした電気めっき(一次めっき)により、レジスト層3の開口部30内に中心導体層11が形成される。中心導体層11の幅および間隔は、レジスト層3に形成された開口部30の幅および間隔により決まる。レジスト層3を除去し、導電性基板1の露出表面を化学的に処理して保護層2を形成した後、二次めっきにより中心導体層11の露出表面に表面導体層12が形成される。表面導体層12の形成により、中心導体層11および表面導体層12からなる導体パターン10の幅を中心導体層11よりも広げることができ、導体パターン10間の間隔を中心導体層11間の間隔よりも狭めることができる。保護層2が形成されているため、中心導体層11間の底部における導電性基板1からのめっき成長を防止できるため、隣接する導体パターン10間の短絡を防止することができる。導体パターン10間の間隔は、表面導体層のめっきの条件(時間、めっき液の組成等)を制御することにより、調整できる。したがって、本実施形態では、レジスト層3およびリソグラフィの解像度により決定される占積率よりも高い占積率の導体パターン10を形成することができる。あるいは、レジスト層3およびリソグラフィの解像度が低い場合であっても、高い占積率の導体パターン10を形成することができる。これにより、電子部品の小型化および薄型化が可能となる。
本実施形態では、1つのレジスト層3を用いて中心導体層11および表面導体層12をパターン形成することにより、量産性を向上させることができる。
保護層2の形成のために、導電性基板1の表面を化学的に処理した場合に、中心導体層11の表面も化学反応して皮膜が形成される場合がある。例えば、導電性基板1の表面を酸化して保護層2としてアルミナ(AL23)を形成した場合には、中心導体層11の表面には酸化銅が形成される。しかしながら、酸化銅は、二次めっき前に通常施される前処理(希硫酸洗浄)により除去できることから、工程数を増加させることはない。
本実施形態では、導電性基板1を剥離するのではなく、導電性基板1をウェットエッチングにより除去することにより、導電性基板1とともに導体パターン10や絶縁材5を構成する樹脂の一部が剥離してしまうことを防止することができ、歩留まりを低下させることもない。
また、本実施形態では、保護層2を残していることから、導電性基板1のウェットエッチングの際に、絶縁材5がエッチング液に晒されるのを防止することができる。この結果、絶縁材5を保護することができ、エッチング液が絶縁材5を溶かすことによる信頼性の低下を防止することができる。
また、本実施形態に係る導体パターンの形成方法は、導体パターン10の形成に電気めっきまたは無電解めっきを用い、エッチングにはウェットエッチングを用いるため、ドライプロセス(真空蒸着、ドライエッチング等)を用いる場合に比べて、生産性を向上させることができる。
さらに、所望の厚さをもつ導電性基板1上に導体パターン10を形成した後に、薄い絶縁材5の一方の面に導体パターン10を転写することにより、導体パターン10の占積率をさらに向上でき、当該導体パターンを含む電子部品を薄型化することができる。
また、電子部品がコイルである場合には、コイルパターンの幅を広げたり、コイルパターンの巻き数を多くすることができる。コイルパターンの幅を広くすることはコイルの低抵抗化に繋がり、コイルパターンの巻き数を多くすることはコイルのインダクタンスの向上に繋がる。
(第2実施形態)
第2実施形態に係る導体パターンの形成方法について、図11および図12を参照して説明する。図11および図12は、導体パターンを形成している状態を示す工程断面図である。第2実施形態では、絶縁材の両面に導体パターンを転写して、第1実施形態よりも占積率の向上を図る例について説明する。
まず、第1実施形態と同様にして、図1〜図5に示す工程を経ることにより、導電性基板1上に中心導体層11および表面導体層12からなる導体パターン10を形成する。
次に、図11に示すように、接着性を有する絶縁材8の両面に、導体パターン10を対向させて、絶縁材8および2つの導電性基板1を重ねて加熱および加圧する。絶縁材8としては、プリプレグを用いることができる。例えば、導体パターン10が形成された2つの導電性基板1をコンベクションオーブンで100℃、30分乾燥した後に、50μm厚の芯材のないエポキシ樹脂製プリプレグの両側に2つの導電性基板1を配置して、プレスする。これにより、上面および側面が粗化された導体パターン10がプリプレグの表面に埋め込まれる。プレスには、ボイドの発生を抑制するために、真空プレスを用いることが好ましい。なお、芯材無しのプリプレグの代わりに、芯材入りのプリプレグを使用してもよい。また、芯材の代わりに、または芯材とともに、線膨張係数の調整のためのフィラーを混入したプリプレグや、高誘電率フィラーを混入して誘電率の増大を図ったプリプレグを使用してもよい。なお、液状の樹脂を介在させて、2つの導電性基板1を重ねて加熱および加圧してもよい。この場合には、加熱により液状の樹脂が硬化して、絶縁材8となる。
次に、図12に示すように、ウェットエッチングにより絶縁材8の両側の2つの導電性基板1を除去する。導電性基板1を除去することで、絶縁材8の両面に導体パターン10が埋め込まれてなる基板が得られる。このとき、絶縁材8の両面がほぼ平滑になるように導体パターン10が埋め込まれている。また、絶縁材8の両面から導体パターン10が露出している。
エッチング液としては、導体パターン10を溶かすことなく、導電性基板1のみをエッチングできるものを用いる。例えば、導電性基板1がアルミニウムで導体パターン10が銅の場合には、燐酸を用いることにより、銅を溶かすことなく、アルミニウムのみを選択的にエッチングすることができる。保護層2としてエッチング液に溶けない材料を採用することにより、エッチングの際に絶縁材5を構成する樹脂がエッチング液に直接触れることがなく、エッチング液が樹脂内に侵入して基板の長期信頼性が低下するのを防止でき、好ましい。例えば、導電性基板1がアルミニウムの場合には、保護層2としてアルミナ(酸化アルミニウム)を形成すると化学的に安定であり、燐酸に溶けないので好ましい。なお、導電性基板1を剥離してもよい。
以降の工程としては、第1実施形態と同様に、接着シート8の両面上に、絶縁層6を形成し、導体パターン10への導通および必要な電気的接続を得るための電極7を絶縁材8の両面上に形成する。第1実施形態と異なる点は、接着シート8の両側の面に、それぞれ絶縁層6および電極7を形成することである。以上により、本実施形態に係る電子部品、例えばコイルが製造される。
本実施形態に係る導体パターンの製造方法によれば、1枚の接着シート8の両面に導体パターン10を転写することにより、第1実施形態に比べて、導体パターン10の占積率をさらに向上させることができる。
本発明は、上記の実施形態の説明に限定されない。
例えば、本実施形態に係る電子部品は、コイル、抵抗等の機能素子を複数内蔵していてもよい。また、本実施形態で挙げた材料や数値は一例であり、これに限定されるものではない。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明に係る導体パターンの形成方法によれば、導体パターンの占積率をさせることができ、小型化および薄型化を図った電子部品が得られる。このため、本発明は、電子部品を備える携帯機器のように、特に小型化及び高性能化が要求される機器に広くかつ有効に利用することができる。電子部品の例として、平面コイルや、平面コイルを利用したトランス、コモンモードフィルタが挙げられる。また、本発明は、プリント配線基板等の電子部品の形成に適用可能である。
第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを形成している状態を示す工程図である。 第1実施形態に係る導体パターンを示す斜視図である。 第2実施形態に係る導体パターンを形成している状態を示す工程図である。 第2実施形態に係る導体パターンを形成している状態を示す工程図である。
符号の説明
1…導電性基板、2…保護層、3…レジスト層、5…絶縁材、6…絶縁層、7…電極、8…絶縁材、10…導体パターン、10a…コイルパターン、10b,10c…電極、11…中心導体層、12…表面導体層、30…開口部。

Claims (8)

  1. 基板上に、前記基板の一部が露呈する開口部を有するレジスト層を形成する工程と、
    前記開口部内における前記基板上に、めっきにより中心導体層を形成する工程と、
    前記レジスト層を除去する工程と、
    前記基板の表面に保護層を形成する工程と、
    前記中心導体層の表面に、めっきにより表面導体層を形成する工程と、
    を有する導体パターンの形成方法。
  2. 前記基板として、少なくとも表面において導電性を有するものを用い、
    前記中心導体層を形成する工程においては、前記基板を下地とした電気めっきにより前記中心導体層を形成する、
    請求項1記載の導体パターンの形成方法。
  3. 前記基板として、少なくとも表面において導電性を有するものを用い、
    前記保護層を形成する工程においては、前記保護層として絶縁性を有するものを形成する、
    請求項1記載の導体パターンの形成方法。
  4. 前記表面導体層を形成する工程においては、無電解めっきにより前記表面導体層を形成する、
    請求項1記載の導体パターンの形成方法。
  5. 前記保護層を形成する工程においては、前記基板を化学的に処理することにより、前記基板を変質させて前記保護層を形成する、
    請求項1記載の導体パターンの形成方法。
  6. 前記保護層を形成した際に前記中心導体層の表面に形成された変質層を前記保護層に対して選択的に除去する工程をさらに有する、
    請求項5記載の導体パターンの形成方法。
  7. 前記表面導体層を形成する工程の前に、前記中心導体層の表面を洗浄する処理を含むめっき前処理工程をさらに有し、
    当該めっき前処理工程において、前記中心導体層の表面に形成された変質層を前記保護層に対して選択的に除去する、
    請求項6記載の導体パターンの形成方法。
  8. 前記基板をウェットエッチングにより除去する工程をさらに有する、
    請求項1に記載の導体パターンの形成方法。
JP2007088149A 2007-03-29 2007-03-29 導体パターンの形成方法 Active JP4853832B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007088149A JP4853832B2 (ja) 2007-03-29 2007-03-29 導体パターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007088149A JP4853832B2 (ja) 2007-03-29 2007-03-29 導体パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2008251640A true JP2008251640A (ja) 2008-10-16
JP4853832B2 JP4853832B2 (ja) 2012-01-11

Family

ID=39976285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007088149A Active JP4853832B2 (ja) 2007-03-29 2007-03-29 導体パターンの形成方法

Country Status (1)

Country Link
JP (1) JP4853832B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294286B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子の製造方法
JP5294287B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子の製造方法
JP5294285B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子、コイル素子集合体及びコイル部品の製造方法
JP5294288B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
JP2016009854A (ja) * 2014-06-26 2016-01-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法
WO2022230441A1 (ja) * 2021-04-26 2022-11-03 Tdk株式会社 コイル部品及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161605A (ja) * 1984-02-01 1985-08-23 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPH0575237A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd 導体パターン形成方法
JPH11251143A (ja) * 1998-03-02 1999-09-17 Toshiba Corp 平面インダクタおよびその製造方法および平面コイルパターンの形成方法
JP2000323346A (ja) * 1999-05-12 2000-11-24 Tdk Corp 高周波電子部品の製造方法
JP2006318963A (ja) * 2005-05-10 2006-11-24 Sanyo Epson Imaging Devices Corp 配線基板の製造方法、配線基板および電気光学装置
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008166391A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60161605A (ja) * 1984-02-01 1985-08-23 Matsushita Electric Ind Co Ltd プリントコイルの製造方法
JPH0575237A (ja) * 1991-09-11 1993-03-26 Fujitsu Ltd 導体パターン形成方法
JPH11251143A (ja) * 1998-03-02 1999-09-17 Toshiba Corp 平面インダクタおよびその製造方法および平面コイルパターンの形成方法
JP2000323346A (ja) * 1999-05-12 2000-11-24 Tdk Corp 高周波電子部品の製造方法
JP2006318963A (ja) * 2005-05-10 2006-11-24 Sanyo Epson Imaging Devices Corp 配線基板の製造方法、配線基板および電気光学装置
JP2007043121A (ja) * 2005-06-30 2007-02-15 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2008166391A (ja) * 2006-12-27 2008-07-17 Tdk Corp 導体パターンの形成方法および電子部品

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5294286B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子の製造方法
JP5294287B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子の製造方法
JP5294285B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap コイル素子、コイル素子集合体及びコイル部品の製造方法
JP5294288B1 (ja) * 2012-10-30 2013-09-18 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
WO2014068612A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap コイル素子の製造方法
WO2014068613A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap コイル素子の製造方法
WO2014068614A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
WO2014068611A1 (ja) * 2012-10-30 2014-05-08 株式会社Leap コイル素子、コイル素子集合体及びコイル部品の製造方法
JP2016009854A (ja) * 2014-06-26 2016-01-18 住友電工プリントサーキット株式会社 プリント配線板、電子部品及びプリント配線板の製造方法
WO2022230441A1 (ja) * 2021-04-26 2022-11-03 Tdk株式会社 コイル部品及びその製造方法

Also Published As

Publication number Publication date
JP4853832B2 (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
JP4894067B2 (ja) 導体パターンの形成方法
JP6311200B2 (ja) プリント配線板、電子部品及びプリント配線板の製造方法
WO2016147993A1 (ja) 平面コイル素子及び平面コイル素子の製造方法
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
JP4853832B2 (ja) 導体パターンの形成方法
US8610287B2 (en) Wiring substrate and method of manufacturing the same
JP2019102733A (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2022159478A (ja) キャパシタ内蔵ガラス回路基板及びキャパシタ内蔵ガラス回路基板の製造方法
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
US20090236131A1 (en) Multilayered printed circuit board and method of manufacturing the same
JP2008159973A (ja) 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板
JP5246461B2 (ja) 電子素子及び電子素子の製造方法
JP4877598B2 (ja) 導体パターンの形成方法および電子部品
TW201204204A (en) Embedded printed circuit board and method of manufacturing the same
JP4947416B2 (ja) 電子素子およびその製造方法
JP2010034430A (ja) 配線基板及びその製造方法
JPH11163525A (ja) 多層配線基板の製造方法
JP2004228551A (ja) 転写用基材及び配線板の製造方法
JP2006080424A (ja) 配線基板およびその製造方法
JP4508141B2 (ja) ステンレス転写基材、メッキ回路層付きステンレス転写基材
KR100670594B1 (ko) 인쇄 회로 기판에서 미세 회로 형성 방법
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
JP2010232585A (ja) 多層配線基板およびその製造方法
JP2017005232A (ja) 電子部品内蔵型配線基板
JP2006229097A (ja) コンデンサフィルム及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111003

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4853832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111016