JPH07131161A - セラミック回路基板 - Google Patents

セラミック回路基板

Info

Publication number
JPH07131161A
JPH07131161A JP5271531A JP27153193A JPH07131161A JP H07131161 A JPH07131161 A JP H07131161A JP 5271531 A JP5271531 A JP 5271531A JP 27153193 A JP27153193 A JP 27153193A JP H07131161 A JPH07131161 A JP H07131161A
Authority
JP
Japan
Prior art keywords
metal member
heat sink
circuit board
film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5271531A
Other languages
English (en)
Other versions
JP3677301B2 (ja
Inventor
Akira Imoto
晃 井本
Masafumi Hisataka
将文 久高
Yuzuru Matsumoto
譲 松本
Akihiro Sakanoue
聡浩 坂ノ上
Kazumasa Furuhashi
和雅 古橋
Hiroshi Suenaga
弘 末永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP27153193A priority Critical patent/JP3677301B2/ja
Publication of JPH07131161A publication Critical patent/JPH07131161A/ja
Application granted granted Critical
Publication of JP3677301B2 publication Critical patent/JP3677301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

(57)【要約】 【目的】 発熱電子部品で発生する熱を外部に有効に放
熱することができ、回路基板に形成又は配置した他の電
子部品の誤動作なく、熱信頼性が向上し、低背化し、表
面配線の高密度化が達成できるセラミック回路基板を提
供する。 【構成】 セラミック体を構成する絶縁層1a〜1e間
にビアホール導体4によって接続された内部配線3を配
置した回路基板1内に、表面側の絶縁層1aに被われた
ヒートシンク金属部材5を内装するととも、且つ前記ヒ
ートシンク金属部材5を被う前記絶縁層1aの発熱電子
部品載置領域Aを設けた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、厚膜抵抗体膜やパワー
トランジスタ、パワーMOS電界効果トンジスタのベア
チップなどの発熱電子部品を回路基板表面に搭載したセ
ラミック回路基板上に関するものである。
【0002】
【従来の技術及びその課題】セラミック回路基板、特に
積層セラミック回路基板は、回路の小型化、高密度実装
には欠くことのできないものであり、その構造は、複数
積層したセラミック絶縁層間に内部配線を配置し、ま
た、表面には所定配線を形成した後、各種電子部品など
を搭載していた。この各種電子部品には、基板の表面に
直接被着形成される厚膜抵抗体膜、表面配線に半田接合
されるチップ抵抗器、チップコンデンサ、表面実装可能
な各種電子、表面配線にボンディング接合されるICベ
アチップなどが挙げられる。実際の回路構成や搭載され
る電子部品などは、積層セラミック回路基板の用途など
によっても異なるが、特に、厚膜抵抗体膜やパワートラ
ンジスタ、パワーMOS電界効果トンジスタのベアチッ
プなどの発熱電子部品など用いる場合には、この発熱電
子部品の動作中に熱が発生し、他の電子部品や回路など
に誤動作を生じさせたりすることがあった。
【0003】これらの熱を放出するための手段として
は、厚膜抵抗体膜では、その有効手段がなく、実際に
は、厚膜抵抗体膜の周囲に充分な空間を設けていた。こ
のため、回路基板の表面配線の高密度化が達成できない
という問題点があった。
【0004】また、積層セラミック回路基板を貫通する
ヒートシンク金属部材を配置することも考えられるが、
基板表面にヒートシンク金属部材が露出することにな
り、表面配線パターンの制約などが発生してしまう。さ
らに、このように積層セラミック回路基板を貫通するヒ
ートシンク金属部材を配置することは、従来の積層セラ
ミック回路基板では実質的に不可能であった。例えば、
焼成済の積層セラミック回路基板にヒートシンク金属部
材が配置される貫通穴を形成し、ヒートシンク金属部材
を該貫通穴に挿入・配置することは、セラミックと金属
部材との接合技術が必要となり、安定的な配置を行うこ
とは実質的に困難である。
【0005】ヒートシンク金属部材となる金属を、積層
セラミック回路基板の製造過程で形成することも考えら
れる。
【0006】従来の積層セラミック回路基板は、大別し
て2つの製造方法がある。その1つは、1層の絶縁層と
なるグリーンシートに、ビアホール導体となる貫通穴を
形成し、この貫通穴にビアホール導体となる導体を充填
するとともに、グリーンシート表面に内部配線となる導
体膜を形成する。このようなグリーンシートを所定枚数
積層し、一体的に焼成していた。
【0007】このようなグリーンシート多層方式におい
て、回路基板の厚み方向を貫くヒートシンク金属部材を
配置するためには、ビアホール導体となる貫通穴と同時
に、各グリーンシートにICチップの形状に対応して、
例えば0.5〜1cm角の貫通穴を形成し、この0.5
〜1cm角の貫通穴にヒートシンク金属部材となる金属
ペーストを充填しなくては成らない。しかし、実際に
は、厚みが150〜200μm程度のグリーンシート
に、0.5〜1cm角の貫通穴を形成して、この貫通穴
に金属ペーストを保持させながら、積層することは実質
的に不可能である。
【0008】また、今1つの製造方法は、基体上に、絶
縁層となる絶縁ペーストのスクリーン印刷により形成さ
れた所定形状の絶縁膜と、内部配線となる導電性ペース
トのスクリーン印刷により形成された所定形状の導体膜
とを交互に印刷積層し、所定積層状態で一体的に焼成し
ていた。
【0009】このような印刷多層方式において、積層体
の厚み方向を貫くヒートシンク金属部材を形成するため
には、導電性ペーストの印刷による金属膜の積層により
形成するが、特にヒートシンク金属部材となる金属膜の
周辺部において、絶縁膜が重なりあうため、特に積層数
が増加すると、ヒートシンク金属部材となる金属膜表面
の均一性が損なわれ、絶縁層を介して厚膜抵抗体膜やパ
ワートランジスタ、パワーMOS電界効果トンジスタの
ベアチップを搭載することが困難となる。
【0010】結局、従来の積層セラミック回路基板の製
造においては、回路基板にヒートシンク部材を内層する
ことは困難であった。
【0011】本発明は上述の問題に鑑みて案出されたも
のであり、その目的は、発熱電子部品からの熱の影響が
少なく、さらに、表面配線の引き回しの制約がなく、発
熱電子部品を安定的に搭載できるセラミック回路基板を
提供することにある。
【0012】
【課題を解決するための手段】本発明は、セラミック体
内にビアホール導体によって接続された複数の内部配線
を配置させたセラミック回路基板であって、前記セラミ
ック体の下面側に凹部を設けるとともに、該凹部にヒー
トシンク金属部材を内装し、前記ヒートシンク金属部材
が対応するセラミック体の上面を、発熱電子部品の載置
領域としたことを特徴とするセラミック回路基板であ
る。
【0013】
【作用】本発明によれば、セラミックからなる回路基板
内に、回路基板の表面側が絶縁層に被われ、且つ回路基
板の裏面側が露出するヒートシンク金属部材が内装さ
れ、前記ヒートシンク金属部材を被う絶縁層を介して、
この前記ヒートシンク金属部材に対応する絶縁層上を発
熱電子部品の載置領域とした。このため、発熱電子部品
である厚膜抵抗体膜やパワートランジスタ、パワーMO
S電界効果トンジスタのベアチップなどを、この載置領
域に搭載しても、発熱電子部品に発生する熱を有効に回
路基板の裏面側から外部に放出できるため、発熱に伴う
他の電子部品や回路などの悪影響を防止することができ
る。また、発熱電子部品を、他の電子部品との間で、発
熱による悪影響を最小限にし、回路配置(表面配線のパ
ターン、電子部品の配置)できるため、その高密度化が
容易となる。
【0014】さらに、ヒートシンク金属部材が回路基板
内に内層されていることから、セラミック回路基板の低
背化が達成できる。
【0015】
【実施例】以下、本発明を図面に基づいて説明する。
【0016】図1は、本発明のセラミック回路基板、特
に積層セラミック回路基板の断面図である。
【0017】図1において、1は回路基板であり、2は
厚膜抵抗体膜やパワートランジスタ、パワーMOS電界
効果トンジスタベアチップの発熱電子部品である。尚、
実施例では、発熱電子部品として厚膜抵抗体膜2を用い
て説明する。
【0018】回路基板1は、セラミックからなる絶縁層
1a〜1eと、絶縁層1a〜1eの各層間に配置された
内部配線3と、表面配線6と、各絶縁層1b〜1eの厚
み方向を貫き形成された凹部52内に配置されたヒート
シンク金属部材5と、各配線3、6との間を接続するビ
アーホール導体4とから構成されている。また、回路基
板1の表面には、表面配線6に接合する各種電子部品7
や、発熱電子部品2が夫々搭載され、さらに、絶縁保護
膜(図示せず)などが被着されている。特に、ヒートシ
ンク金属部材5に対応する絶縁層1aの領域Aを発熱電
子部品2の載置領域となり、この領域Aに発熱電子部品
2が搭載されている。
【0019】絶縁層1a〜1eは、セラミック体を構成
するものであり、例えば850〜1050℃前後の比較
的低い温度で焼成可能にするガラス−セラミック材料か
らなり、表面絶縁層1aの厚みは、10〜70μmであ
り、絶縁層1b〜1eの厚みは、40〜120μmであ
る。そして、この複数の絶縁層1a〜1eの各層間に内
部配線3が絶縁層1a〜1eの厚み方向を貫くビアホー
ル導体4が、また、絶縁層1b〜1eの厚み部分には、
ヒートシンク金属部材5が夫々配置される凹部52が形
成されている。
【0020】内部配線3は、絶縁層1a〜1eの各層間
に配置され、金系、銀系、銅系の金属材料、例えば銀系
導体から成っている。これらの内部配線3の厚みは、3
〜15μm程度である。
【0021】ビアホール導体4は、金系、銀系、銅系の
金属材料、例えば銀系導体からなり、内部配線3間を接
続したり、また、絶縁層1a上に形成された表面配線6
と内部配線3とを接続するために、各絶縁層1a〜1d
の厚みを貫くように形成されている。
【0022】ヒートシンク金属部材5は、回路基板1の
裏面側に開口する凹部52に配置されており、その表面
側の一端が、図では最表面の絶縁層1aによって被われ
ており、絶縁層1b〜1eの厚み方向を貫いて、裏面側
の一端が回路基板1の外部に露出している。ヒートシン
ク金属部材5は、例えば熱伝導率の高い金属材料が用い
られるが、製造工程を簡略化するためには、金系、銀
系、銅系、例えば銀系導体などのビアホール導体4と同
一材料で形成することが望ましい。
【0023】表面配線6は、絶縁層1aの表面に形成さ
れており、金系、銀系、銅系の金属材料、例えば銀系導
体からなっている。この表面配線6は、絶縁層1aに形
成されたビアホール導体4を介して内部配線3と接続さ
れている。
【0024】回路基板1の表面には、表面配線6に接続
する発熱電子部品である厚膜抵抗体膜2が被着形成さ
れ、表面配線6に接続する他の各種電子部品7が半田接
合されている。
【0025】発熱電子部品である厚膜抵抗体膜2は、ヒ
ートシンク金属部材5を被う絶縁層1aの領域Aに被着
形成されている。即ち、厚膜抵抗体膜2は、その対向す
る両端部が表面配線6に接続して、ヒートシンク金属部
材5部分の絶縁層1a上に焼きつけされている。具体的
には酸化ルテニウム系抵抗体ペーストを所定形状にスク
リーン印刷を行い、その後、乾燥して、焼き付けによっ
て形成される。その後、必要に応じて、所定抵抗値にな
るように、厚膜抵抗体膜の一部除去(トリミング)が行
われる。
【0026】また、その他の各種電子部品7とは、チッ
プコンデンサやチップ抵抗、その他発振部品などが挙げ
られ、半田接合により表面配線6に接合している。
【0027】本発明において構造的には、発熱電子部品
2が、絶縁層1aのヒートシンク金属部材5に対応する
領域Aに配置されていることである。
【0028】これにより、発熱電子部品2の動作によっ
て発生する熱を絶縁層1a、ヒートシンク金属部材5を
介して、回路基板1の裏面側から外部に有効に放出する
ことができる。従って、他の電子部品7や、表面配線
6、内部配線3、電子部品7を含む所定回路に熱による
誤動作などの悪影響を与えることが非常に少なくなるた
め、積層セラミック回路基板全体の熱信頼性が向上す
る。尚、絶縁層1aは、使用用途によっても異なるが、
絶縁特性が1012Ω程度得られれば充分であり、この絶
縁特性を満足する程度に薄くすることが望ましい。例え
ば、絶縁層1aの厚みを10μmにまで薄くしても構わ
ない。
【0029】また、回路基板1の表面に着目すれば、そ
の表面はビアホール導体4が形成された絶縁層1aによ
って被われているため、表面配線6を形成する場合に
は、特別な制約事項がなく、表面配線6の高密度化に適
したものとなる。
【0030】上述の積層セラミック回路基板を図2
(a)〜(k)に基づいて説明する。
【0031】まず、図2(a)に示すように、耐熱性樹
脂、ガラス、セラミックなどのワーク基板15上に絶縁
層1eとなる絶縁膜10eを形成する。
【0032】絶縁膜10eは、セラミック粉末、ガラス
材料、光硬化可能なモノマー、有機バインダと、有機又
は水系溶剤を均質混練して得られスリップ材を、40〜
120μm程度になるように、塗布、乾燥して形成す
る。
【0033】上述のセラミック粉末としては、クリスト
バライト、石英、コランダム(αアルミナ)、ムライ
ト、ジルコニア、コージェライト等の材料が挙げられ、
その粉末の平均粒径は、好ましくは1.0〜6.0μ
m、更に好ましくは1.5〜4.0μmである。これら
のセラミック材料は2種以上混合して用いられてもよ
い。
【0034】特に、コランダムを用いた場合、コスト的
に有利となる。このセラミック粉末の平均粒径が1.0
〜6.0μmと設定したのは、平均粒径が1.0μm未
満では、均質混合してスリップ化することが難しくな
り、後述の露光時に露光光が乱反射して充分な露光がで
きなくなる。逆に平均粒径が6.0μmを超えると緻密
で強度の高い回路基板1が得られない。
【0035】上述のガラス材料としては、複数の金属酸
化物を含むガラスフリットであり、850〜1050℃
で焼成した後に、コージェライト、ムライト、アノーサ
イト、セルジアン、スピネル、ガーナイト、ウイレマイ
ト、ドロマイト、ペタライト及びその置換誘導体の結晶
を少なくとも1種析出するものが挙げられる。
【0036】特に、アノーサイトまたはセルジアンを析
出する結晶化ガラスフリットを用いると、より強度の高
い積層体本体が得られ、また、コージェライトまたはム
ライトを析出し得る結晶化ガラスフリットを用いると、
焼成後の熱膨張率が低い為、回路基板1上にICベアチ
ップ2を配置するための回路基板としては非常に有効と
なる。
【0037】回路基板1の強度、熱膨張率を考慮した最
も好ましいガラス材料としては、B2 3 、SiO2
Al2 3 、ZnO、アルカリ土類酸化物を含むガラス
フリットである。この様なガラスフリットは、ガラス化
範囲が広くまた屈伏点が600〜800℃付近にあるた
め、850〜1050℃程度の低温焼成に適し、且つ内
部配線3、ビアホール導体4となる銅系、銀系及び金系
の導電材料の焼結挙動に適している。
【0038】ガラス材料はスリップ材中にフリットの状
態で混合されている。このフリットの平均粒径は、1.
0〜6.0μm、好ましくは1.5〜3.5μmであ
る。平均粒径が1.0μm未満の場合は、スリップ化す
ることが困難なであり、後述の露光時に露光光が乱反射
して充分な露光ができなくなる。逆に平均粒径が6.0
μmを超えると分散性が損なわれ、具体的には絶縁材料
であるセラミック粉末間に均等に溶解分散できず、強度
が非常に低下してしまう。
【0039】上述のセラミック材料とガラス材料との構
成比率は、850〜1050℃の比較的低温で焼成する
場合には、セラミック材料が10〜60wt%、好まし
くは30〜50wt%であり、ガラス材料が90〜40
wt%、好ましくは70〜50wt%である。セラミッ
ク材料が10wt%未満、且つガラス材料が90wt%
を越えると、絶縁層にガラス質が増加しすぎ、絶縁層の
強度等からしても不適切であり、また、セラミック材料
が60wt%を越え、且つガラス材料が40wt%未満
となると、後述の露光時に露光光が乱反射して充分な露
光ができなり、焼成後の絶縁層の緻密性も損なわれる。
【0040】上述のセラミックやガラスなどの固形成分
の他に、スリップ材の構成材料としては、焼結によって
消失される光硬化可能なモノマー、有機バインダーと、
有機溶剤とを含んでいる。
【0041】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で消失できるように熱分解性に優れ
たものであり、また、スリップ材の塗布・乾燥後の露光
によって、光重合される必要があり、遊離ラジカルの形
成、連鎖生長付加重合が可能で、2級もしくは3級炭素
を有したモノマーが好ましく、例えば少なくとも1つの
重合可能なエチレン系基を有するブチルアクリレート等
のアルキルアクリレートおよびそれらに対応するアルキ
ルメタクリレートが有効である。また、テトラエチレン
グリコールジアクリレート等のポリエチレングリコール
ジアクリレートおよびそれらに対応するメタクリレート
などが挙げられる。
【0042】光硬化可能なモノマーは、露光処理によっ
て絶縁膜10eが硬化され、現像処理によって露光部分
以外の部分が容易に除去できるように所定量添加され
る。例えば、固形成分(セラミック材料及びガラス材
料) に対して5〜15wt%以下である。
【0043】有機バインダーは、光硬化可能なモノマー
同様に熱分解性の良好なものでなくてはならない。同時
にスリップの粘性を決めるものである為、固形分との濡
れ性も重視せねばならず、本発明者の検討によればアク
リル酸もしくはメタクリル酸系重合体のようなカルボキ
シル基、アルコール性水酸基を備えたエチレン性不飽和
化合物が好ましい。添加量としては固形分に対して25
wt%以下が好ましい。
【0044】尚、溶剤として、有機系溶剤の他に、水系
溶剤を用いることができるが、この場合、光硬化可能な
モノマー及び有機バインダは、水溶性である必要があ
り、モノマー及びバインダには、親水性の官能基、例え
ばカルボキシル基が付加されている。その付加量は酸価
で表せば2〜300あり、好ましくは5〜100であ
る。付加量が少ない場合は水への溶解性、固定成分の粉
末の分散性が悪くなり、多い場合は熱分解性が悪くなる
ため、付加量は、水への溶解性、分散性、熱分解性を考
慮して、上述の範囲で適宜付加される。
【0045】何れの系のスリップ材においても光硬化可
能なモノマー及び有機バインダは上述したように熱分解
性の良好なものでなくてはならないが、具体的には60
0℃以下で熱分解が可能でなくてはならない。更に好ま
しくは500℃以下である。
【0046】熱分解温度が600℃を越えると、絶縁層
内に残存してしまい、カーボンとしてトラップし、基板
を灰色に変色させたり、絶縁層の絶縁抵抗までも低下さ
せてしまう。またボイドとなりデラミネーションを起こ
すことがある。
【0047】また、スリップ材には、増感剤、光開始系
材料等を必要に応じて添加しても構わない。例えば、光
開始系材料としては、ベンゾフェノン類、アシロインエ
ステル類化合物などが挙げられる。
【0048】上述のスリップ材の塗布方法として、例え
ば、ドクターブレード法(ナイフコート法)、ロールコ
ート法、印刷法などが挙げられる。特に塗布後の絶縁膜
の表面が平坦化することが容易なドクターブレード法な
どが好適である。尚、塗布方法に応じて溶剤の添加量が
調整され、所定粘度に調整される。
【0049】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、120℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。
【0050】次に、図2(b)に示すように、スリップ
材を塗布・乾燥した絶縁膜10eを選択的露光処理し
て、絶縁膜10eの所定位置、即ち、ヒートシンク金属
部材5となる位置に、貫通凹部50となる溶化部50’
を形成する。
【0051】具体的には、絶縁膜10e中に含まれる光
硬化モノマーが、光重合されるネガ型であるため、貫通
凹部50となる溶化部50’のみが露光光が照射されな
いような所定パターンを有するフォトターゲットを、絶
縁膜10e上に載置、又は近接配置して、低圧、高圧、
超高圧の水銀灯系の露光光を照射する。尚、露光条件
は、15〜20J/cm2 の露光光を約15〜30秒程
度照射して行う。これにより、絶縁膜10eのヒートシ
ンク金属部材5の一部となる部分以外は、光硬化可能な
モノマーの光重合反応を起し、硬化されることになる。
尚、露光装置は所謂写真製版技術に用いられる一般的な
ものでよい。
【0052】次に、図2(c)に示すように、露光処理
した絶縁膜10eを現像処理し、溶化部50’を除去し
て、貫通凹部50を形成する。これにより、貫通凹部5
0の下部開口には、ワーク基板15の表面の一部が露出
することになる。この現像処理として、クロロセン、
1,1,1−トリクロロエタン、アルカリ現像溶剤を例
えばスプレー現像法やパドル現像法によって、溶化部5
0’に噴射したり、接触したりして、現像処理を行う。
その後、必要に応じて洗浄及び乾燥を行なう。
【0053】ここで、貫通凹部とは、絶縁膜の厚み方向
に「貫通」して形成されるものの、その下部開口は、先
に形成した内部配線となる導体膜又はヒートシンク金属
部材によって閉塞されているため、全体として「凹部」
形状を呈しているので、特に本発明においては貫通凹部
と記載する。
【0054】次に、図2(d)に示すように、絶縁層1
eと絶縁層1dとの層間に配される内部配線3となる導
体膜30及びヒートシンク金属部材5の一部となる金属
部材51を例えばAg系導電性ペーストを用いてスクリ
ーン印刷によって所定形状に印刷し、乾燥を行う。
【0055】上述の導電性ペーストは、金、銀、銅もし
くはその合金のうち少なくとも1つの金属材料、例えば
銀系粉末と、低融点ガラス成分と、上述の光硬化モノマ
ー、有機バインダーと及び有機溶剤とを均質混練したも
のが用いられる。尚、絶縁層1a〜1eがガラス−セラ
ミックからなり、焼結温度が850〜1050℃と比較
的低いため、絶縁膜の焼結挙動を考慮する必要がある。
低融点ガラス成分としては、屈伏点が700〜800℃
であり、且つ低熱膨張のものを用いることが重要であ
り、絶縁膜の焼結挙動と内部配線3、ヒートシンク金属
部材5、ビアホール導体4の焼結挙動を近似させると同
時に、熱膨張係数差を小さくしている。
【0056】また、上述のように印刷した導体膜30及
び印刷・充填した金属部材51は、上述の露光条件で光
硬化させる。これは、後述する絶縁膜10e上の全面に
塗布する絶縁膜10dに、貫通凹部50、40を形成す
るべく、露光、現像処理した時に、絶縁膜10dの貫通
凹部50、40の下部開口から露出する絶縁膜10eに
形成した導体膜30、金属部材51もが除去されないよ
うにするためである。
【0057】従って、現像液が、露光処理されていない
絶縁膜のみを除去し、導体膜30や金属部材51を除去
しないようにその成分や濃度を制御すれば、導電性ペー
ストに光硬化モノマーを用いる必要がなく、且つ導体膜
30や金属部材51に対する露光処理を省略できる。
【0058】尚、この実施例では、内部配線3とヒート
シンク金属部材5とを同一金属、例えば銀系導体(金
属)で形成するため、同一工程で印刷、又は充填を行っ
ているが、内部配線3とヒートシンク金属部材5とが異
なる金属である場合には、貫通凹部50にヒートシンク
金属部材5の一部となる金属部材51を充填する工程
と、内部配線3となる導体膜30を印刷する工程とを別
に行うことができる。
【0059】次に、図2(e)に示すように、絶縁膜1
eに形成した導体膜30、金属部材51を完全に被うよ
うに、絶縁層1dとなる絶縁膜10dを上述のスリップ
材を用いて塗布・乾燥を行う。
【0060】次に、図2(f)に示すように、スリップ
材を塗布・乾燥した絶縁膜10dを選択的な露光処理し
て、絶縁膜10dの所定位置、即ち、ヒートシンク金属
部材5及びビアホール導体4となる位置に、貫通凹部5
0、40となる溶化部50’、40’を形成する。この
形成方法は、図2(b)で説明したように、フォトター
ゲットを用いて、所定強度の露光光を照射して選択的な
露光処理によって形成される。
【0061】次に、図2(g)に示すように、露光処理
した絶縁膜10dを現像処理し、溶化部50’、40’
を除去して、貫通凹部50、40を形成する。これによ
り、貫通凹部50の下部には、絶縁膜10eに形成した
金属部材51の表面が、貫通凹部40の下部には、絶縁
膜10eに形成した導体膜30の表面が夫々露出するこ
とになる。尚、現像処理条件は、図2(c)の説明と同
様である。
【0062】そして、上述の図2(d)で説明したよう
に、貫通凹部50、40に夫々ヒートシンク金属部材5
となる金属部材51、ビアホール導体4となる導体41
を印刷・充填するとともに、内部配線3となる導体膜3
0を印刷し、乾燥後、さらに、上述の図2(e)で説明
したように、絶縁膜を形成し、さらに、図2(f)
(g)で説明したように、ヒートシンク金属部材5とな
る部分及びビアホール導体4となる部分に、選択的な露
光処理、現像処理を行う。このようにして、絶縁層1b
となる絶縁膜10bに形成した貫通凹部貫50、40に
夫々ヒートシンク金属部材5となる金属部材51、ビア
ホール導体4となる導体41を印刷・充填するととも
に、内部配線3となる導体膜30を印刷し、乾燥する。
【0063】次に、図2(h)に示すように、絶縁膜1
0b上に、絶縁層11aとなる絶縁膜10aを形成す
る。ここで、絶縁膜10aは、上述の図2(e)で説明
したようなスリップ材の塗布・乾燥で形成されるが、こ
の絶縁膜10aは例えば10〜40μm程度と、既に形
成した絶縁膜10b〜10eに比較して、薄い膜となっ
ている。
【0064】次に、図2(i)に示すように、絶縁膜1
0aに選択的な露光処理を行い、さらに現像処理行い、
貫通凹部40を形成する。ここで、絶縁膜10aでは、
露光光がヒートシンク金属部材5が形成される部分にも
照射されるようにして露光処理を行う。これにより、現
像処理により、ビアホール導体4となる部分のみが貫通
凹部40として形成される。
【0065】次に、図2(j)に示すように、絶縁膜1
0aの貫通凹部40を充填し、且つ絶縁膜10aの表面
に所定パターンの表面配線6となる導体膜を印刷形成
し、さらに、ワーク基板15を剥離し、さらに、回路基
板1の形状に合わせて、分割できるようにプレス成型に
よって分割溝を形成し、一体的な焼結を行う。
【0066】絶縁膜10aの貫通凹部40に充填する導
体及び表面配線6となる導体膜は、金、銀、銅もしくは
その合金のうち少なくとも1つの金属材料、例えば銀系
粉末と、低融点ガラス成分と、有機バインダーと及び有
機溶剤とを均質混練した導電性ペーストを用いて、充填
したり、また所定形状に印刷し、乾燥して形成される。
【0067】焼結は、脱バインダ過程と焼成過程からな
る。脱バインダ過程は、絶縁膜10a〜10e、内部配
線3となる導体膜30、ビアホール導体4となる導体4
1、、ヒートシンク金属部材5となる金属部材51及び
表面配線6となる導体膜60に含まれる有機成分を消失
するためであり、焼結過程の例えば600℃以下の温度
領域で行われる。
【0068】また、焼成過程は、絶縁膜10a〜10e
のガラス成分を充分に軟化させて、セラミック粉末の粒
界に均一に分散させ、回路基板1に一定強度を与え、同
時に、導体膜30、導体41、金属部材51の銀系粉末
を粒成長させて、低抵抗化させるとともに、絶縁層1a
〜1eと一体化させるものであり、酸化性雰囲気又は中
性雰囲気でピーク温度850〜1050℃で行われる。
【0069】これにより、絶縁膜10a〜10eは絶縁
層1a〜絶縁層1eとなり、導体膜30は内部配線3と
なり、導体41はビアホール導体4となり、金属部材5
1はヒートシンク金属部材5となり、表面導体膜は表面
配線6となり、回路基板1が達成される。
【0070】次に、図2(k)に示すように、ヒートシ
ンク金属部材5を被う絶縁層1a上に、厚膜抵抗体膜2
を形成する。
【0071】厚膜抵抗体膜2の対向する両端は、表面配
線6の一部に重畳し、且つ厚膜抵抗体膜2の実質的な本
体部分はヒートシンク金属部材5を被う絶縁層1aの領
域Aに密着している。
【0072】具体的な形成方法は、例えば酸化ルテニウ
ムなどの抵抗ペーストをスクリーン印刷により所定形状
に印刷し、乾燥した後、酸化性雰囲気で焼きつけを行
う。
【0073】最後に、必要に応じて表面配線6や厚膜抵
抗体膜2上を保護膜で被ったり、他の電子部品を表面配
線6に半田接合を行い、図1に示す積層セラミック回路
基板が達成する。
【0074】以上の説明した製造方法によれば、ヒート
シンク金属部材5が、回路基板1を構成する絶縁膜10
b〜10e内に金属部材51の充填によって形成される
積層セラミック回路基板全体の低背化が達成できる。
【0075】また、ヒートシンク金属部材5が、基本的
には、絶縁膜10b〜10dに形成されるビアホール導
体4と同一工程で形成されるため、製造工程の付加な
く、簡単に形成できる。しかも、上述の製造方法におい
ては、ビアホール導体4の形状に比較して、非常に大き
な形状(厚膜抵抗体膜2の大きさに相当する程度の形
状)となるものの、ヒートシンク金属部材5となる金属
部材51が、絶縁膜10b〜10eの選択的な露光、現
像処理によって形成された貫通凹部50に充填すること
により形成されることから、グリーンシート多層のよう
にペースト抜けが発生することがなく、回路基板1中に
所定形状のヒートシンク金属部材5を内装することがで
きる。
【0076】また、貫通凹部50への金属部材51の充
填状況が不十分であっても、その上面から絶縁膜をスリ
ップ材の塗布によって形成し、さらに、その絶縁膜を除
去して貫通凹部50を形成し、再度金属部材51の充填
することになるため、金属部材51の積層構造が安定
し、しかも絶縁膜10aの表面形状が均一な面となるこ
とができる。
【0077】このように、絶縁膜10aの表面が均一な
面となることで、表面配線6の形成が簡単、確実に且つ
高密度配線化が可能になる。
【0078】さらに、ヒートシンク金属部材5の内装位
置・形状は絶縁膜に選択的な露光・現像処理による貫通
凹部50によって決定されるため、絶縁膜の所定位置
に、絶縁層1a上に搭載される発熱電子部品の形状に応
じた所定形状に簡単に設定できる。
【0079】尚、上述の実施例では、発熱電子部品とし
て厚膜抵抗体膜2で説明したが、パワートランジスタ、
パワーMOS電界効果トンジスタのベアチップなどであ
っても構わない。ことの場合、ヒートシンク金属部材5
が内装された位置に対応して、絶縁層1a上に、エポキ
シ系、シリコン系などの樹脂接着材を介して直接接合さ
れ、さらに、表面配線6にボンディング細線によってボ
ンディング接合される。
【0080】また、表面配線6の材料として、銀系導体
で説明したが、表面配線6の高密度化を考慮して、マイ
グレーションを発生しにくい銅系材料を用いることがで
きる。
【0081】この銅系材料で表面配線6を形成する際に
は、内部配線3やビアホール導体4との接合する部分で
の、銀と銅との共晶反応を防止するために、780℃以
下の低温で焼成可能な銅系導電性ペーストを用いる必要
があり、また、焼成においても、銅は酸化し易いため、
回路基板1を一旦酸化性又は中性雰囲気で焼成した後、
還元性または中性雰囲気で別焼成により行う必要があ
る。
【0082】また、厚膜抵抗体膜2の材料も還元性又は
中性雰囲気に曝されても、特性が変化しないような材料
を用いる必要があり、窒化タンタル、窒化モリブデンな
どの窒化物系金属材料、珪化タンタル、珪化モリブデン
などの珪化物系金属材料のペーストが用いられる。
【0083】また、表面配線に、銀系導体と銅系導体を
混在させても構わない。
【0084】さらに、貫通凹部50に充填する金属部材
51が、内部配線3やビアーホル導体4となる導体膜3
0や導体41と同時に形成されているが、貫通凹部50
に充填する金属部材51が、内部配線3やビアーホル導
体4となる導体膜30や導体41の材料と異なる場合
は、貫通凹部50に金属部材を充填する工程を別工程で
行う必要がある。
【0085】また、絶縁層の積層数は、任意に設定する
ことができ、さらに、ヒートシンク金属部材5の表面側
を被う絶縁層も、発熱電子部品からの熱を有効に放出で
きる場合には2層、3層・・・の多層構造であっても構
わない。
【0086】さらに、上述の実施例では、ヒートシンク
金属部材5の裏面側の一端は回路基板の裏面に露出して
いるが、熱伝導を妨げない程度の薄い絶縁層を回路基板
の裏面側に形成しても構わない。
【0087】
【発明の効果】以上のように本発明によれば、回路基板
に、表面側一端が絶縁層に被われたヒートシンク金属部
材が内装され、ヒートシンク金属部材上部の絶縁層に発
熱電子部品が搭載されていることから、発熱電子部品か
ら発せられる熱が、絶縁層、ヒートシンク金属部材を介
して回路基板の外部に有効に放出できるため、熱による
誤動作が少ない、信頼性の高い、低背型のセラミック回
路基板が達成できる。
【0088】特に、ヒートシンク金属部材を被う絶縁層
が、実質的には回路板の表面に、絶縁層の積層数、内部
配線の構造に係わらず、平坦な均一面とすることができ
るので、表面配線の引き回しの制約がなく、厚膜抵抗体
膜、パワートランジスタ、パワーMOS電界効果トンジ
スタのベアチップなどの発熱電子部品を安定に接続する
ことができ、表面配線の高密度化が可能なセラミック回
路基板となる。
【図面の簡単な説明】
【図1】本発明に係るセラミック回路基板の断面図であ
る。
【図2】(a)〜(k)は、本発明のセラミック回路基
板の各製造工程の断面図である。
【符号の説明】
1・・・・・・・回路基板 1a〜1e・・・絶縁層 10a〜10e・・・絶縁膜 2・・・・・・・発熱電子部品 3・・・・・・・内部配線 30・・・・・・内部配線となる導体膜 4・・・・・・・ビアホール導体 40・・・・・・ビアホール導体となる貫通凹部 41・・・・・・ビアホール導体となる導体 5・・・・・・・ヒートシンク金属部材 50・・・・・・ヒートシンク金属部材となる貫通凹部 51・・・・・・ヒートシンク金属部材となる金属部材 A・・・・・・・載置領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂ノ上 聡浩 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 (72)発明者 古橋 和雅 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 (72)発明者 末永 弘 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】積層したセラミック層からなるセラミック
    体内にビアホール導体によって接続された複数の内部配
    線を配置されたセラミック回路基板であって、前記セラ
    ミック体に、表面側のセラミック層に覆われたヒートシ
    ンク金属部材を内装し、前記ヒートシンク金属部材に対
    応するセラミック体の上面を、発熱電子部品の載置領域
    としたことを特徴とするセラミック回路基板。
JP27153193A 1993-10-29 1993-10-29 セラミック回路基板及びセラミック回路基板の製造方法 Expired - Fee Related JP3677301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27153193A JP3677301B2 (ja) 1993-10-29 1993-10-29 セラミック回路基板及びセラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27153193A JP3677301B2 (ja) 1993-10-29 1993-10-29 セラミック回路基板及びセラミック回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPH07131161A true JPH07131161A (ja) 1995-05-19
JP3677301B2 JP3677301B2 (ja) 2005-07-27

Family

ID=17501366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27153193A Expired - Fee Related JP3677301B2 (ja) 1993-10-29 1993-10-29 セラミック回路基板及びセラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP3677301B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008085213A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
WO2019065725A1 (ja) * 2017-09-28 2019-04-04 京セラ株式会社 電子素子搭載用基板および電子装置
WO2022085715A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 多層構造体およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127224A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
JP4632653B2 (ja) * 2003-10-24 2011-02-16 京セラ株式会社 多層配線基板
JP2006140360A (ja) * 2004-11-12 2006-06-01 Ngk Spark Plug Co Ltd 配線基板
JP4630041B2 (ja) * 2004-11-12 2011-02-09 日本特殊陶業株式会社 配線基板の製造方法
JP2007036050A (ja) * 2005-07-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板の製造方法
JP2007036172A (ja) * 2005-11-28 2007-02-08 Shin Kobe Electric Mach Co Ltd 積層回路基板
JP2008085212A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
JP2008085213A (ja) * 2006-09-28 2008-04-10 Koa Corp 低温焼成セラミック回路基板
WO2019065725A1 (ja) * 2017-09-28 2019-04-04 京セラ株式会社 電子素子搭載用基板および電子装置
WO2022085715A1 (ja) * 2020-10-22 2022-04-28 株式会社村田製作所 多層構造体およびその製造方法

Also Published As

Publication number Publication date
JP3677301B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
JP3527766B2 (ja) 積層回路基板の製造方法及び積層回路基板
JPH09153679A (ja) 積層ガラスセラミック回路基板
JPH07131161A (ja) セラミック回路基板
JPH10284836A (ja) セラミック一括積層配線基板及びその製造方法
JP3580688B2 (ja) 積層セラミック回路基板の製造方法
US4731699A (en) Mounting structure for a chip
US5292624A (en) Method for forming a metallurgical interconnection layer package for a multilayer ceramic substrate
JP3231918B2 (ja) 積層型セラミック回路基板の製造方法
JP3231987B2 (ja) 多層セラミック回路基板の製造方法
JPH0742165U (ja) 積層回路基板
JP3651925B2 (ja) 積層コンデンサ基板の製造方法
JP3322961B2 (ja) 半導体モジュールの製造方法
JPH07176444A (ja) 積層インダクタ部品の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP3393676B2 (ja) 多層セラミック回路基板の製造方法
JPH07122593A (ja) 半導体モジュール
JP3522007B2 (ja) 積層セラミック回路基板の製造方法
JPH09186458A (ja) セラミック基板及びその製造方法並びに分割回路基板
JP3526472B2 (ja) 積層セラミック回路基板の製造方法
JPH06310861A (ja) セラミック多層基板におけるサーマルビアの形成方法
JPH0715143A (ja) 多層セラミック回路基板の製造方法
JP2006005379A (ja) コンデンサ内蔵型積層セラミック回路基板
JP3500244B2 (ja) セラミック基板の製造方法
JP3297532B2 (ja) 積層コンデンサ基板
JP2004128522A (ja) 積層インダクタ部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees