JP2005129771A - 多層配線基板およびマイクロ化学チップ - Google Patents

多層配線基板およびマイクロ化学チップ Download PDF

Info

Publication number
JP2005129771A
JP2005129771A JP2003364548A JP2003364548A JP2005129771A JP 2005129771 A JP2005129771 A JP 2005129771A JP 2003364548 A JP2003364548 A JP 2003364548A JP 2003364548 A JP2003364548 A JP 2003364548A JP 2005129771 A JP2005129771 A JP 2005129771A
Authority
JP
Japan
Prior art keywords
substrate
capacitor
heating element
resistance heating
flow path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003364548A
Other languages
English (en)
Other versions
JP4632653B2 (ja
Inventor
Tetsuya Okamoto
哲也 岡元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003364548A priority Critical patent/JP4632653B2/ja
Publication of JP2005129771A publication Critical patent/JP2005129771A/ja
Application granted granted Critical
Publication of JP4632653B2 publication Critical patent/JP4632653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 小型で発熱部を有していても電気特性の変化しにくい回路配線を内部に有する多層配線基板およびマイクロ化学チップを提供すること。
【解決手段】 多層配線基板は、複数の誘電体層が積層されて成る基体1と、基体1の表面および内部の少なくとも一方に形成された抵抗発熱体2と、基体1の内部に形成された内部配線と、基体1の内部の抵抗発熱体2の下方に形成された空洞6とを具備し、内部配線はインダクタ部4およびキャパシタ部5を含んでおり、キャパシタ部5は基体1の内部で空洞6よりも下側に配置されている。
【選択図】 図1

Description

本発明は、発熱部を有する多層配線基板またはマイクロ化学チップであって、特に基体内部に内部配線を有する多層配線基板またはマイクロ化学チップに関するものである。
従来、発熱部を有する多層配線基板(以下、基板ともいう)については、発熱部が周囲の部品や基板に与える影響を少なくするために、発熱部で生じる熱を放熱させるために、ヒートシンクを用いたり、発熱部と周囲の部品との間に熱伝導率の小さいものを設けて熱伝導性を低下させることにより、発熱部と周囲の回路配線とを一体化したものがある。
このような多層配線基板として、例えば特許文献1には、基板上の電子部品が発熱部を含む電子回路装置において、基板上に電子回路装置の電気的性能を損うことのない回路部品を設けて、回路部品を発熱部品の放熱経路とする電子回路装置が開示されている。これによれば、発熱部に回路部品を接続し放熱経路とすることにより、通常の実装部品と同時に実装可能なため発熱部品の放熱効果を得るために特別な部品を設け、別の生産工程を必要としないため、コストを抑制することができるというものである。
また、放熱経路をグランドラインや電源供給ラインに接続したり、グランドラインや電源供給ラインによる放熱経路を複数設けた場合には、放熱される部位を面積的にも大きくできるとともに、電子回路装置をカバーする筐体にグランドラインまたは電源供給ラインを半田付けすることにより、大きな放熱効果が得られるというものである。
また、回路部品を抵抗器、コンデンサまたはコイルのいずれかとしたり、基板の第1面に実装される実装部品とすることにより、基板を形成するフェノール樹脂に比べて熱伝導率が大きいため十分な放熱効果が得られるというものである。
また、回路部品を第1面の裏面となる第2面に設けるとともにリードが第1面まで挿入されて接続されているとした場合は、この回路部品から裏面に対する放熱も期待できるというものである。
特開2001−68877号公報
しかしながら、特許文献1に開示された電子回路装置では基板に実装される電子部品によって放熱効果を得ているために、基板上に電子部品を実装する必要があるとともに、放熱経路としてグランドラインや電源供給ラインを利用しているため、放熱のためにある程度の基板の大きさやグランドラインや電源供給ラインの面積が必要であるため、電子回路装置自体を小型にしたり、実装部品間の接続信頼性を向上させるのは困難であるという問題点があった。また、発熱部が基板上にあるため、基板内部にインダクタンス部やキャパシタ部を内蔵させることが困難であった。
また、多層配線基板を利用したマイクロ化学チップは、試薬等を流す流路などをMEMS(Micro Electromechanical System)技術などを用いて小型化することにより試料や試薬の料を減らすとともに、反応部を加熱し化学反応を促進するためのヒーター部や、検出回路および信号処理を処理する集積回路や外部との情報のやり取りを成す通信回路を内蔵したものも提案されており、電気的な回路であるヒータ部の基板内蔵化やその他の電気回路の内蔵化などが望まれている。しかしながら、ヒータ部と電気回路部を同じ基板内に内蔵すると、ヒータ部の発熱の影響で電気回路の特性が変化してしまうという問題があった。
本発明は上記のような従来の技術の問題点に鑑みて完成されたものであり、その目的は、小型で発熱部を有していても電気特性の変化しにくい回路配線を内部に有する多層配線基板およびマイクロ化学チップを提供することにある。
本発明の多層配線基板は、複数の誘電体層が積層されて成る基体と、該基体の表面および内部の少なくとも一方に形成された抵抗発熱体と、前記基体の内部に形成された内部配線と、前記基体の内部の前記抵抗発熱体の下方に形成された空洞とを具備しており、前記内部配線はインダクタ部およびキャパシタ部を含んでおり、前記キャパシタ部は前記基体の内部で前記空洞よりも下側に配置されていることを特徴とするものである。
本発明のマイクロ化学チップは、基体の上面に、被処理流体をそれぞれ供給する複数の供給部と、複数の供給部にそれぞれ接続されるとともに途中で合流された流路と、流路の合流部よりも下流側の途中に設けられた反応部と、流路の下流の端部に設けられた採取部とが形成されているマイクロ化学チップであって、基体は、反応部の直上に抵抗発熱体が設置されているとともに、基体の内部に形成された内部配線とを具備しており、内部配線はインダクタ部およびキャパシタ部を含んでおり、キャパシタ部は流路に対して抵抗発熱体と反対側に配置されていることを特徴とするものである。
本発明の多層配線基板によれば、複数の誘電体層が積層されて成る基体と、基体の表面および内部の少なくとも一方に形成された抵抗発熱体と、基体の内部に形成された内部配線と、基体の内部の抵抗発熱体の下方に形成された空洞とを具備しており、内部配線はインダクタ部およびキャパシタ部を含んでおり、キャパシタ部は基体の内部で空洞よりも下側に配置されていることから、熱の影響により電気的特性の変化しやすいキャパシタ部を、抵抗発熱体との間に空洞をはさんで配置できるため、キャパシタ部に伝わる熱を低減できる。そのため、抵抗発熱体とインダクタ部およびキャパシタ部などの電気的な部品が一体化された基板においても、抵抗発熱体の発熱による電気特性の変化の少ない多層配線基板とすることができるため、従来の発熱部を有する基板のように放熱部をあらためて設けたり、基板自体を大型化して放熱させたりする必要がなくなる。
本発明のマイクロ化学チップによれば、基体の上面に、被処理流体をそれぞれ供給する複数の供給部と、複数の供給部にそれぞれ接続されるとともに途中で合流された流路と、流路の合流部よりも下流側の途中に設けられた反応部と、流路の下流の端部に設けられた採取部とが形成されているマイクロ化学チップであって、基体は、反応部の直上に抵抗発熱体が設置されているとともに、基体の内部に形成された内部配線とを具備しており、内部配線はインダクタ部およびキャパシタ部を含んでおり、キャパシタ部は流路に対して抵抗発熱体と反対側に配置されていることから、熱の影響により電気的特性の変化しやすいキャパシタ部を、抵抗発熱体との間に流路をはさんで配置できるため、キャパシタ部に伝わる熱を低減できる。そのため、インダクタ部およびキャパシタ部などの電気的な部品が一体化されたマイクロ化学チップにおいても、抵抗発熱体の発熱による電気特性の変化の少ないマイクロ化学チップとすることができるため、放熱部をあらためて設けたり、マイクロ化学チップを大型化して放熱させたり、供給部、抵抗発熱部、流路、反応部および採取部を熱的に分離させるために別の基板に設けたりする必要がなくなる。
本発明の多層配線基板について図面を参照しつつ説明する。図1(a)は本発明の多層配線基板の実施の形態の一例を示す断面図である。また、図1(b)は本発明の多層配線基板についてインダクタ部およびキャパシタ部から成るフィルタの部分の実施の形態の一例を示す分解斜視図である。図1において、1は複数の誘電体層を積層してなる基体、2は抵抗発熱体、3は接地電極、4はインダクタ部、5はキャパシタ部、6は多層配線基板をマイクロ化学チップ等に適用した際に液体や気体の流路等となったり、抵抗発熱体2の熱的な影響を他の部分に与えにくくするための空洞である。
図1に示す例においては、インダクタ部4のそれぞれの電極により生じるインダクタンス成分をL1〜L5とし、接地電極3とキャパシタ部5のそれぞれの電極との間に生じる接地容量をC1〜C3とする。図1の多層配線基板の等価回路図は図2に示すようなものとなる。図2においては、L1〜L5とC1〜C3とによってバンドパスフィルタを構成している。
また、抵抗発熱体2はヒータなどの発熱する部分であり、基体1の内部には空洞6を設けてある。
図3(a),(b)は、図1の多層配線基板のフィルタ部分の上下方向を入れ替えた場合、すなわちインダクタ部およびキャパシタ部の上下の位置を入れ替えた場合の断面図および分解斜視図である。図3において、1aは複数の誘電体層を積層してからなる基体、2aは抵抗発熱体、3aは接地電極、4aはインダクタ部、5aはキャパシタ部、6aは空洞である。
図3に示す例においては、インダクタ部4aのそれぞれの電極により生じるインダクタ成分をL1a〜L5aとし、接地電極3aとキャパシタ部5aのそれぞれの電極との間に生じる接地容量をC1a〜C3aとする。図3の多層配線基板の等価回路図は図4に示すようなものとなる。なお、図4においては、L1a〜L5aとC1a〜C3aとによってバンドパスフィルタを構成している。
また、抵抗発熱体2aはヒータなどの発熱する部分であり、基体1aの内部には空洞6aを設けてある。
また、複数の誘電体層を積層してからなる基体1,1aは、一般的に温度により誘電率が変化することが知られている。内部配線のうち温度による誘電率の変化の影響を受けにくい部分は、インダクタ部4,4aにより生じるインダクタ部L1〜L5,L1a〜L5aであり、温度による誘電率の変化の影響を受けやすい部分は、接地電極3,3aとキャパシタ部5,5aのそれぞれの電極との間に生じる接地容量C1〜C3,C1a〜C3aである。このことにより、キャパシタ部5,5aの電気的特性が変化してしまうことにより、インダクタ部4,4aとキャパシタ部5,5aからなるフィルタの特性が変化してしまう。
図5は、図1,図3の本発明の多層配線基板に内蔵されたバンドパスフィルタの周波数特性を示す線図(グラフ)である。図5において、横軸は周波数(単位:GHz)を、縦軸は入力から出力への信号通過量(単位:dB)を表わしている。また、図5において、Aは図1および図3において抵抗発熱体2,2aを発熱させない場合の特性であり、Bは図1において抵抗発熱体2を90℃程度に発熱させた場合の特性であり、Cは図3において抵抗発熱体2aを90℃程度に発熱させた場合の特性である。図5の結果から、図1の多層配線基板に内蔵されたバンドパスフィルタの方が、図3の多層配線基板に内蔵されたバンドパスフィルタに比べて、特性の変化が少ないのがわかる。
よって、本発明の多層配線基板においては、熱的な影響を受けやすキャパシタ部5を、熱的な影響を受にくいインダクタ部4より、抵抗発熱体2の影響を受けにくい部分すなわち抵抗発熱体2より空洞6を挟んだ部分に配置したことにより、抵抗発熱体2が発熱してもバンドパスフィルタの電気特性に影響を与えにくい多層基板とすることができた。
以上により、本発明によれば、内部配線のキャパシタ部5をインダクタ部4よりも基体の抵抗発熱体2の影響を受けにくい部分に配置したことにより、発熱部を有していても熱的な影響をうけにくい電気特性の良い基板とすることができるとともに、発熱部と内部配線とを近づけることができるため基板自体を小型することができる多層配線基板を実現することができる。
本発明において、図1のように、キャパシタ部5は空洞6よりも下側で、抵抗発熱体2の直下にないのが好ましい。この場合、抵抗発熱体2とキャパシタ部5との間の距離が大きくなるとともに、抵抗発熱体2とキャパシタ部5との間に空洞6が存在するため、キャパシタ部5が熱的な影響をより受けにくくなる。
また、空洞6は、抵抗発熱体2とキャパシタ部5とを結ぶ線上にあるのがよく、キャパシタ部5が熱的な影響をより受けにくくなる。
また、抵抗発熱体2とキャパシタ部5との間の距離は、基体1の厚みが1.6mm以上であれば1.4mm以上の厚み方向の距離があるのが好ましく、また基体1の厚みが1.6mm未満の場合は基体1の厚みの80〜90%以上の厚み方向の距離がありかつ平面方向においても基体1の厚みの80〜90%以上あるのが好ましい。上記寸法未満では、キャパシタ部5が熱的な影響を受けやすくなり、上記寸法以上になると全体の形状が大きくなり小型化に適さないものとなる。
本発明の空洞6は、多層配線基板をマイクロ化学チップ等に適用した際に液体や気体の流路等となるものであるが、キャパシタ部5が熱的な影響を受けにくくするためには、試薬、試料、たとえば水,水溶液,アルコール等の液体が通過するものであることが好ましい。
図6(a)は、本発明のマイクロ化学チップの実施の形態の一例を示す平面図である。また、図6(b)は本発明のマイクロ化学チップの図6(a)のA−A’線における断面図である。図6(a),(b)において、11は基体、12は複数の供給部、13は採取部、14は複数の供給部12と採取部13とを接続する流路、15は抵抗発熱体、16はキャパシタ部である。
本発明のマイクロ化学チップによれば、図1の多層配線基板と同様に、熱的な影響を受けやすいキャパシタ部16を、流路14に対して抵抗発熱体15と反対側に配置したことにより、抵抗発熱体15で生じる熱を、流路14を流れる液体または気体により効果的に遮断でき、キャパシタ部16への熱的な影響を大幅に小さくすることができる。その結果、発熱部を有するマイクロ化学チップにフィルタなどの電気的な機能を熱的な影響を小さくして付加することができ、マイクロ化学チップを大幅に小型化することができる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を加えることは何ら差し支えない。例えば、基体内部のインダクタ部とキャパシタ部により形成される電気回路は、ローパスフィルタやハイパスフィルタであったり、発振回路の一部であったりしてもよい。
(a),(b)は本発明の多層配線基板の実施の形態の一例を示す断面図および分解斜視図である。 図1の多層配線基板の等価回路図である。 (a),(b)は、図1の多層配線基板においてフィルタ部分のインダクタ部とキャパシタ部とを入れ替えた多層配線基板の実施の形態の一例を示す断面図および分解斜視図である。 図3の多層配線基板の等価回路図である。 図1および図3の多層配線基板に内蔵されたバンドパスフィルタの周波数特性を示す線図である。 (a),(b)は本発明の多層配線基板の実施の形態の一例を示す平面図および断面図である。
符号の説明
1,1a・・・基体
2,2a・・・抵抗発熱体
3,3a・・・接地電極
4,4a・・・インダクタ部
5,5a・・・キャパシタ部
6,6a・・・空洞
11・・・基体
12・・・供給部
13・・・採取部
14・・・流路
15・・・抵抗発熱体
16・・・キャパシタ部

Claims (2)

  1. 複数の誘電体層が積層されて成る基体と、該基体の表面および内部の少なくとも一方に形成された抵抗発熱体と、前記基体の内部に形成された内部配線と、前記基体の内部の前記抵抗発熱体の下方に形成された空洞とを具備しており、前記内部配線はインダクタ部およびキャパシタ部を含んでおり、前記キャパシタ部は前記基体の内部で前記空洞よりも下側に配置されていることを特徴とする多層配線基板。
  2. 基体の上面に、被処理流体をそれぞれ供給する複数の供給部と、該複数の供給部にそれぞれ接続されるとともに途中で合流された流路と、該流路の合流部よりも下流側の途中に設けられた反応部と、前記流路の下流の端部に設けられた採取部とが形成されているマイクロ化学チップであって、前記基体は、前記反応部の直上に抵抗発熱体が設置されているとともに、前記基体の内部に形成された内部配線とを具備しており、該内部配線はインダクタ部およびキャパシタ部を含んでおり、前記キャパシタ部は前記流路に対して前記抵抗発熱体と反対側に配置されていることを特徴とするマイクロ化学チップ。
JP2003364548A 2003-10-24 2003-10-24 多層配線基板 Expired - Fee Related JP4632653B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003364548A JP4632653B2 (ja) 2003-10-24 2003-10-24 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003364548A JP4632653B2 (ja) 2003-10-24 2003-10-24 多層配線基板

Publications (2)

Publication Number Publication Date
JP2005129771A true JP2005129771A (ja) 2005-05-19
JP4632653B2 JP4632653B2 (ja) 2011-02-16

Family

ID=34643496

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003364548A Expired - Fee Related JP4632653B2 (ja) 2003-10-24 2003-10-24 多層配線基板

Country Status (1)

Country Link
JP (1) JP4632653B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法
WO2009016862A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 複合基板および複合基板を用いた機能デバイス、並びに複合基板および機能デバイスの製造方法
US7851322B2 (en) 2006-09-11 2010-12-14 Industrial Technology Research Institute Fabricating method of packaging structure
JP2015008315A (ja) * 2009-01-27 2015-01-15 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトAt & S Austria Technologie & Systemtechnik Aktiengesellschaft 多層プリント回路基板を製造する方法、接着防止材料、多層プリント回路基板、およびそのような方法の使用

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06325949A (ja) * 1993-05-11 1994-11-25 Yokogawa Electric Corp 電磁気回路の実装構造
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JPH07297505A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd プリント配線基板
JPH08227805A (ja) * 1995-02-21 1996-09-03 Murata Mfg Co Ltd 高圧電子部品
JPH115029A (ja) * 1997-04-11 1999-01-12 Eastman Kodak Co 集積マイクロセラミック化学プラント
JP2002236131A (ja) * 2000-12-08 2002-08-23 Minolta Co Ltd マイクロチップ
JP2002527254A (ja) * 1998-10-09 2002-08-27 モトローラ・インコーポレイテッド 集積多層ミクロ流体デバイスとそれを製作する方法
JP2002329938A (ja) * 2001-04-27 2002-11-15 Kyocera Corp セラミック回路基板
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06325949A (ja) * 1993-05-11 1994-11-25 Yokogawa Electric Corp 電磁気回路の実装構造
JPH07131161A (ja) * 1993-10-29 1995-05-19 Kyocera Corp セラミック回路基板
JPH07297505A (ja) * 1994-04-20 1995-11-10 Hitachi Ltd プリント配線基板
JPH08227805A (ja) * 1995-02-21 1996-09-03 Murata Mfg Co Ltd 高圧電子部品
JPH115029A (ja) * 1997-04-11 1999-01-12 Eastman Kodak Co 集積マイクロセラミック化学プラント
JP2002527254A (ja) * 1998-10-09 2002-08-27 モトローラ・インコーポレイテッド 集積多層ミクロ流体デバイスとそれを製作する方法
JP2002236131A (ja) * 2000-12-08 2002-08-23 Minolta Co Ltd マイクロチップ
JP2002329938A (ja) * 2001-04-27 2002-11-15 Kyocera Corp セラミック回路基板
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法
JP4507986B2 (ja) * 2005-06-03 2010-07-21 株式会社村田製作所 部品内蔵モジュールの製造方法
US7851322B2 (en) 2006-09-11 2010-12-14 Industrial Technology Research Institute Fabricating method of packaging structure
WO2009016862A1 (ja) * 2007-07-30 2009-02-05 Kyocera Corporation 複合基板および複合基板を用いた機能デバイス、並びに複合基板および機能デバイスの製造方法
JP2015008315A (ja) * 2009-01-27 2015-01-15 アーテー・ウント・エス・オーストリア・テヒノロギー・ウント・ジュステームテッヒニク・アクチェンゲゼルシャフトAt & S Austria Technologie & Systemtechnik Aktiengesellschaft 多層プリント回路基板を製造する方法、接着防止材料、多層プリント回路基板、およびそのような方法の使用

Also Published As

Publication number Publication date
JP4632653B2 (ja) 2011-02-16

Similar Documents

Publication Publication Date Title
KR100612810B1 (ko) 전자 기기
US6049256A (en) Low profile ovenized oscillator packing having a high thermal conductivity substrate
US8164904B2 (en) Electronic component module
US20190182985A1 (en) Heat dissipation system of enclosed electronic module with single/multiple active components
JP5371106B2 (ja) 撮像素子パッケージの放熱構造
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
EP1446990A1 (en) Multilayer flexible fr4 circuit
US7295083B2 (en) Structure for electromagnetically shielding a substrate
Schutze et al. An integrated micro cooling system for electronic circuits
CN109983335B (zh) 传感器用布线基板、传感器用封装件以及传感器装置
JP2012146778A (ja) 電子制御装置
JP2005129771A (ja) 多層配線基板およびマイクロ化学チップ
JP7119119B2 (ja) 配線基板、電子部品搭載用パッケージおよび電子装置
JP2006286757A (ja) 電子機器の放熱構造
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP2005191378A (ja) プリント基板における放熱構造
CN111385448A (zh) 电子装置的散热结构和散热方法
JP6211392B2 (ja) 光モジュール
CN107750478B (zh) 无埋块rf功率放大器
CN114208044B (zh) 无线通信模块
JPH1050926A (ja) ハイブリッドモジュール
JP4411506B2 (ja) 光通信器
JP2009081180A (ja) 回路装置
JP2007299870A (ja) 中継用基板およびそれを用いた立体的電子回路構造体
JP6089649B2 (ja) 共振器装置および信号処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101116

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees