JP2006339466A - 部品内蔵モジュールおよびその製造方法 - Google Patents

部品内蔵モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2006339466A
JP2006339466A JP2005163395A JP2005163395A JP2006339466A JP 2006339466 A JP2006339466 A JP 2006339466A JP 2005163395 A JP2005163395 A JP 2005163395A JP 2005163395 A JP2005163395 A JP 2005163395A JP 2006339466 A JP2006339466 A JP 2006339466A
Authority
JP
Japan
Prior art keywords
component
wiring pattern
layer
module
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005163395A
Other languages
English (en)
Other versions
JP4507986B2 (ja
Inventor
Makoto Kawagishi
誠 河岸
Tsutomu Iegi
勉 家木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2005163395A priority Critical patent/JP4507986B2/ja
Publication of JP2006339466A publication Critical patent/JP2006339466A/ja
Application granted granted Critical
Publication of JP4507986B2 publication Critical patent/JP4507986B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/1627Disposition stacked type assemblies, e.g. stacked multi-cavities

Abstract

【課題】モジュール基板内に発熱部品と温度特性変化の大きな部品とを配置する場合に、発熱部品からの温度特性変化の大きな部品に対する熱影響を低くできる部品内蔵モジュールを得る。
【解決手段】部品内蔵モジュールAは、複数の樹脂層1a〜1dからなるモジュール基板1の下層の樹脂層の内部に発熱部品3を埋設し、温度特性変化の大きな部品20をその上層に配置する。発熱部品3と温度特性変化の大きな部品20とが厚み方向に並んで配置され、両者の間に空洞層11を形成する。空洞層11の断熱効果により温度特性変化の大きな部品20に対する熱影響を低くできると同時に、空洞層11は枠状の配線パターン10と同一厚みで形成されるので、モジュール基板1を薄型化できる。
【選択図】 図1

Description

本発明は、高周波回路モジュールのような部品内蔵モジュールの断熱構造に関するものである。
従来、無線通信用モジュールなどの部品内蔵モジュールとして、種々の構造が提案されている。特に、小型化を図る方策として、樹脂製のモジュール基板の内部に一部あるいは全ての回路部品を内蔵する構造のモジュールが知られている。回路部品の中には、パワーアンプ用トランジスタのような発熱部品(動作時に発熱を伴う部品)もあれば、弾性表面波フィルタのような温度による特性変化の大きな部品もある。モジュール基板内にこのような複数の部品を内蔵する場合、温度特性変化の大きな部品に対する発熱部品の熱による影響を低減する必要が生じる。
特許文献1には、図4に示すように、モジュール基板40を多層基板とし、その内部に部分的に基板材料を除去した空洞層41を設け、その空洞層41の下方に発熱部品42を内蔵し、空洞層41の上に温度特性変化の大きな部品43を配置(内蔵または搭載)する構造が提案されている。この場合には、空洞層41の断熱効果によって発熱部品42から温度特性変化の大きな部品43に伝わる熱を遮断し、温度特性変化の大きな部品43の特性変動を抑制することができる。
しかし、特許文献1では、モジュール基板40の下面側に凹部44を形成し、その凹部44に発熱部品42を収納しているので、凹部44と発熱部品42との間にマージン(隙間)を設ける必要があり、モジュール基板40の寸法が増大するという問題がある。また、空洞層41が樹脂層1層分の厚みを有するため、モジュール基板4の厚みが空洞層41の分だけ厚くなり、薄型化を損なうとともに、枠状の樹脂層を余分に積層する必要があるため、工数が増加するという問題がある。
特開2003−100989号公報
そこで、本発明の目的は、モジュール基板に発熱部品と温度特性変化の大きな部品とを配置する場合に、温度特性変化の大きな部品に対する熱影響を低くしながら、薄型化が図れる部品内蔵モジュールおよびその製造方法を提供することにある。
上記目的は請求項1に係る部品内蔵モジュールおよび請求項3に係る部品内蔵モジュールの製造方法により達成される。
請求項1に係る発明は、複数の樹脂層を積層してなるモジュール基板を備え、上記モジュール基板の下層部に位置する上記樹脂層の内部に動作時に発熱を伴う部品が埋設されており、上記発熱を伴う部品の真上にあたる上記モジュール基板の内部に、枠状の配線パターンが形成され、上記枠状の配線パターンの内側に、配線パターンと同一厚みで外部に露出しない空洞層が形成され、上記空洞層の真上にあたる上記モジュール基板の上面または内層に温度特性変化の大きな部品が配置されていることを特徴とする部品内蔵モジュールである。
請求項3に係る発明は、支持板上に形成された高熱伝導層の上に、動作時に発熱を伴う部品を固定する工程と、上記支持板の部品固定面側に第1プリプレグを圧着し、第1プリプレグの内部に上記発熱を伴う部品を埋設する工程と、上記第1プリプレグを硬化し、上記支持板を剥離する工程と、上記第1プリプレグを硬化した第1樹脂層の上に、上記動作時に発熱を伴う部品と接続された第1配線パターンを形成する工程と、上記第1配線パターンの上に1つまたは複数の層からなる第2樹脂層を形成する工程と、上記第2樹脂層の上に枠状の第2配線パターンを形成する工程であって、上記第2配線パターンの内側の開口部が上記動作時に発熱を伴う部品の直上位置となるように形成する工程と、上記第2配線パターンの上に、硬化済みの第3樹脂層を接着し、上記開口部内において第2樹脂層と第3樹脂層の間に第2配線パターンと同一厚みで外部に露出しない空洞層を形成する工程と、上記第3樹脂層の上に第3配線パターンを介して1つまたは複数の第4樹脂層を形成する工程と、上記第4樹脂層の上面に第4配線パターンを形成する工程と、上記空洞層の直上位置にある上記第4配線パターンに対し、温度特性変化の大きな部品を実装する工程と、を有することを特徴とする部品内蔵モジュールの製造方法である。
発熱部品(動作時に発熱を伴う部品)はモジュール基板の下層部に位置する樹脂層の内部に埋設されているので、モジュール基板の下面側に凹部を形成し、その凹部に発熱部品を収納する場合に比べて、凹部と発熱部品との間にマージン(隙間)を設ける必要がなく、モジュール基板の寸法を小型化できる。
樹脂材料よりなるモジュール基板の中に空洞層(空気層)を形成し、この空洞層を間にしてその下方に発熱部品を、その上方に温度特性変化の大きな部品を配置してあるので、発熱部品の上方への放熱経路を空洞層によって遮断(断熱)でき、温度特性変化の大きな部品に対する熱影響を小さくすることができる。しかも、空洞層は配線パターンと同一厚みで形成されているので、空洞層によるモジュール基板の厚み増加が殆どなく、薄型化を損なう心配がなく、しかも工数が増加することもない。
本発明では、発熱部品と温度特性変化の大きな部品とを上下方向に配置できるので、部品内蔵モジュールの面積方向の高集積化・小型化が可能である。
なお、本発明において、温度特性変化の大きな部品はモジュール基板の上面または内層に配置される。モジュール基板の上面に搭載する場合、最上面である必要はなく、例えばモジュール基板の上面に凹部が形成されている場合には、凹部底面上に温度特性変化の大きな部品を搭載してもよい。また、モジュール基板の内層に配置する場合には、モジュール基板内に埋設すればよい。
本発明の空洞層は、樹脂層の間に配置される枠状の配線パターンによって形成される。この配線パターンは、薄膜電極や金属箔などで形成してもよいし、厚膜電極や金属板で形成することもできる。発熱部品の熱が温度特性変化の大きな部品を搭載したモジュール基板の上面に伝導するには、必ず枠状の配線パターンを経由しなければならない。枠状の配線パターンは隣合う樹脂層に比べて熱伝導率が高いので、この配線パターンが熱せられるが、この配線パターンからモジュール基板の下面または上面に形成された配線パターンにビアホール導体を介して接続すれば、配線パターンの熱を外部に容易に放出できる。但し、モジュール基板の上面に形成された配線パターンとは、温度特性変化の大きな部品を実装するための配線パターンと別の配線パターンとするのがよい。
好ましい態様によれば、モジュール基板の実装面となる最下面に高熱伝導層を形成し、この高熱伝導層の上に発熱部品を搭載してもよい。この場合には、発熱部品からモジュール基板下面への熱抵抗が小さくなり、部品内蔵モジュールを実装基板に実装すると、発熱部品の熱は高熱伝導層を介して実装基板へと伝達されるため、効率よく放熱される。
高熱伝導層としては、モジュール基板を構成する樹脂材料より熱伝導率の高い材料であればよいが、金属パターンまたは金属板で構成した場合には、熱伝導性がよく、放熱性に優れている。また、金属製の高熱伝導層の上に発熱量の大きな部品の背面を接着すれば、熱伝導面積が大きくなり、発熱部品の熱を効率よく外部に放出することができる。
この場合、発熱部品が搭載されている金属製の高熱伝導層は、発熱部品の放熱専用層であってもよいし、グランド電極を兼ねてもよい。
本発明の好ましい実施の形態によれば、空洞層は発熱部品および温度特性変化の大きな部品より大きな面積を有するのがよい。
空洞層の面積を発熱部品および温度特性変化の大きな部品より大きくすることで、発熱部品から温度特性変化の大きな部品への熱伝達経路が長くなり、温度特性変化の大きな部品への熱影響をさらに低減できる。
以上のように、本発明にかかる部品内蔵モジュールによれば、発熱部品はモジュール基板の下層部の樹脂層に埋設されているので、モジュール基板を小型化できる。しかも、モジュール基板の中に形成された空洞層を間にしてその下方に発熱部品を、その上方に温度特性変化の大きな部品を配置してあるので、発熱部品の上方への放熱経路を空洞層によって遮断(断熱)でき、温度特性変化の大きな部品に対する熱影響を小さくすることができる。そのため、安定した特性を維持することができる。さらに、空洞層は配線パターンと同一厚みで形成されているので、空洞層によるモジュール基板の厚み増加が殆どなく、薄型化できるとともに、製造工数が増加することもない。
以下に、本発明の実施の形態を、実施例を参照して説明する。
図1,図2は本発明にかかる部品内蔵モジュールの第1実施例を示す。
部品内蔵モジュールAは、エポキシ樹脂等の絶縁性樹脂よりなる複数の樹脂層1a〜1dを積層したモジュール基板1を備えている。この実施例では、樹脂層1a〜1dは4層構造とされているが、3層あるいは5層以上であってもよい。
モジュール基板1の最下面には、高熱伝導層2が形成されている。この高熱伝導層2は、銅などの金属パターンや金属箔などの金属薄板で構成することができる。この高熱伝導層2の上には、例えばパワーアンプ用トランジスタのような動作時における発熱量の大きな部品(以下、発熱部品と呼ぶ)3がその入出力電極3a,3bを上側に向けて搭載されている。発熱部品3の背面は高熱伝導層2の上に面で接着固定されている。発熱部品3は最下層の樹脂層1aの中に埋設されており、最下層の樹脂層1aと下から2番目の樹脂層1bとの間に形成された配線パターン4a,4bと発熱部品3の入出力電極3a,3bとがビアホール導体5a,5bを介して接続されている。さらに、配線パターン4a,4bはそれぞれビアホール導体6a,6bを介してモジュール基板1の最下面の配線パターン7a,7bと接続されている。
下から2番目の樹脂層1bと3番目の樹脂層1cとの間には、枠状の配線パターン10が形成されており、配線パターン10の内側の開口部10aによって、樹脂層1bと樹脂層1cとの間に配線パターン10と同一厚みで外部に露出しない空洞層11が形成されている。図2に示すように、空洞層11は発熱部品3の直上位置に配置されており、空洞層11は発熱部品3の投影面積より大きな面積を有する。そのため、発熱部品3は空洞層11の領域内に配置されている。
下から3番目の樹脂層1cと最上層の樹脂層1dとの間にも、配線パターン12a,12bが形成されている。最上層の樹脂層1dの上面には複数の配線パターン13a〜13eが形成されており、このうち、空洞層11の直上に位置する配線パターン13c,13dの間には、弾性表面波フィルタのような温度特性変化の大きな部品20が表面実装されている。この部品20は、空洞層11の面積より投影面積の小さな部品であり、空洞層11の領域内に配置されている。図2に示すように、発熱部品3と空洞層11と温度特性変化の大きな部品20とがモジュール基板1の厚み方向(上下方向)に配置されているので、部品内蔵モジュールAの面積方向の高集積化・小型化が可能になる。また、他の配線パターン13a,13b間、13b,13c間、13d,13e間にも表面実装部品21が実装されている。これら部品21は、温度特性変化の小さな部品が望ましく、例えばアルミナセラミクスを用いたチップ抵抗やチップコイル、セラミックコンデンサなどがある。
この実施例では、枠状の配線パターン10と上面の配線パターン13aとがビアホール導体14を介して接続され、配線パターン12aと上面の配線パターン13bとがビアホール導体15を介して接続され、配線パターン12bと上面の配線パターン13eとがビアホール導体16を介して接続されている。さらに、配線パターン12bと枠状の配線パターン10とがビアホール導体17を介して接続され、枠状の配線パターン10と配線パターン4bとがビアホール導体18を介して接続されている。発熱部品3の熱がモジュール基板1の上面に伝導するには、必ず枠状の配線パターン10を経由しなければならず、しかも枠状の配線パターン10は樹脂層1a〜1dに比べて熱伝導率が高いので、この配線パターン10が熱せられる。この枠状の配線パターン10からモジュール基板1の下面または上面に形成された配線パターン13a,13e,7bにビアホール導体14、16、17、18、6bを介して接続することで、配線パターン10の熱を外部に容易に放出でき、放熱性が良好となる。
なお、配線パターンの形状およびビアホール導体の接続構造は、図1に限らないことは勿論である。
図1に示す部品内蔵モジュールAを実装基板(マザーボード)に実装すると、配線パターン7a,7bが実装基板の配線パターンに接続されるとともに、高熱伝導層2も半田付けなどによって実装基板の配線パターンに接続される。部品内蔵モジュールAを作動させると、発熱部品3が発熱するが、その熱の一部は高熱伝導層2から実装基板に対して伝導され、放熱される。また、熱の残りの部分は上方に向かって伝わるが、発熱部品3の直上に形成された空洞層11によって上方への放熱が抑制されるため、空洞層11の直上に位置する温度特性変化の大きな部品20に伝わる熱が抑制され、部品20の特性変動を抑えることができる。
次に、上記構成の部品内蔵モジュールAの製造方法を図3Aおよび図3Bに従って説明する。
まず工程(1)では、支持板30上に貼り付けられているCu箔などよりなる電極をエッチングし、高熱伝導層2と配線パターン7a,7bを形成する。なお、配線パターン7a,7bは、めっき、蒸着等で直接支持板30上に形成してもよい。支持板30は、例えば薄肉な金属板(例えば厚み1.0mmのSUS)で形成されている。上記高熱伝導層2の上に発熱部品3を背面を向けて接着固定する。
工程(2)では、支持板30の部品搭載側にプリプレグ1aを圧着し、プリプレグ1a内に発熱部品3を埋設する。
工程(3)では、プリプレグ1aを硬化させ、その後、支持板30を剥離することで、下面に高熱伝導層2と配線パターン7a,7bが露出した樹脂板1aを形成する。
次に、工程(4)では、樹脂板1aの上面に配線パターン4a,4bを形成するとともに、配線パターン4a,4bと発熱部品3の入出力電極3a,3bとをビアホール導体5a,5bを介して接続する。同様に、配線パターン4a,4bと最下面の配線パターン7a,7bとをビアホール導体6a,6bを介して接続する。
工程(5)では、上記のように構成した樹脂板1aの上にさらにプリプレグ1bを圧着し、積層する。
工程(6)では、プリプレグ1bを硬化させ、その上に枠状の配線パターン10を形成するとともに、配線パターン10と配線パターン4bとをビアホール導体18によって接続する。
工程(7)では、別工程で硬化済みの樹脂板1cの片面に配線パターン12a,12bを形成しておく。
工程(8)では、工程(7)で作成した樹脂板1cを、工程(6)で作成した基板の上に接着し、その間の配線パターン10の枠内に空洞部11を形成する。この段階で、樹脂板1cに配線パターン10と12bとを接続するビアホール導体17を形成してもよいし、工程(7)で予めビアホール導体17を形成しておいてもよい。
工程(9)では、上記のように接着した樹脂板1cの上にプリプレグ1dを圧着し、積層する。
工程(10)では、プリプレグ1dを硬化させ、その上に配線パターン13a〜13eを形成するとともに、ビアホール導体14、15、16を形成する。
最後に、工程(11)では、配線パターン13a〜13eの上に温度特性変化の大きな部品20と表面実装部品21とを実装することにより、部品内蔵モジュールAを完成する。
図3Aおよび図3Bでは単一の部品内蔵モジュールAの製造工程について説明したが、実際にはマザー状態で工程(1)〜(11)を実施し、その後で個別モジュールにカットする。そのため、量産性の高い製造方法を実現できる。
また、モジュール基板1は樹脂層1a〜1dで構成された4層構造に限らないことは勿論であり、空洞層11をどの樹脂層の間に形成するかも任意である。少なくとも、発熱部品3と温度特性変化の大きな部品20との間に位置しておればよい。
図1では、枠状の配線パターン10の外周部がモジュール基板1の外周面まで延びる形状としたが、少なくとも内側に空洞部形成用の開口部10aを備えた形状であればよく、外周部がモジュール基板1の外周面に達する必要はない。また、枠状部分の外側を一部切除したり、枠状部分に開口部を形成し、これらを介してビアホール導体を挿通配置することで、配線パターン10の上下に位置する配線パターンを相互に導通させる構造としてもよい。
本発明にかかる部品内蔵モジュールの一例の断面図である。 図1に示す部品内蔵モジュールの空洞層を形成した部分の平面図である。 図1に示す部品内蔵モジュールの製造工程の前半を示す工程図である。 図1に示す部品内蔵モジュールの製造工程の後半を示す工程図である。 従来の部品内蔵モジュールの断面図である。
符号の説明
A 部品内蔵モジュール
1 モジュール基板
1a〜1d 樹脂層
2 高熱伝導層
3 発熱部品(電力増幅用半導体素子)
10 枠状の配線パターン
10a 開口部
11 空洞層
20 温度特性変化の大きな部品(弾性表面波フィルタ)

Claims (4)

  1. 複数の樹脂層を積層してなるモジュール基板を備え、
    上記モジュール基板の下層部に位置する上記樹脂層の内部に動作時に発熱を伴う部品が埋設されており、
    上記発熱を伴う部品の真上にあたる上記モジュール基板の内部に、枠状の配線パターンが形成され、
    上記枠状の配線パターンの内側に、配線パターンと同一厚みで外部に露出しない空洞層が形成され、
    上記空洞層の真上にあたる上記モジュール基板の上面または内層に温度特性変化の大きな部品が配置されていることを特徴とする部品内蔵モジュール。
  2. 上記空洞層は上記発熱を伴う部品および上記温度特性変化の大きな部品より大きな面積を有することを特徴とする請求項1に記載の部品内蔵モジュール。
  3. 支持板上に形成された高熱伝導層の上に、動作時に発熱を伴う部品を固定する工程と、
    上記支持板の部品固定面側に第1プリプレグを圧着し、第1プリプレグの内部に上記発熱を伴う部品を埋設する工程と、
    上記第1プリプレグを硬化し、上記支持板を剥離する工程と、
    上記第1プリプレグを硬化した第1樹脂層の上に、上記動作時に発熱を伴う部品と接続された第1配線パターンを形成する工程と、
    上記第1配線パターンの上に1つまたは複数の層からなる第2樹脂層を形成する工程と、
    上記第2樹脂層の上に枠状の第2配線パターンを形成する工程であって、上記第2配線パターンの内側の開口部が上記動作時に発熱を伴う部品の直上位置となるように形成する工程と、
    上記第2配線パターンの上に、硬化済みの第3樹脂層を接着し、上記開口部内において第2樹脂層と第3樹脂層の間に第2配線パターンと同一厚みで外部に露出しない空洞層を形成する工程と、
    上記第3樹脂層の上に第3配線パターンを介して1つまたは複数の第4樹脂層を形成する工程と、
    上記第4樹脂層の上面に第4配線パターンを形成する工程と、
    上記空洞層の直上位置にある上記第4配線パターンに対し、温度特性変化の大きな部品を実装する工程と、を有することを特徴とする部品内蔵モジュールの製造方法。
  4. 上記空洞層は上記発熱を伴う部品および上記温度特性変化の大きな部品より大きな面積を有することを特徴とする請求項3に記載の部品内蔵モジュールの製造方法。
JP2005163395A 2005-06-03 2005-06-03 部品内蔵モジュールの製造方法 Expired - Fee Related JP4507986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005163395A JP4507986B2 (ja) 2005-06-03 2005-06-03 部品内蔵モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005163395A JP4507986B2 (ja) 2005-06-03 2005-06-03 部品内蔵モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2006339466A true JP2006339466A (ja) 2006-12-14
JP4507986B2 JP4507986B2 (ja) 2010-07-21

Family

ID=37559745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005163395A Expired - Fee Related JP4507986B2 (ja) 2005-06-03 2005-06-03 部品内蔵モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP4507986B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
JP2009231634A (ja) * 2008-03-24 2009-10-08 Toshiba Lighting & Technology Corp 基板装置および照明装置
JP2017069480A (ja) * 2015-10-01 2017-04-06 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
JP2020009909A (ja) * 2018-07-09 2020-01-16 株式会社デンソー 回路基板の放熱構造

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269413A (ja) * 1999-03-18 2000-09-29 Nec Corp 半導体装置
JP2003078253A (ja) * 2001-08-30 2003-03-14 Ando Electric Co Ltd プリント基板の内層接続構造
JP2003283132A (ja) * 2002-03-25 2003-10-03 Fujikura Ltd 多層フレキシブルプリント基板及び多層フラットケーブルの積層構造並びにこの構造を利用した電気接続箱
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
JP2005347390A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269413A (ja) * 1999-03-18 2000-09-29 Nec Corp 半導体装置
JP2003078253A (ja) * 2001-08-30 2003-03-14 Ando Electric Co Ltd プリント基板の内層接続構造
JP2003283132A (ja) * 2002-03-25 2003-10-03 Fujikura Ltd 多層フレキシブルプリント基板及び多層フラットケーブルの積層構造並びにこの構造を利用した電気接続箱
JP2005129771A (ja) * 2003-10-24 2005-05-19 Kyocera Corp 多層配線基板およびマイクロ化学チップ
JP2005347390A (ja) * 2004-06-01 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856209B1 (ko) * 2007-05-04 2008-09-03 삼성전자주식회사 집적회로가 내장된 인쇄회로기판 및 그 제조방법
US8629354B2 (en) 2007-05-04 2014-01-14 Samsung Electronics Co., Ltd. PCB having embedded IC and method for manufacturing the same
JP2009231634A (ja) * 2008-03-24 2009-10-08 Toshiba Lighting & Technology Corp 基板装置および照明装置
JP2017069480A (ja) * 2015-10-01 2017-04-06 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
JP2020009909A (ja) * 2018-07-09 2020-01-16 株式会社デンソー 回路基板の放熱構造
JP7135514B2 (ja) 2018-07-09 2022-09-13 株式会社デンソー 回路基板の放熱構造

Also Published As

Publication number Publication date
JP4507986B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
JP2017063177A (ja) 超小型放熱器を備えたプリント回路基板の製造方法
WO2003103355A1 (ja) 複合多層基板およびそれを用いたモジュール
JPWO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JPH1117349A (ja) 高周波集積回路装置およびその製造方法
TW201911984A (zh) 電路板及其製作方法
JP2005051088A (ja) 熱伝導部材付きプリント基板及びその製造方法
JP5577694B2 (ja) 部品内蔵モジュール
JP4507986B2 (ja) 部品内蔵モジュールの製造方法
JP2005311230A (ja) 回路モジュールおよびこの回路モジュールを用いた回路装置
JP2008091814A (ja) 回路基板及び回路基板の製造方法
US20190103335A1 (en) Electronic component-embedded board
KR100919539B1 (ko) 방열기판 및 그 제조방법
JP6587795B2 (ja) 回路モジュール
JP4875926B2 (ja) 多層配線板及びその製造方法
JP6089713B2 (ja) 電子機器
JPH0787223B2 (ja) プリント基板及びその製造方法
JP6686467B2 (ja) 電子部品放熱構造
JP6633151B2 (ja) 回路モジュール
JP2015018931A (ja) 発熱素子搭載用配線基板の製造方法
JP2019029622A (ja) 放熱基板及び放熱基板の製造方法
JP2011114019A (ja) 回路モジュールおよび回路モジュールの実装方法
JP4411506B2 (ja) 光通信器
JP4761200B2 (ja) コントローラ
JP2004146419A (ja) 複合多層基板およびそれを用いたモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100324

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4507986

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees