JP2006339466A - 部品内蔵モジュールおよびその製造方法 - Google Patents
部品内蔵モジュールおよびその製造方法 Download PDFInfo
- Publication number
- JP2006339466A JP2006339466A JP2005163395A JP2005163395A JP2006339466A JP 2006339466 A JP2006339466 A JP 2006339466A JP 2005163395 A JP2005163395 A JP 2005163395A JP 2005163395 A JP2005163395 A JP 2005163395A JP 2006339466 A JP2006339466 A JP 2006339466A
- Authority
- JP
- Japan
- Prior art keywords
- component
- wiring pattern
- layer
- module
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229920005989 resin Polymers 0.000 claims abstract description 57
- 239000011347 resin Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 48
- 230000020169 heat generation Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000002788 crimping Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 description 17
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 230000017525 heat dissipation Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000010897 surface acoustic wave method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
Abstract
【解決手段】部品内蔵モジュールAは、複数の樹脂層1a〜1dからなるモジュール基板1の下層の樹脂層の内部に発熱部品3を埋設し、温度特性変化の大きな部品20をその上層に配置する。発熱部品3と温度特性変化の大きな部品20とが厚み方向に並んで配置され、両者の間に空洞層11を形成する。空洞層11の断熱効果により温度特性変化の大きな部品20に対する熱影響を低くできると同時に、空洞層11は枠状の配線パターン10と同一厚みで形成されるので、モジュール基板1を薄型化できる。
【選択図】 図1
Description
請求項1に係る発明は、複数の樹脂層を積層してなるモジュール基板を備え、上記モジュール基板の下層部に位置する上記樹脂層の内部に動作時に発熱を伴う部品が埋設されており、上記発熱を伴う部品の真上にあたる上記モジュール基板の内部に、枠状の配線パターンが形成され、上記枠状の配線パターンの内側に、配線パターンと同一厚みで外部に露出しない空洞層が形成され、上記空洞層の真上にあたる上記モジュール基板の上面または内層に温度特性変化の大きな部品が配置されていることを特徴とする部品内蔵モジュールである。
なお、本発明において、温度特性変化の大きな部品はモジュール基板の上面または内層に配置される。モジュール基板の上面に搭載する場合、最上面である必要はなく、例えばモジュール基板の上面に凹部が形成されている場合には、凹部底面上に温度特性変化の大きな部品を搭載してもよい。また、モジュール基板の内層に配置する場合には、モジュール基板内に埋設すればよい。
高熱伝導層としては、モジュール基板を構成する樹脂材料より熱伝導率の高い材料であればよいが、金属パターンまたは金属板で構成した場合には、熱伝導性がよく、放熱性に優れている。また、金属製の高熱伝導層の上に発熱量の大きな部品の背面を接着すれば、熱伝導面積が大きくなり、発熱部品の熱を効率よく外部に放出することができる。
この場合、発熱部品が搭載されている金属製の高熱伝導層は、発熱部品の放熱専用層であってもよいし、グランド電極を兼ねてもよい。
空洞層の面積を発熱部品および温度特性変化の大きな部品より大きくすることで、発熱部品から温度特性変化の大きな部品への熱伝達経路が長くなり、温度特性変化の大きな部品への熱影響をさらに低減できる。
部品内蔵モジュールAは、エポキシ樹脂等の絶縁性樹脂よりなる複数の樹脂層1a〜1dを積層したモジュール基板1を備えている。この実施例では、樹脂層1a〜1dは4層構造とされているが、3層あるいは5層以上であってもよい。
なお、配線パターンの形状およびビアホール導体の接続構造は、図1に限らないことは勿論である。
まず工程(1)では、支持板30上に貼り付けられているCu箔などよりなる電極をエッチングし、高熱伝導層2と配線パターン7a,7bを形成する。なお、配線パターン7a,7bは、めっき、蒸着等で直接支持板30上に形成してもよい。支持板30は、例えば薄肉な金属板(例えば厚み1.0mmのSUS)で形成されている。上記高熱伝導層2の上に発熱部品3を背面を向けて接着固定する。
工程(2)では、支持板30の部品搭載側にプリプレグ1aを圧着し、プリプレグ1a内に発熱部品3を埋設する。
工程(3)では、プリプレグ1aを硬化させ、その後、支持板30を剥離することで、下面に高熱伝導層2と配線パターン7a,7bが露出した樹脂板1aを形成する。
次に、工程(4)では、樹脂板1aの上面に配線パターン4a,4bを形成するとともに、配線パターン4a,4bと発熱部品3の入出力電極3a,3bとをビアホール導体5a,5bを介して接続する。同様に、配線パターン4a,4bと最下面の配線パターン7a,7bとをビアホール導体6a,6bを介して接続する。
工程(5)では、上記のように構成した樹脂板1aの上にさらにプリプレグ1bを圧着し、積層する。
工程(6)では、プリプレグ1bを硬化させ、その上に枠状の配線パターン10を形成するとともに、配線パターン10と配線パターン4bとをビアホール導体18によって接続する。
工程(7)では、別工程で硬化済みの樹脂板1cの片面に配線パターン12a,12bを形成しておく。
工程(8)では、工程(7)で作成した樹脂板1cを、工程(6)で作成した基板の上に接着し、その間の配線パターン10の枠内に空洞部11を形成する。この段階で、樹脂板1cに配線パターン10と12bとを接続するビアホール導体17を形成してもよいし、工程(7)で予めビアホール導体17を形成しておいてもよい。
工程(9)では、上記のように接着した樹脂板1cの上にプリプレグ1dを圧着し、積層する。
工程(10)では、プリプレグ1dを硬化させ、その上に配線パターン13a〜13eを形成するとともに、ビアホール導体14、15、16を形成する。
最後に、工程(11)では、配線パターン13a〜13eの上に温度特性変化の大きな部品20と表面実装部品21とを実装することにより、部品内蔵モジュールAを完成する。
また、モジュール基板1は樹脂層1a〜1dで構成された4層構造に限らないことは勿論であり、空洞層11をどの樹脂層の間に形成するかも任意である。少なくとも、発熱部品3と温度特性変化の大きな部品20との間に位置しておればよい。
1 モジュール基板
1a〜1d 樹脂層
2 高熱伝導層
3 発熱部品(電力増幅用半導体素子)
10 枠状の配線パターン
10a 開口部
11 空洞層
20 温度特性変化の大きな部品(弾性表面波フィルタ)
Claims (4)
- 複数の樹脂層を積層してなるモジュール基板を備え、
上記モジュール基板の下層部に位置する上記樹脂層の内部に動作時に発熱を伴う部品が埋設されており、
上記発熱を伴う部品の真上にあたる上記モジュール基板の内部に、枠状の配線パターンが形成され、
上記枠状の配線パターンの内側に、配線パターンと同一厚みで外部に露出しない空洞層が形成され、
上記空洞層の真上にあたる上記モジュール基板の上面または内層に温度特性変化の大きな部品が配置されていることを特徴とする部品内蔵モジュール。 - 上記空洞層は上記発熱を伴う部品および上記温度特性変化の大きな部品より大きな面積を有することを特徴とする請求項1に記載の部品内蔵モジュール。
- 支持板上に形成された高熱伝導層の上に、動作時に発熱を伴う部品を固定する工程と、
上記支持板の部品固定面側に第1プリプレグを圧着し、第1プリプレグの内部に上記発熱を伴う部品を埋設する工程と、
上記第1プリプレグを硬化し、上記支持板を剥離する工程と、
上記第1プリプレグを硬化した第1樹脂層の上に、上記動作時に発熱を伴う部品と接続された第1配線パターンを形成する工程と、
上記第1配線パターンの上に1つまたは複数の層からなる第2樹脂層を形成する工程と、
上記第2樹脂層の上に枠状の第2配線パターンを形成する工程であって、上記第2配線パターンの内側の開口部が上記動作時に発熱を伴う部品の直上位置となるように形成する工程と、
上記第2配線パターンの上に、硬化済みの第3樹脂層を接着し、上記開口部内において第2樹脂層と第3樹脂層の間に第2配線パターンと同一厚みで外部に露出しない空洞層を形成する工程と、
上記第3樹脂層の上に第3配線パターンを介して1つまたは複数の第4樹脂層を形成する工程と、
上記第4樹脂層の上面に第4配線パターンを形成する工程と、
上記空洞層の直上位置にある上記第4配線パターンに対し、温度特性変化の大きな部品を実装する工程と、を有することを特徴とする部品内蔵モジュールの製造方法。 - 上記空洞層は上記発熱を伴う部品および上記温度特性変化の大きな部品より大きな面積を有することを特徴とする請求項3に記載の部品内蔵モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163395A JP4507986B2 (ja) | 2005-06-03 | 2005-06-03 | 部品内蔵モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005163395A JP4507986B2 (ja) | 2005-06-03 | 2005-06-03 | 部品内蔵モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006339466A true JP2006339466A (ja) | 2006-12-14 |
JP4507986B2 JP4507986B2 (ja) | 2010-07-21 |
Family
ID=37559745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005163395A Expired - Fee Related JP4507986B2 (ja) | 2005-06-03 | 2005-06-03 | 部品内蔵モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4507986B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100856209B1 (ko) * | 2007-05-04 | 2008-09-03 | 삼성전자주식회사 | 집적회로가 내장된 인쇄회로기판 및 그 제조방법 |
JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
JP2017069480A (ja) * | 2015-10-01 | 2017-04-06 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
JP2020009909A (ja) * | 2018-07-09 | 2020-01-16 | 株式会社デンソー | 回路基板の放熱構造 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269413A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | 半導体装置 |
JP2003078253A (ja) * | 2001-08-30 | 2003-03-14 | Ando Electric Co Ltd | プリント基板の内層接続構造 |
JP2003283132A (ja) * | 2002-03-25 | 2003-10-03 | Fujikura Ltd | 多層フレキシブルプリント基板及び多層フラットケーブルの積層構造並びにこの構造を利用した電気接続箱 |
JP2005129771A (ja) * | 2003-10-24 | 2005-05-19 | Kyocera Corp | 多層配線基板およびマイクロ化学チップ |
JP2005347390A (ja) * | 2004-06-01 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-06-03 JP JP2005163395A patent/JP4507986B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000269413A (ja) * | 1999-03-18 | 2000-09-29 | Nec Corp | 半導体装置 |
JP2003078253A (ja) * | 2001-08-30 | 2003-03-14 | Ando Electric Co Ltd | プリント基板の内層接続構造 |
JP2003283132A (ja) * | 2002-03-25 | 2003-10-03 | Fujikura Ltd | 多層フレキシブルプリント基板及び多層フラットケーブルの積層構造並びにこの構造を利用した電気接続箱 |
JP2005129771A (ja) * | 2003-10-24 | 2005-05-19 | Kyocera Corp | 多層配線基板およびマイクロ化学チップ |
JP2005347390A (ja) * | 2004-06-01 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100856209B1 (ko) * | 2007-05-04 | 2008-09-03 | 삼성전자주식회사 | 집적회로가 내장된 인쇄회로기판 및 그 제조방법 |
US8629354B2 (en) | 2007-05-04 | 2014-01-14 | Samsung Electronics Co., Ltd. | PCB having embedded IC and method for manufacturing the same |
JP2009231634A (ja) * | 2008-03-24 | 2009-10-08 | Toshiba Lighting & Technology Corp | 基板装置および照明装置 |
JP2017069480A (ja) * | 2015-10-01 | 2017-04-06 | 富士通株式会社 | 電子部品、電子装置及び電子装置の製造方法 |
JP2020009909A (ja) * | 2018-07-09 | 2020-01-16 | 株式会社デンソー | 回路基板の放熱構造 |
JP7135514B2 (ja) | 2018-07-09 | 2022-09-13 | 株式会社デンソー | 回路基板の放熱構造 |
Also Published As
Publication number | Publication date |
---|---|
JP4507986B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2017063177A (ja) | 超小型放熱器を備えたプリント回路基板の製造方法 | |
WO2003103355A1 (ja) | 複合多層基板およびそれを用いたモジュール | |
JPWO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
JP2008103615A (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
JPH1117349A (ja) | 高周波集積回路装置およびその製造方法 | |
TW201911984A (zh) | 電路板及其製作方法 | |
JP2005051088A (ja) | 熱伝導部材付きプリント基板及びその製造方法 | |
JP5577694B2 (ja) | 部品内蔵モジュール | |
JP4507986B2 (ja) | 部品内蔵モジュールの製造方法 | |
JP2005311230A (ja) | 回路モジュールおよびこの回路モジュールを用いた回路装置 | |
JP2008091814A (ja) | 回路基板及び回路基板の製造方法 | |
US20190103335A1 (en) | Electronic component-embedded board | |
KR100919539B1 (ko) | 방열기판 및 그 제조방법 | |
JP6587795B2 (ja) | 回路モジュール | |
JP4875926B2 (ja) | 多層配線板及びその製造方法 | |
JP6089713B2 (ja) | 電子機器 | |
JPH0787223B2 (ja) | プリント基板及びその製造方法 | |
JP6686467B2 (ja) | 電子部品放熱構造 | |
JP6633151B2 (ja) | 回路モジュール | |
JP2015018931A (ja) | 発熱素子搭載用配線基板の製造方法 | |
JP2019029622A (ja) | 放熱基板及び放熱基板の製造方法 | |
JP2011114019A (ja) | 回路モジュールおよび回路モジュールの実装方法 | |
JP4411506B2 (ja) | 光通信器 | |
JP4761200B2 (ja) | コントローラ | |
JP2004146419A (ja) | 複合多層基板およびそれを用いたモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4507986 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |