JP2005347390A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2005347390A
JP2005347390A JP2004163142A JP2004163142A JP2005347390A JP 2005347390 A JP2005347390 A JP 2005347390A JP 2004163142 A JP2004163142 A JP 2004163142A JP 2004163142 A JP2004163142 A JP 2004163142A JP 2005347390 A JP2005347390 A JP 2005347390A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
semiconductor device
connection electrode
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004163142A
Other languages
English (en)
Other versions
JP3838369B2 (ja
Inventor
Shinya Tokunaga
真也 徳永
Akihiro Takeda
明弘 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004163142A priority Critical patent/JP3838369B2/ja
Publication of JP2005347390A publication Critical patent/JP2005347390A/ja
Application granted granted Critical
Publication of JP3838369B2 publication Critical patent/JP3838369B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体チップ間の伝熱を効果的に遮断あるいは抑制することにより、半導体装置を正常かつ安定に動作させる。
【解決手段】配線基板1上に第1の半導体チップ2を配置し、第1の半導体チップ2上に第2の半導体チップ3を配置し、第1の半導体チップ2と第2の半導体チップ3との間に空洞12を有する支柱4を配置し、支柱4の空洞12によって伝熱方向を制御する。
【選択図】 図1

Description

本発明は半導体装置およびその製造方法に関し、特に半導体チップが動作時に発生する熱による半導体装置の誤動作を低減する方法に関する。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、1つのパッケージ内に複数の半導体チップを積層することで、高集積化、高機能化及び高速化を実現する技術が提案されている。
しかしながら、半導体チップを積層する場合、複数の半導体チップを高集積にパッケージ化しているために、パッケージ内の半導体チップの搭載数が多い分だけ、半導体装置全体の発熱量が多くなる傾向が強く、半導体チップから発せられた熱を、半導体装置の外部へ効率良く逃がすことができない。そのため、このことが原因となって電子回路の誤動作あるいは機能破壊を引き起こす。
そこで、熱伝導率の高い物質を利用して半導体チップに発生する熱を効率よくパッケージの外部に放散させる構成が提案されている。
しかしながら、1つのパッケージ内に複数の半導体チップを積層した場合、半導体チップを形成する金属シリコンの熱伝導率が高いため、上記放熱構成を備えていたとしても、上層または下層の半導体チップが動作した際に発生した熱が他方の半導体チップへ伝熱し、その結果、半導体チップは、自らが動作する際に発生する熱に加えて他方の半導体チップが発生する熱の影響をも受けてしまう。
半導体チップの温度は、このような理由により正常動作可能な温度を超え、誤動作あるいは機能破壊を引き起こす可能性がある。
そこで、積層した半導体チップ間に存在するもの、例えば電気絶縁性基板の熱伝導率を低くすることにより、積層した半導体チップ間の熱干渉を小さくする技術が提案されている。(特許文献1参照)
特開2002−217355号公報。
しかしながら、半導体チップの高集積化、高速化が進み、積層した半導体チップ間に存在するもの、例えば電気絶縁性基板の熱伝導率を低くするだけでは効率的に熱干渉を制御することが難しくなってきている。
そこで、半導体チップを積層した場合に、上層の半導体チップが下層の半導体チップで発生した熱の影響を受ける、また逆に、下層の半導体チップが上層の半導体チップで発生した熱の影響を受けることによる誤動作あるいは機能破壊を引き起こすことがないように、効率の良い断熱構造により半導体チップの伝熱方向を制御し、半導体チップを長期間にわたり正常かつ安定に動作させることができる小型・高信頼性の半導体装置を提供することを目的とする。
前記の目的を達成するため、本発明に係る半導体装置は、半導体チップが発生する熱を他方の半導体チップへ伝播させないための伝熱方向を制御する構造を備えた半導体装置を提供する。具体的には、第1の半導体チップと第2の半導体チップとの間に断熱効果を持つ構造(空洞を有する支柱)を設けることにより、第1の半導体チップと第2の半導体チップとの間を効果的に断熱して、伝熱方向を制御する。
本発明に係る半導体装置は、第1の半導体チップと第2の半導体チップのどちらか一方が動作する際に発生した熱が、他方に伝熱することを効果的に遮断あるいは抑制することができる。そのため、両半導体チップともに、他方の半導体チップの熱の影響を受けない。その結果、両半導体チップとも、正常動作可能な温度を超えることがなくなる。これにより、誤動作あるいは機能破壊を起こさず、長期間にわたり正常かつ安定に動作する半導体装置を得ることができる。
以下、本発明の半導体装置およびその製造方法の実施形態について、図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係わる半導体装置を一部断面にして示す模式図であり、図2は、第1の実施形態に係わる半導体装置を上から見て示す模式図である。
本実施形態の半導体装置は、配線基板1と、第1の半導体チップ2と、第2の半導体チップ3とを備える。具体的には、半導体装置は、図1と図2に示すように、配線基板1に、第1の半導体チップ2がその回路形成面(外部接続電極形成面)を対向させて搭載され、第1の半導体チップ2のパッド電極(外部接続電極)5aと、配線基板1の基板接続電極(外部接続電極)6とがバンプ8等を介して電気接続される。これにより、第1の半導体チップ2は、配線基板1にフリップチップ実装される。
この状態で、基板とチップとの隙間に充填されたチップ固定用樹脂9により配線基板1と第1の半導体チップ2とは接着固定されており、基板とチップとの間の隙間はチップ固定用樹脂9により封止される。チップ固定用樹脂9は、エポキシ樹脂等から構成され、含有される他の成分の材質や含有量を制御することで、熱伝導率が調整される。
第1の半導体チップ2の上面に、第2の半導体チップ3が積層配置される。第2の半導体チップ3は、第1の半導体チップ2と同じかそれより若干小さい平面上の大きさ(平面サイズ)を有する。第2の半導体チップ3は、支柱4を介在させて、第1の半導体チップ2上に配置される。第2の半導体チップ3は、回路形成面(外部接続電極形成面)を上にして、その裏面を配線基板1に対向させた状態で第1の半導体チップ2上に搭載される。
支柱4はその内部に空洞12を有する。本実施形態では、支柱4は、全周を囲む矩形の枠4aと、その対角それぞれを連結する平面視X字状の内壁4bとを備えており、枠4aと内壁4bとの間に空洞12が形成される。空洞12は支柱4の高さ方向(両半導体チップの対向方向)に沿って貫通して形成される。空洞12は第1の半導体チップ2と第2の半導体チップ3との間の断熱を確保するために形成される。支柱4の高さ寸法は十分なる前記断熱性能を発揮できる容量を有する空洞12が形成される寸法に設定される。このような支柱4の高さ寸法の一例としては100μm程度を挙げることができる。この寸法は、空洞12を真空状態にした場合における最適な寸法の一例である。支柱4は上記したように、空洞12により断熱性能を発揮するものであるため、その材質は断熱性能の高いものが要求される。好適には、具体的には例えば、セラミックガラスやアクリル系の樹脂が用いられる。
なお、支柱4の形状は、全周を囲む枠状でなくともよく、その周形状の一部が欠けていてもよい。要は、内部に空洞12が形成される形状であればよい。支柱4は、断熱性能の高い接着剤13(図示省略)により、第1の半導体チップ2の天面もしくは第2の半導体チップ3の下面に載置固定される。このとき、支柱4は次の向きに配置される。すなわち、第1の半導体チップ2の上部、もしくは第2の半導体チップ3の下部に空洞12が配置され、空洞12を介して第1、第2の半導体チップ2、3の表面が露出する向きに支柱4は配置される。なお、支柱4は、第1の半導体チップ2または第2の半導体チップ3に一体に成形されていてもよい。
第2の半導体チップ3は、回路形成面(外部接続電極形成面)の裏面を第1の半導体チップ2に対向させた向きに載置されているため、第2の半導体チップ3のパッド電極(外部接続電極)5bは、配線基板1の基板接続電極6にボンディングワイヤ7を介して電気接続される。このようにして第1の半導体チップ2と第2の半導体チップ3とが実装された配線基板1の基板実装面が封止用樹脂10により封止される。封止用樹脂10は、配線基板1より熱伝導率が低い樹脂材料から構成される。このような封止用樹脂10の熱伝導率の設定は、第1の半導体チップ2や第2の半導体チップ3で生じた熱を優先的に配線基板1に伝熱させるために実施される。封止用樹脂10は例えば、エポキシ樹脂から構成される。また、チップ固定用樹脂9は、封止用樹脂10より熱伝導率が高く樹脂材料から構成される。このような熱伝導率の設定は、第1の半導体チップ2や第2の半導体チップ3で生じた熱を効率よく配線基板1に伝熱させるために実施される。
なお、図における符号11は、配線基板1の裏面に設けられた外部接続端子であって、例えば半田バンブから構成される。
本実施形態の構造では、第1の半導体チップ2と第2の半導体チップ3との間に形成された空洞12によって伝熱方向を制御することで、熱による半導体装置の誤動作を低減することができる。具体的には、第1の半導体チップ2の駆動で生じる熱は、空洞12の断熱効果により、上側の第2の半導体チップ3に伝熱しにくくなる。その結果、第1の半導体チップ2で生じる熱は、チップ固定用樹脂9を介して配線基板1に伝熱され、さらに配線基板1を介して外部に放散される。そのため、第2の半導体チップ3では、自身の発熱に加えて第1の半導体チップ2から伝熱される熱の相乗作用に起因する誤動作が生じにくい。反対に第2の半導体チップ3の駆動で生じる熱は、空洞12の断熱効果により、下側の第1の半導体チップ2に伝熱しにくくなる。その結果、第2の半導体チップ3で生じる熱は、封止用樹脂10を介して外部に放散される。そのため、第1の半導体チップ2では、自身の発熱に加えて第2の半導体チップ3から伝熱される熱の相乗作用に起因する誤動作が生じにくい。なお、第1の半導体チップ2は、封止用樹脂10にも接しているため、第1の半導体チップ2の熱が封止用樹脂10を介して第2の半導体チップ3に伝熱される可能性がある。そのような熱伝導を抑制するためには、チップ固定用樹脂9や配線基板1は、封止用樹脂10より熱伝導率の高い材料が用いられている。これにより、第1の半導体チップ2の熱は、配線基板1に優先的に伝熱されて封止用樹脂10にはほとんど伝熱されることがなくなる。
(第2の実施形態)
図3は、本発明の第2の実施形態に係わる半導体装置を一部断面にして示す模式図であり、図4は、本発明の第2の実施形態に係わる半導体装置を上から見て示す模式図である。
本実施形態の半導体装置の構成は基本的に第1の実施形態の構造と同様の構成を備えている。そのため、同一ないし同様の構成には同一の符号を付し、それらに付いての説明は省略する。
本実施形態が、第1の実施形態と異なるのは、第1の半導体チップ2をボンディングワイヤ7を介して配線基板1に電気接続している点である。そのため、第1の半導体チップ2は、その回路形成面(外部電極形成面)を上にし、その裏面を配線基板1に対向させた向きで配線基板1上に配置される。さらには、第1の半導体チップ2のパッド電極5aに接続されたボンディングワイヤ7を引き回す領域を確保するために、第2の半導体チップ3の平面的な大きさ(平面サイズ)は、第1の半導体チップ2より一回り小さくされる。本実施形態では、第1の半導体チップ2のパッド電極5aは、第1の半導体チップ2の回路形成面の周縁に沿って配置されている。そのため、第2の半導体チップ3の外周縁は、パッド電極5aの形成領域(第1の半導体チップ2の回路形成面の周縁)より平面的に内側なる(平面サイズが小さくなる)。
本実施形態の作用効果は第1の実施形態と同様となる。ただし、第1の半導体チップ2の外部接続電極形成面が、第2の半導体チップ3側となるため、第1の半導体チップ2で生じる熱は第2の半導体チップ3に伝熱しやすい。そのため、支柱4を設けることで第1の半導体チップ2の熱を第2の半導体チップ3に伝熱しにくくする本発明の構成は、より効果を発揮する。
(第3の実施形態)
図5は、本発明の第3の実施形態に係わる半導体装置を一部断面にして示す模式図であり、図6は、本発明の第3の実施形態に係わる半導体装置を上から見て示す模式図である。
本実施形態の構成は、基本的に第2の実施形態の構成と同様である。ただし、以下の点で、第2の実施の形態と異なる。第2の実施形態では、第2の半導体チップ3の平面的な大きさ(平面サイズ)を、第1の半導体チップ2より一回り小さくすることで、第1の半導体チップ2のパッド電極5aに接続されたボンディングワイヤ7を引き回す領域を確保していた。これに対して、本実施形態では、支柱4の高さ寸法をより大きくすることで、第1の半導体チップ2と第2の半導体チップ3との間の離間間隔を十分に大きくし、これにより、パッド電極5aに接続されたボンディングワイヤ7の引き回し領域を確保している。この場合、支柱4の平面的な大きさ(平面サイズ)4a(図6参照)は、第1の半導体チップ2の外部接続電極形成面におけるパッド電極5aの形成領域5c(図6参照)より一回り小さく設定される。
このようにしてボンディングワイヤ7の引き回し領域を確保するため第2の半導体チップ3の平面的な大きさ(平面サイズ)に課されていた制限を、本実施形態はなくすことができ、第1の半導体チップ2と同様もしくはそれ以上にすることが可能となる。
このように、本実施形態では、第1の半導体チップ2のボンディングワイヤ7が第2の半導体チップ3に触れないようにするスペーサの役割を支柱4が果たす。
(第4の実施形態)
図7は、本発明の第4の実施形態に係わる半導体装置を一部断面にして示す模式図であり、本発明の第1の実施形態の変形例である。
図7に示すように、支柱中の空洞12を真空室12aにしている。これにより、第1の半導体チップ2と第2の半導体チップ3との間の伝熱を真空室12aによって可能な限り遮断することで伝熱方向を制御しており、これにより、熱による半導体装置の誤動作をさらに効率よく低減している。
(第5の実施形態)
図8は、本発明の第5の実施形態に係わる半導体装置を一部断面にして示す模式図であり、本発明の第1の実施形態の変形例である。
図8に示すように、支柱中の空洞12に断熱材12bを挿入することにより、第1の半導体チップ2と第2の半導体チップ3との間の伝熱を断熱材12bによりできる限り遮断することで伝熱方向を制御しており、これにより、熱による半導体装置の誤動作をさらに効率よく低減している。断熱材12bとしては、例えば、支柱4より熱膨張率が低く断熱性の高い液体ゲル材を用いることができる。
(第6の実施形態)
図9は、本発明の第6の実施形態に係わる半導体装置を一部断面にして示す模式図であり、図10は、本発明の第6の実施形態に係わる半導体装置を上から見て示す模式図であり、本発明の第1の実施形態の変形例である。
図9と図10に示すように、第1の半導体チップ2と第2の半導体チップ3とのうち発熱が顕著な半導体チップにおいて、その発熱が最も高い所に、空洞12が配置されるように支柱4の形状を形成したうえで、さらに空洞12がその位置になるように支柱4を配置する。この状態で、支柱4の外側で半導体チップに挟まれた残りの箇所に接着剤13を充填する。これにより、空洞12をその効果を発揮するうえで最適な位置に配置することができ、かつ、第1の半導体チップ2と第2の半導体チップ3の接着効果を向上させることができる。ここで、第1の半導体チップ2と第2の半導体チップ3とにおいて発熱が最も高い所とは、半導体チップの全領域の中で、活性度合いが他の領域より高い、換言すれば、消費電力が他の領域より高くて活性化率が他の領域より高い領域をいう。なお、空洞12を配置する位置としては上記のほか、次の位置でもよい。すなわち、第1の半導体チップ2と第2の半導体チップ3とのうち一方の発熱の影響を受ける他方の半導体チップにおいて、その発熱の影響が最も大きい所に、空洞12が配置されるように支柱4の形状を形成したうえで、さらに空洞12がその位置になるように支柱4を配置する。ここで、発熱の影響がもっとも大きい所とは、半導体チップの全領域の中で、他の領域より動作条件に敏感で、そのために、外部からの熱の影響を受けやすい領域をいう。
(第1の実施形態の半導体装置の製造方法)
図11は、本発明の第1の実施形態に係わる半導体装置の製造工程について示すフローチャートである。
図11に示すように、
・配線基板1と第1の半導体チップ2と第2の半導体チップ3とを準備する(ステップS101)。
・第1の半導体チップ2のパッド電極5上にバンプ8を形成する(ステップS102)。
・第1の半導体チップ2の回路形成面を配線基板1に対向させて、第1の半導体チップ2を配線基板1に実装して両者を電気接続する(ステップS103)。
・第1の半導体チップ2と配線基板1の隙間にチップ固定用樹脂9を充填して固定する(ステップS104)。
・空洞12を有する支柱4を準備する(ステップS105)。
・第1の半導体チップ2と支柱4とを接着剤13で接着する(ステップS106)。
・第2の半導体チップ3の回路形成面を上にして、第2の半導体チップ3を支柱4に接着剤13で接着する(ステップS107)。
・第2の半導体チップ3のパッド電極5と配線基板1の基板接続電極6とをボンディングワイヤ7で接続する(ステップS108)。
・第1の半導体チップ2と第2の半導体チップ3とを実装した配線基板1を封止用樹脂10で封止する(ステップS109)。
・配線基板1に半田バンプ等からなる外部接続端子11を形成することで、半導体装置を完成させる(ステップS110、S111)。
(第2、第3の実施の形態の半導体装置の製造方法)
図12は、本発明の第2および第3の実施形態に係わる半導体装置の製造工程について示すフローチャートである。この製造方法は、図11を参照して説明した第1の実施の形態の半導体装置の製造方法と同様であり、同一ないし同一の工程には、同一のステップ番号を付しており、それらの工程についての説明は省略する。
図12に示すように、
・第1の半導体チップ2のパッド電極5上にバンプ8を形成し(ステップS102)、
・第1の半導体チップ2の回路形成面を配線基板1に対向させて、第1の半導体チップ2を配線基板1に実装して両者を電気接続する(S103)に替わり、第1の半導体チップ2の回路形成面を上にしその裏面を第1の半導体チップ2に対向させて、第1の半導体チップ2を配線基板1の上に配置する。(ステップS201)、
・第1の半導体チップ2と配線基板1との隙間にチップ固定用樹脂9を充填して固定した後で(ステップS104)、
・第1の半導体チップ2のパッド電極5aと配線基板1の基板接続電極6とをボンディングワイヤ7で接続する(ステップS202)。
(第4の実施形態の半導体装置の製造方法)
図13は、本発明の第4の実施形態に係わる半導体装置の製造工程について示すフローチャートである。この製造方法は、図11を参照して説明した第1の実施の形態の半導体装置の製造方法と同様であり、同一ないし同一の工程には、同一のステップ番号を付しており、それらの工程についての説明は省略する。
図13に示すように、
・第1の半導体チップ2と支柱4とを接着剤13で接着した後(ステップS106)、
・一体化した配線基板1、第1の半導体チップ2、支柱4と、第2の半導体チップ3とを、真空室内に収納したのち、真空装置を真空抜きする(ステップS301)。
・この状態で、第2の半導体チップ3の回路形成面を上にして、第2の半導体チップ3を接着剤で支柱4に接着することで、支柱内の空洞12を真空室12aにする(ステップS107)。
(第5の実施形態の半導体装置の製造方法)
図14は、本発明の第5の実施形態に係わる半導体装置の製造工程について示すフローチャートである。この製造方法は、図11を参照して説明した第1の実施の形態の半導体装置の製造方法と同様であり、同一ないし同一の工程には、同一のステップ番号を付しており、それらの工程についての説明は省略する。
図14に示すように、
・第1の半導体チップ2と支柱4を接着剤13で接着した後で(ステップS106)、
・支柱4内の空洞12に断熱材12bを充填する(ステップS401)。
(第6の実施形態の半導体装置の製造方法)
図15は、本発明の第6の実施形態に係わる半導体装置の製造工程について示すフローチャートである。この製造方法は、図11を参照して説明した第1の実施の形態の半導体装置の製造方法と同様であり、同一ないし同一の工程には、同一のステップ番号を付しており、それらの工程についての説明は省略する。
図15に示すように、
・第1の半導体チップ2と支柱4を接着剤13で接着した後(ステップS106)、
・支柱4の外側で第1の半導体チップ2と第2の半導体チップ3に挟まれた箇所に接着剤13を充填する(ステップS501)。
以上説明したように、本発明は、半導体チップを積層した半導体装置おいて、半導体チップが動作時に発生する熱による半導体装置の誤動作を低減する方法等に有用である。
第1の実施形態に係わる半導体装置を一部断面にして示す模式図。 第1の実施形態に係わる半導体装置を上から見て示す模式図。 第2の実施形態に係わる半導体装置を一部断面にして示す模式図。 第2の実施形態に係わる半導体装置を上から見て示す模式図。 第3の実施形態に係わる半導体装置を一部断面にして示す模式図。 第3の実施形態に係わる半導体装置を上から見て示す模式図。 第4の実施形態に係わる半導体装置を一部断面にして示す模式図。 第5の実施形態に係わる半導体装置を一部断面にして示す模式図。 第6の実施形態に係わる半導体装置を一部断面にして示す模式図。 第6の実施形態に係わる半導体装置を上から見て示す模式図。 第1の実施形態の半導体装置の製造工程を示すフローチャート。 第2、第3の実施形態の半導体装置の製造工程を示すフローチャート。 第4の実施形態の半導体装置の製造工程を示すフローチャート。 第5の実施形態の半導体装置の製造工程を示すフローチャート。 第6の実施形態の半導体装置の製造工程を示すフローチャート。
符号の説明
1 配線基板
2 第1の半導体チップ
3 第2の半導体チップ
4 支柱
5a、5b パッド電極
6 基板接続電極
7 ボンディングワイヤ
8 バンプ
9 チップ固定用樹脂
10 封止用樹脂
11 外部接続端子
12 空洞
12a 真空室
12b 断熱材
13 接着剤

Claims (11)

  1. 配線基板と、
    前記配線基板上に配置された第1の半導体チップと、
    前記第1の半導体チップ上に配置された第2の半導体チップと、
    前記第1の半導体チップと前記第2の半導体チップとの間に配置されるとともに、内部に空洞を有する支柱と、
    を備えることを特徴とする半導体装置。
  2. 請求項1に記載の半導体装置において、
    前記空洞は、両半導体チップの対向方向に沿って貫通する形状を有する、
    ことを特徴とする半導体装置。
  3. 請求項1または2に記載の半導体装置において、
    前記配線基板の両半導体チップ配置面を、前記第1、第2の半導体チップとともに封止する封止用樹脂を有し、当該封止用樹脂は、前記配線基板より熱伝導率が低い、
    ことを特徴とする半導体装置。
  4. 請求項3に記載の半導体装置において、
    前記第1の半導体チップと前記配線基板との間の隙間は、チップ固定用樹脂により充填されており、当該チップ固定用樹脂は、前記封止用樹脂より熱伝導率が高い、
    ことを特徴とする半導体装置。
  5. 請求項1ないし4のいずれかに記載の半導体装置において、
    前記第1の半導体チップは前記配線基板にフリップチップ実装されており、
    前記第2の半導体チップは外部接続電極形成面の裏面を前記第1の半導体チップに対向させて配置されており、
    前記第2の半導体チップの外部接続電極形成面に設けられた外部接続電極と、前記配線基板の基板接続電極とは、ワイヤボンディングにより電気接続されている、
    ことを特徴とする半導体装置。
  6. 請求項1ないし5のいずれかに記載の半導体装置において、
    前記第1の半導体チップはその外部接続電極形成面の裏面を前記配線基板に対向させて配置されており、
    前記第2の半導体チップはその外部接続電極形成面の裏面を前記第1の半導体チップに対向させて配置されており、
    前記第1、第2の半導体チップの外部接続電極形成面に設けられた外部接続電極それぞれと前記配線基板の基板接続電極とは、ワイヤボンディングにより電気接続されており、
    前記第2の半導体チップは、前記第1の半導体チップの外部接続電極形成領域より小さい平面サイズを有する、
    ことを特徴とする半導体装置。
  7. 請求項1ないし4のいずれかに記載の半導体装置において、
    前記第1の半導体チップはその外部接続電極形成面の裏面を前記配線基板に対向させて配置されており、
    前記第2の半導体チップはその外部接続電極形成面の裏面を前記第1の半導体チップに対向させて配置されており、
    前記第1、第2の半導体チップの外部接続電極形成面に設けられた外部接続電極それぞれと、前記配線基板の基板接続電極とは、ワイヤボンディングにより電気接続されており、
    前記支柱は、前記第1の半導体チップの外部接続電極と前記配線基板の基板接続電極とを電気接続するワイヤの引き回し領域が十分に確保される高さ寸法を有する、
    ことを特徴とする半導体装置。
  8. 請求項1ないし7のいずれかに記載の半導体装置において、
    前記支柱の空洞を真空にする、
    ことを特徴とする半導体装置。
  9. 請求項1ないし7のいずれかに記載の半導体装置において、
    前記支柱の空洞に、前記配線基板、前記チップ固定用樹脂及び前記封止樹脂より熱伝導率の低い断熱材を設ける、
    ことを特徴とする半導体装置。
  10. 請求項1ないし9のいずれかに記載の半導体装置において、
    前記第1、第2の半導体チップの発熱が最も大きい領域に前記空洞が対向するように前記支柱を配置する、ことを特徴とする半導体装置。
  11. 第1の半導体チップと第2の半導体チップとが配線基板に積層配置されてなる半導体装置の製造方法であって、
    前記第1の半導体チップを前記配線基板に配置するとともに、前記第1の半導体チップの外部接続電極と前記配線基板の基板接続電極とを電気接続する工程と、
    前記第1の半導体チップと前記配線基板とをチップ固定用樹脂で固定するとともに、前記第1の半導体チップと前記配線基板との間の隙間を前記チップ固定用樹脂で封止する工程と、
    内部に空洞を有する支柱を用意したうえで、当該支柱を前記第1の半導体チップ上に配置する工程と、
    前記第2の半導体チップを前記支柱を介在させて前記第1の半導体チップ上に積層配置する工程と、
    前記第2の半導体チップの外部接続電極と前記配線基板の基板接続電極とを電気接続する工程と、
    前記配線基板の両半導体チップ配置面を、前記第1、第2の半導体チップとともに、封止用樹脂で封止する工程と、
    とを含むことを特徴とする半導体装置の製造方法。
JP2004163142A 2004-06-01 2004-06-01 半導体装置 Expired - Fee Related JP3838369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004163142A JP3838369B2 (ja) 2004-06-01 2004-06-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004163142A JP3838369B2 (ja) 2004-06-01 2004-06-01 半導体装置

Publications (2)

Publication Number Publication Date
JP2005347390A true JP2005347390A (ja) 2005-12-15
JP3838369B2 JP3838369B2 (ja) 2006-10-25

Family

ID=35499502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004163142A Expired - Fee Related JP3838369B2 (ja) 2004-06-01 2004-06-01 半導体装置

Country Status (1)

Country Link
JP (1) JP3838369B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法
JP2008066714A (ja) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
WO2012091140A1 (ja) * 2010-12-30 2012-07-05 株式会社ザイキューブ インターポーザ及びそれを用いた半導体モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339466A (ja) * 2005-06-03 2006-12-14 Murata Mfg Co Ltd 部品内蔵モジュールおよびその製造方法
JP4507986B2 (ja) * 2005-06-03 2010-07-21 株式会社村田製作所 部品内蔵モジュールの製造方法
JP2008066714A (ja) * 2006-09-05 2008-03-21 Samsung Electronics Co Ltd チップ間の熱伝達遮断スペーサを備えるマルチチップパッケージ
JP2012015225A (ja) * 2010-06-30 2012-01-19 Hitachi Ltd 半導体装置
WO2012091140A1 (ja) * 2010-12-30 2012-07-05 株式会社ザイキューブ インターポーザ及びそれを用いた半導体モジュール
JP2012142458A (ja) * 2010-12-30 2012-07-26 Zycube:Kk インターポーザ及びそれを用いた半導体モジュール
US9386685B2 (en) 2010-12-30 2016-07-05 Zycube Co., Ltd. Interposer and semiconductor module using the same

Also Published As

Publication number Publication date
JP3838369B2 (ja) 2006-10-25

Similar Documents

Publication Publication Date Title
EP3373331B1 (en) Semiconductor package with stiffener ring
KR102608133B1 (ko) 반도체 장치
KR100899314B1 (ko) 반도체 장치 및 그 제조 방법
JP3644662B2 (ja) 半導体モジュール
KR102012989B1 (ko) 실리콘-온-절연체를 포함하는 반도체 패키지
JP2005302951A (ja) 電力用半導体装置パッケージ
JP2009295959A (ja) 半導体装置及びその製造方法
EP3509097A1 (en) Semiconductor package having a stiffener ring
KR100896179B1 (ko) 스택 패키지 및 그 제조방법
JP2019071412A (ja) チップパッケージ
JP7247574B2 (ja) 半導体装置
JP2012004166A (ja) 配線基板、配線基板組立体及び半導体装置
US8598701B2 (en) Semiconductor device
EP3792969B1 (en) Semiconductor package having liquid-cooling lid
KR20050014676A (ko) 회로 모듈
KR20100120006A (ko) 전력 모듈 패키지
KR20120005185A (ko) 스택 패키지
KR102586458B1 (ko) 반도체 서브 어셈블리 및 반도체 파워 모듈
JP3838369B2 (ja) 半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP2007281201A (ja) 半導体装置
JP2611671B2 (ja) 半導体装置
JP4657262B2 (ja) 半導体装置
JPH04206554A (ja) 半導体装置
JP5078631B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110811

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees