JP2000331831A

JP2000331831A - 積層型インピーダンス素子

Info

Publication number: JP2000331831A
Application number: JP11137425A
Authority: JP
Inventors: Haruki Hoshi; 晴輝保志
Original assignee: Tokin Corp
Current assignee: Tokin Corp
Priority date: 1999-05-18
Filing date: 1999-05-18
Publication date: 2000-11-30

Abstract

(57)【要約】【課題】積層型インピーダンス素子において、従来と
同じ形状でよりインピーダンス特性の優れた素子を提供
すること。【解決手段】磁性体もしくは非磁性体セラミクス層３
１と導電体層３２とを積層して同時焼結して作製する積
層型インピーダンス素子に関し、素子内部に互いに平行
に配置された２つもしくはそれ以上の螺旋状導電体を設
けることで、ＬＣ共振点付近および低周波数領域でのイ
ンピーダンス特性を改善する。また、別に素子内部に低
誘電率層３５，３６を設けることで、高周波数領域での
インピーダンス特性を同時に改善する。低誘電率層３
５，３６にはステアタイトとガラスの混合物が適してい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁性体もしくは非
磁性体セラミクスと複数の螺旋状導電体からなる表面実
装用の積層型インピーダンス素子に関するものである。

【０００２】

【従来の技術】近年の電子機器の小型化・高周波化によ
り、ＥＭＩ対策が重要性を増している。電子機器のＥＭ
Ｉ対策のために多用されている部品が、インピーダンス
素子である。一般に、インピーダンス素子は、除去した
い周波数のノイズを、素子の有するインピーダンス特性
によって遮蔽し、ＥＭＩ対策としている。このために、
電子機器の信号系に直列にインピーダンス素子を挿入し
てノイズを遮断することが一般的に行われている。

【０００３】また、パワーアンプ等のアクティブ素子の
電源ラインに対しても、アクティブ素子によって発生す
る信号周波数のノイズの電源ラインへの漏洩を、インピ
ーダンス素子を電源ライン内に直列に挿入することで抑
制する、ＥＭＩ対策が行われている。

【０００４】近年における電子機器の小型化の要求によ
り、プリント配線基板上に実装されるインピーダンス素
子は、積層型とすることで小型化されている。一般に、
積層型インピーダンス素子は、軟磁性フェライト粉末お
よび／または非磁性体セラミクス、および結合剤からな
る磁性体層もしくは非磁性体層と、導電性粉末および結
合剤からなる導電体層とを、スクリーン印刷などの方法
で交互に積層する方法で製造される。この方法で磁性体
層の中に、螺旋状に、かつ螺旋軸の方向が両端の外部電
極面とは平行な向きとなるように導電体層を設けたの
ち、磁性体層と導電体層とを同時焼結する方法で形成し
ている。

【０００５】従来の積層型のインピーダンス素子の構造
例を図８に示す。図８（ａ）は垂直断面図、図８（ｂ）
は同一の素子を上面から見た内部構造の投影図である。
図８において、素子本体は、フェライトからなる磁性セ
ラミクス８１にて構成されており、その内部に導電体８
２が存在する。導電体８２は、連続した１本の導体であ
り、磁性セラミクス８１内で９ターンの螺旋構造を描い
ている。導電体８２の両端は、それぞれ外部電極８３、
８４に接続されていて、インピーダンス素子の使用時に
は電流を導電体８２に導いている。

【０００６】

【発明が解決しようとする課題】しかし、上述の従来の
磁性体もしくは非磁性体セラミクスの中に螺旋状導電体
を設けた従来の積層型インピーダンス素子には、以下の
欠点がある。即ち、高インピーダンスを得るためには、
導電体のターン数を多くする必要があるが、この場合、
結果として、同素子が高さ方向に厚くなってしまう。さ
らに、ターン数の多いインピーダンス素子では、浮遊容
量が大きくなるために、高周波帯域では大きなインピー
ダンスが得られないという問題がある。

【０００７】従って、本発明は、懸る従来の技術の欠点
を解消し、素子の高さが低く、かつ、高周波帯域におい
てもインピーダンスが大きい積層型インピーダンス素子
を提供するものである。

【０００８】

【課題を解決するための手段】本発明によれば、素子高
さを高くせずに、螺旋状導電体のターン数を多くするた
めに、１つの積層型インピーダンス素子内に２つまたは
それ以上の螺旋状導電体を積層形成して、それぞれ隣り
合う導電体どうしの端部を互いに接続し、さらに両端の
螺旋状導電体については残ったもう一方の端部を各々外
部電極と接続する。また、高周波領域でのインピーダン
スの低下を抑制するために、外部電極と前記両端の螺旋
状導電体とのそれぞれの間に低誘電率層を形成する。こ
れにより、小形で高さが低く、高周波帯域でも大きなイ
ンピーダンスが得られる積層型インピーダンス素子が得
られる。

【０００９】即ち、本発明は、磁性体もしくは非磁性体
セラミクス層と導電体層とを積層して同時焼結すること
により、螺旋状導電体を磁性体もしくは非磁性体セラミ
クスの中に設けた積層型インピーダンス素子において、
該螺旋状導電体が、互いに平行に配置された２つ以上の
螺旋状導電体であり、かつ該螺旋状導電体が、電気的に
互いに直列に接続された構成をとり、前記磁性体もしく
は非磁性体セラミクスの内部に設けられていることを特
徴とする積層型インピーダンス素子である。

【００１０】また、本発明は、磁性体もしくは非磁性体
セラミクス層と導電体層とを積層して同時焼結すること
により、螺旋状導電体を磁性体もしくは非磁性体セラミ
クスの中に設けた積層型インピーダンス素子において、
該積層型インピーダンス素子内部に低誘電率層を形成す
ることを特徴とする積層型インピーダンス素子である。

【００１１】また、本発明は、前記低誘電率層の比誘電
率が１０以下であることを特徴とする積層型インピーダ
ンス素子である。

【００１２】また、本発明は、前記低誘電率層がステア
タイトとガラスからなることを特徴とする積層型インピ
ーダンス素子である。

【００１３】また、本発明は、前記低誘電率層を前記螺
旋状導電体と外部電極間に形成することを特徴とする積
層型インピーダンス素子である。

【００１４】また、本発明は、互いに平行に配置された
２つ以上の螺旋状導電体を有する積層型インピーダンス
素子であり、かつ、前記低誘電率層を有することを特徴
とする積層型インピーダンス素子である。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。

【００１６】本発明の効果については、次のように考え
られる。即ち、積層型インピーダンス素子において、Ｌ
Ｃ共振点付近およびそれよりも低周波数領域でのインピ
ーダンスの絶対値Ｚは、ＬＣ共振点より低い場合には、
近似的にリアクタンスＸ_Ｌのみで記述でき、数１で表わ
すことができる。また、ＬＣ共振点付近でのインピーダ
ンスの絶対値Ｚは、近似的にレジスタンスＲのみで記述
できることから、数２で表わすことができる。

【００１７】

【数１】

【００１８】

【数２】

【００１９】本発明で記述する、磁性体もしくは非磁性
体セラミクスの中に２つまたはそれ以上の螺旋状導電体
が直列に接続され、かつ互いに平行に設置された積層型
インピーダンス素子では、従来の素子に比べて磁路断面
積Ａ_ｅは減少する。しかし、インピーダンスの絶対値Ｚ
は、数１、数２のいずれの場合でも、螺旋状導電体のタ
ーン数Ｎの２乗に比例して増加するため、磁路断面積Ａ
_ｅの減少の影響を打ち消し、結果として、逆に増加す
る。従って、ＬＣ共振点付近またはそれ以下の周波数ｆ
の場合、同一の高さ・同一形状の素子であっても、より
高いインピーダンスを持つ素子を作製できる。

【００２０】図１は、本発明の一例で、磁性体セラミク
スの中に２つの螺旋状導電体を直列かつ互いに平行に設
置した積層型インピーダンス素子である。螺旋状導電体
を1つしか設置していない、図８に示す、外形が同一寸
法である従来例との比較では、１つの螺旋状導電体が形
成する磁路断面積Ａ_ｅは図８の従来例の約３分の１であ
る。しかし、螺旋状導電体の総ターン数は、この例では
９ターンから１８ターンへと増加しており、素子の外形
寸法が同一であるにもかかわらず、全体でインピーダン
スの絶対値Ｚは約１.３倍に増加することになる。

【００２１】一方、ＬＣ共振点よりも高周波数領域での
前記積層型素子のインピーダンスの絶対値Ｚは、近似的
にキャパシタンスＣを用いて記述される物理量である、
リアクタンスＸ_Ｃにて記述することができ、数３式で表
わされる。数３には、磁路断面積Ａ_ｅや螺旋状導電体の
ターン数Ｎに関連する項は存在しないので、２つまたは
それ以上の螺旋状導電体を内部に設けることでは、素子
のインピーダンスを増加させることはできない。この高
周波数領域での素子のインピーダンスの改善は、別の方
法によって解決される。

【００２２】

【数３】

【００２３】上記の数３から、積層型インピーダンス素
子のキャパシタンスＣが小さければ、高周波数領域で大
きなインピーダンスを有する素子が得られることがわか
る。ここで、数３のキャパシタンスＣは、以下の数４式
で表わされる。これによると、螺旋状導電体間の比誘電
率と、導電体と外部電極間の比誘電率のいずれかを小さ
くすれば、全体のキャパシタンスＣが小さくなり、すな
わちリアクタンスＸ_Ｃが大きくなるので、高周波帯域で
大きなインピーダンスが得られる。理由を以下に詳解す
る。

【００２４】

【数４】

【００２５】図４は、図３に示した本発明の実施例の場
合について、ＬＣ共振点付近よりも高周波数領域の場合
の、積層型インピーダンス素子の近似的な等価回路を示
したものである。この周波数領域では、積層型インピー
ダンス素子は等価的に複数のキャパシタであるとほぼ見
なすことができる。この場合、螺旋状導電体や外部電極
が各キャパシタを構成する対向する電極に相当する。

【００２６】図４は、２つの螺旋状導電体を内含した例
を示していて、この場合は近似的に３つのキャパシタを
直列に接続した回路と等価である。この回路全体のキャ
パシタンスＣを小さくするには、各キャパシタＣ_１、Ｃ
_２、Ｃ_３の少なくとも１つ以上のキャパシタンスを小さ
くすればよい。これは、等価的には少なくとも１か所以
上の各キャパシタの対向する電極間距離を引き離すこと
に相当する。回路全体のキャパシタンスＣは、各キャパ
シタＣ_１、Ｃ_２、Ｃ_３の等価的な電極間距離の総和に反
比例するので、少なくとも１か所以上の等価的な電極間
距離が増加すれば、全体のキャパシタンスＣは減少す
る。図４の例では、２箇所のキャパシタＣ _１、Ｃ_３の位
置に低誘電率層を設置し、設置しない場合よりも各々の
部位でのキャパシタンスを減少させている。

【００２７】積層型インピーダンス素子の構成素材とし
て磁性体もしくは非磁性体セラミクスを用いる理由は、
積層型インピーダンス素子の場合、ＬＣ共振点付近およ
びそれよりも低周波数領域での前記μ’およびμ”（セ
ラミクスの比透磁率の実部および虚部）が大きな素材を
用いることで、これらの周波数領域でのインピーダンス
を増大させるためである。磁性体もしくは非磁性体セラ
ミクスには、一般に、前記μ’およびμ”の大きな素材
が多く、とくに磁性体であるフェライトなどが適してい
る。

【００２８】しかし、磁性体もしくは非磁性体セラミク
スでは、一般に、比透磁率の実部μ’および虚部μ”の
みならず、比誘電率εも比較的大きい。このことは、Ｌ
Ｃ共振点よりも高周波数領域でのインピーダンスの増大
においては、前記の理由で不利である。従って、図４の
実施例でのＣ_１、Ｃ_３の位置に、用いられているセラミ
クスよりも低誘電率の素材を設置し、全体のインピーダ
ンスを増加させる方法が有効である。そのような素材と
しては、たとえば、石英ガラス（比誘電率：約１）が挙
げられるが、純ガラスの素材は、積層印刷による素子の
作製工程では使用が困難であるので、比較的、比誘電率
の低いセラミクスであるステアタイトと混合して用いら
れる。なお、低誘電率の素材をＣ_２の位置に設置しない
理由は、素子の構成が複雑になるために、作製工程の難
易度が上がることと、結果として、前記のセラミクスの
比透磁率の実部μ'および虚部μ”の値に影響を与える
ためである。

【００２９】

【実施例】次に、本発明を実施例にて詳細に説明する。

【００３０】（実施例１）互いに平行に配置された２つ
の螺旋状導電体層と、磁性体セラミクスであるフェライ
ト層とを積層して同時焼結する方法で、図１に示す積層
型インピーダンス素子を製造した。まず、下記の表１の
組成にて各素材を各々配合し、スパイラルミキサーを用
いて混ぜ合わせ、さらにビーズミルにて混練分散し、フ
ェライトペーストを得た。また、下記の表２の組成にて
各素材を３本ロールミルにて混練分散し、導電体形成用
のＡｇペーストを得た。

【００３１】

【表１】

【００３２】

【表２】

【００３３】本発明の実施例１では、各ペーストを、そ
れぞれ表１および表２の配合比で作製したが、これ以外
の成分、配合比でも、印刷可能なペーストが得られるも
のであれば良い。また、実施例では、配合物の混練分散
装置に三本ロールミルを用いたが、これ以外にもホモジ
ナイザーやサンドミル等を用いても良い。

【００３４】次に、作製したフェライトペーストを、印
刷法により所定の厚さ（５００μｍ）に積層し、その上
にＡｇペーストとフェライトペーストを使用して、図１
に示す螺旋形状が２つの導電体の巻線パターン（この場
合はそれぞれ９ターン）を形成するように、印刷積層を
順に行った。その後、もう一度、フェライトペースト
を、印刷法により所定の厚さ（５００μｍ）に積層し
た。

【００３５】上記作製した積層体を所定の大きさ（電極
間距離６.０ｍｍ×電極塗布面長さ４.０ｍｍ×電極塗布
面高さ４.０ｍｍ）に切断し、これを脱バインダー処理
後、９００℃で一体焼結した。この焼結体の４.０ｍｍ
×４.０ｍｍの大きさの両側の面には、螺旋状導電体に
つながる導電体層の断面が露出している。この２つの面
に、それぞれＡｇを主成分とした導電性ペースト（組成
は記述せず）を塗布し、約６００℃で焼き付けを行い、
外部電極を形成して積層型インピーダンス素子を作製し
た。

【００３６】（比較例１）上記の実施例１と同様の方法
で、図８に示す螺旋形状が１つの導電体の巻線パターン
を印刷積層により作製した。まず、印刷法により所定の
厚さ（５００μｍ）に積層し、その上にＡｇペーストと
フェライトペーストを使用して、螺旋形状の導電体が１
つの巻線パターンを、実施例１の螺旋状導電体1つ分と
同じターン数で形成し、最後にもう一度フェライトペー
ストを印刷法により所定の厚さ（５００μｍ）に積層し
た。用いたフェライトペーストおよびＡｇペーストの組
成、およびその後に実施した脱バインダ処理、切断、一
体焼結、電極塗布および焼き付けの工程は、実施例１の
場合と全く同一である。

【００３７】実施例１および比較例１の方法で作製した
積層型インピーダンス素子の、それぞれのインピーダン
スの周波数特性を、ＹＨＰ製インピーダンスアナライザ
ーＨＰ４２９１Ａを用いて測定した。この結果を図５に
示す。図５から明らかなように、本発明での実施例１に
よる積層型インピーダンス素子は、低周波数領域からグ
ラフの１００ＭＨｚ付近にあるＬＣ共振点の近傍まで、
比較例１に記す素子に比べ常により高いインピーダンス
特性を示している。これより、螺旋状導電体を２個以上
とすることで、素子の寸法形状を変えずにインピーダン
ス特性を改善できることがわかる。このことから従来と
同等のインピーダンス特性で十分な場合には、素子のタ
ーン数を減らすことが可能になり、積層型インピーダン
ス素子の小型化・薄型化が可能といえる。

【００３８】（実施例２）１つの螺旋状導電体層と、磁
性体セラミクスであるフェライト層、およびステアタイ
ト層を積層して同時焼結する方法で、積層型インピーダ
ンス素子を製造した。まず、下記の表３の組成にて各素
材を各々配合し、スパイラルミキサーを用いて各々混ぜ
合わせ、さらにビーズミルにて混練分散し、フェライト
ペースト、ステアタイトペーストをそれぞれ得た。作製
したフェライト層、ステアタイト層の焼結体の誘電率は
それぞれ１７と５であり、ステアタイトが低誘電率層を
形成する。また下記の表４の組成にて各素材を３本ロー
ルミルにて混練分散し、導電体形成用のＡｇペーストを
得た。

【００３９】

【表３】

【００４０】

【表４】

【００４１】本発明の実施例２では、各ペーストをそれ
ぞれ表３および表４の配合比で作製したが、これ以外の
成分、配合比でも、印刷可能なペーストが得られるもの
であれば良い。また、実施例では、配合物の混練分散装
置に三本ロールミルを用いたが、これ以外にもホモジナ
イザーやサンドミル等を用いても良い。

【００４２】次に、作製したフェライトペーストおよび
ステアタイトペーストを、印刷法により所定の厚さ（５
００μｍ）に積層し、その上にＡｇペーストとフェライ
トペースト、ステアタイトペーストを使用して、図２に
示す螺旋形状が１つの導電体の巻線パターン（この場合
は９ターン）を形成するように、印刷積層を順に行っ
た。その後、もう一度フェライトペーストおよびステア
タイトペーストを、印刷法により所定の厚さ（５００μ
ｍ）に積層した。

【００４３】上記作製した積層体を所定の大きさ（電極
間距離６.０ｍｍ×電極塗布面長さ４.０ｍｍ×電極塗布
面高さ４.０ｍｍ）に切断し、これを脱バインダー処理
後、９００℃で一体焼結した。表３では、ステアタイト
と石英ガラスの混合比を１：１としているが、これは、
この混合比の場合、９００℃で良好な一体焼結が可能で
あるからである。これ以外の混合比でも焼結が可能であ
れば良い。この焼結体の４.０ｍｍ×４.０ｍｍの大きさ
の両側の面には、螺旋状導電体につながる導電体層の断
面が露出している。この２つの面にそれぞれＡｇを主成
分とした導電性ペースト（組成は記述せず）を塗布し、
約６００℃で焼き付けを行い、外部電極を形成して積層
型インピーダンス素子を作製した。

【００４４】実施例２の方法で作製した積層型インピー
ダンス素子と、比較例１にて作製した素子のそれぞれの
インピーダンスの周波数特性を、実施例１と同様に、Ｙ
ＨＰ製インピーダンスアナライザーＨＰ４２９１Ａを用
いて測定した。また、同時に実施例１と同様に、ステア
タイトペーストを用いて作製し、かつ螺旋形状が２つの
導電体の巻線パターン（この場合はそれぞれ９ターン）
を持つ、図３に示す形状の積層型インピーダンス素子を
同様の方法で作製し、同じくインピーダンスの周波数特
性を測定した。これら３種の素子の測定結果を図６に示
す。

【００４５】図６から明らかなように、本発明の実施例
２の方法で作製した、図２に示す螺旋形状が１つの導電
体の巻線パターンの素子は、グラフの１００ＭＨｚ付近
にあるＬＣ共振点の近傍から高周波数領域にかけて、比
較例１に記す素子に比べて常により高いインピーダンス
特性を示している。これより、素子内にステアタイトペ
ーストによる低誘電率層を形成することで、素子の寸法
形状を変えずにインピーダンス特性を改善できることが
わかる。

【００４６】また、図６によると、図３に示す螺旋形状
が２つの導電体の巻線パターンを持つ積層型インピーダ
ンス素子の場合には、高周波数領域で図２に記した素子
のインピーダンス特性を上回っている他、比較例１に記
す素子との比較では、低周波数領域からグラフの１００
ＭＨｚ付近のＬＣ共振点を超え、高周波数領域まで、常
により高いインピーダンス特性を示している。これよ
り、低誘電率層を形成することと、螺旋状導電体を２個
以上とすることは、共に積層型インピーダンス素子の寸
法形状を変えずにインピーダンス特性を改善するために
有効な方法であることがわかる。

【００４７】（実施例３）実施例２と同様の方法で、積
層型インピーダンス素子を製造した。まず、フェライト
ペースト、導体形成用Ａｇペーストを実施例２の場合と
同一の配合比で作製した。さらに、下記表５に示す通り
石英ガラスとステアタイトの混合比を変え、ステアタイ
トペーストの焼結体の比誘電率が４から１３の範囲とな
る、５種類のステアタイトガラス粉末を調製した。次
に、これらをそれぞれ下記表６の組成比で、スパイラル
ミキサーを用いて各素材を各々配合し、さらにビーズミ
ルにて混練分散し、５種類のステアタイトペーストを得
た。下記表５および表６に記した以外の混合比、配合比
でも、印刷可能なペーストが得られるものであれば良
い。また、実施例３では、配合物の混練分散装置として
三本ロールミルを用いたが、これ以外にもホモジナイザ
ーやサンドミル等を用いても良い。

【００４８】

【表５】

【００４９】

【表６】

【００５０】これらのフェライトペーストおよびステア
タイトペースト、Ａｇペーストを用い、図３に示す形状
の、螺旋形状が２つの導電体の巻線パターン（この場合
各９ターン）を有する同一形状の積層型インピーダンス
素子を計５種類作製した。素子作製のための積層、脱バ
インダ処理、切断、一体焼結、電極塗布および焼き付け
等の各工程は、実施例１および２の場合と全く同一方法
とした。作製した５種類の素子は、それぞれステアタイ
トを含む低誘電率層の比誘電率が、表５に対応する４か
ら１３の範囲となっている。

【００５１】これら５種類の各素子のインピーダンスの
周波数特性を、実施例１および２の場合と同じくＹＨＰ
製インピーダンスアナライザーＨＰ４２９１Ａを用いて
測定した。その結果を図７に示す。また、比較のため、
前記実施例１にて作製した低誘電率層を持たない素子
（比誘電率は１７）のインピーダンスの周波数特性も共
に示す。図７によると、比誘電率が４から１３の５種類
の素子のインピーダンスの周波数特性は、グラフの１０
０ＭＨｚ付近にあるＬＣ共振点の近傍から高周波数領域
にかけて、いずれも前記実施例１にて作製した素子を上
回っていて、このうち、比誘電率が１０以下の素子の場
合は、顕著な効果が見られることがわかる。また、とく
に、比誘電率が５以下の素子の場合には、さらに高周波
数領域での周波数特性がより改善されることもわかる。

【００５２】

【発明の効果】以上説明したように、本発明によれば、
積層型インピーダンス素子に互いに平行に配置された２
つもしくはそれ以上の螺旋状導電体を内含させ、かつ素
子内部に低誘電率層を形成することによって、低周波数
領域から高低周波数領域まで高いインピーダンス特性を
示し、従ってノイズ吸収特性に優れた素子を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施例１における、２つの螺旋状導電
体を内含する積層型インピーダンス素子の説明図。図１
（ａ）は積層型インピーダンス素子の垂直断面を示す
図、図１（ｂ）は上面から見た内部の投影図。

【図２】本発明の実施例２における、低誘電率層を有す
る積層型インピーダンス素子の説明図。図２（ａ）は積
層型インピーダンス素子の垂直断面を示す図、図２
（ｂ）は上面から見た内部の投影図。

【図３】本発明の実施例２における別の形状、および実
施例３における、２つの螺旋状導電体および低誘電率層
を共に有する積層型インピーダンス素子の説明図。図３
（ａ）は積層型インピーダンス素子の垂直断面を示す
図、図３（ｂ）は上面から見た内部の投影図。

【図４】本発明の実施例２における別の形状、および実
施例３における、２つの螺旋状導電体および低誘電率層
を共に有する積層型インピーダンス素子の説明図。図４
（ａ）は図３（ｂ）と同一の積層型インピーダンス素子
の上面から見た内部の投影図、図４（ｂ）は積層型イン
ピーダンス素子を、高周波数領域において近似的にキャ
パシタと見なした場合の等価回路を示す図。

【図５】本発明の実施例１における積層型インピーダン
ス素子および比較例１のインピーダンスの周波数特性を
示す図。

【図６】本発明の実施例２における２種類の積層型イン
ピーダンス素子および比較例１のインピーダンスの周波
数特性を示す図。

【図７】本発明の実施例３における５種類の積層型イン
ピーダンス素子および比較のための実施例２のインピー
ダンスの周波数特性を示す図。

【図８】本発明の従来例１における、積層型インピーダ
ンス素子の説明図。図８（ａ）は積層型インピーダンス
素子の垂直断面を示す図、図８（ｂ）は上面から見た内
部の投影図。

【符号の説明】

１１，２１，３１，４１，８１磁性体セラミクス１２，２２，３２，４２，８２導電体１３，１４，２３，２４，３３，３４，４３，４４，８
３，８４外部電極２５，２６，３５，３６，４５，４６低誘電率層

Claims

【特許請求の範囲】

【請求項１】磁性体もしくは非磁性体セラミクス層と
導電体層とを積層して同時焼結することにより、螺旋状
導電体を磁性体もしくは非磁性体セラミクスの中に設け
た積層型インピーダンス素子において、該螺旋状導電体
が、互いに平行に配置された２つ以上の螺旋状導電体で
あり、かつ該螺旋状導電体が、電気的に互いに直列に接
続された構成をとり、前記磁性体もしくは非磁性体セラ
ミクスの内部に設けられていることを特徴とする積層型
インピーダンス素子。
【請求項２】磁性体もしくは非磁性体セラミクス層と
導電体層とを積層して同時焼結することにより、螺旋状
導電体を磁性体もしくは非磁性体セラミクスの中に設け
た積層型インピーダンス素子において、該積層型インピ
ーダンス素子内部に低誘電率層を形成することを特徴と
する積層型インピーダンス素子。
【請求項３】前記低誘電率層の比誘電率が１０以下で
あることを特徴とする請求項１記載の積層型インピーダ
ンス素子。
【請求項４】前記低誘電率層がステアタイトとガラス
からなることを特徴とする請求項２または３記載の積層
型インピーダンス素子。
【請求項５】前記低誘電率層を前記螺旋状導電体と外
部電極間に形成することを特徴とする請求項２乃至４の
いずれかに記載の積層型インピーダンス素子。
【請求項６】請求項１記載の、互いに平行に配置され
た２つ以上の螺旋状導電体を有する積層型インピーダン
ス素子であり、かつ、請求項２乃至５のいずれかに記載
の前記低誘電率層を有することを特徴とする積層型イン
ピーダンス素子。