JP3150141B2

JP3150141B2 - 高周波用チップインダクタ

Info

Publication number: JP3150141B2
Application number: JP22351290A
Authority: JP
Inventors: 克彦林
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 1990-08-24
Filing date: 1990-08-24
Publication date: 2001-03-26
Anticipated expiration: 2016-03-26
Also published as: JPH04106909A

Description

【発明の詳細な説明】＜産業上の利用分野＞本発明は、インダクタ、特に高周波用のチップインダ
クタに関する。

＜従来の技術＞高周波用に用いるチップインダクタとしては、従来、
高周波用に改良されたバルク体フェライトコアに巻線し
たチップインダクタや非磁性コアに巻線した空芯チップ
インダクタが使用されている。

フェライトコアを使用するチップインダクタは、空芯
チップインダクタに較べコア材の比透磁率が大きいた
め、コイル巻線を少なくできるので小型化が一般に可能
である。しかしながら、高周波用に用いる場合には、コ
イル巻線を流れる高周波電流がμreff（フェライトコア
の巻線が実効的に受ける比透磁率）とεreff（巻線が、
フェライトコア、及び保護等の目的でチップインダクタ
の外装用にモールドされる樹脂等から実効的に受ける比
誘電率）により、下記式に示す波長短縮効果を受けるた
め、例えば100MHz、特に300MHz以上の高周波帯域ではイ
ンダクタとして機能しなくなる。

式 λｇ＝λ₀/（εreff・μreff）^1/2 一般的にフェライトの透磁率は周波数特性を有し、10
0MHz以上の高周波帯においてはインダクタのＱを劣化さ
せる磁気損失が増加するため、そのような帯域で使用す
ることには不向きである。このため、従来、フェライト
コアを用いる場合には、透磁率を下げてその周波数特性
を広帯域化させるように改良したフェライト材料を使用
して、高周波化をはかっていた。しかし、500MHz以上の
周波数では、透磁率の低下と磁気損失の増加とは避けら
れないものであった。

一方、非磁性コアを用いた空芯チップインダクタの場
合は、巻線が受ける実効比透磁率は１であり、実効比誘
電率は上記フェライトコアを使ったチップインダクタと
同等としても巻線を流れる高周波電流の波長短縮の影響
は多少小さくなり、かつフェライトコアのような磁気の
周波数特性を持たないため、インダクタとしての周波数
特性は良好となる。しかし、必要なインダクタンス値を
得るためには、フェライトコアを使用した場合に比べコ
イル巻線の巻回数を増やすか、あるいはコア径を大きく
する必要があり、フェライトコアを使ったインダクタよ
りチップ部品としての小型化が困難であった。

更に、高周波用チップインダクタではコイル巻線間に
起因する浮遊容量（ストレー・キャパシタンス）が無視
できなくなるため、小型化のためにコイル巻線をフェラ
イトコア、または非磁性コアに緻密に巻き付けるとイン
ダクタンス値により自己共振が比較的低周波側（例えば
1GHz以下の帯域）で発生してしまう。従って、前記の様
なチップインダクタは1GHz帯域程度の高周波域ではイン
ダクタとして機能しなくなるという問題点があった。

その上、フェライトコアあるいは非磁性コアのいずれ
を用いたインダクタでも、インダクタンス値の調整は、
使用するコア径とコイル巻線の巻数により調整を行って
いるが、E24系（JIS規格）のようにインダクタンス値を
細かくシリーズ化させる場合には、コイル巻線の巻回数
を無段階に制御するか径の異なるコアを複数設ける必要
があり、量産時はインダクタンス値の設定により複雑な
工程を伴うという問題があった。

他方、従来のチップインダクタとして、特開昭55−91
804号公報に示されるごとく、フェライト薄板にスルー
ホールを設け、このスルーホールを通してコイルパター
ンを設けたチップインダクタも知られている。しかしな
がら、このようなグリーンシート法によるフェライト素
材を用いたチップインダクタでは、材料の周波数特性の
制約から従来100MHz以上の周波数で使用できるものはな
かった。また、アルミナ等を用いて、仮りに、同様なチ
ップインダクタを構成した場合も、アルミナの焼成温度
が高いことから、使用できる導体材料は導電率の低いタ
ングステン・モリブデン等に限られてしまうため、イン
ダクタの高Ｑ化を図ることができなかった。

＜発明が解決しようとする課題＞本発明の目的は、高周波帯（例えば100MHz〜1GHz帯）
で使用可能であり、小型であり、極めて良好な周波数特
性を示し、高Ｑであるチップインダクタを提供すること
である。

＜課題を解決するための手段＞このような目的は下記（１）〜（５）のいずれかの構
成により達成される。

（１）絶縁体基板と、この絶縁体基板に設けられた厚
膜コイル導体パターンとを備えたチップインダクタであ
って、絶縁体基板が低温焼成誘電体材料で形成され、少なく
とも前記厚膜コイル導体パターン付近の前記絶縁体基板
の比誘電率が15以下であり、前記絶縁体基板が、粒径が１〜８μｍのセラミック骨
材と粒径が0.1〜５μｍのガラスとを低温焼成して形成
されたものであり、前記セラミック骨材は、アルミナ、マグネシア、スピ
ネル、シリカ、フォルステライト、ステアタイトおよび
ジルコニアから選択される１種または２種以上である高
周波用チップインダクタ。

（２）少なくとも前記厚膜コイル導体パターン付近の
前記絶縁体基板の比誘電率が10以下である上記（１）の
高周波用チップインダクタ。

（３）前記絶縁体基板中におけるガラスの含有率が50
〜70体積％である上記（１）または（２）の高周波用チ
ップインダクタ。

（４）前記ガラスが、50〜65重量％のSiO₂と、５〜15
重量％のAl₂O₃と、８重量％以下のB₂O₃と、CaO、SrO、B
aOおよびMgOの１〜４種15〜40重量％とを含む上記
（１）〜（３）のいずれかの高周波用チップインダク
タ。

（５） 100MHz以上の周波数帯域において使用される上
記（１）〜（４）のいずれかの高周波用チップインダク
タ。

＜作用および効果＞本発明の高周波用チップインダクタは、絶縁体基板が
低温焼成誘電体材料で形成されており、少なくとも厚膜
コイル導体パターン付近の絶縁体基板の比誘電率が所定
値以下である。これにより、従来のフェライトコアに巻
線をしたインダクタに比べ、実効比透磁率（μreff）が
１となり、また実効比誘電率（εreff）も低下させるこ
とができる。そもそもフェライトコアに巻線を行うイン
ダクタの場合、フェライトに導線を巻きつけた後、樹脂
等で巻線部を含めて外装モールドを行うため、特にその
樹脂等による巻線に対する実効比誘電率の上昇が心配さ
れるが、本発明では、それらの材料定数による前記式に
示される波長短縮効果の影響を低下させることができ
る。従って、本発明の高周波用チップインダクタは、例
えば100MHz以上、更には300MHz程度以上、1GHz程度まで
の帯域でインダクタとして十分な機能を示す。

また、高周波信号の波長短縮の影響が小さくなるの
で、所望のインダクタンス値の設計が容易となる。

更に、インダクタの厚膜コイル導体パターン付近の基
板の誘電率を低下させたことは、インダクタ内で複数巻
かれるコイル導体パターン間の浮遊静電容量を低減させ
るため、インダクタ自身の自己共振周波数を1GHz以上の
高周波側へシフトさせることが可能となり、インダクタ
として使用できる高周波帯での帯域を広くすることが可
能となる。

また、コア材料としてのフェライトは、100MHz〜1GHz
あるいはそれ以上の帯域では周波数の上昇とともに材料
定数である比透磁率が低下してゆき、更にインダクタと
してのＱを劣化させる磁気損失が増加するため、上記周
波数帯ではフェライトコアによるインダクタは一般的に
適していない。また、フェライト自身の比誘電率はだい
たい101〜15程度にある。従って、本発明で使用される
絶縁体基板で厚膜コイル導体パターン付近の基板の比誘
電率は高くても15以下、好ましくは10以下でなくては、
フェライトを使った時よりも明瞭な効果が得られにく
い。

更に、本発明では、1000℃以下で焼成可能な低温焼成
材料で基板を形成するので、低抵抗ではあるが、焼成温
度が低いために、従来アルミナを使った多層基板等には
使用できなかったAg、Ag−Pd、Cu、Au、Pt等を導体材料
として使用できる。このような低抵抗の導体材料を使用
することにより、高周波帯域での使用に際して問題とな
る表皮効果（高周波電流が導体の表面付近に集中して流
れる現象）による高周波実抵抗値の増加を抑えることが
できる。

また、コアに巻線するインダクタと異なり厚膜コイル
導体パターンによりインダクタンスを発生するため、イ
ンダクタンス調整のための多数のコアを用意する必要は
なく、また外装モールドの必要がないためモールド用の
樹脂金型も不要である。

さらに、本発明で用いる基板は磁性体ではないため比
透磁率は１でありその周波数特性の影響は受けないが、
比誘電率が低いことによりインダクタを構成する厚膜コ
イル導体間の浮遊容量の発生を小さくすることができる
ため、インダクタの見掛けのインピーダンス｛1/（1/ω
Lo−ωCp）Lo:インダクタの持つ本来のインダクタンス
値、Cp:厚膜コイル導体間に発生する浮遊容量、ω：角
周波数、但し、導体パターンの高周波実抵抗は無視｝の
浮遊容量（Cp）による周波数特性の非直線性を低下させ
ることができ、広帯域にわたって（Ｘ≒ωLo）直線性の
良好な周波数特性が得られる。

これらに加え、チップインダクタの強度もきわめて高
い。

＜具体的構成＞以下、本発明の具体的構成を詳細に説明する。

本発明に係わる高周波用チップインダクタは、絶縁体
基板と、この絶縁体基板に設けられた厚膜コイル導体パ
ターンとを備える。本発明では、絶縁体基板が低温焼成
誘電体材料で形成され、少なくとも厚膜コイル導体パタ
ーン付近の絶縁体基板の比誘電率が15以下、好ましくは
10以下である。なお、この比誘電率は、本発明のチップ
インダクタの使用周波数帯域（通常、100MHz〜1GHz）に
おける値である。基板の誘電率をこのような範囲とする
のは、下記の理由による。

高周波帯域でチップインダクタを使用する場合、信号
である高周波電流がインダクタ内のコイル導体中でその
波長による影響を受けないようにするためには、コイル
パターンを構成する導体の長さが前記高周波信号の波長
の1/8程度以下、好ましくは1/10程度以下とする必要が
ある。

ところが、コイルパターンを構成する導体付近の基板
の誘電率に依存して、前記高周波信号は波長短縮の効果
を受ける。このため、磁気的周波数特性を持たない非磁
性誘電体をチップインダクタの基板として使用する場合
に、高誘電率の基板を用いると、著しく導体を短くしな
ければ前記信号の波長短縮による影響を防ぐことはでき
ない。しかし、コイル導体の長さが余り短くなると、必
要とされるチップインダクタとしてのインダクタンス値
を得るためのコイルの巻線等のパターンニングが自由に
できなくなる。

しかし、低誘電率の基板を用いれば、コイル導体の長
さをそれほど短くしなくても前記高周波信号の波長短縮
による影響を低下させることができるため、コイル導体
パターンの形成が前記基板に比べ、自由になる。本発明
が適用される1GHz程度までの帯域では、チップインダク
タのインダクタンス値は、例えば30nH程度以下で、その
程度のインダクタンスが上記の様な問題を生じない比誘
電率の上限が15であることが判明した。

更に、上記周波数帯ではフェライトによるインダクタ
は一般的に適していないが高周波用に改良されたフェラ
イトを考慮した場合、フェライト自身の比誘電率はだい
たい10〜15程度にあるため、本発明で使用される絶縁体
基板で厚膜コイル導体パターン付近の基板の比誘電率は
少なくとも15以下でなくてはフェライトを使ったときよ
りも明瞭な効果が得られにくく、上記基板の比誘電率と
しては10以下が良好であった。また、インダクタの基板
の比誘電率を15以下とすることにより、インダクタ内の
複数のコイル導体間に発生する浮遊容量が低下するた
め、インダクタ自身の自己共振周波数を使用周波数より
高周波側（例えば1GHz以上の帯域）にでき、また、使用
周波数帯において浮遊容量の影響の少ない直線性の良好
なインピーダンスの周波数特性が得られた。

なお、基板の誘電率は、JIS Ｃ 2141やキャビティ
を用いる共振法に基づいて測定すればよい。

基板の構成材料に制限はないが、上記比誘電率を実現
し、また、後述するような低温にて焼成可能とするため
には、セラミック骨材とガラスとのコンポジット構造で
あることが好ましい。セラミック骨材には特に制限はな
く、目的とする比誘電率（εｒ）や焼成温度等に応じ、
例えば、アルミナ（εｒ≒10）、マグネシア（εｒ≒
９）、スピネル（εｒ≒９）、シリカ（εｒ≒４）、フ
ォルステライト（εｒ≒６）、ステアタイト（εｒ≒
６）、ジルコニア（εｒ≒10）等から１種類以上を適宜
選択すればよい。なお、かっこ内のεｒは、各材料の上
記使用周波数帯域での比誘電率のおおよその値である。
従って、これらの骨材を用いた基板の比誘電率の下限
は、通常は４程度、特に５程度である。

基板中におけるガラスの含有率は、50体積％以上、特
に60〜70体積％であることが好ましい。ガラスの含有率
が前記範囲未満であると、コンポジット構造となりにく
く、強度および成形性が低下し、また、後述するような
低温焼成が困難となる。

本発明で用いるガラスとしては、セラミック骨材と同
等程度の比誘電率を有する、ホウケイ酸ガラス、鉛ホウ
ケイ酸ガラス、ホウケイ酸バリウムカリウム、ホウケイ
酸カルシウムガラス酸、ホウケイ酸ストロンチウムガラ
ス、ホウケイ酸亜鉛ガラス等の一般にガラスフリットと
して用いられているものが挙げられ、特に鉛ホウケイ酸
ガラス、ホウケイ酸ストロンチウムガラス等が好適であ
る。そして、ガラス組成としては、 SiO₂:50〜65重量％、 Al₂O₃:5〜15重量％、 B₂O₃:8重量％以下、 CaO、SrO、BaOおよびMgOの１〜４種:15〜40重量％、 PbO:30重量％以下が好ましい。

なお、上記組成には、さらにBi₂O₃、TiO₂、ZrO₂およ
びY₂O₃から選ばれる１種以上が５重量％以下含有されて
いてもよい。

このようなセラミック骨材とガラスとを含有する基板
材料は低温焼成が可能であり、コイルの導体やコンデン
サ電極と同時焼成することができる。

コイルの導体材料およびコンデンサの電極材料に特に
制限はないが、Au、Ag、Ag−Pd、Cu、Pt等、1000℃程度
以下の温度で焼成する必要がある低抵抗の導電性材料を
使用することが好ましい。

コイルの導体パターンに特に制限ななく、例えばスパ
イラル状やヘリカル状等いずれであってもよい。コイル
のインダクタンス値はコイル導体の巻数、およびコイル
導体で囲まれた部分の開口面積によって所望の値に設定
することができる。

本発明のチップインダクタの製造方法には特に制限は
なく、絶縁体グリーンシート上に導体パターンを形成し
積層するグリーンシート法や、絶縁体ペーストと導体ペ
ーストとを交互に厚膜印刷する印刷多層法等を用いる事
ができる。但し、本発明のチップインダクタでは浮遊容
量の増加を防止するためにコイルパターンの層間を適当
に大きくとる必要があり、層間を簡易安定に形成できる
グリーンシート法が好ましい。

グリーンシート法では、まず、基板材料となるグリー
ンシートを作製する。前述した基板構成材料、すなわ
ち、セラミック骨材の粒子およびガラスのフリットを混
合し、これにバインダー、溶剤等のビヒクルを加え、こ
れらを混練してペースト（スラリー）とし、このペース
トを用いて、例えばドクターブレード法、押し出し法等
により、好ましくは0.1〜1.0mm程度の厚さのグリーンシ
ートを所定枚数作製する。

この場合、ガラスの粒径は、0.1〜５μｍ、セラミッ
ク骨材粒子の粒径は１〜８μｍである。

ビヒクルとしては、エチルセルロース、ポリビニルブ
チラールや、メタクリル樹脂、ブチルメタアクリレート
等のアクリル系樹脂等のバインダー、テルピネオール、
ブチルカルビトール等の溶剤、その他各種分散剤、活性
剤、可塑剤等から、目的に応じて適宜選択すればよい。

次に、パンチングマシーンや金型プレスを用いて、グ
リーンシートに必要に応じてスルーホールを形成する。
その後、導体ペーストを各グリーンシート上に、例えば
スクリーン印刷法により10〜30μｍ程度の厚さに印刷
し、コイル導体パターンを形成するとともにスルーホー
ル内に充填する。このような導体ペーストは、前記した
ような導電性粒子とガラスフリットとを混合し、これに
前記と同様のビヒクルを加え、これらを混練してスラリ
ー化することにより作製することが好ましい。なお、導
電性粒子の含有率は、80〜95重量％程度であることが好
ましい。また、導電性粒子の平均粒径は、0.01〜５μｍ
程度であることが好ましい。焼成後の導体や電極の厚さ
は、通常、５〜20μｍ程度である。

第１図及び第２図は、本発明のチップインダクタのコ
イルパターンを示す分解斜視図である。1a〜1cは絶縁体
グリーンシート、2a〜2cは導体パターン、3a〜3bは、ス
ルーホール部導体を示す。

第１図のパターンは、各絶縁体グリーンシート（1a〜
1c）上に、ヘリカル状コイルの一部を分割した導体パタ
ーン（2a〜2c）を設け、各層を、スルーホール部導体
（3a〜3b）で直列に接続したものである。これにより、
一体として、基板に対し、縦方向に、ヘリカル状コイル
を形成している。

第２図は、絶縁体基板の第１層（1a）と第３層（1c）
に複数の直線状導体パターン（2a、2b）を形成し、各導
体パターンを第２層（1b）に設けたスルーホール部導体
（3a、3b）で直列に接続したものである。これにより一
体として、基板に対し横方向にヘリカルコイルを形成し
ている。

パターンニングは、この他スパイラル状の導体パター
ンを内部層となるグリーンシート上に設けても良い。し
かし、高いインダクタンスとチップの小型化を図る点で
は、第１図に示す、縦形のヘリカルパターンが好まし
い。

次に、各グリーンシートを重ね合わせ、約40〜120
℃、50〜1000Kgf/cm²程度で熱プレスし、グリーンシー
トの積層体とする。

尚、チップインダクタの表面には、コイルパターンが
露出しない事がマイグレーション及び、部品実装時の半
田の付着をさける等の点で好ましく最外層には導体パタ
ーンのないグリーンシート層を設けることが好ましい。

次いで、必要に応じ脱バインダー処理、切断用溝の形
成等を行なう。

その後、導体ペーストが印刷されたグリーンシートの
積層体を、下記の条件で同時焼成する。焼成温度は、10
00℃以下、好ましくは800〜1000℃程度、さらに好まし
くは850〜900℃程度である。焼成時間は、１〜３時間程
度、最高温度での保持時間は、10〜15分間程度が好まし
い。焼成雰囲気としては、空気、O₂、あるいはN₂等の不
活性ガス等を挙げることができるが、特に、簡易で、低
コストであるという点で空気が好ましい。ただし、導電
体材料としてCuを用いるときには、不活性ガス中で焼成
することが好ましい。

この後、端子電極を、厚膜印刷焼成、めっき等の手法
で形成する。

＜変形例＞本発明では、以上の他にも種々の変形例が可能であ
る。

（Ａ）第１図、第２図では、各グリーンシートにスルー
ホール充填、導体印刷後に積層を行っているが、これに
替えて、第３図に示す如く、絶縁体グリーンシート（1
a、1b、1c）をスタックし積層体（４）とした後、両面
貫通スルーホール（３）を形成して、その後、導体ペー
スによるスルーホール充填、パターン（２）印刷を行う
こともできる。また更に、焼成した絶縁体ブロックを用
い、その周囲を周回するコイルパターンを厚膜印刷形成
する事も適用可能である。

（Ｂ）また、最外層を、グリーンシートによる絶縁層で
設けるかわりに、オーバーグレーズガラス焼付や、樹脂
コートにより、表面の導体パターンを被覆する事もでき
る。

【図面の簡単な説明】

第１図は、本発明のコイルパターン構成を示す分解斜視
図である。第２図は、本発明の他のコイルパターン構成を示す分解
斜視図である。第３図は、本発明の他の例の製造方法を示す斜視図であ
る。符号の説明 1a、1b、1c……絶縁体グリーンシート２、2a、2b、2c……導体パターン３、3a、3b……スルーホール４……グリーンシート積層体

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01F 17/00 - 17/08

Claims

(57)【特許請求の範囲】

【請求項１】絶縁体基板と、この絶縁体基板に設けられ
た厚膜コイル導体パターンとを備えたチップインダクタ
であって、前記絶縁体基板が低温焼成誘電体材料で形成され、少な
くとも前記厚膜コイル導体パターン付近の前記絶縁体基
板の比誘電率が15以下であり、前記絶縁体基板が、粒径が１〜８μｍのセラミック骨材
と粒径が0.1〜５μｍのガラスとを低温焼成して形成さ
れたものであり、前記セラミック骨材は、アルミナ、マグネシア、スピネ
ル、シリカ、フォルステライト、ステアタイトおよびジ
ルコニアから選択される１種または２種以上である高周
波用チップインダクタ。
【請求項２】少なくとも前記厚膜コイル導体パターン付
近の前記絶縁体基板の比誘電率が10以下である請求項１
の高周波用チップインダクタ。
【請求項３】前記絶縁体基板中におけるガラスの含有率
が50〜70体積％である請求項１または２の高周波用チッ
プインダクタ。
【請求項４】前記ガラスが、50〜65重量％のSiO₂と、５
〜15重量％のAl₂O₃と、８重量％以下のB₂O₃と、CaO、Sr
O、BaOおよびMgOの１〜４種15〜40重量％とを含む請求
項１〜３のいずれかの高周波用チップインダクタ。
【請求項５】100MHz以上の周波数帯域において使用され
る請求項１〜４のいずれかの高周波用チップインダク
タ。