JP2001093734A - 積層インダクタおよびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 移動体通信機器などの高周波回路基板に使用
される開磁路タイプの積層インダクタにおいて、インダ
クタンス値を維持しつつＱ値を高める。 【解決手段】 コイルの導体幅Ｗを３０〜４９μｍと
し、かつ導体幅Ｗに対する導体厚みＴの比を０．４〜３
とする。コイルの導体幅を狭くすることで、電流の流れ
の少ない部分が削除されて効率的にＱ値が向上する。同
時に、コイルの導体厚みを厚くすることで、コイルの狭
幅化に起因する抵抗の上昇分が補われ、全体の抵抗値ひ
いてはインダクタンス値が一定になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信機器な
どの高周波回路基板に使用される開磁路タイプの積層イ
ンダクタに関するものである。

【０００２】

【従来の技術】近年、チップコイル部品は小型化が急速
に進められているが、積層インダクタにおいてはこの小
型化の流れはＱ値の低下を招いている。こうしたＱ値の
低下に対し、従来はコイルの幅を広げ、導体断面積を大
きくすることにより、直流抵抗を下げて、ある程度のＱ
値を確保していた。

【０００３】

【発明が解決しようとする課題】しかし、これでは次の
ような不都合があった。

【０００４】すなわち、チップの横断面積をできる限り
利用してコイルを形成しても、導体幅が広いため、コイ
ルの断面積が小さくなる。そのため、所定のインダクタ
ンス値Ｌを確保するためにはコイルの巻数が増えてしま
い、直流抵抗の上昇やコスト高、歩留まり低下の原因に
なる。

【０００５】また、サイズ的にコイルの巻数が限られる
ため、インダクタンス値を大きくするにも限界がある。

【０００６】さらに、高周波領域においては、図６に示
すように、コイル３の導体幅を広げると、渦電流損失や
両方の外部電極５との距離が短くなることによる浮遊容
量の発生により、抵抗の上昇率が大きくなり、高いＱ値
を得ることができない。

【０００７】本発明は、このような事情に鑑み、小型チ
ップコイル部品であっても、インダクタンス値を維持し
つつＱ値を高めることが可能な積層インダクタおよびそ
の製造方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明では、高周波領域
においては、図７に示すように、表皮効果および近接効
果によってコイルの導体の内側に電流が集中して流れる
という事実に着目し、コイルの導体幅と、この導体幅に
対する導体厚みの比とを特定する手段を採用している。
なお、特開平５−１８２８３２号公報には、導体の幅と
積層方向における間隔の間にＱ値の変動の要因があると
し（第２頁右欄第５〜７行参照）、導体の幅と積層方向
の間隔を選択することによって積層インダクタのＱ値を
向上させる手法が開示されているが（第２頁左欄第４０
〜４６行参照）、これは表皮効果および近接効果によっ
てコイルの導体の内側に電流が集中して流れるという事
実に着目したものではなく、この点で本発明とは基本的
な考え方が根本的に異なるものである。

【０００９】すなわち、本発明のうち積層インダクタに
係る発明は、電気絶縁層と導体パターンが交互に積層さ
れ、各導体パターンの端部が順次接続されて電気絶縁層
体（２）中に積層方向に重畳したコイル（３）が形成さ
れるとともに、このコイルの両端が引出導体（４）を介
して外部電極（５）に接続された積層インダクタ（１）
において、前記コイルは、導体幅（Ｗ）が３０〜４９μ
ｍであり、かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ
／Ｗ）が０．４〜３であるようにして構成される。

【００１０】また、上記コイルは、導体幅（Ｗ）が２０
〜３０μｍであり、かつ導体幅に対する導体厚み（Ｔ）
の比（Ｔ／Ｗ）が２〜３であるようにして構成される。

【００１１】さらに、上記コイルは、導体幅（Ｗ）が３
０〜４３μｍであり、かつ導体幅に対する導体厚み
（Ｔ）の比（Ｔ／Ｗ）が０．３〜０．６６７であるよう
にして構成される。

【００１２】これらの構成を採用することにより、コイ
ルの導体幅を狭くすることで、電流の流れの少ない部分
が削除されて効率的にＱ値が向上すると同時に、コイル
の導体厚みを厚くすることで、コイルの狭幅化に起因す
る抵抗の上昇分が補われ、全体の抵抗値ひいてはインダ
クタンス値が一定になるように作用する。

【００１３】また、上記コイル（３）全体が外部電極よ
りも内側に配置しているようにして構成される。

【００１４】一方、本発明のうち積層インダクタの製造
方法に係る発明は、上記積層インダクタを印刷積層方式
で製造する際に、コイル（３）を形成するときに当該コ
イルの芯部分に電気絶縁層を形成するようにして構成さ
れる。かかる構成により、製造時にコイルの内側凹部が
電気絶縁層で充填され、コイル周辺の凹凸がなくなって
平坦になるように作用する。

【００１５】また、上記積層インダクタを印刷積層方式
で製造する際に、コイル（３）を形成するときに、コイ
ルの段差部分の外側に滲み防止層を形成するようにして
構成される。かかる構成により、製造時にコイルの段差
部分が外部に滲むことが阻止され、コイルの滲みに起因
する短絡が未然に防止されるように作用する。

【００１６】なお、括弧内の符号は図面において対応す
る要素を表す便宜的なものであり、したがって、本発明
は図面上の記載に限定拘束されるものではない。このこ
とは「特許請求の範囲」の欄についても同様である。

【００１７】

【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。

【００１８】図１は本発明に係る積層インダクタの一実
施形態を示す図であり、（ａ）はその斜視図、（ｂ）は
その縦断面図である。

【００１９】この積層インダクタ１は、図１（ａ）に示
すように、縦１ｍｍ、横０．５ｍｍ、高さ０．５ｍｍの
直方体状の電気絶縁層体２を有しており、電気絶縁層体
２の左右両側にはそれぞれ外部電極５が冠着されてい
る。一方、電気絶縁層体２中には螺旋状のコイル３が埋
設されており、このコイル３は複数個の導体パターンの
端部が順次接続されて積層方向に重畳したものである。
また、コイル３の両端にはそれぞれ引出導体４が連設さ
れて左右方向逆向きに延伸しており、各引出導体４は各
外部電極５に接続されて導通している。さらに、電気絶
縁層体２の上面には方向マーカ６が付設されている。

【００２０】ところで、コイル３は、図１（ｂ）に示す
ように、その導体幅Ｗが従来より狭くなっているととも
に、その導体厚みＴが従来より厚くなっており、その結
果、インダクタンス値（Ｌ値）を低下させることなくＱ
値を大きくすることができる。これは、高周波領域にお
ける表皮効果および近接効果によってコイル３の内側に
電流が集中して流れることを踏まえ、あまり電流が流れ
ない部分を削除すると同時に、この削除によって生じる
抵抗の上昇はコイル３の厚大化によって抑制されるから
である。

【００２１】この効果を確認するため、コイル３の導体
幅Ｗを１０〜５８μｍの範囲で変えるとともに、コイル
３の導体厚みＴを５〜１５０μｍの範囲で変えて各種の
積層インダクタ１を試作し、これらの積層インダクタ１
をそのインダクタンス値が１５ｎＨより小さいか否かに
よって２群に分け、１ＭＨｚ〜１ＧＨｚの周波数帯域で
の特性をそれぞれ調べた。その結果を表１および表２に
まとめて示す。表１はインダクタンス値が１５ｎＨ未満
の積層インダクタ１についての特性を示すものであり、
表２はインダクタンス値が１５ｎＨ以上の積層インダク
タ１についての特性を示すものである。なお、表１、表
２において、Ｔ／Ｗはコイル３の導体幅Ｗに対する導体
厚みＴの比を表し、ＬおよびＲＤＣはそれぞれインダク
タンス値および直流抵抗値を表す。

【表１】

【表２】

【００２２】表１から明らかなように、インダクタンス
値が１５ｎＨ未満の積層インダクタ１については、コイ
ル３の導体幅Ｗや導体厚みＴが変化すると、それに応じ
てＱ値も変化するが、導体幅Ｗが３０〜４９μｍであ
り、かつコイル３の導体幅Ｗに対する導体厚みＴの比Ｔ
／Ｗが０．４〜３である場合は、Ｑ値（１００ＭＨｚ）
が１２以上でＱ値（１ＧＨｚ）が３５以上という基準を
満たしており、導体幅Ｗが２０〜３０μｍであり、かつ
コイル３の導体幅Ｗに対する導体厚みＴの比Ｔ／Ｗが２
〜３である場合も、同基準を満足していることがわか
る。

【００２３】他方、表２から明らかなように、インダク
タンス値が１５ｎＨ以上の積層インダクタ１について
は、コイル３の導体幅Ｗや導体厚みＴが変化すると、そ
れに応じてＱ値も変化するが、導体幅Ｗが３０〜４３μ
ｍであり、かつコイル３の導体幅Ｗに対する導体厚みＴ
の比Ｔ／Ｗが０．３〜０．６６７である場合は、Ｑ値
（１００ＭＨｚ）が１２以上でＱ値（１ＧＨｚ）が３３
以上という基準を満たしていることがわかる。

【００２４】また、積層インダクタ１のＬ特性、Ｑ特性
を従来品と比較しつつ求めるべく、導体幅４０μｍ、導
体厚み３０μｍのコイル３を備えた２種類の積層インダ
クタ１を試作した。すなわち、図２（ａ）に示すよう
に、コイル３全体が２個の外部電極５よりも内側に配置
しているもの（本発明品１）と、図２（ｂ）に示すよう
に、コイル３が２個の外部電極５に達する形で幅広く配
置しているもの（本発明品２）である。一方、従来品と
して、導体幅６０μｍ、導体厚み１５μｍのコイル３を
備えた１種類の積層インダクタを試作した。そして、こ
れら本発明品１、２および従来品について、１〜約２０
００ＭＨｚの周波数に対するＬ値およびＱ値を測定した
ところ、図４に示すように、すべての周波数帯域（とり
わけ高周波数帯域）において、本発明品２（細い実線）
は従来品（波線）より優れたＱ値が得られ、さらに本発
明品１（太い実線）は本発明品２よりも優れたＱ値が得
られた。

【００２５】ところで、このような導体厚みＴの厚いコ
イル３を備えた積層インダクタ１を印刷積層方式で製造
しようとすると、コイル３のある部位とない部位とで大
きな凹凸が生じ、均一な厚みの積層インダクタ１が得ら
れなかったり、コイル３の段差部分が外部に露出して短
絡を惹起し、積層インダクタ１としての品質が損なわれ
たりする恐れがあるが、以下の手順で製造することによ
り、こうした事態を回避することが可能となる。

【００２６】まず、図５（ａ）に示すように、誘電体ペ
ースト２１を所定の厚みまで印刷する。この誘電体ペー
スト２１としては、例えば、ホウケイ酸ガラスをアルミ
ナに体積で７０：３０の比率に混合して低温焼結化した
誘電体セラミックスに、ビヒクルとしてエチルセルロー
スとテレピネールと分散剤、可塑剤を混合したものを配
合したものを用いることができる。後述する誘電体ペー
スト２３、２４、２５、２７、２８、３０、３１、３
２、３４、３５、３７についても同様である。

【００２７】次に、図５（ｂ）に示すように、誘電体ペ
ースト２１上に導体ペースト２２をＪ字形に印刷して一
方の引出導体４を形成した後、図５（ｃ）に示すよう
に、この導体ペースト２２の内側凹部（コイル３の芯部
分）に誘電体ペースト２３を印刷して電気絶縁層を形成
するとともに、導体ペースト２２の先端近傍に誘電体ペ
ースト２４を印刷して滲み防止層を形成する。そして、
これら導体ペースト２２、誘電体ペースト２３、２４が
所定の厚みに達するまで印刷を繰り返す。この導体ペー
スト２２としては、例えば、銀または銀パラジウムにＰ
ＶＢやメチルセルロース、アクリル樹脂などのバインダ
ーを加え、さらに印刷性の向上や生産時の取扱いを考慮
して分散剤や可塑剤を添加したものを用いることができ
る。後述する導体ペースト２６、２９、３３、３６につ
いても同様である。

【００２８】その後、図５（ｄ）に示すように、誘電体
ペースト２１と導体ペースト２２の一部を覆い隠すよう
に誘電体ペースト２５を所定の厚みまで印刷する。

【００２９】次に、図５（ｅ）に示すように、誘電体ペ
ースト２５上に、導体ペースト２２に導通する形で導体
ペースト２６をＬ字形に印刷してコイル３の一部を形成
した後、図５（ｆ）に示すように、この導体ペースト２
６の内側凹部（コイル３の芯部分）に誘電体ペースト２
７を印刷して電気絶縁層を形成する。そして、これら導
体ペースト２６、誘電体ペースト２７が所定の厚みに達
するまで印刷を繰り返す。この際、導体ペースト２２、
２６間には段差があるが、この段差部分の外側には誘電
体ペースト２４からなる滲み防止層が存在するので、コ
イルの段差部分が外部に露出して短絡を惹起するような
ことはなく、高周波回路基板などに装着されたときに高
い信頼性が確保される。

【００３０】その後、図５（ｇ）に示すように、導体ペ
ースト２２と誘電体ペースト２３を覆い隠すように誘電
体ペースト２８を所定の厚みまで印刷する。この際、誘
電体ペースト２３からなる電気絶縁層は導体ペースト２
２の内側凹部を埋める形で形成されており、導体ペース
ト２２の内側凹部は導体ペースト２２とほぼ同じ高さと
なっているので、誘電体ペースト２８の印刷は円滑に行
われる。

【００３１】次に、図５（ｈ）に示すように、誘電体ペ
ースト２８上に、導体ペースト２６に導通する形で導体
ペースト２９をＪ字形に印刷してコイル３の一部を形成
した後、図５（ｉ）に示すように、この導体ペースト２
９の内側凹部（コイル３の芯部分）に誘電体ペースト３
０を印刷して電気絶縁層を形成するとともに、導体ペー
スト２９の先端近傍に誘電体ペースト３１を印刷して滲
み防止層を形成する。そして、これら導体ペースト２
９、誘電体ペースト３０、３１が所定の厚みに達するま
で印刷を繰り返す。

【００３２】その後、図５（ｊ）に示すように、導体ペ
ースト２６、２９の一部を覆い隠すように誘電体ペース
ト３２を所定の厚みまで印刷する。この際、誘電体ペー
スト２７からなる電気絶縁層は導体ペースト２６、２９
の内側凹部を埋める形で形成されており、導体ペースト
２６、２９の内側凹部は導体ペースト２６、２９とほぼ
同じ高さとなっているので、誘電体ペースト３２の印刷
は円滑に行われる。

【００３３】次に、図５（ｋ）に示すように、誘電体ペ
ースト３２上に、導体ペースト２９に導通する形で導体
ペースト３３をＬ字形に印刷してコイル３の一部を形成
した後、図５（ｌ）に示すように、この導体ペースト３
３の内側凹部（コイル３の芯部分）に誘電体ペースト３
４を印刷して電気絶縁層を形成する。そして、これら導
体ペースト３３、誘電体ペースト３４が所定の厚みに達
するまで印刷を繰り返す。

【００３４】その後、図５（ｍ）に示すように、導体ペ
ースト２９と誘電体ペースト３０を覆い隠すように誘電
体ペースト３５を所定の厚みまで印刷する。この際、誘
電体ペースト３０からなる電気絶縁層は導体ペースト２
９の内側凹部を埋める形で形成されており、導体ペース
ト２９の内側凹部は導体ペースト２９とほぼ同じ高さと
なっているので、誘電体ペースト３５の印刷は円滑に行
われる。

【００３５】次に、図５（ｎ）に示すように、誘電体ペ
ースト３５上に、導体ペースト３３に導通する形で導体
ペースト３６をＩ字形に印刷して他方の引出導体４を形
成する。

【００３６】その後、図５（ｏ）に示すように、導体ペ
ースト３３、３６、誘電体ペースト３５を覆い隠すよう
に誘電体ペースト３７を所定の厚みまで印刷する。

【００３７】最後に、こうして出来上がったチップの左
右両側に外部電極５を冠着すれば、積層インダクタ１の
製造が完了する。こうして製造された積層インダクタ１
は、上述したとおり、コイル３の芯部分に電気絶縁層が
形成されているので、コイル３のある部位とない部位と
で大きな凹凸が生じることはなく、積層インダクタ１の
厚みは均一となる。

【００３８】

【発明の効果】以上説明したように、本発明のうち積層
インダクタに係る発明によれば、コイルの導体幅と、こ
の導体幅に対する導体厚みの比とを特定したので、コイ
ルの導体幅を狭くすることで、電流の流れの少ない部分
が削除されて効率的にＱ値が向上すると同時に、コイル
の導体厚みを厚くすることで、コイルの狭幅化に起因す
る抵抗の上昇分が補われ、全体の抵抗値ひいてはインダ
クタンス値が一定になることから、小型チップコイル部
品であっても、インダクタンス値を維持しつつＱ値を高
めることが可能な積層インダクタを提供することができ
る。

【００３９】一方、本発明のうち積層インダクタの製造
方法に係る発明によれば、コイルを形成するときに当該
コイルの芯部分に電気絶縁層を形成するようにして構成
したので、製造時にコイルの内側凹部が電気絶縁層で充
填され、コイル周辺の凹凸がなくなって平坦になること
から、均一な厚みの積層インダクタを製造することがで
きる。

【００４０】また、コイルの段差部分の外側に滲み防止
層を形成するようにして構成したので、製造時にコイル
の段差部分が外部に滲むことが阻止され、コイルの滲み
に起因する短絡が未然に防止されることから、高品質な
積層インダクタを製造することができる。

【図面の簡単な説明】

【図１】本発明に係る積層インダクタの一実施形態を示
す図であり、（ａ）はその斜視図、（ｂ）はその縦断面
図である。

【図２】コイルの配置が異なる２種類の積層インダクタ
を示す平面図である。

【図３】積層インダクタのＬ特性を示すグラフである。

【図４】積層インダクタのＱ特性を示すグラフである。

【図５】本発明に係る積層インダクタの製造方法の一実
施形態を示す工程図である。

【図６】従来の積層インダクタの一例を示す断面図であ
る。

【図７】積層インダクタのコイル断面における電流密度
の分布を示す模式図である。

【符号の説明】

１……積層インダクタ ２……電気絶縁層体 ３……コイル ４……引出導体 ５……外部電極 Ｔ……コイルの導体厚み Ｗ……コイルの導体幅

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 靖生 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 (72)発明者 北岡 幹雄 東京都港区新橋５丁目36番11号 富士電気 化学株式会社内 Ｆターム(参考） 5E043 AA02 AB09 BA01 5E044 AA09 5E070 AA01 AB04 AB06 CB04 CB13 CB17 CB20 EA03

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電気絶縁層と導体パターンが交互に積層
   され、各導体パターンの端部が順次接続されて電気絶縁
   層体（２）中に積層方向に重畳したコイル（３）が形成
   されるとともに、このコイルの両端が引出導体（４）を
   介して外部電極（５）に接続された積層インダクタ
   （１）において、 前記コイルは、導体幅（Ｗ）が３０〜４９μｍであり、
   かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が
   ０．４〜３であることを特徴とする積層インダクタ。
2. 【請求項２】 電気絶縁層と導体パターンが交互に積層
   され、各導体パターンの端部が順次接続されて電気絶縁
   層体（２）中に積層方向に重畳したコイル（３）が形成
   されるとともに、このコイルの両端が引出導体（４）を
   介して外部電極（５）に接続された積層インダクタ
   （１）において、 前記コイルは、導体幅（Ｗ）が２０〜３０μｍであり、
   かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が２
   〜３であることを特徴とする積層インダクタ。
3. 【請求項３】 電気絶縁層と導体パターンが交互に積層
   され、各導体パターンの端部が順次接続されて電気絶縁
   層体（２）中に積層方向に重畳したコイル（３）が形成
   されるとともに、このコイルの両端が引出導体（４）を
   介して外部電極（５）に接続された積層インダクタ
   （１）において、 前記コイルは、導体幅（Ｗ）が３０〜４３μｍであり、
   かつ導体幅に対する導体厚み（Ｔ）の比（Ｔ／Ｗ）が
   ０．３〜０．６６７であることを特徴とする積層インダ
   クタ。
4. 【請求項４】 コイル（３）全体が外部電極よりも内側
   に配置していることを特徴とする請求項１から請求項３
   までのいずれかに記載の積層インダクタ。
5. 【請求項５】 請求項１から請求項４までのいずれかに
   記載の積層インダクタを印刷積層方式で製造する際に、 コイル（３）を形成するときに当該コイルの芯部分に電
   気絶縁層を形成するようにしたことを特徴とする積層イ
   ンダクタの製造方法。
6. 【請求項６】 請求項１から請求項４までのいずれかに
   記載の積層インダクタを印刷積層方式で製造する際に、 コイル（３）を形成するときに、コイルの段差部分の外
   側に滲み防止層を形成するようにしたことを特徴とする
   積層インダクタの製造方法。