TWI566263B - 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組 - Google Patents

新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組 Download PDF

Info

Publication number
TWI566263B
TWI566263B TW104119605A TW104119605A TWI566263B TW I566263 B TWI566263 B TW I566263B TW 104119605 A TW104119605 A TW 104119605A TW 104119605 A TW104119605 A TW 104119605A TW I566263 B TWI566263 B TW I566263B
Authority
TW
Taiwan
Prior art keywords
layer
metal
layers
magnetic layer
metal layer
Prior art date
Application number
TW104119605A
Other languages
English (en)
Other versions
TW201701308A (zh
Inventor
王錦荔
張志銘
Original Assignee
璟德電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 璟德電子工業股份有限公司 filed Critical 璟德電子工業股份有限公司
Priority to TW104119605A priority Critical patent/TWI566263B/zh
Publication of TW201701308A publication Critical patent/TW201701308A/zh
Application granted granted Critical
Publication of TWI566263B publication Critical patent/TWI566263B/zh

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組
本發明係關於電感元件之相關領域，尤指一種新穎積層式電感元件與具有該新穎積層式電感元件之一種電子元件模組。
電感為被動元件之一，且被廣泛地應用在各種消費性電子產品上。目前，電感元件的種類可主要分為引腳插入件式(through hole device, THD)電感與表面黏著式(surface-mount device , SMD)晶片電感。其中，SMD式電感又可進一步地分為三類：積層型(Multilayer)、繞線型(Wire Wound)及薄膜型(Film)三種。
請參閱第一圖，為習知的一種積層型電感元件的立體圖。如第一圖所示，習知的積層型電感元件1’主要包括一主體11’以及設置於該主體11’左右兩側的一第一焊接電極14’與一第二焊接電極15’。
請再同時參閱第二圖，為習知的積層型電感元件之剖視圖，其中，第二圖係沿著第一圖之A-A剖面線剖開該習知的積層型電感元件1’之立體圖而得。經由第二圖之剖面圖，可以發現主體11’主要由一磁材單元12’與一螺旋狀線圈單元13’所組成。並且，請再同時參閱第三圖，係螺旋狀線圈單元13’的分解圖。雖然螺旋狀線圈單元13’係由磁材單元12’包覆於其中，但螺旋狀線圈單元13’本身係由一第一積層ML1’、一第二積層ML2’、一第三積層ML3’、一第四積層ML4’、一第五積層ML5’、與一第六積層ML6’所層疊而成。
如圖所示，第一積層ML1’、第二積層ML2’、第三積層ML3’、與第四積層ML4’之上係分別形成有類似“ㄇ”字型的一第一線圈段CS1’、一第二線圈段CS2’、一第三線圈段CS3’、與一第四線圈段CS4’。並且，第五積層ML5’之上係形成有直線型的一第五線圈段CS5’。如第二圖與第三圖所示，第一線圈段CS1’與第五線圈段CS5’更分別延伸出一第一延伸段LS1’與一第二延伸段LS2’，用以分別連接該第一焊接電極14’與該第二焊接電極15’。另外，為了使得連接每個線圈段，第一積層ML1’、第二積層ML2’、第三積層ML3’、與第四積層ML4’之上又進一步開設有一第一通孔TH1’、一第二通孔TH2’、一第三通孔TH3’、與一第四通孔TH4’。
一般而言，係透過在含有高導磁性材料之陶瓷生坯片上印刷導體圖案(即，第一線圈段CS1’、第二線圈段CS2’、第三線圈段CS3’、與第四線圈段CS4’)以製得上述之第一積層ML1’、第二積層ML2’、第三積層ML3’、與第四積層ML4’。然而，雖然習知的積層型電感元件1’(如第一圖至第三圖所示)具有高電感值，但受限於飽和電流不夠高，導致該積層型電感元件1’無法被應用於電源供應器之中。
因此，被動元件製造廠商係將至少一個的高導磁性材料之陶瓷生坯片(即，至少一個積層)替換成非磁性材料之陶瓷生坯片，因而研發出改良的螺旋狀線圈單元。請參閱第四圖，係示出一種改良的螺旋狀線圈單元的分解圖。於該改良的螺旋狀線圈單元13a’之中，第一積層ML1’、第二積層ML2’與第五積層ML5’係由高導磁性材料之陶瓷生坯片所製成；相對於第一積層ML1’、第二積層ML2’與第五積層ML5’，第二積層ML2’與第三積層ML3’係由非磁性材料所製成。藉由這樣的積層設計，具有改良的螺旋狀線圈單元13a’之積層型電感元件，其飽和電流係能夠顯著地增加，使得這樣的積層型電感元件能夠應用於切換式電源供應器之中。進一步地，為了增加切換式電源供應器之能量轉換效率，被動元件製造廠商更嘗試地均勻增加每一積層上的印刷金屬的線寬，進而藉由減少積層型電感元件的直流(DC)電阻值達到減少積層式電感元件的金屬損耗之目的。
雖然第四圖之改良的螺旋狀線圈單元13a’結構係廣泛地應用於功率型積層式電感之中，然而，這樣的功率型積層型電感仍舊因為品質因素(Q factor)不夠高而導致其高頻通訊應用之受限。
因此，有鑑於習知的積層型電感1’以及具有改良的螺旋狀線圈單元13a’之積層型電感係於實務應用層面有所不足，本案之發明人極力加以研究發明，終於研發完成本發明之一種新穎積層式電感元件與具有該新穎積層式電感元件之一種電子元件模組。
【00010】本發明之主要目的，在於提供一種新穎積層式電感元件與具有該新穎積層式電感元件之一種電子元件模組。不同於習知的積層型電感元件(如第三圖與第四圖所示)，本發明係以一頂部磁性層、複數個第一中間磁性層、至少一第二中間磁性層、至少一非磁性層、與一底部磁性層疊置而成所述之新穎積層式電感元件。特別地，本發明令非磁性層之上的第二金屬層與相鄰的第一中間磁性層之上的第一金屬層之間具有一第一線寬比值，並同時令第二中間磁性層之上的該第三金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間具有一第二線寬比值。較佳地，所述第一線寬比值與第二線寬比值係介於0.60至0.85之間。如此設置，基於第一線寬比值與第二線寬比值，積層式電感元件的電阻值係隨著；並且，伴隨電感的增加，吾人可透過Q=ωL/R的公式而進一步確認此積層式電感元件1的品質因素(Q)亦隨之上升。
因此，為了達成本發明之主要目的，本案之發明人首先提出一種新穎積層式電感元件，係包括：
一主體，係由一頂部磁性層、複數個第一中間磁性層、至少一非磁性層、與一底部磁性層疊置而成，且每個非磁性層係夾置於兩個第一中間磁性層之間；  一第一焊接電極，係設於該主體之一端側；  一第二焊接電極，係相對於該第一焊接電極而設於該主體之另一端側；  其中，每個第一中間磁性層之上係設有一第一金屬層，且每個非磁性層之上係設有一第二金屬層；並且，該底部磁性層之上係設有一底部金屬層；  其中，該非磁性層之上的該第二金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第一線寬比值，且該第一線寬比值係介於0.60至0.85之間；  其中，該複數個第一中間磁性層之上的所有第一金屬層、該至少一非磁性層之上的所有第二金屬層與該底部磁性層之上的該底部金屬層係透過首尾相連的方式而上下相連接，進而構成一金屬線圈；並且，該金屬線圈之兩端又分別連接該第一焊接電極與該第二焊接電極。
於本發明之新穎積層式電感元件的較佳實施例中，更包括至少一第二中間磁性層，其係設至於該非磁性層下方；並且，每個第二中間磁性層之上係設有一第三金屬層，使得所有第三金屬層、所有第一金屬層、所有第二金屬層、與該底部金屬層係上下相連接，進而構成該金屬線圈。並且，所述第二中間磁性層之上的該第三金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第二線寬比值，且該第二線寬比值係介於0.60至0.85之間。
並且，為了達成本發明上述之目的，本案之發明人係同時提出一種電子元件模組，係包括：
一新穎積層式電感，係包括：一主體、複數個第一焊接電極與複數個第二焊接電極；其中，該主體係由一頂部磁性層、複數個第一中間磁性層、至少一非磁性層、一底部磁性層、與一焊接層疊置而成，且每個非磁性層係夾置於兩個第一中間磁性層之間；該複數個第一焊接電極係形成於該頂部磁性層之上；並且，該複數個第二焊接電極係形成於該焊接層之上，且該複數個第一焊接電極係個別地電性連接至該複數個第一焊接電極；  至少一電子元件，係藉由焊接的方式而電性連接於該複數個第一焊接電極，並設置於該頂部磁性層之上；  其中，每個第一中間磁性層之上係設有一第一金屬層，且每個非磁性層之上係設有一第二金屬層；並且，該底部磁性層之上係設有一底部金屬層；  其中，該非磁性層之上的該第二金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第一線寬比值，且該第一線寬比值係介於0.60至0.85之間；  其中，該複數個第一中間磁性層之上的所有第一金屬層、該至少一非磁性層之上的所有第二金屬層與該底部磁性層之上的該底部金屬層係上下相連接，進而構成一金屬線圈；並且，該金屬線圈之一端係電性連接至該複數個第一焊接電極之其中一個，且該金屬線圈之一另端係電性連接至該複數個第二焊接電極之其中一個。
於本發明之電子元件模組的較佳實施例中，更包括至少一第二中間磁性層，其係設至於該非磁性層下方；並且，每個第二中間磁性層之上係設有一第三金屬層，使得所有第三金屬層、所有第一金屬層、所有第二金屬層、與該底部金屬層係上下相連接，進而構成該金屬線圈。並且，所述第二中間磁性層之上的該第三金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第二線寬比值，且該第二線寬比值係介於0.60至0.85之間。
並且，於本發明之電子元件模組的較佳實施例中，該頂部磁性層、該複數個第一中間磁性層、該至少一非磁性層、與該底部磁性層係設置有至少一電極連接貫孔，使得該複數個第一焊接電極之中的至少一個能夠電性連接至該該複數個第二焊接電極之中的至少一個。
進一步地，於本發明之電子元件模組的較佳實施例中，該頂部磁性層、該複數個第一中間磁性層、該至少一非磁性層、與該底部磁性層之至少一角落係形成有一迴焊電極；如此，藉由該迴焊電極之設置，係使得該複數個第一焊接電極能夠透過焊料而個別地電性連接至該複數個第一焊接電極。
【00020】為了能夠更清楚地描述本發明所提出之一種新穎積層式電感元件與具有該新穎積層式電感元件之一種電子元件模組，以下將配合圖式，詳盡說明本發明之較佳實施例。
請參閱第五圖，係本發明之一種新穎積層式電感元件的立體圖。如第五圖所示，本發明新穎積層式電感元件1主要由一主體11、一第一焊接電極12與一第二焊接電極13所構成；其中，該第一焊接電極12與該第二焊接電極13係分別設置於該主體11之左右兩端側。
請再同時參閱第六圖，係該新穎積層式電感元件1之主體11的分解圖；並且，請同時參閱第七圖，係本發明之新穎積層式電感元件的剖視圖；第七圖係沿著第五圖之B-B剖面線剖開該新穎積層式電感元件1之立體圖而得。如圖所示，主體11係由一頂部磁性層110、複數個第一中間磁性層11M、二第二中間磁性層11M’ 、二非磁性層11NM、與一底部磁性層111疊置而成。本發明的實施例係顯示四個第一中間磁性層11M，且每個非磁性層11NM係夾置於一第一中間磁性層11M與一第二中間磁性層11M’之間。
於本發明中，每個第一中間磁性層11M之上係設有一第一金屬層14，每個非磁性層11NM之上係設有一第二金屬層15；並且，每個第二中間磁性層11M’之上係設有一第三金屬層17。另外，該底部磁性層111之上係設有一底部金屬層16。進一步地，每個第一中間磁性層11M之上係挖設有一第一通孔TH1，每個非磁性層11NM之上係挖設有一第二通孔TH2，且每個第二中間磁性層11M’之上係挖設有一第三通孔TH3，藉此方式使得所有第三金屬層17、所有第一金屬層14、所有第二金屬層15與該底部金屬層16藉由該些第一通孔TH1、該些第二通孔TH2與該第三通孔TH3而上下相連，進而透過首尾相連的方式而構成一金屬線圈於該主體11之中。
並且，一第一延伸金屬層LM1係自位於其中一個第一中間磁性層11M之上的該第一金屬層14延伸而出，且一第二延伸金屬層LM2係自該底部金屬層16延伸而出；如此一來，得該金屬線圈之一端係透過該第一延伸金屬層LM1而連接於該第一焊接電極12，並且該金屬線圈之另一端係透過該第二延伸金屬層LM2而連接於該第二焊接電極13。
於本發明中，頂部磁性層110、第一中間磁性層11M、第二中間磁性層11M’、與底部磁性層111皆由摻雜有肥粒鐵材料之一陶瓷坏片所製成。然而，不同於部磁性層110、第一中間磁性層11M、第二中間磁性層11M’、與底部磁性層111，該非磁性層11NM係由一陶瓷坏片所製成。另，第一金屬層14、第二金屬層15、第三金屬層17、與底部金屬層16係由銀或銀合金所製成。
本發明之技術特徵在於特別令非磁性層11NM之上的該第二金屬層15與相鄰的第一中間磁性層11M之上的第一金屬層14之間係具有一第一線寬比值，並同時令第二中間磁性層11M’之上的該第三金屬層17與相鄰的第一中間磁性層11M之上的該第一金屬層14之間係具有一第二線寬比值。較佳地，所述第一線寬比值與第二線寬比值係介於0.60至0.85之間。
為了證明上述之技術特徵能夠使得所述之新穎積層式電感元件顯示出進步性的效能，吾人係特別地餘下表(一)之中安排配置不同的第一線寬比值以及不同的第二線寬比值。 表(一) <TABLE border="1" borderColor="#000000" width="_0002"><TBODY><tr><td> 第二金屬層線寬 W<sub>m2</sub>(µm) </td><td> 第三金屬層線寬 W<sub>m3</sub>(µm) </td><td> 第一金屬層線寬 W<sub>m1</sub>(µm) </td><td> 第一線寬比值 W<sub>m2</sub>/ W<sub>m1</sub></td><td> 第二線寬比值 W<sub>m3</sub>/ W<sub>m1</sub></td></tr><tr><td> 350 </td><td> 350 </td><td> 500 </td><td> 0.667 </td><td> 0.667 </td></tr><tr><td> 400 </td><td> 400 </td><td> 500 </td><td> 0.778 </td><td> 0.778 </td></tr><tr><td> 450 </td><td> 450 </td><td> 500 </td><td> 0.889 </td><td> 0.889 </td></tr><tr><td> 500 </td><td> 500 </td><td> 500 </td><td> 1 </td><td> 1 </td></tr></TBODY></TABLE>
請參閱第八圖，係該新穎積層式電感元件1的線寬比值-電阻曲線圖；並且，請同時參閱第九圖，係該新穎積層式電感元件1的頻率-品質因素曲線圖。由第八圖與第九圖，吾人可以發現的是，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為0.6之時，此新穎積層式電感元件1的DC電阻值約為0.34Ω。此外，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為1之時(亦即，所有金屬層的寬度相同)，此新穎積層式電感元件1的電阻值約為0.36Ω。由第八圖的資料可知，新穎積層式電感元件1的電阻值並沒有隨著第二金屬層與第三金屬層線寬的縮減而顯著上升。另一方面，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為0.6之時，此新穎積層式電感元件1的品質因數(Q)可達24.74。此外，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為1之時(亦即，所有金屬層的寬度相同)，此新穎積層式電感元件1的品質因數(Q)卻下降到21.44。由第九圖的資料可知，變更第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)雖然僅微幅優化積層式電感元件1的電阻值，透過Q=ωL/R的公式，卻會明顯提升積層式電感元件1的品質因數。進一步地，由第八圖與第九圖的資料，吾人更可同時得知的是，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為0.667之時，此積層式電感元件1的DC電阻達到最佳化；另外，配合電感值之增加，此積層式電感元件1的品質因素(Q)在第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)變更至0.6時達到最佳化。
進一步地，如下表(二)所示，吾人又將相異兩個第一中間磁性層11M之上的第一金屬層14配置不同的線寬比。 表(二) <TABLE border="1" borderColor="#000000" width="_0003"><TBODY><tr><td> 其中一層第一金屬層線寬 W<sub>m1</sub>(µm) </td><td> 另外一層第一金屬層線寬 W<sub>m1’(µm)</sub></td><td> 線寬比值 W<sub>m1</sub>/ W<sub>m1’</sub></td></tr><tr><td> 350 </td><td> 500 </td><td> 0.667 </td></tr><tr><td> 400 </td><td> 500 </td><td> 0.778 </td></tr><tr><td> 450 </td><td> 500 </td><td> 0.889 </td></tr><tr><td> 500 </td><td> 500 </td><td> 1 </td></tr></TBODY></TABLE>
如此，上述說明完整、且清楚地說明本發明之新穎積層式電感元件的構成與技術特徵；並且，經由上述可以得知本發明之新穎積層式電感元件係具有以下之優點：
(1)不同於習知的積層型電感元件(如第三圖與第四圖所示)，本發明係以一頂部磁性層110、複數個第一中間磁性層11M、二第二中間磁性層11M’ 、二非磁性層11NM、與一底部磁性層111疊置而成所述之新穎積層式電感元件1。特別地，本發明令非磁性層11NM之上的第二金屬層15與相鄰的第一中間磁性層11M之上的第一金屬層14之間具有一第一線寬比值，並同時令第二中間磁性層11M’之上的該第三金屬層17與相鄰的第一中間磁性層11M之上的該第一金屬層14之間具有一第二線寬比值。較佳地，所述第一線寬比值與第二線寬比值係介於0.60至0.85之間。
(2)並且，實驗結果顯示，變更第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)雖然僅微幅優化積層式電感元件1的電阻值，透過Q=ωL/R的公式，卻會明顯提升積層式電感元件1的品質因數。進一步地，吾人更可同時得知的是，當第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)為0.667之時，此積層式電感元件1的DC電阻達到最佳化；另外，配合電感值之增加，此積層式電感元件1的品質因素(Q)在第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)變更至0.6時達到最佳化。
於此，必須特別說明的是，雖然第七圖之剖視圖係顯示出該新穎性積層式電感元件1具有兩個非磁性層11NM，然而不應以此限制本發明之可能實施例。如第十圖之新穎積層式電感元件的剖視圖所示，在可能的應用中，本發明之新穎積層式電感元件1亦可僅包含一個非磁性層11NM。本發明最重要的技術特徵是，必須將第一線寬比值(W m2/ W m1)與第二線寬比值(W m3/ W m1)設計在0.60至0.85之間，如此才能夠使得本發明之新穎積層式電感元件1展現出最佳的操作頻率以及品質因素。
雖然上述第五圖、第六圖與第七圖係描述本發明之新穎積層式電感元件1為一SMD電感元件，然而在實際的應用中，該新穎積層式電感元件1亦可與一電子元件(electronic component)進行整合，進而成為一具有新穎積層式電感元件之電子元件模組。請參閱第十一A圖與第十一B圖，係本發明之具有新穎積層式電感元件之電子元件模組的立體圖；同時，請參閱第十二圖，係具有新穎積層式電感元件之電子元件模組的分解圖。如第十一A圖、第十一B圖與第十二圖所示，所述具有新穎積層式電感元件之電子元件模組1a(下簡稱電子元件模組1a)係主要包括：由一頂部磁性層110、複數個第一中間磁性層11M、二第二中間磁性層11M’、二非磁性層11NM、一底部磁性層111、與一焊接層112所疊置而成的一主體11，以及分別設置於該主體11之頂部表面與底部表面之複數個第一焊接電極12與複數個第二焊接電極13。
於此電子元件模組1a之中，所述頂部磁性層110、複數個第一中間磁性層11M、二第二中間磁性層11M’、二非磁性層11NM、與一底部磁性層111之基本設計皆相同於第六圖所描述之新穎積層式電感元件1之中的該頂部磁性層110、該第一中間磁性層11M、該第二中間磁性層11M’、 該非磁性層11NM、與該底部磁性層111。基於這個理由，以下段落將只針對該電子元件模組1a所具有的特別設計加以說明。
於該電子元件模組1a之中，特別地，該複數個第一焊接電極12係形成於頂部磁性層110之上，用以供至少一個電子元件2焊接至該該主體11之頂部磁性層110之上。所述電子元件2可以例如是直流-直流轉換晶片(DC/DC convert chip)、直流-交流轉換晶片(DC/AC convert chip)、交流-直流轉換晶片(AC/DC convert chip)、電感元件(SMD inductor component)、或電容元件(SMD capacitor component)。並且，該複數個第一焊接電極12之數量以及該複數個第一焊接電極12於該頂部磁性層110上面的排列方式，係根據所述電子元件2的種類與數量而有所不同。
相對於該複數個第一焊接電極12，該複數個第二焊接電極13係形成於該焊接層112之上。並且，該複數個第一焊接電極12係個別地電性連接至該複數個第一焊接電極12。為了使得該複數個第一焊接電極12能夠個別地電性連接至該複數個第二焊接電極13，首先該頂部磁性層110、該複數個第一中間磁性層11M、該至少一非磁性層11NM、與該底部磁性層111係必須設置有至少一電極連接貫孔11CT，使得該複數個第一焊接電極12之中的至少一個能夠電性連接至該該複數個第二焊接電極13之中的至少一個。於第十二圖中，係示範性地顯示兩個第一焊接電極12透過該些電極連接貫孔11CT而分別電性連接至兩個第二焊接電極13。
承上述，並且，該頂部磁性層110、該複數個第一中間磁性層11M、該至少一非磁性層11NM、與該底部磁性層111之至少一角落(corner)係形成有一迴焊電極19；如此，藉由該迴焊電極19之設置，係使得該複數個第一焊接電極12能夠透過焊料而個別地電性連接至該複數個第一焊接電極12。於第十二圖中，係示範性地顯示該頂部磁性層110、該複數個第一中間磁性層11M、該至少一非磁性層11NM、與該底部磁性層111之三個角落(corner)係形成有一迴焊電極19。
並且，設置在該第一中間磁性層11M之上的第一延伸金屬層LM1係被設計成同時連接該第一金屬層14與該迴焊電極19；如此設計，係使得該金屬線圈之一端(輸入端或輸出端)能夠透過該第一延伸金屬層LM1而連接於該複數個第一焊接電極12之其中一個。相對於該第一延伸金屬層LM1，設在於該底部金屬層16之上的第二延伸金屬層LM2係被設計成同時連接該底部金屬層16與該迴焊電極19；如此設計，係使得該金屬線圈之另一端(輸出端或輸入端)能夠透過該第二延伸金屬層LM2而連接於該複數個第二焊接電極13之其中一個。
必須加以強調的是，上述之詳細說明係針對本發明可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。
【00041】 ＜本發明＞ <TABLE border="1" borderColor="#000000" width="_0004"><TBODY><tr><td> 1 </td><td> 新穎積層式電感元件 </td></tr><tr><td> 11 </td><td> 主體 </td></tr><tr><td> 12 </td><td> 第一焊接電極 </td></tr><tr><td> 13 </td><td> 第二焊接電極 </td></tr><tr><td> 110 </td><td> 頂部磁性層 </td></tr><tr><td> 11M </td><td> 第一中間磁性層 </td></tr><tr><td> 11M’ </td><td> 第二中間磁性層 </td></tr><tr><td> 11NM </td><td> 非磁性層 </td></tr><tr><td> 111 </td><td> 底部磁性層 </td></tr><tr><td> 14 </td><td> 第一金屬層 </td></tr><tr><td> 15 </td><td> 第二金屬層 </td></tr><tr><td> 17 </td><td> 第三金屬層 </td></tr><tr><td> 16 </td><td> 底部金屬層 </td></tr><tr><td> TH1 </td><td> 第一通孔 </td></tr><tr><td> TH2 </td><td> 第二通孔 </td></tr><tr><td> TH3 </td><td> 第三通孔 </td></tr><tr><td> LM1 </td><td> 第一延伸金屬層 </td></tr><tr><td> LM2 </td><td> 第二延伸金屬層 </td></tr><tr><td> 112 </td><td> 焊接層 </td></tr><tr><td> 2 </td><td> 電子元件 </td></tr><tr><td> 11CT </td><td> 電極連接貫孔 </td></tr><tr><td> 19 </td><td> 迴焊電極 </td></tr></TBODY></TABLE>
＜習知＞ <TABLE border="1" borderColor="#000000" width="_0005"><TBODY><tr><td> 1’ </td><td> 積層型電感元件 </td></tr><tr><td> 11’ </td><td> 主體 </td></tr><tr><td> 12’ </td><td> 磁材單元 </td></tr><tr><td> 13’ </td><td> 螺旋狀線圈單元 </td></tr><tr><td> 14’ </td><td> 第一焊接電極 </td></tr><tr><td> 15’ </td><td> 第二焊接電極 </td></tr><tr><td> ML1’ </td><td> 第一積層 </td></tr><tr><td> ML2’ </td><td> 第二積層 </td></tr><tr><td> ML3’ </td><td> 第三積層 </td></tr><tr><td> ML4’ </td><td> 第四積層 </td></tr><tr><td> ML5’ </td><td> 第五積層 </td></tr><tr><td> ML6’ </td><td> 第六積層 </td></tr><tr><td> CS1’ </td><td> 第一線圈段 </td></tr><tr><td> CS2’ </td><td> 第二線圈段 </td></tr><tr><td> CS3’ </td><td> 第三線圈段 </td></tr><tr><td> CS4’ </td><td> 第四線圈段 </td></tr><tr><td> CS5’ </td><td> 第五線圈段 </td></tr><tr><td> LS1’ </td><td> 第一延伸段 </td></tr><tr><td> LS2’ </td><td> 第二延伸段 </td></tr><tr><td> TH1’ </td><td> 第一通孔 </td></tr><tr><td> TH2’ </td><td> 第二通孔 </td></tr><tr><td> TH3’ </td><td> 第三通孔 </td></tr><tr><td> TH4’ </td><td> 第四通孔 </td></tr><tr><td> 13a’ </td><td> 螺旋狀線圈單元 </td></tr></TBODY></TABLE>
【00019】  第一圖係習知的一種積層型電感元件的立體圖；  第二圖係習知的積層型電感元件之剖視圖；  第三圖係螺旋狀線圈單元的分解圖；  第四圖係改良的螺旋狀線圈單元的分解圖；  第五圖係本發明之一種新穎積層式電感元件的立體圖；  第六圖係該新穎積層式電感元件之主體的分解圖；  第七圖係新穎積層式電感元件的剖視圖；  第八圖係新穎積層式電感元件的線寬比值-電阻曲線圖；  第九圖係新穎積層式電感元件的頻率-品質因素曲線圖；  第十圖係新穎積層式電感元件的另一剖視圖；  第十一A圖與第十一B圖係本發明之電子元件模組的立體圖；以及  第十二圖係電子元件模組的分解圖。
<TABLE border="1" borderColor="#000000" width="_0006"><TBODY><tr><td> 1 </td><td> 新穎積層式電感元件 </td></tr><tr><td> 11 </td><td> 主體 </td></tr><tr><td> 12 </td><td> 第一焊接電極 </td></tr><tr><td> 13 </td><td> 第二焊接電極 </td></tr><tr><td> 110 </td><td> 頂部磁性層 </td></tr><tr><td> 11M </td><td> 第一中間磁性層 </td></tr><tr><td> 11M’ </td><td> 第二中間磁性層 </td></tr><tr><td> 11NM </td><td> 非磁性層 </td></tr><tr><td> 111 </td><td> 底部磁性層 </td></tr><tr><td> 14 </td><td> 第一金屬層 </td></tr><tr><td> 15 </td><td> 第二金屬層 </td></tr><tr><td> 17 </td><td> 第三金屬層 </td></tr><tr><td> 16 </td><td> 底部金屬層 </td></tr></TBODY></TABLE>

Claims (27)

  1. 一種新穎積層式電感元件，係包括：  一主體，係由一頂部磁性層、複數個第一中間磁性層、至少一非磁性層、與一底部磁性層疊置而成，且每個非磁性層係夾置於兩個第一中間磁性層之間；  一第一焊接電極，係設於該主體之一端側； 一第二焊接電極，係相對於該第一焊接電極而設於該主體之另一端側； 其中，每個第一中間磁性層之上係設有一第一金屬層，且每個非磁性層之上係設有一第二金屬層；並且，該底部磁性層之上係設有一底部金屬層； 其中，該非磁性層之上的該第二金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第一線寬比值，且該第一線寬比值係介於0.60至0.85之間； 其中，該複數個第一中間磁性層之上的所有第一金屬層、該至少一非磁性層之上的所有第二金屬層與該底部磁性層之上的該底部金屬層係透過首尾相連的方式而上下相連接，進而構成一金屬線圈；並且，該金屬線圈之兩端係分別電性連接至該第一焊接電極與該第二焊接電極。
  2. 如申請專利範圍第1項所述之新穎積層式電感元件，其中，每個第一中間磁性層之上係挖設有一第一通孔且每個非磁性層之上係挖設有一第二通孔，使得所有第一金屬層、所有第二金屬層與該底部金屬層藉由該些第一通孔與該些第二通孔而上下相連。
  3. 如申請專利範圍第1項所述之新穎積層式電感元件，其中，該頂部磁性層、該第一中間磁性層與該底部磁性層皆由摻雜有肥粒鐵材料之一陶瓷坏片所製成。
  4. 如申請專利範圍第1項所述之新穎積層式電感元件，其中，該非磁性層係由一陶瓷坏片所製成。
  5. 如申請專利範圍第1項所述之新穎積層式電感元件，其中，該第一金屬層、第二金屬層與該底部金屬層係由銀或銀合金所製成。
  6. 如申請專利範圍第1項所述之新穎積層式電感元件，其中，一第一延伸金屬層係自位於其中一個第一中間磁性層之上的該第一金屬層延伸而出，並且，該金屬線圈係透過該第一延伸金屬層而連接於該第一焊接電極。
  7. 如申請專利範圍第2項所述之新穎積層式電感元件，更包括至少一第二中間磁性層，係設至於該非磁性層下方；並且，每個第二中間磁性層之上係設有一第三金屬層，使得所有第三金屬層、所有第一金屬層、所有第二金屬層、與該底部金屬層係上下相連接，進而構成該金屬線圈。
  8. 如申請專利範圍第6項所述之新穎積層式電感元件，其中，一第二延伸金屬層係自該底部金屬層延伸而出，並且，該金屬線圈係透過該第二延伸金屬層而連接於該第二焊接電極。
  9. 如申請專利範圍第7項所述之新穎積層式電感元件，其中，每個第二中間磁性層之上係挖設有一第三通孔，使得所有第三金屬層、所有第一金屬層、所有第二金屬層與該底部金屬層藉由該些第一通孔、該些第二通孔與該第三通孔而上下相連。
  10. 如申請專利範圍第7項所述之新穎積層式電感元件，其中，該第二中間磁性層係由摻雜有肥粒鐵材料之一陶瓷坏片所製成。
  11. 如申請專利範圍第7項所述之新穎積層式電感元件，其中，該第三金屬層係由銀或銀合金所製成。
  12. 如申請專利範圍第7項所述之新穎積層式電感元件，其中，第二中間磁性層之上的該第三金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第二線寬比值，且該第二線寬比值係介於0.60至0.85之間。
  13. 一種電子元件模組，係包括： 一新穎積層式電感元件，係包括： 一主體，係由一頂部磁性層、複數個第一中間磁性層、至少一非磁性層、一底部磁性層、與一焊接層疊置而成，且每個非磁性層係夾置於兩個第一中間磁性層之間；  複數個第一焊接電極，係形成於該頂部磁性層之上；  複數個第二焊接電極，係形成於該焊接層之上，並且，該複數個第一焊接電極係個別地電性連接至該複數個第一焊接電極； 至少一電子元件，係藉由焊接的方式而電性連接於該複數個第一焊接電極，並設置於該頂部磁性層之上； 其中，每個第一中間磁性層之上係設有一第一金屬層，且每個非磁性層之上係設有一第二金屬層；並且，該底部磁性層之上係設有一底部金屬層； 其中，該非磁性層之上的該第二金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第一線寬比值，且該第一線寬比值係介於0.60至0.85之間； 其中，該複數個第一中間磁性層之上的所有第一金屬層、該至少一非磁性層之上的所有第二金屬層與該底部磁性層之上的該底部金屬層係透過首尾相連的方式而上下相連接，進而構成一金屬線圈；並且，該金屬線圈之一端係電性連接至該複數個第一焊接電極之其中一個，且該金屬線圈之一另端係電性連接至該複數個第二焊接電極之其中一個。
  14. 如申請專利範圍第13項所述之電子元件模組，其中，該電子元件可為下列任一者：直流-直流轉換晶片、直流-交流轉換晶片、交流-直流轉換晶片、電感元件、或電容元件。
  15. 如申請專利範圍第13項所述之電子元件模組，其中，該頂部磁性層、該複數個第一中間磁性層、該至少一非磁性層、與該底部磁性層係設置有至少一電極連接貫孔，使得該複數個第一焊接電極之中的至少一個能夠電性連接至該該複數個第二焊接電極之中的至少一個。
  16. 如申請專利範圍第13項所述之電子元件模組，其中，該頂部磁性層、該複數個第一中間磁性層、該至少一非磁性層、與該底部磁性層之至少一角落係形成有一迴焊電極；如此，藉由該迴焊電極之設置，係使得該複數個第一焊接電極能夠透過焊料而個別地電性連接至該複數個第一焊接電極。
  17. 如申請專利範圍第13項所述之電子元件模組，其中，每個第一中間磁性層之上係挖設有一第一通孔且每個非磁性層之上係挖設有一第二通孔，使得所有第一金屬層、所有第二金屬層與該底部金屬層藉由該些第一通孔與該些第二通孔而上下相連。
  18. 如申請專利範圍第13項所述之電子元件模組，其中，該頂部磁性層、該第一中間磁性層與該底部磁性層皆由摻雜有肥粒鐵材料之一陶瓷坏片所製成。
  19. 如申請專利範圍第13項所述之電子元件模組，其中，該非磁性層係由一陶瓷坏片所製成。
  20. 如申請專利範圍第13項所述之電子元件模組，其中，該第一金屬層、第二金屬層與該底部金屬層係由銀或銀合金所製成。
  21. 如申請專利範圍第15項所述之電子元件模組，更包括至少一第二中間磁性層，係設至於該非磁性層下方；並且，每個第二中間磁性層之上係設有一第三金屬層，使得所有第三金屬層、所有第一金屬層、所有第二金屬層、與該底部金屬層係上下相連接，進而構成該金屬線圈。
  22. 如申請專利範圍第16項所述之電子元件模組，其中，一第一延伸金屬層自位於其中一個第一中間磁性層之上的該第一金屬層延伸而出，並連接該迴焊電極；並且，該金屬線圈係透過該第一延伸金屬層而連接於該複數個第一焊接電極之其中一個。
  23. 如申請專利範圍第22項所述之電子元件模組，其中，一第二延伸金屬層係自該底部金屬層延伸而出，並連接迴焊電極；並且，該金屬線圈係透過該第二延伸金屬層而連接於該複數個第二焊接電極之其中一個。
  24. 如申請專利範圍第23項所述之電子元件模組，其中，每個第二中間磁性層之上係挖設有一第三通孔，使得所有第三金屬層、所有第一金屬層、所有第二金屬層與該底部金屬層藉由該些第一通孔、該些第二通孔與該第三通孔而上下相連。
  25. 如申請專利範圍第23項所述之電子元件模組，其中，該第二中間磁性層係由摻雜有肥粒鐵材料之一陶瓷坏片所製成。
  26. 如申請專利範圍第23項所述之電子元件模組，其中，該第三金屬層係由銀或銀合金所製成。
  27. 如申請專利範圍第23項所述之電子元件模組，其中，第二中間磁性層之上的該第三金屬層與相鄰的第一中間磁性層之上的該第一金屬層之間係具有一第二線寬比值，且該第二線寬比值係介於0.60至0.85之間。
TW104119605A 2015-06-17 2015-06-17 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組 TWI566263B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW104119605A TWI566263B (zh) 2015-06-17 2015-06-17 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104119605A TWI566263B (zh) 2015-06-17 2015-06-17 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組

Publications (2)

Publication Number Publication Date
TW201701308A TW201701308A (zh) 2017-01-01
TWI566263B true TWI566263B (zh) 2017-01-11

Family

ID=58400778

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104119605A TWI566263B (zh) 2015-06-17 2015-06-17 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組

Country Status (1)

Country Link
TW (1) TWI566263B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093734A (ja) * 1999-09-27 2001-04-06 Fdk Corp 積層インダクタおよびその製造方法
JP2005191191A (ja) * 2003-12-25 2005-07-14 Tdk Corp 積層型チップインダクタ
TW200741761A (en) * 2006-03-17 2007-11-01 Sony Corp Inductor element and method for production thereof, and semiconductor module with inductor element
TW201405898A (zh) * 2012-07-17 2014-02-01 Samsung Electronics Co Ltd 磁性元件及其製造方法
WO2015002116A1 (ja) * 2013-07-01 2015-01-08 株式会社 村田製作所 積層型インダクタ素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001093734A (ja) * 1999-09-27 2001-04-06 Fdk Corp 積層インダクタおよびその製造方法
JP2005191191A (ja) * 2003-12-25 2005-07-14 Tdk Corp 積層型チップインダクタ
TW200741761A (en) * 2006-03-17 2007-11-01 Sony Corp Inductor element and method for production thereof, and semiconductor module with inductor element
TW201405898A (zh) * 2012-07-17 2014-02-01 Samsung Electronics Co Ltd 磁性元件及其製造方法
WO2015002116A1 (ja) * 2013-07-01 2015-01-08 株式会社 村田製作所 積層型インダクタ素子の製造方法

Also Published As

Publication number Publication date
TW201701308A (zh) 2017-01-01

Similar Documents

Publication Publication Date Title
JP6455959B2 (ja) パワーインダクタ用磁性体モジュール、パワーインダクタ及びその製造方法
KR101332100B1 (ko) 적층형 인덕터
KR101792281B1 (ko) 파워 인덕터 및 그 제조 방법
JP4873522B2 (ja) 積層インダクタ
TWI382431B (zh) 功率電感結構
JP5339398B2 (ja) 積層インダクタ
KR101762026B1 (ko) 코일 부품 및 그 실장 기판
KR20110042151A (ko) 자기 전기적 장치
TWI630628B (zh) Capacitive resistance voltage conversion device
KR101838225B1 (ko) 듀얼 코어 평면 트랜스포머
JP3614816B2 (ja) 磁性素子およびそれを用いた電源
JP2017147321A (ja) コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路
KR101838227B1 (ko) 공통 권선 평면 트랜스포머
TWI566263B (zh) 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組
JP2007317892A (ja) 積層インダクタ
JP2012065408A (ja) Ｄｃ−ｄｃコンバータモジュール
WO2017175513A1 (ja) 電力変換モジュール
JP4827087B2 (ja) 積層インダクタ
KR20150089211A (ko) 칩형 코일 부품
JP5920392B2 (ja) Ｄｃ−ｄｃコンバータモジュール
JP2016100344A (ja) 高周波コイル装置
KR101994724B1 (ko) 적층형 인덕터 및 그 제조방법
US20160372257A1 (en) Novel stacked inductor and electronic component module having the novel stacked inductor
US11551856B2 (en) Coil component, circuit board, and electronic device
KR101617003B1 (ko) 노이즈 필터용 비드