TW201405898A - 磁性元件及其製造方法 - Google Patents

磁性元件及其製造方法 Download PDF

Info

Publication number
TW201405898A
TW201405898A TW102115336A TW102115336A TW201405898A TW 201405898 A TW201405898 A TW 201405898A TW 102115336 A TW102115336 A TW 102115336A TW 102115336 A TW102115336 A TW 102115336A TW 201405898 A TW201405898 A TW 201405898A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
magnetization
buffer layer
buffer
Prior art date
Application number
TW102115336A
Other languages
English (en)
Inventor
Yun-Jae Lee
Woo-Jin Kim
Joon-Myoung Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW201405898A publication Critical patent/TW201405898A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

一種磁性元件，包括記憶胞，所述記憶胞包括磁阻元件以及下部電極及上部電極，所述磁阻元件插入於所述上部電極與下部電極之間以將電流施加至所述磁阻元件。所述磁阻元件包含：用於控制晶體軸從而在所述磁阻元件中誘發垂直磁性各向異性(PMA)的緩衝層，所述緩衝層與所述下部電極接觸；晶種層，所述晶種層與所述緩衝層接觸且經定向於六方密集晶格(HCP)(0001)晶體平面；以及垂直磁化釘紮層，與所述晶種層接觸且具有L11型之有序結構。

Description

磁性元件及其製造方法 【對相關申請案之交叉參考】
本申請案主張於2012年7月17日在韓國智慧財產局申請之韓國專利申請案第10-2012-0077922號之權利，所述案之揭示內容以全文引用之方式併入本文中。
本發明概念是關於一種磁性元件及一種製造所述磁性元件之方法，且更特定而言，是關於一種包含具垂直磁性各向異性(PMA)之磁性層的磁性元件及一種製造所述磁性元件的方法。
對使用磁性穿隧接面(magnetic tunnel junction；MTJ)之磁阻特性之電子元件的研究正在積極地進行。詳言之，歸因於高度整合之磁性隨機存取記憶體(magnetic random access memory；MRAM)之MTJ胞的小型化，基於自旋轉移力矩(spin transfer torque；STT)之物理現象儲存資訊之STT-MRAM正引起關注，所述STT是藉由誘發由於將電流施加至MTJ胞而獲得之反 磁化(magnetization reversal)而實現。高度整合之STT-MRAM需要具有足夠PMA之磁性層的微小MTJ結構。
本發明概念提供一種磁性元件，所述磁性元件實質上減小歸因於雜散場之切換故障，且藉由高自旋極化率來保證穩定切換特性及高讀取裕量。
本發明概念亦提供一種具有堆疊結構之磁性元件的製造方法，所述磁性元件產生高垂直磁性各向異性(PMA)同時與電極材料良好地匹配，且藉由高自旋極化率提供可靠之切換特性。
根據本發明概念之態樣，一種磁性元件包含記憶胞，記憶胞包含磁阻元件以及下部電極及上部電極，其中磁阻元件插入於下部電極與上部電極之間以將電流施加至磁阻元件。
磁阻元件包含：用於控制晶體軸從而在所述磁阻元件中誘發垂直磁性各向異性(PMA)的緩衝層，所述緩衝層與所述下部電極接觸；晶種層，所述晶種層與所述緩衝層接觸且經定向為具有六方密集晶格(HCP)(0001)晶體平面；以及垂直磁化釘紮層，其與所述晶種層接觸且具有L11型之有序結構。
根據本發明概念之另一態樣，一種磁性元件包含：電極；形成於電極上之緩衝層；形成於緩衝層上之晶種層；形成於晶種層上之第一磁化層；形成於第一磁化層上之第一穿隧阻障；形成於第一穿隧阻障上之第二磁化層；以及第三磁化層，其形成於第二磁化層上且具有合成反鐵磁性耦合(SAF)結構。
根據本發明概念之另一態樣，一種磁性元件的製造方法 包含：在電極上形成具有HCP(0001)晶體結構或非晶結構之緩衝層；在緩衝層上形成具有HCP(0001)晶體結構的晶種層；以及在晶種層上形成垂直磁化釘紮層。
根據本發明概念之另一態樣，一種製造磁性元件之方法包含：形成包含TiN膜之電極；形成緩衝層，所述緩衝層與TiN層之上表面接觸且包含HCP(0001)晶體結構或非晶結構；形成與緩衝層之上表面接觸之包含Ru膜的晶種層；在Ru膜上形成具有L11型之有序結構的磁化釘紮層；以及形成CoFeB極化增強層，所述CoFeB極化增強層與磁化釘紮層之上表面接觸，且在垂直於上表面之方向上磁化。
根據本發明概念之磁性元件可防止歸因於雜散場之切換故障，且可藉由高自旋極化率而提供穩定之切換特性。
10‧‧‧磁性元件
20‧‧‧記憶胞
30‧‧‧磁性穿隧接面(MTJ)結構
32‧‧‧釘紮層
34‧‧‧自由層
36‧‧‧
50‧‧‧MTJ結構
100、200、500‧‧‧磁性元件
110‧‧‧電極
114‧‧‧緩衝層
114A‧‧‧原子
120‧‧‧晶種層
130‧‧‧下部磁化釘紮層
132‧‧‧第一原子
132A‧‧‧第一層
134‧‧‧第二原子
134A‧‧‧第二層
150‧‧‧第一極化增強層
160‧‧‧第一穿隧阻障
164‧‧‧磁化自由層
170‧‧‧第二穿隧阻障
172‧‧‧第二極化增強層
180‧‧‧上部磁化釘紮層
182‧‧‧第一上部磁化釘紮層
184‧‧‧第二上部磁化釘紮層
186‧‧‧互換組合膜
190‧‧‧罩蓋層
234‧‧‧第一非晶Ta膜
274‧‧‧第二非晶Ta膜
300‧‧‧磁性元件
340‧‧‧互換組合膜
350‧‧‧上部磁化釘紮層
360‧‧‧極化增強層
370‧‧‧穿隧阻障
380‧‧‧磁化自由層
382‧‧‧奈米氧化物層(NOL)
390‧‧‧罩蓋層
410、420、430、440‧‧‧程序
502‧‧‧基板
504‧‧‧元件隔離膜
506‧‧‧作用區
510‧‧‧電晶體
512‧‧‧閘極絕緣膜
514‧‧‧閘電極
516‧‧‧源極區
518‧‧‧汲極區
520‧‧‧絕緣罩蓋圖案
522‧‧‧絕緣間隔物
530‧‧‧第一層間絕緣膜
532‧‧‧第一接觸插塞
534‧‧‧第二接觸插塞
536‧‧‧源極線
538‧‧‧導電圖案
540‧‧‧第二層間絕緣膜
540H‧‧‧下部電極接觸孔
542‧‧‧下部電極接觸插塞
552‧‧‧下部電極層
552A‧‧‧下部電極
554‧‧‧緩衝層
556‧‧‧晶種層
558‧‧‧下部磁化釘紮層
560‧‧‧第一極化增強層
570‧‧‧堆疊結構
570A‧‧‧磁阻元件
572‧‧‧導電遮罩圖案
580‧‧‧第三層間絕緣膜
580H‧‧‧位元線接觸孔
582‧‧‧位元線接觸插塞
590‧‧‧位元線
700‧‧‧電子系統
710‧‧‧輸入元件
720‧‧‧輸出元件
730‧‧‧處理器
740‧‧‧記憶體元件
742‧‧‧記憶體
800‧‧‧資訊處理系統
802‧‧‧匯流排
810‧‧‧非揮發性記憶體系統
812、910‧‧‧記憶體
814、920‧‧‧記憶體控制器
820‧‧‧數據機
830‧‧‧中央處理單元(CPU)
840‧‧‧隨機存取記憶體(RAM)
850‧‧‧使用者介面
900‧‧‧記憶卡
930‧‧‧主機
BL‧‧‧位元線
CT‧‧‧胞電晶體
FL‧‧‧自由層/自由層的Hc分佈
FM1、FM2‧‧‧鐵磁性層
NM‧‧‧薄非磁性層
PL‧‧‧垂直磁化釘紮層
PL1、PL2、PL3‧‧‧Hc分佈
SL‧‧‧源極線
WC1、WC2‧‧‧寫入電流
WL‧‧‧字線
自以下結合隨附圖式進行之【實施方式】，將更清楚地理解本發明概念之例示性實施例，其中：圖1為說明根據本發明概念之實施例的磁性元件之示意性組態的圖。
圖2為說明磁性穿隧接面(MTJ)結構的圖，所述磁性穿隧接面(MTJ)結構包含具有合成反鐵磁性耦合(SAF)結構之垂直磁化釘紮層。
圖3為用於描述在MTJ結構之自由層中發生矯頑磁場Hc之移位的實例之曲線圖。
圖4為說明根據本發明概念之實施例之磁性元件的橫截面 圖。
圖5A為展示根據本發明概念之一些實施例的磁性元件之緩衝層中之多個原子的排列的局部透視圖。
圖5B為展示根據本發明概念之一些實施例的磁性元件之緩衝層中之多個原子114A的排列的局部平面圖。
圖6A為展示根據本發明概念之一些實施例的磁性元件之下部磁化釘紮層中之多個原子的例示性排列的局部透視圖。
圖6B為展示根據本發明概念之一些實施例的磁性元件之下部磁化釘紮層之晶體結構的圖。
圖7為用於描述根據本發明概念之一些實施例的磁性元件中的第一上部磁化釘紮層之Hc分佈、第二上部磁化釘紮層之Hc分佈及下部磁化釘紮層之Hc分佈的曲線圖。
圖8為說明根據本發明概念之另一實施例之磁性元件的橫截面圖。
圖9為說明根據本發明概念之另一實施例之磁性元件的橫截面圖。
圖10為根據本發明概念之實施例的根據程序序列說明製造磁性元件之方法的流程圖。
圖11A至圖11K為依照程序序列說明根據本發明概念之實施例的製造磁性元件之方法的橫截面圖。
圖12為說明根據本發明概念之實施例的磁性元件之磁滯(M-H)環的曲線圖。
圖13為說明用於比較之另一M-H環的曲線圖。
圖14為說明根據本發明概念之實施例的磁性元件中的根據 自外部施加之磁場之磁矩特性的曲線圖。
圖15為包含根據本發明概念之實施例之磁性元件的電子系統之方塊圖。
圖16為包含根據本發明概念之實施例之磁性元件的資訊處理系統之方塊圖。
圖17為包含根據本發明概念之實施例之磁性元件的記憶卡的方塊圖。
諸如「……中之至少一者」的表達當接在元件之清單前時修飾整個元件清單，且不修飾清單中之個別元件。
將參看隨附圖式更充分地描述本發明概念之實例實施例。圖式中之類似參考數字指代類似元件，且省略其冗餘描述。
現將詳細參看例示性實施例，且隨附圖式中說明了例示性實施例的數個實例。然而，例示性實施例並不限於下文所說明之實施例，且確切而言，介紹本文中之實施例以提供例示性實施例之範疇及精神的容易且完整理解。
應理解，雖然可在本文中使用術語「第一」、「第二」、「第三」等來描述各種元件、組件、區、層及/或區段，但此等元件、組件、區、層及/或區段不應受此等術語限制。此等術語指代特定次序、階層或優越性，且僅用以區分一個元件、組件、區、層或區段與另一元件、組件、區、層或區段。因此，在不脫離實例實施例之教示的情況下，可將下文所論述之第一元件、組件、區、層或區段稱為第二元件、組件、區、層或區段。舉例而言，第一 元件可被稱作第二元件，且類似地，第二元件可被稱作第一元件而不脫離本發明概念之保護範疇。
除非以其他方式界定，否則本文中使用之所有術語(包含技術術語及科學術語)具有與一般熟習例示性實施例所屬技術者通常理解之含義相同的含義。將更理解，術語(諸如常用詞典中所定義之術語)應被解釋為具有與其在相關技術之上下文中之含義一致的含義，且不會以理想化或過於正式的意義來解釋，除非本文明確地如此界定。
若以其他方式實施任何實施例，則可不同於所描述次序地進行特定程序。舉例而言，兩個連續描述之程序可實質上同時進行，或按與所描述次序相反的次序進行。
在圖式中，例如，所說明形狀可根據加工技術及/或容差而變形。因此，本發明之例示性實施例不限於本說明書中說明之特定形狀，且可包含在加工程序中造成的形狀修改。
圖1為說明根據本發明概念之實施例的磁性元件10之示意性組態的圖。在圖1中說明由自旋轉移力矩磁性隨機存取記憶體(STT-MRAM)形成之磁性元件10的記憶胞20。
記憶胞20可包含磁性穿隧接面(MTJ)結構30及胞電晶體CT。胞電晶體CT之閘極連接至字線WL，且胞電晶體CT之一個電極經由MTJ結構30連接至位元線BL。胞電晶體CT之另一電極連接至源極線SL。
MTJ結構30包含釘紮層(或參考層)32、自由層34，及插入於釘紮層32與自由層34之間的穿隧阻障。釘紮層32具有在垂直於釘紮層32之表面之方向上的易磁化軸，且釘紮層32之磁 化方向為固定的。自由層34具有在垂直於自由層34之表面之方向上的易磁化軸，且藉由傳遞自旋極化電流，自由層34之磁化方向改變。
MTJ結構30之電阻值根據自由層34之磁化方向而改變。在自由層34之磁化方向與釘紮層32之磁化方向平行於彼此時，MTJ結構30具有低電阻值，且可儲存資料「0」。在自由層34之磁化方向與釘紮層32之磁化方向反平行於彼此時，MTJ結構30具有高電阻值，且可儲存資料「1」。釘紮層32之位置及自由層34之位置不限於圖1之實例，且可彼此互換。
在說明於圖1中之磁性元件10中，對於STT-MRAM之寫入操作，藉由將邏輯高電壓位準施加至字線WL而接通胞電晶體CT，且在位元線BL與源極線SL之間施加寫入電流WC1或WC2。在此狀況下，可根據寫入電流WC1或WC2之方向來判定自由層34之磁化方向。舉例而言，當施加寫入電流WC1時，具有與釘紮層32相同之自旋方向的自由電子將力矩施加至自由層34，且因此可在與釘紮層32相同之方向上磁化自由層34。此外，當施加寫入電流WC2時，具有與釘紮層32相反之自旋方向的電子返回至自由層34且將力矩施加至自由層34，且因此可在與釘紮層32相反之方向上磁化自由層34。以此方式，在MTJ結構30中，自由層34之磁化方向可由STT改變。
在說明於圖1中之磁性元件10中，對於STT-MRAM之讀取操作，藉由將邏輯高電壓位準施加至字線WL而接通胞電晶體CT，且可藉由施加自位元線BL朝向源極線SL之讀取電流來判定儲存於MTJ結構30中之資料。在此狀況下，由於讀取電流之 強度遠小於寫入電流WC1或WC2之強度，因此自由層34之磁化方向不被讀取電流改變。
為了使高度整合且高速度之STT-MRAM商業化，需要在MTJ結構30的自由層34中保證穩定的切換特性及高讀取裕量。在垂直MTJ結構中，可藉由使用垂直合成反鐵磁性耦合(SAF)結構來形成釘紮層32。
圖2為說明MTJ結構50之圖，所述MTJ結構50包含具有SAF結構之垂直磁化釘紮層PL。
具有SAF結構之垂直磁化釘紮層PL包含藉由薄非磁性層NM而彼此分離之兩個鐵磁性層FM1及FM2。歸因於插入於兩個鐵磁性層FM1與FM2之間的薄非磁性層NM之魯德曼-凱特-卡索亞-約斯達(Ruderman-Kittel-Kasuya-Yosida，RKKY)相互作用而在SAF結構中發生非鐵磁性耦合特性。藉由兩個鐵磁性層FM1與FM2之間的非鐵磁性耦合相互作用，每一鐵磁性層之磁疇在彼此相反的方向上對準，藉此使SAF結構之磁化總量最小化且減小雜散場。
當來自外部之施加至自由層FL的磁場逐漸增加，且接著達到臨界反磁化值時，電阻值歸因於反磁化或切換而瞬間改變。在此狀況下，將磁場表示為矯頑磁場(Hc)，亦即切換場。然而，雜散場可能不能消除，且可維持於垂直磁化釘紮層PL之SAF結構中。若形成歸因於雜散場之磁場，則所述磁場可影響自由層FL之磁化過程。釘紮層PL之雜散場可誘發自由層FL中的Hc移位。
圖3為用於描述實例之曲線圖，在所述實例中，MTJ結構中包含具有SAF結構之釘紮層(諸如，說明於圖2中之MTJ結 構50)，其中Hc移位發生於自由層FL中。
釘紮層PL之雜散場可誘發自由層FL之Hc分佈的移位，藉此引起切換電壓之分散。或者，如圖3中所說明，自由層FL之Hc分佈可與構成釘紮層PL之兩個鐵磁性層FM1及FM2中之一者的Hc分佈重疊，且因此可引起切換故障。
本發明概念之實施例各自提供具有MTJ結構之磁性元件，所述MTJ結構可藉由消除來自釘紮層PL之雜散場而抑制自由層FL之Hc移位，且可改良磁性元件之切換特性及總體可靠性。
圖4為說明根據本發明概念之實施例之磁性元件100的橫截面圖。
磁性元件100包含電極110、形成於電極110上之緩衝層114、形成於緩衝層114上之晶種層120、以及形成於晶種層120上的下部磁化釘紮層130。
緩衝層114插入於電極110與晶種層120之間，且因此使電極110之晶體結構與晶種層120之晶體結構匹配且控制晶種層120之晶體軸，使得晶種層120之垂直定向性質增加。
電極110可由金屬或金屬氮化物形成。舉例而言，電極110可由TiN形成。
可藉由使用化學氣相沈積(CVD)製程、物理氣相沈積(PVD)製程、原子層沈積(ALD)製程或反應性脈衝雷射沈積(PLD)製程來形成電極110。
下部磁化釘紮層130藉由消除具有SAF結構之上部磁化釘紮層180的雜散場而提供穩定切換特性。下部磁化釘紮層130由長程有序(long-range order)之超晶格形成，所述超晶格具有 高垂直磁性各向異性(PMA)。
當使用長程有序之超晶格形成下部磁化釘紮層130時，排列於電極110與下部磁化釘紮層130之間的緩衝層114及晶種層120在達成高PMA方面起到重要作用。在MRAM元件中，電極110可連接至電晶體。因而，形成電極110之材料與形成下部磁化釘紮層130之材料之間的匹配可為所要的以保證下部磁化釘紮層130中之足夠磁化特性。在本發明概念之一些實施例中，為了使形成電極110之材料與形成下部磁化釘紮層130之材料匹配，將用於控制晶種層120之晶體軸的緩衝層114及用於藉由使用長程有序之超晶格形成下部磁化釘紮層130的晶種層120依序地形成於電極110與下部磁化釘紮層130之間。
電極110可由TiN膜形成，TiN膜具有相對低之氮含量以實施低互連電阻。舉例而言，電極110可由其中氮(N)原子率低於鈦(Ti)原子率的TiN膜形成。
在一些實施例中，電極110、緩衝層114及晶種層120可具有相同晶體結構。舉例而言，電極110、緩衝層114及晶種層120可各自具有六方密集晶格(HCP)晶體結構。
在一些其他實施例中，緩衝層114及晶種層120可具有相同晶體結構而無關於電極110之晶體結構。舉例而言，緩衝層114及晶種層120可具有HCP(0001)晶體結構。為此，緩衝層114可包含由Ti、Zr、Hf、Y、Sc或Mg形成的薄膜。此外，晶種層120可包含Ru層。
圖5A為展示具有HCP(0001)晶體結構之緩衝層114中多個原子114A之排列的局部透視圖。圖5B為展示具有HCP (0001)晶體結構之緩衝層114中多個原子114A之排列的局部平面圖。
形成緩衝層114之多個原子114A在為密集平面之(0001)平面中按密集結構緻密地聚集。
回看圖4，晶種層120可包含以與說明於圖5A及圖5B中之多個原子114A之排列相同的方式排列之多個金屬原子。
在一些其他實施例中，說明於圖4中之緩衝層114可由非晶材料形成，且晶種層120可具有HCP(0001)晶體結構。緩衝層114可由包含鈷(Co)之非晶合金材料形成。舉例而言，緩衝層114可包含由CoZr、CoHf或CoFeBTa形成之薄膜。
緩衝層114及晶種層120可各自藉由使用CVD製程、PVD製程、ALD製程或反應性PLD製程來形成。在一些實施例中，緩衝層114及晶種層120可各自藉由使用DC磁控濺鍍製程來形成，所述DC磁控濺鍍製程使用氪(Kr)作為濺鍍氣體。
緩衝層114的厚度可為約0.1nm至約1.5nm的範圍內。晶種層120的厚度可為約1nm至約10nm的範圍內。晶種層120之厚度可大於緩衝層114之厚度。
下部磁化釘紮層130具有在實質垂直於晶種層120之表面之方向上的易磁化軸。在下部磁化釘紮層130中，其磁化方向不改變。儘管在圖4中，下部磁化釘紮層130之磁化方向被說明為與電極110之方向相反地配置，亦即，配置在朝向上部磁化釘紮層180之方向上，但本發明概念不限於此。舉例而言，下部磁化釘紮層130之磁化方向可配置成朝向電極110。
在一些實施例中，下部磁化釘紮層130可具有L11型之 有序結構。由於晶種層120具有HCP(0001)結構，因此(111)平面中之生長在將下部磁化釘紮層130形成於晶種層120上時可為較快速的，且由具有L11型之有序結構的長程有序之超晶格形成之下部磁化釘紮層130可形成於晶種層120上(其中L11是根據斯杜克特貝瑞特(Strukturbericht)命名法來命名)。
L11型之有序結構具有准穩態菱體相，且具有在實質上垂直於下部磁化釘紮層130之表面之方向上的易磁化軸。具有L11型之有序結構的下部磁化釘紮層130包含面心立方體(fcc)層，在所述面心立方體(fcc)層中，根據<111>方向沈積組成元素。
圖6A為展示多個原子在具有L11型之有序結構的下部磁化釘紮層130中之例示性排列的局部透視圖，且圖6B為展示具有L11型之有序結構的下部磁化釘紮層130之晶體結構的圖。
下部磁化釘紮層130可由實質上垂直磁化的釘紮層形成，其中交替地形成包含第一原子132之第一層132A及包含第二原子134之第二層134A。在一些實施例中，下部磁化釘紮層130可由Co型的垂直磁化釘紮層形成。舉例而言，下部磁化釘紮層130之第一原子132中的每一者為Co，且下部磁化釘紮層130之第二原子134中的每一者為Pt或Pd。在下部磁化釘紮層130中，第一層132A及第二層134A各自定向至fcc(111)平面。
在一些實施例中，下部磁化釘紮層130具有[Co/Pt]x n之結構(其中n為重複結構之數目)，其中重複交替地堆疊厚度為約1Å至約2Å範圍內的Co膜及厚度為約1Å至約2Å範圍內的Pt膜。在一些實施例中，下部磁化釘紮層130具有[Co/Pd]x n之結構(其中n為重複之數目)，其中交替地堆疊厚度為約1Å至約 2Å範圍內的Co膜及厚度為約1Å至約2Å範圍內的Pd膜多次。
可藉由使用薄膜磊晶生長製程經由固態磊晶生長來形成下部磁化釘紮層130。舉例而言，可藉由使用分子束磊晶(MBE)製程或金屬有機CVD(MOCVD)製程來形成下部磁化釘紮層130。
可在範圍為約200℃至約400℃之相對低製程溫度下形成下部磁化釘紮層130。舉例而言，可在約300℃下形成下部磁化釘紮層130。以此方式，因為可在相對低之製程溫度下形成下部磁化釘紮層130，所以可易於形成下部磁化釘紮層130而不經由高溫製程負面地影響磁性元件100之另一部分。此外，在磁性穿隧接面(MTJ)結構包含具有垂直磁性特性之磁性層的狀況下，在後續高溫退火製程時亦必須維持磁性層之垂直磁性特性而不降級。形成具有L11結構之下部磁化釘紮層130的超晶格層在約370℃之後續退火製程時亦可維持穩定之垂直磁性特性，且因此可保持優良垂直磁性特性。
可藉由使用MBE製程、磁控濺鍍製程或超高真空(UHV)濺鍍製程來形成下部磁化釘紮層130。下部磁化釘紮層130的厚度可為約20Å至約30Å的範圍內。
由於下部磁化釘紮層130具有優良的垂直各向異性且可在相對低溫度下形成，因此可將下部磁化釘紮層130可靠地應用至磁性元件。
回看圖4，晶種層120之(0001)密集平面具有相對於具有L11結構之下部磁化釘紮層130之fcc(111)密集平面的匹配性質。因而，當藉由將晶種層120形成於緩衝層114上以使得晶種層120之垂直定向性質已由於緩衝層114而增加的狀態下，在晶 種層120上形成L11型之超晶格層時，L11型之超晶格層包含沿著構成晶種層120之元素晶粒之平面外軸線的長程有序結構，且因此具有高垂直各向異性。此外，矯頑磁性顯著增加，且因此磁性元件之可靠性可得到改良，且可減小磁性元件之驅動功率。
將第一極化增強層150形成於下部磁化釘紮層130上以增加下部磁化釘紮層130之自旋極化。第一極化增強層150可為由Co、Fe及B形成之磁性層(下文中稱作「CoFeB磁性層」)。CoFeB磁性層基本上具有平面內磁性各向異性。然而，當形成CoFeB磁性層以與由L11型之超晶格層形成之下部磁化釘紮層130接觸時，CoFeB磁性層可被實質上垂直定向達至少17Å的厚度。因而，形成於下部磁化釘紮層130上之第一極化增強層150可由垂直定向之CoFeB磁性層形成，且可藉由下部磁化釘紮層130與第一極化增強層150之組合來提供高自旋極化。第一極化增強層150之磁化方向可與下部磁化釘紮層130之磁化方向實質上相同。第一極化增強層150的厚度可為約10Å至約20Å的範圍內。
將第一穿隧阻障160形成於第一極化增強層150上，且將磁化自由層164形成於第一穿隧阻障160上。此外，第二穿隧阻障170可形成於磁化自由層164上，且上部磁化釘紮層180可形成於第二穿隧阻障170上。
第一穿隧阻障160及第二穿隧阻障170可各自包含非磁性材料。在一些實施例中，第一穿隧阻障160及第二穿隧阻障170可各自由選自Mg、Ti、Al、MgZn及MgB中之任一材料的氧化物形成。在一些其他實施例中，第一穿隧阻障160及第二穿隧阻障170可各自由Ti氮化物或釩(V)氮化物形成。在一些實施例中， 第一穿隧阻障160及第二穿隧阻障170可各自由單一層形成。在一些其他實施例中，第一穿隧阻障160及第二穿隧阻障170可各自由包含依序堆疊之數個層的多個層形成。舉例而言，第一穿隧阻障160及第二穿隧阻障170可各自具有選自Mg/MgO、MgO/Mg及Mg/MgO/Mg之多層結構。在一些實施例中，第二穿隧阻障170的厚度可大於第一穿隧阻障160的厚度。
說明於圖4中之磁性元件100提供包含第一穿隧阻障160及第二穿隧阻障170之雙重MTJ結構。當供應穿過包含第一穿隧阻障160及第二穿隧阻障170之雙重MTJ結構的電流時，磁化自由層164使自由層之磁化(例如)在穩定磁性狀態之間切換。磁性元件100可藉由具有雙重MTJ結構而在高度整合磁性記憶體元件中提供改良之效能。
第二極化增強層172插入於第二穿隧阻障170與上部磁化釘紮層180之間。
第二極化增強層172可包含選自Co、Fe及Ni之鐵磁性材料。第二極化增強層172可具有高自旋極化率及低阻尼常數。為此，第二極化增強層172更可包含選自B、Zn、Ru、Ag、Au、Cu、C及N的非磁性材料。在一些實施例中，第二極化增強層172可由CoFeB磁性層形成。第二極化增強層172的厚度可為約10Å至約20Å的範圍內。
上部磁化釘紮層180包含第一上部磁化釘紮層182、第二上部磁化釘紮層184、以及插入於第一上部磁化釘紮層182與第二上部磁化釘紮層184之間的互換組合膜186。
第一上部磁化釘紮層182具有與下部磁化釘紮層130之 磁矩反平行的磁矩。第二上部磁化釘紮層184具有與第一上部磁化釘紮層182之磁矩反平行的磁矩。
上部磁化釘紮層180可具有如參看圖2關於垂直磁化釘紮層PL描述之SAF結構。在此狀況下，第一上部磁化釘紮層182及第二上部磁化釘紮層184可分別對應於鐵磁性層FM1及鐵磁性層FM2。互換組合膜186可對應於插入於兩個鐵磁性層FM1與FM2之間的薄非磁性層NM。
第二極化增強層172可使第一上部磁化釘紮層182之自旋極化增加。第二極化增強層172之磁化方向可與第一上部磁化釘紮層182之磁化方向相同。
罩蓋層190可形成於上部磁化釘紮層180上。罩蓋層190可選自Ta、Al、Cu、Au、Ag、Ti、TaN及TiN之中。
在說明於圖4中之磁性元件100中，磁性元件100之電阻值可根據流經雙重MTJ結構之電子的方向而改變，且可藉由使用電阻值之差異而將資料儲存於包含磁性元件100的記憶胞中。
在說明於圖4中之磁性元件100中，藉由使下部磁化釘紮層130之Hc最佳化，使得下部磁化釘紮層130之Hc處在第一上部磁化釘紮層182之Hc與第二上部磁化釘紮層184之Hc之間的範圍中，其中第一上部磁化釘紮層182及第二上部磁化釘紮層184構成上部磁化釘紮層180中的SAF結構，可防止磁化自由層164之Hc移位且切換特性可得以改良。
為了使下部磁化釘紮層130之Hc最佳化，下部磁化釘紮層130可由具有L11型之有序結構的超晶格形成。詳言之，為了藉由使用長程有序之超晶格(其提供高垂直各向異性及改良之矯 頑磁性)形成下部磁化釘紮層130，將緩衝層114及晶體軸由緩衝層114控制之晶種層120依次形成於電極110與下部磁化釘紮層130之間。以此方式，藉由在晶種層120上形成由L11型之超晶格層形成的下部磁化釘紮層130(其中依序形成緩衝層114及晶種層120且因此晶種層120之垂直定向性質已歸因於緩衝層114增加)，下部磁化釘紮層130之Hc可處在第一上部磁化釘紮層182之Hc與第二上部磁化釘紮層184之Hc之間的範圍中。
圖7為用於描述在圖4中說明之磁性元件100中的第一上部磁化釘紮層182之Hc分佈、第二上部磁化釘紮層184之Hc分佈及下部磁化釘紮層130的Hc分佈之曲線圖。
在圖7中，「PL1」指示第一上部磁化釘紮層182之Hc分佈，「PL2」指示第二上部磁化釘紮層184之Hc分佈，且「PL3」指示下部磁化釘紮層130的Hc分佈。「FL」指示磁化自由層164的Hc分佈。
在磁性元件100中，由於下部磁化釘紮層130由具有高垂直各向異性之L11型之超晶格層形成，故下部磁化釘紮層130之Hc分佈是在第一上部磁化釘紮層182之Hc分佈與第二上部磁化釘紮層184之Hc分佈之間的範圍中。因而，儘管雜散場存在於具有SAF結構之上部磁化釘紮層180中，但上部磁化釘紮層180之雜散場可由下部磁化釘紮層130之雜散場消除。此外，如圖7中所說明，磁化自由層164之Hc分佈可位於可容許讀取裕量之範圍內，且因此可改良切換特性。
圖8為說明根據本發明概念之實施例之磁性元件200的橫截面圖。圖8及圖4中之類似參考數字指代類似元件，且因此 省略其重複描述。
磁性元件200具有與說明於圖4中之磁性元件100之組態實質上相同的組態。然而，磁性元件200更包含插入於下部磁化釘紮層130與第一極化增強層150之間的第一非晶Ta膜234、以及插入於第二極化增強層172與第一上部磁化釘紮層182之間的第二非晶Ta膜274。第一非晶Ta膜234及第二非晶Ta膜274各自的厚度具有為約2Å至約6Å的範圍內。
在根據一些實施例之磁性元件200中，第一非晶Ta膜234、第一極化增強層150、第一穿隧阻障160、磁化自由層164、第二穿隧阻障170、第二極化增強層172、第二非晶Ta膜274及第一上部磁化釘紮層182被形成為Ta/CoFeB/MgO/CoFeB/MgO/CoFeB/Ta堆疊結構。因此，在磁性元件200之磁性本體堆疊結構具有20nm或更小之微小線寬度的狀況下，可獲得相對高之穿隧磁阻比(TMR)，亦可獲得優良熱穩定性，且可降低切換電流。
圖9為說明根據本發明概念之另一實施例之磁性元件300的橫截面圖。圖9及圖4中之類似參考數字指代類似元件，且因此為了簡單省略了類似元件之重複描述。
磁性元件300包含如參看圖4所描述的順序堆疊之電極110、緩衝層114及晶種層120。具有垂直磁性各向異性之下部磁化釘紮層130形成於晶種層120上。在一些實施例中，下部磁化釘紮層130可由長程有序之超晶格形成，所述超晶格具有L11型之有序結構。
互換組合膜340及上部磁化釘紮層350順序地形成於下 部磁化釘紮層130上。上部磁化釘紮層350具有與下部磁化釘紮層130之磁矩反平行的磁矩。上部磁化釘紮層350之更詳細組態與參看圖4描述之第二上部磁化釘紮層184之組態相同。
極化增強層360、穿隧阻障370、磁化自由層380、奈米氧化物層(NOL)382及罩蓋層390順序地形成於上部磁化釘紮層350上。
極化增強層360可由CoFeB磁性層形成。穿隧阻障370可包含非磁性材料。穿隧阻障370及磁化自由層380實質上與分別參看圖4描述之第二穿隧阻障170及磁化自由層164相同。
NOL 382可由Ta氧化物或Mg氧化物形成。必要的？
罩蓋層390之詳細組態實質上與參看圖4描述之罩蓋層190之組態相同。
在說明於圖9中之磁性元件300之堆疊結構中，藉由在晶種層120(其中晶種層120之垂直定向性質已歸因於緩衝層114而增加)上形成可由具有高垂直各向異性之L11型之超晶格層形成的下部磁化釘紮層130，磁性元件300可提供高自旋極化且因此可提供改良之切換特性。
圖10為根據本發明概念之實施例的根據程序序列說明製造磁性元件之方法的流程圖。
參看圖4及圖10，在程序410中，在電極110上形成用於控制晶種層120之晶體軸的緩衝層114。緩衝層114可具有HCP(0001)晶體結構或非晶結構。在一些實施例中，緩衝層114可由具有HCP(0001)晶體結構之薄膜形成。具有HCP(0001)晶體結構之緩衝層114可由選自Ti、Zr、Hf、Y、Sc及Mg之材料形 成。在一些其他實施例中，緩衝層114可由具有非晶結構之薄膜形成。具有非晶結構之緩衝層114可由選自CoZr、CoHf及CoFeBTa的至少一種合金形成。
在一些實施例中，形成緩衝層114之程序可在約10℃至約50℃之溫度下進行。舉例而言，可在室溫下形成緩衝層114。可藉由使用CVD、PVD、ALD或反應性PLD製程來形成緩衝層114。在一些實施例中，可藉由使用將Kr用作濺鍍氣體之DC磁控濺鍍製程來形成緩衝層114。緩衝層114的厚度可為約0.1nm至約1.5nm的範圍內。
在程序420中，將具有HCP(0001)晶體結構之晶種層120形成於緩衝層114上。
由於將具有HCP(0001)晶體結構之晶種層120形成於具有HCP(0001)晶體結構或非晶結構的緩衝層114上，因此垂直定向性質可歸因於緩衝層114而改良。因而，可進行具有高垂直定向性質的晶種層120。
在一些實施例中，晶種層120可由Ru形成。在約10℃至約50℃之溫度範圍下進行形成晶種層120之程序。舉例而言，可在室溫下形成晶種層120。可藉由使用CVD、PVD、ALD或反應性PLD製程來形成緩衝層114。在一些實施例中，可藉由使用將Kr用作濺鍍氣體之DC磁控濺鍍製程來形成晶種層120。晶種層120的厚度可為約1nm至約10nm的範圍內。晶種層120之厚度可大於緩衝層114之厚度。
在程序430中，將下部磁化釘紮層130形成於晶種層120上。
由於晶種層120之(0001)密集平面具有相對於具有L11結構之下部磁化釘紮層130之fcc(111)密集平面生長之匹配性質，因此當在具有HCP(0001)結構之晶種層120上形成下部磁化釘紮層130時，(111)平面中之生長可為較快速的。因而，可將由長程有序之超晶格形成之下部磁化釘紮層130形成於晶種層120上，所述超晶格具有L11型之有序結構。
可藉由使用MBE製程、磁控濺鍍製程或UHV濺鍍製程來形成下部磁化釘紮層130。下部磁化釘紮層130的厚度可為約20Å至約30Å的範圍內。
形成下部磁化釘紮層130之程序可在約200℃至約400℃之溫度範圍中進行。由於下部磁化釘紮層130具有優良垂直各向異性且可在相對低溫度下形成，因此下部磁化釘紮層130可合適地應用至磁性元件。
在一些實施例中，可形成下部磁化釘紮層130以具有前述[Co/Pt]x n結構或[Co/Pd]x n結構(其中n為重複之數目)。下部磁化釘紮層130的厚度可為約20Å至約30Å的範圍內。
在程序440中，將在實質上垂直於下部磁化釘紮層130之上部表面的方向上磁化之極化增強層150形成於下部磁化釘紮層130上。
形成極化增強層150之程序可包含形成CoFeB磁性層之程序。藉由形成與由L11型之超晶格層形成之下部磁化釘紮層130接觸的CoFeB磁性層，可形成由經垂直定向之CoFeB磁性層形成的極化增強層150。極化增強層150之磁化方向可與下部磁化釘紮層130之磁化方向相同。極化增強層150的厚度可為約10Å至約 20Å的範圍內。
圖11A至圖11K為根據本發明概念之實施例的說明製造磁性元件500(參看圖11K)之方法的橫截面圖。在本實施例中，描述製造STT-MRAM之程序，所述STT-MRAM包含說明於圖4中之磁性元件100之堆疊結構。圖11A至圖11K及圖4中之類似參考數字指代類似元件，且因此為了簡單起見省略類似元件之重複描述。
參看圖11A，將元件隔離膜504形成於基板502中以界定作用區506，且將電晶體510形成於作用區506上。
在一些實施例中，基板502可為半導體晶圓。基板502可包含Si。在一些其他實施例中，基板502可包含諸如Ge之半導體元素，或諸如SiC、GaAs、InAs及InP的合成半導體。在一些其他實施例中，基板502可具有絕緣體上矽(silicon-on-insulator，SOI)結構。舉例而言，基板502可包含內埋氧化物(buried oxide，BOX)層。在一些實施例中，基板502可包含導電區，例如，摻雜有雜質之井或摻雜有雜質之結構。元件隔離膜504可具有淺溝槽隔離(shallow trench isolation，STI)結構。
電晶體510可包含閘極絕緣膜512、閘電極514、源極區516及汲極區518。閘電極514上形成有絕緣罩蓋圖案520，且具有分別藉由絕緣間隔物522絕緣的面向側面的壁。
其後，將第一層間絕緣膜530形成於基板502上以覆蓋電晶體510，且形成穿過第一層間絕緣膜530電性連接至源極區516的第一接觸插塞532及穿過第一層間絕緣膜530電性連接至汲極區518的第二接觸插塞534。接著，可使第一層間絕緣膜530 平坦化。將導電層形成於第一層間絕緣膜530上，且接著圖案化導電層以形成經由第一接觸插塞532而電性連接至源極區516的源極線536，且形成導電圖案538，所述導電圖案538彼此間隔開，在其之間具有源極線536，且所述導電圖案538經由第二接觸插塞534而電性連接至汲極區518。
接著，將第二層間絕緣膜540形成於第一層間絕緣膜530上以覆蓋源極線536及導電圖案538。藉由使用光微影製程，第二層間絕緣膜540之數個部分經移除以形成下部電極接觸孔540H，從而曝露導電部分538之頂部表面。對下部電極接觸孔540H填充導電材料，且導電材料經拋光或平坦化，直至第二層間絕緣膜540之頂部表面被曝露而形成下部電極接觸插塞542。在一些實施例中，下部電極接觸插塞542可包含選自TiN、Ti、TaN、Ta及W之至少一種材料。
參看圖11B，將下部電極層552形成於第二層間絕緣膜540及下部電極接觸插塞542上。
在一些實施例中，下部電極層552由金屬或金屬氮化物形成。舉例而言，下部電極層552可由TiN形成。下部電極層552之更詳細描述與參看圖4描述之電極110的描述相同。
參看圖11C，將緩衝層554形成於下部電極層552上。
緩衝層554經形成以控制待順序形成於緩衝層554上之晶種層556(參看圖11D)之晶體軸的方向。緩衝層554可由具有HCP(0001)晶體結構之材料(例如，選自Ti、Zr、Hf、Y、Sc及Mg之至少一種材料)形成。或者，緩衝層554可由具有非晶結構之材料(例如，選自CoZr、CoHf及CoFeBTa之至少一種合金) 形成。
可在室溫下形成緩衝層554。緩衝層554之更詳細描述與參看圖4描述之緩衝層114的描述相同。
參看圖11D，將晶種層556形成於緩衝層554上。
晶種層556可由具有HCP(0001)晶體結構之材料形成。舉例而言，晶種層556可包含Ru層。
藉由在由具有HCP(0001)晶體結構或非晶結構之材料形成之緩衝層554上形成晶種層556，可改良晶種層556的垂直定向性質。晶種層556之更詳細組態實質上與參看圖4描述之晶種層120之組態相同。
參看圖11E，將下部磁化釘紮層558形成於晶種層556上。
下部磁化釘紮層558經形成以具有在實質上垂直於晶種層556之表面之方向上的易磁化軸。
下部磁化釘紮層558可由具有L11結構之超晶格形成。在一些實施例中，下部磁化釘紮層558可具有[Co/Pt]x n之結構(其中n為重複之數目)，其中交替且重複地堆疊厚度為約1Å至約2Å之範圍的Co膜及厚度為約1Å至約2Å之範圍的Pt膜。在一些其他實施例中，下部磁化釘紮層558可具有[Co/Pd]x n之結構(其中n為重複之數目)，其中交替地堆疊具有範圍為約1Å至約2Å之厚度的Co膜及具有範圍為約1Å至約2Å之厚度的Pd膜多次。在此狀況下，「n」可為在範圍2至20內之整數。
可藉由使用MBE製程或MOCVD製程來形成下部磁化釘紮層558。可在範圍為約200℃至約400℃之相對低製程溫度下形 成下部磁化釘紮層558。舉例而言，可在約300℃下形成下部磁化釘紮層558。下部磁化釘紮層558的厚度可為約20Å至約30Å的範圍內。
下部磁化釘紮層558之更詳細組態實質上與參看圖4描述之下部磁化釘紮層130之組態相同。
參看圖11F，第一極化增強層560可形成於下部磁化釘紮層558上。
第一極化增強層560可由CoFeB磁性層形成。當形成第一極化增強層560時，因為CoFeB磁性層被形成於由L11型之超晶格層形成之下部磁化釘紮層558上以與下部磁化釘紮層558接觸，所以可獲得垂直定向之CoFeB磁性層。下部磁化釘紮層558與第一極化增強層560之組合可提供高自旋極化。第一極化增強層560的厚度可為約10Å至約20Å的範圍內。第一極化增強層560之更詳細組態與參看圖4描述之第一極化增強層150之組態相同。
參看圖11G，將第一穿隧阻障160、自由層164、第二穿隧阻障170、第二極化增強層172、上部磁化釘紮層180及罩蓋層190順序形成於第一極化增強層560上。上部磁化釘紮層180包含第一上部磁化釘紮層182、第二上部磁化釘紮層184，及插入於第一上部磁化釘紮層182與第二上部磁化釘紮層184之間的互換組合膜186。
罩蓋層190可包含選自Ta、Al、Cu、Au、Ti、TaN及TiN之至少一種材料。
圖11G說明堆疊結構570之層(自下部電極層552至罩 蓋層190)以與圖4之磁性元件100之堆疊結構之次序相同的次序堆疊的狀況。然而，本發明概念並不限於此。舉例而言，替代堆疊結構570，可形成以與說明於圖8中之磁性元件200之次序相同的次序來堆疊多個層之堆疊結構、或者以與說明於圖9中之磁性元件300之次序相同的次序來堆疊多個層的堆疊結構。根據本發明概念之一些實施例，根據待形成之磁性元件之所要特性，在堆疊結構570中可添加或替換各種層。
參看圖11H，將多個導電遮罩圖案572形成於堆疊結構570上。
多個導電遮罩圖案572可由金屬或金屬氮化物形成。在一些實施例中，多個導電遮罩圖案572包含選自Ru、W、TiN、TaN、Ti、Ta及金屬玻璃合金的至少一種材料。舉例而言，導電遮罩圖案572可具有為Ru/TiN或TiN/W之雙層結構。導電遮罩圖案572與下部電極接觸插塞542形成於相同的軸線上。
參看圖11I，藉由使用多個導電遮罩圖案572作為蝕刻遮罩來蝕刻堆疊結構570之一部分。
可將包含多個導電遮罩圖案572之所得結構裝載至電漿蝕刻腔室中。接著，可藉由電漿蝕刻而蝕刻掉堆疊結構570之一部分。在一些實施例中，可藉由反應性離子蝕刻(RIE)、離子束蝕刻(IBE)或Ar銑削(Ar milling)來蝕刻堆疊結構570之一部分。堆疊結構570可藉由使用包含以下各者之第一蝕刻氣體來進行蝕刻：SF6、NF3、SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、N2、HBr或其組合。在一些其他實施例中，在堆疊結構570之蝕刻期間，除第一蝕刻氣體外，更可使用來自Ne、Ar、Kr及 Xe之至少一第一額外氣體。
用於蝕刻堆疊結構570之蝕刻製程可藉由使用自以下各者產生之電漿來進行：電感耦合電漿(ICP)源、電容耦合電漿(CCP)源、電子回旋諧振(ECR)電漿源、螺旋波激勵電漿源或適應性耦合電漿(ACP)源。
用於蝕刻堆疊結構570之蝕刻製程更可包含使用第二蝕刻氣體之蝕刻製程，所述第二蝕刻氣體具有不同於第一蝕刻氣體之組成的組成。第二蝕刻氣體可包含SF6、NF3、SiF4、CF4、Cl2、CH3OH、CH4、CO、NH3、H2、N2、HBr或其組合。在一些其他實施例中，在使用第二蝕刻氣體之蝕刻製程期間，更可使用選自Ne、Ar、Kr及Xe的至少一第二額外氣體。
用於蝕刻堆疊結構570之蝕刻製程可在範圍為約-10℃至約65℃之溫度下且在約2毫托至約5毫托的壓力下進行。在蝕刻製程期間，在蝕刻製程之蝕刻氛圍下，導電遮罩圖案572可被消耗以具有自導電遮罩結構572之頂部表面起之減小的厚度。
儘管未說明，但在藉由蝕刻堆疊結構570形成多個下部電極552A之後，可使曝露之第二層間絕緣膜540被從其頂部表面起蝕刻掉預定厚度。
因此，將包含在蝕刻堆疊結構570之後剩餘之所得結構的多個磁阻元件570A形成於多個下部電極接觸插塞542上。在多個磁阻元件570A中，多個導電遮罩圖案572之剩餘部分及罩蓋層190充當上部電極。
參看圖11J，第三層間絕緣膜580可被形成以覆蓋磁阻元件570，並被平坦化。第三層間絕緣膜580之數個部分被移除以藉 由形成多個位元線接觸孔580H來曝露磁阻元件570之導電遮罩圖案572的頂部表面。其後，形成導電層以填充位元線接觸孔580H，且接著對導電層進行拋光或回蝕，直至曝露第三層間絕緣膜580之頂部表面，藉此分別在位元線接觸孔580H中形成多個位元線接觸插塞582。
參看圖11K，將導電層形成於第三層間絕緣膜580及位元線接觸插塞582上，繼之以圖案化以形成電性連接至位元線接觸插塞582的位元線590，藉此完成磁性元件500之製造。位元線590可具有線形狀。
圖12為根據本發明概念之實施例的說明磁性元件之磁滯(M-H)環的曲線圖。
為了評估圖12之M-H環，製造具有堆疊結構之磁性元件，所述堆疊結構實質上與說明於圖8中之磁性元件200的堆疊結構相同。更詳細地，在TiN電極上順序形成：厚度為10Å之Ti緩衝層、厚度為50Å之Ru晶種層、包含L11型[Co(2)/Pt(2)]×7超晶格層(圓括號中之數字指示厚度，且厚度之單位為Å)之下部磁化釘紮層、厚度為4Å之第一非晶Ta膜，及厚度為8Å之第一CoFeB極化增強層。在此狀況下，在室溫下形成Ti緩衝層及Ru晶種層，且在約300℃之溫度下形成下部磁化釘紮層。
接著，製造具有堆疊結構之磁性元件，所述堆疊結構包含：包含MgO膜之第一穿隧阻障、厚度為12Å的CoFeB磁化自由層、電阻是第一穿隧阻障之電阻之約十倍的包含MgO膜之第二穿隧阻障、厚度為4Å之第二非晶Ta膜，及具有[Co(2.5)/Pd(10)]×3/Ru/[Co(2.5)/Pd(10)]×3之SAF結構的上部磁化釘紮層。
當在Ti緩衝層上形成Ru晶種層且接著在Ru晶種層上形成包含具有L11結構之Co/Pt超晶格層的下部磁化釘紮層時，沿著構成Ru晶種層之Ru晶粒的平面外軸線按長程有序結構來形成具有L11結構之Co/Pt超晶格層。因此，由於垂直表面之扭轉軸線防止根據晶粒的磁疇壁之移動，因此提供了使平面外垂直各向異性增加的效應。因而，如圖12中所展示，獲得反磁化快速地發生之理想M-H環。
詳言之，參看圖12，展示磁性元件之矯頑磁性增加至約4000厄司特(Oe)。此是歸因於在Ti緩衝層及Ru晶種層上形成下部磁化釘紮層，所述下部磁化釘紮層包含具有L11結構之Co/Pt超晶格層。
圖13為說明用於比較之另一M-H環之曲線圖。
為了評估圖13之M-H環，在用以評估圖12之M-H環的相同條件下製造用於比較之磁性元件，不同之處在於形成Ta層而非Ti緩衝層。
在用於比較之磁性元件中，當在TiN電極上生長Ta層時，Ta自非晶結構結晶為體心立方晶格(BCC)晶體結構。因而，當在Ta層上形成Ru晶種層時，具有BCC晶體結構之Ta層與具有HCP晶體結構之Ru晶種層之間的匹配被破壞，藉此使Ru晶種層之結晶惡化。結果，形成於Ru晶種層上之具有L11結構之Co/Pt超晶格層的晶體軸被扭轉，且Co/Pt超晶格層之長程有序被破壞，且因此如圖13中所展示，垂直磁性特性惡化。
圖14為說明根據本發明概念之一些實施例的磁性元件中的根據自外部施加之磁場之磁矩特性的曲線圖。
為了評估圖14之磁矩特性，在用以評估圖12之M-H環的相同條件下製造用於比較之磁性元件，不同之處在於形成包含Co0.2Fe0.6B0.2磁性層之第一極化增強層且第一極化增強層之厚度被不同地改變。
在圖14中，「A」(CFB 12Å)指示將厚度為12Å之CoFeB磁性層形成為第一極化增強層的狀況。「B」(CFB 14.5Å)指示將厚度為14.5Å之CoFeB磁性層形成為第一極化增強層的狀況。「C」(CFB 17.1Å)指示將厚度為17.1Å之CoFeB磁性層形成為第一極化增強層的狀況。
參看圖14，其展示直至約17Å之厚度，CoFeB磁性層皆具有垂直磁性各向異性。
在磁性元件中，具有垂直磁性各向異性之CoFeB磁性層的厚度愈大，自旋極化增加得愈多，此是由於當第一MgO穿隧阻障與CoFeB磁性層接觸並形成於CoFeB磁性層上時，第一MgO穿隧阻障經生長而具有BCC結構。
圖15為包含根據本發明概念之實施例之磁性元件的電子系統700之方塊圖。
參看圖15，電子系統700包含輸入元件710、輸出元件720、處理器730及記憶體元件740。在一些實施例中，記憶體元件740可包含包含多個非揮發性記憶胞之胞陣列，及用於諸如讀取操作及寫入操作之操作的周邊電路。在一些其他實施例中，記憶體元件740可包含非揮發性記憶體元件及記憶體控制器。
包含於記憶體元件740中之記憶體742可包含根據參看圖1至圖11K描述的本發明概念之以上實施例的磁性元件。
處理器730可經由介面而連接至輸入元件710、輸出元件720及記憶體元件740以控制電子系統700之總體操作。
圖16為包含根據本發明概念之實施例之磁性元件的資訊處理系統800之方塊圖。
參看圖16，資訊處理系統800包含非揮發性記憶體系統810、數據機820、中央處理單元(CPU)830、隨機存取記憶體(RAM)840及使用者介面850，其皆電性連接至匯流排802。
非揮發性記憶體系統810可包含記憶體812及記憶體控制器814。非揮發性記憶體系統810儲存由CPU 830處理之資料，或自外部輸入之資料。
非揮發性記憶體系統810可包含非揮發性記憶體，諸如MRAM、PRAM、RRAM、FRAM等。記憶體812及RAM 840中之至少一者可包含根據參看圖1至圖11K描述的本發明概念之以上實施例中之一者的磁性元件。
資訊處理系統800可應用至攜帶型電腦、上網平板(web tablet)、無線電話、行動電話、數位音樂播放器、記憶卡、MP3播放器、導航系統、攜帶型多媒體播放器(PMP)、固態磁碟(SSD)或家用電器。
圖17為包含根據本發明概念之實施例之磁性元件的記憶卡900之方塊圖。
記憶卡900包含記憶體910及記憶體控制器920。
記憶體910可儲存資料。在一些實施例中，記憶體910可具有即使在電源供應器停止時仍維持資料的非揮發性特性。記憶體910可包含根據參看圖1至圖11K描述的本發明概念之以上 實施例中之一者的磁性元件。
回應於主機930之讀取/寫入請求，記憶體控制器920可讀取儲存於記憶體910中之資料、或可將資料儲存於記憶體910中。
雖然已參看本發明之例示性實施例特定展示並描述了本發明概念，但應理解，可在不脫離以下申請專利範圍之精神及範疇的情況下在本文中進行形式及細節的各種改變。
100‧‧‧磁性元件
110‧‧‧電極
114‧‧‧緩衝層
120‧‧‧晶種層
130‧‧‧下部磁化釘紮層
150‧‧‧第一極化增強層
160‧‧‧第一穿隧阻障
164‧‧‧磁化自由層
170‧‧‧第二穿隧阻障
172‧‧‧第二極化增強層
180‧‧‧上部磁化釘紮層
182‧‧‧第一上部磁化釘紮層
184‧‧‧第二上部磁化釘紮層
186‧‧‧互換組合膜
190‧‧‧罩蓋層

Claims (30)

  1. 一種磁性元件，包括：磁阻元件以及下部電極及上部電極，所述磁阻元件插入於所述下部電極與所述上部電極之間，其中所述磁阻元件包括：緩衝層，用於控制晶體軸從而在所述磁阻元件中誘發垂直磁性各向異性(PMA)，所述緩衝層與所述下部電極接觸；晶種層，與所述緩衝層接觸且經定向以具有六方密集晶格(HCP)(0001)晶體平面；以及垂直磁化釘紮層，與所述晶種層接觸且具有L11型之有序結構。
  2. 如申請專利範圍第1項所述之磁性元件，其中所述緩衝層包括Ti、Zr、Hf、Y、Sc、Mg、CoZr、CoHf或CoFeBTa。
  3. 一種磁性元件，其包括：電極；緩衝層，形成於所述電極上；晶種層，形成於所述緩衝層上；第一磁化層，形成於所述晶種層上；第一穿隧阻障，形成於所述第一磁化層上；第二磁化層，形成於所述第一穿隧阻障上；以及第三磁化層，形成於所述第二磁化層上且具有合成反鐵磁性耦合(SAF)結構。
  4. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層及所述晶種層包括相同晶體結構。
  5. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層及所述晶種層各自包括六方密集晶格(HCP)(0001)晶體結構。
  6. 如申請專利範圍第5項所述之磁性元件，其中所述電極包括HCP晶體結構。
  7. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層包括Ti、Zr、Hf、Y、Sc或Mg中的至少一者。
  8. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層包括非晶層，且所述晶種層包括HCP(0001)晶體結構。
  9. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層包括合金，所述合金包括Co。
  10. 如申請專利範圍第9項所述之磁性元件，其中所述緩衝層包括薄膜，所述薄膜包括CoZr、CoHf或CoFeBTa。
  11. 如申請專利範圍第3項所述之磁性元件，其中所述緩衝層厚度為約0.1nm至約1.5nm的範圍內。
  12. 如申請專利範圍第3項所述之磁性元件，其中所述第一磁化層包括具有L11型之有序結構的磁性材料。
  13. 如申請專利範圍第12項所述之磁性元件，其中所述第一磁化層包括垂直磁化層，在所述垂直磁化層中，交替地形成包括Co之第一層及包括Pt或Pd之第二層。
  14. 如申請專利範圍第3項所述之磁性元件，其中所述第一磁化層為釘紮層，且所述第二磁化層為自由層。
  15. 如申請專利範圍第3項所述之磁性元件，其更包括極化增強層，所述極化增強層配置於所述第一磁化層與所述第一穿隧阻障之間，且在實質上垂直於與所述第一穿隧阻障接觸之表面的 方向上磁化。
  16. 如申請專利範圍第3項所述之磁性元件，更包括插入於所述第二磁化層與所述第三磁化層之間的第二穿隧阻障。
  17. 一種磁性元件，包括：電極；緩衝層，用於控制晶體軸從而在磁阻元件中誘發垂直磁性各向異性(PMA)，所述緩衝層與所述電極接觸；晶種層，與所述緩衝層接觸，所述晶種層具有六方密集晶格(HCP)(0001)晶體平面；下部磁化釘紮層，與所述晶種層接觸且具有L11型之有序結構；穿隧阻障，上覆所述下部磁化釘紮層；以及自由層，上覆所述穿隧阻障而形成。
  18. 如申請專利範圍第17項所述之元件，更包括：形成於所述自由層上之另一穿隧阻障；以及參考層，形成於所述自由層上且具有合成反鐵磁性耦合(SAF)結構。
  19. 如申請專利範圍第18項所述之元件，更包括：在所述下部磁化釘紮層與所述穿隧阻障層之間的第一極化增強層；以及在所述另一穿隧阻障與所述參考層之間的第二極化增強層。
  20. 如申請專利範圍第19項所述之元件，更包括插入於所述下部磁化釘紮層與所述第一極化增強層之間的第一非晶Ta膜、以及插入於所述第二極化增強層與所述參考層之間的第二非晶Ta 膜。
  21. 如申請專利範圍第20項所述之元件，其中所述第一非晶Ta膜及所述第二非晶Ta膜各自的厚度為約2Å至約6Å的範圍內。
  22. 如申請專利範圍第17項所述之元件，更包括在所述下部磁化釘紮層上之互換組合膜及在所述互換組合膜上之上部磁化釘紮層。
  23. 一種磁性元件的製造方法，包括：在電極上形成具有HCP(0001)晶體結構或非晶結構之緩衝層；在所述緩衝層上形成具有HCP(0001)晶體結構的晶種層；以及在所述晶種層上形成垂直磁化釘紮層。
  24. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述形成所述緩衝層及所述形成所述晶種層中的至少一者是在室溫下進行。
  25. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述形成所述緩衝層包括形成具有HCP(0001)晶體結構之薄膜，其中所述薄膜包括Ti、Zr、Hf、Y、Sc或Mg。
  26. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述形成所述緩衝層包括形成具有非晶結構之薄膜，其中所述薄膜包括CoZr、CoHf或CoFeBTa。
  27. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述緩衝層或所述晶種層中的至少一者是由使用氪(Kr)氣體作為濺鍍氣體之DC磁控濺鍍程序形成。
  28. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述形成所述垂直磁化釘紮層是在約200℃至約400℃之溫度範圍下進行。
  29. 如申請專利範圍第23項所述之磁性元件的製造方法，其中所述形成所述垂直磁化釘紮層包括形成具有L11型之有序結構的磁性材料層。
  30. 如申請專利範圍第23項所述之磁性元件的製造方法，更包括在所述垂直磁化釘紮層上形成極化增強層，所述極化增強層在垂直於所述垂直磁化釘紮層之上表面的方向上磁化。
TW102115336A 2012-07-17 2013-04-30 磁性元件及其製造方法 TW201405898A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120077922A KR101446338B1 (ko) 2012-07-17 2012-07-17 자기 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW201405898A true TW201405898A (zh) 2014-02-01

Family

ID=49945789

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102115336A TW201405898A (zh) 2012-07-17 2013-04-30 磁性元件及其製造方法

Country Status (5)

Country Link
US (1) US20140021426A1 (zh)
JP (1) JP2014022730A (zh)
KR (1) KR101446338B1 (zh)
CN (1) CN103545443A (zh)
TW (1) TW201405898A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI550831B (zh) * 2015-03-20 2016-09-21 華邦電子股份有限公司 半導體裝置
TWI566263B (zh) * 2015-06-17 2017-01-11 璟德電子工業股份有限公司 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組
TWI713459B (zh) * 2014-07-07 2020-12-21 日商富士軟片股份有限公司 蝕刻殘渣除去組成物、蝕刻殘渣的除去方法以及蝕刻殘渣除去套組以及磁阻記憶體的製造方法
TWI782948B (zh) * 2017-05-04 2022-11-11 韓商愛思開海力士有限公司 電子裝置

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
WO2014158178A1 (en) 2013-03-28 2014-10-02 Intel Corporation High stability spintronic memory
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR20150036985A (ko) 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR101636492B1 (ko) * 2013-07-31 2016-07-20 한양대학교 산학협력단 메모리 소자
JP6225835B2 (ja) * 2013-08-28 2017-11-08 株式会社デンソー 磁気抵抗素子およびそれを用いた磁気センサ
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102124361B1 (ko) * 2013-11-18 2020-06-19 삼성전자주식회사 수직 자기터널접합을 포함하는 자기 기억 소자
KR102134132B1 (ko) * 2014-02-11 2020-07-21 삼성전자주식회사 자기 기억 소자
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
KR101537715B1 (ko) * 2014-04-18 2015-07-21 한양대학교 산학협력단 메모리 소자
KR101583783B1 (ko) * 2014-04-18 2016-01-13 한양대학교 산학협력단 메모리 소자
KR101661275B1 (ko) * 2014-04-18 2016-09-29 한양대학교 산학협력단 메모리 소자
US9559296B2 (en) 2014-07-03 2017-01-31 Samsung Electronics Co., Ltd. Method for providing a perpendicular magnetic anisotropy magnetic junction usable in spin transfer torque magnetic devices using a sacrificial insertion layer
US10020444B2 (en) * 2014-08-29 2018-07-10 Toshiba Memory Corporation Magnetic memory device and method of manufacturing the same
US9698338B2 (en) 2014-09-11 2017-07-04 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing magnetic memory device
KR102245834B1 (ko) 2014-09-26 2021-04-30 삼성전자주식회사 자기기억 장치
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) * 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9461240B2 (en) 2015-02-26 2016-10-04 Kabushiki Kaisha Toshiba Magnetoresistive memory device
WO2016148395A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR101721618B1 (ko) * 2015-03-18 2017-03-30 한양대학교 산학협력단 메모리 소자
KR101698532B1 (ko) * 2015-03-18 2017-01-20 한양대학교 산학협력단 메모리 소자
WO2016148394A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
US10580964B2 (en) 2015-03-18 2020-03-03 Industry-University Cooperation Foundation Hanyang University Memory device
WO2016148393A1 (ko) * 2015-03-18 2016-09-22 한양대학교 산학협력단 메모리 소자
KR20160122916A (ko) * 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9537090B1 (en) * 2015-06-25 2017-01-03 International Business Machines Corporation Perpendicular magnetic anisotropy free layers with iron insertion and oxide interfaces for spin transfer torque magnetic random access memory
WO2016209272A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with symmetric fixed layers
US9735347B2 (en) 2015-09-02 2017-08-15 Kabushiki Kaisha Toshiba Magnetic memory device and method of manufacturing the same
US10784045B2 (en) * 2015-09-15 2020-09-22 International Business Machines Corporation Laminated magnetic materials for on-chip magnetic inductors/transformers
EP3353826A4 (en) * 2015-09-25 2019-07-03 INTEL Corporation PSTTM DEVICE WITH FLOOR ELECTRODE LIMIT MATERIAL
WO2017052631A1 (en) 2015-09-25 2017-03-30 Intel Corporation Psttm device with multi-layered filter stack
EP3353825A4 (en) 2015-09-25 2019-05-22 INTEL Corporation PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY
KR102482372B1 (ko) 2015-10-15 2022-12-29 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
US10483460B2 (en) * 2015-10-31 2019-11-19 Everspin Technologies, Inc. Method of manufacturing a magnetoresistive stack/ structure using plurality of encapsulation layers
KR20170064018A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
CN105405967B (zh) * 2015-12-22 2017-09-29 北京师范大学 一种信息存储单元以及只读存储器
KR20170079087A (ko) * 2015-12-30 2017-07-10 에스케이하이닉스 주식회사 전자장치 및 그 제조방법
US10170691B2 (en) * 2016-01-28 2019-01-01 SK Hynix Inc. Electronic device and method for fabricating the same
US10170519B2 (en) 2016-03-14 2019-01-01 Toshiba Memory Corporation Magnetoresistive element and memory device
CN107452869A (zh) * 2016-05-31 2017-12-08 上海磁宇信息科技有限公司 一种垂直型磁电阻元件及其制造工艺
JP2017222549A (ja) * 2016-06-17 2017-12-21 国立研究開発法人物質・材料研究機構 ｎ型半導体材料、ｐ型半導体材料および半導体素子
US10304603B2 (en) * 2016-06-29 2019-05-28 International Business Machines Corporation Stress control in magnetic inductor stacks
US10811177B2 (en) 2016-06-30 2020-10-20 International Business Machines Corporation Stress control in magnetic inductor stacks
KR102182095B1 (ko) 2016-07-12 2020-11-24 한양대학교 산학협력단 3축 자기 센서
KR102567975B1 (ko) * 2016-07-12 2023-08-17 삼성전자주식회사 자기 소자
US10283249B2 (en) 2016-09-30 2019-05-07 International Business Machines Corporation Method for fabricating a magnetic material stack
CN108232003B (zh) * 2016-12-21 2021-09-03 上海磁宇信息科技有限公司 一种垂直型磁电阻元件及其制造方法
CN109087995B (zh) * 2017-06-14 2021-04-13 中电海康集团有限公司 垂直磁化mtj器件及stt-mram
US10255935B2 (en) * 2017-07-21 2019-04-09 Applied Materials, Inc. Magnetic tunnel junctions suitable for high temperature thermal processing
EP3673522B1 (en) 2017-08-23 2022-10-05 Everspin Technologies, Inc. Magnetoresistive bit fabrication by multi-step etching
KR102379706B1 (ko) 2017-10-25 2022-03-28 삼성전자주식회사 가변 저항 메모리 소자
US10522745B2 (en) * 2017-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance MgO capping layer for perpendicularly magnetized magnetic tunnel junctions
US10957849B2 (en) * 2018-05-24 2021-03-23 Applied Materials, Inc. Magnetic tunnel junctions with coupling-pinning layer lattice matching
US11502188B2 (en) 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11476412B2 (en) 2018-06-19 2022-10-18 Intel Corporation Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory
US11770979B2 (en) 2018-06-29 2023-09-26 Intel Corporation Conductive alloy layer in magnetic memory devices and methods of fabrication
US11444237B2 (en) 2018-06-29 2022-09-13 Intel Corporation Spin orbit torque (SOT) memory devices and methods of fabrication
US11616192B2 (en) 2018-06-29 2023-03-28 Intel Corporation Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
JP2020072239A (ja) * 2018-11-02 2020-05-07 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気トンネル接合素子及び磁気抵抗メモリ装置
US11594673B2 (en) 2019-03-27 2023-02-28 Intel Corporation Two terminal spin orbit memory devices and methods of fabrication
US11557629B2 (en) 2019-03-27 2023-01-17 Intel Corporation Spin orbit memory devices with reduced magnetic moment and methods of fabrication
CN111816762B (zh) * 2019-04-11 2024-04-23 上海磁宇信息科技有限公司 一种磁性随机存储器磁性存储单元及其形成方法
JP2021044369A (ja) * 2019-09-11 2021-03-18 キオクシア株式会社 磁気装置
CN112635656A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
US11522126B2 (en) 2019-10-14 2022-12-06 Applied Materials, Inc. Magnetic tunnel junctions with protection layers
CN113346007A (zh) * 2020-03-02 2021-09-03 上海磁宇信息科技有限公司 磁性隧道结结构及其磁性随机存储器
CN111740010B (zh) * 2020-06-18 2022-11-15 电子科技大学 一种基于多层磁性复合结构的各向异性磁电阻
JP2022049878A (ja) * 2020-09-17 2022-03-30 キオクシア株式会社 磁気記憶装置
US11574667B2 (en) * 2020-11-17 2023-02-07 International Business Machines Corporation Resonant synthetic antiferromagnet reference layered structure
US20230189658A1 (en) * 2021-12-14 2023-06-15 International Business Machines Corporation Paramagnetic hexagonal metal phase coupling spacer

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6743503B1 (en) * 1999-10-05 2004-06-01 Seagate Technology Llc Ultra-thin seed layer for multilayer superlattice magnetic recording media
US6713830B2 (en) * 2001-03-19 2004-03-30 Canon Kabushiki Kaisha Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element
US6590803B2 (en) * 2001-03-27 2003-07-08 Kabushiki Kaisha Toshiba Magnetic memory device
US6985385B2 (en) * 2003-08-26 2006-01-10 Grandis, Inc. Magnetic memory element utilizing spin transfer switching and storing multiple bits
US6946697B2 (en) * 2003-12-18 2005-09-20 Freescale Semiconductor, Inc. Synthetic antiferromagnet structures for use in MTJs in MRAM technology
CN100369284C (zh) * 2004-04-09 2008-02-13 中国科学院物理研究所 一种以复合铁磁层为铁磁电极的磁隧道结元件
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
JP2007273504A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記録装置、磁気ランダムアクセスメモリ
US8057925B2 (en) * 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
CN101866738B (zh) * 2009-04-17 2012-06-27 中国科学院物理研究所 一种垂直磁各向异性的多层膜
TW201123569A (en) * 2009-05-28 2011-07-01 Hitachi Ltd Magneto-resistance effect element and random access memory using same
CN102082018B (zh) * 2009-11-26 2013-10-16 中国科学院物理研究所 一种磁性多层膜单元及其制备和磁矩翻转方法
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
JP5209011B2 (ja) * 2010-09-16 2013-06-12 株式会社東芝 磁気抵抗素子
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI713459B (zh) * 2014-07-07 2020-12-21 日商富士軟片股份有限公司 蝕刻殘渣除去組成物、蝕刻殘渣的除去方法以及蝕刻殘渣除去套組以及磁阻記憶體的製造方法
TWI550831B (zh) * 2015-03-20 2016-09-21 華邦電子股份有限公司 半導體裝置
TWI566263B (zh) * 2015-06-17 2017-01-11 璟德電子工業股份有限公司 新穎積層式電感元件與具有該新穎積層式電感元件之電子元件模組
TWI782948B (zh) * 2017-05-04 2022-11-11 韓商愛思開海力士有限公司 電子裝置

Also Published As

Publication number Publication date
JP2014022730A (ja) 2014-02-03
US20140021426A1 (en) 2014-01-23
KR20140011138A (ko) 2014-01-28
KR101446338B1 (ko) 2014-10-01
CN103545443A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
TW201405898A (zh) 磁性元件及其製造方法
KR102099879B1 (ko) 자기 소자
KR102335104B1 (ko) 자기 소자
US9048411B2 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
EP2862173B1 (en) Memory cells, semiconductor device structures, memory systems, and methods of fabrication
KR102567975B1 (ko) 자기 소자
KR102060419B1 (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
US10833254B2 (en) Engineered barrier layer interface for high speed spin-transfer torque magnetic random access memory
KR20160031832A (ko) 자기 메모리 장치
WO2015002839A1 (en) Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
KR20180135149A (ko) 자기 메모리 장치 및 이의 제조 방법
US20160020386A1 (en) Method of manufacturing magnetic device
TWI643367B (zh) 形成磁性裝置的自由層的材料組成、自由層與磁性元件
US8823119B2 (en) Magnetic device having a metallic glass alloy
KR101997154B1 (ko) 자기 소자
KR20220053248A (ko) 자기 소자