JP2003086426A

JP2003086426A - 積層型インピーダンス素子

Info

Publication number: JP2003086426A
Application number: JP2001278363A
Authority: JP
Inventors: Haruki Hoshi; 晴輝保志
Original assignee: NEC Tokin Corp
Current assignee: Tokin Corp
Priority date: 2001-09-13
Filing date: 2001-09-13
Publication date: 2003-03-20

Abstract

(57)【要約】【課題】全体の厚さが薄く、高周波帯域までインピー
ダンスが大きく、かつ、インピーダンスのばらつきの少
ない積層型インピーダンス素子を提供する。【解決手段】本発明の積層型インピーダンス素子１
は、磁性体セラミックス層２の中に導体コイル３を積層
形成して、さらに導体コイル３の端部を外部電極５と接
続し、かつ外部電極５と導体コイル３間に低誘電率層４
を形成してなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、磁性体または非磁
性体セラミックスと内部導体となる螺旋状の導体コイル
からなる表面実装用の積層型インピーダンス素子に関す
る。

【０００２】

【従来の技術】電子機器の小型化、高周波化により、Ｅ
ＭＩ対策が重要性を増している。一般にインピーダンス
素子では、目的とする周波数のノイズをインピーダンス
特性によって遮蔽しＥＭＩ対策としている。すなわち、
信号系に対して直列にインピーダンス素子を装着してノ
イズを遮断するということが一般的に行われている。ま
た、パワーアンプ等のアクティブ素子の電源ライン系に
対しても、直列にインピーダンス素子を装着して、アク
ティブ素子から信号周波数のノイズが電源ラインに漏洩
することを抑制する等のＥＭＩ対策が行われている。

【０００３】近年における電子機器の小型化の要求のた
め、プリント配線基板上等に実装する形で使用される図
７に示すような従来の積層型インピーダンス素子２１
は、通常、軟磁性フェライト粉末と結合剤からなる磁性
体セラミックス層形成用ペーストと、導電性粉末と結合
剤からなる導体層形成用ペーストとを、スクリーン印刷
法で交互に積層して、磁性体セラミックス層２２の中に
螺旋軸の方向が外部電極面（導体コイル取り出し面）と
平行になるように螺旋状の導体コイル２３を設けた後、
同時焼結し、さらに導体コイル２３が露出する面に、外
部電極２５を焼き付けすることにより形成されている。

【０００４】

【発明が解決しようとする課題】しかしながら、磁性体
または非磁性体セラミックス層の中に螺旋状の導体コイ
ルを設けた従来タイプの積層型インピーダンス素子で
は、高いインピーダンスを得るためにターン数を多くす
る必要があり、結果として、素子厚が厚くなってしまう
という問題があった。さらに、素子の容量が大きいため
に、高周波帯域で大きなインピーダンスが得られないと
いう問題があった。

【０００５】また、従来の積層型インピーダンス素子の
外部電極の厚みは、素子のサイズにもよるが、最厚部
（最も厚い部分）で１００μｍ〜２０μｍ程度が一般的
である。外部電極を焼成した際、外部電極の体積が収縮
し、この収縮によって磁性体セラミックス層にストレス
が掛かるためにインピーダンスの低下を招く。さらに、
焼結後に外部電極のはんだ塗れ性を良くするために行な
うめっきによって、磁性体セラミックス層に掛かってい
たストレスがめっきの引っ張り応力によって開放される
ため、インピーダンスは焼結後よりも高いインピーダン
スを示すようになるが、素子間でインピーダンス特性の
ばらつきがめっき前よりも大きくなるという問題があっ
た。

【０００６】本発明は、かかる従来の欠点を解消し、全
体の厚さが薄く、高周波帯域までインピーダンスが大き
く、かつ、インピーダンスのばらつきの少ない積層型イ
ンピーダンス素子を提供することにある。

【０００７】

【課題を解決するための手段】本発明の積層型インピー
ダンス素子は、磁性体または非磁性体セラミックス層形
成用ペーストと導体層形成用ペーストとを積層、同時焼
成することにより、螺旋状の導体コイルを磁性体または
非磁性体セラミックス層の中に設けた積層型インピーダ
ンス素子において、内部に低誘電率層を形成し、かつ電
極塗布面である導体コイル取り出し面、コーナー部およ
び導体コイル取り出し面に隣接する面のいずれの部分
も、外部電極の最厚部が２０μｍ未満であることを特徴
とする。また、螺旋状の導体コイルが、２つに折り返さ
れ、磁性体または非磁性セラミックス層の中に平行に配
置されたことを特徴とする。また、低誘電率層の誘電率
が１０以下であることを特徴とする。また、低誘電率層
を内部導体となる導体コイルと外部電極間に形成するこ
とを特徴とする。

【０００８】即ち、本発明は、セラミックス層形成用ペ
ーストと導体層形成用ペーストとを積層、同時焼成する
ことにより、螺旋状の導体コイルを前記セラミックス層
の中に設け、前記導体コイルの取り出し面に、外部電極
を焼き付けてなる積層型インピーダンス素子において、
前記導体コイルと外部電極の間に低誘電率層を形成し、
かつ、前記外部電極の最も厚い部分が２０μｍ未満であ
ることを特徴とする積層型インピーダンス素子である。

【０００９】また、本発明は、前記導体コイルが、２つ
に折り返され、軸方向が前記取り出し面と平行になるよ
うに配置されたことを特徴とする上記の積層型インピー
ダンス素子である。

【００１０】また、本発明は、前記低誘電率層の誘電率
が１０以下であることを特徴とする上記の積層型インピ
ーダンス素子である。

【００１１】本発明の効果について次のように考えてい
る。即ち、低周波領域での素子のインピーダンスＺは、
インダクタンスによるリアクタンスＸ_Ｌで近似され、数
１で表すことができる。また、ＬＣ共振点付近でのイン
ピーダンスは、レジスタンスＲで近似されることから、
数２で表される。

【００１２】

【数１】

【００１３】

【数２】

【００１４】例えば、螺旋状の導体コイルが磁性体また
は非磁性体セラミックス層の中で、２つに折り返し、平
行に配置された本発明の積層型インピーダンス素子で
は、従来の素子と比べて磁路断面積Ａｅは減るものの、
２乗でインピーダンスに比例するターン数が増加するた
め、インピーダンスが増加する。従って同一の素子厚で
高いインピーダンスを有する積層型インピーダンス素子
を得ることができる。

【００１５】さらに、ＬＣ共振点よりも高い周波数帯域
でのインピーダンスは、容量ＣによるリアクタンスＸｃ
で近似することができ、数３で表すことができる。した
がって、素子の容量が小さければ、高周波帯域で大きな
インピーダンスが得られる。

【００１６】

【数３】

【００１７】また、数３の容量Ｃは数４で表される。

【００１８】

【数４】

【００１９】数４によれば、コイル間のεと、導体と外
部電極間のεを小さくすれば容量Ｃが小さくなり、すな
わちＸｃが大きくなり高周波帯域で大きなインピーダン
スが得られる。

【００２０】

【発明の実施の形態】図１に示すように、本発明の一実
施の形態における積層型インピーダンス素子１は、セラ
ミックス層２の中に導体コイル３を積層形成して、さら
に導体コイル３の端部を外部電極５と接続し、かつ外部
電極５と導体コイル３間に低誘電率層４を形成してな
る。

【００２１】また、図２に示すように、本発明の他の実
施の形態における積層型インピーダンス素子１１は、１
つの素子内に２つの導体コイル１３をコイル軸方向が取
り出し面と平行になるように積層形成して、それぞれ隣
り合う導体コイル１３の端部を接続し、さらに、それぞ
れの導体コイル１３の両端にあるもう一方の端部を外部
電極１５と接続し、かつ外部電極１５と導体コイル１３
間に低誘電率層１４を形成してなる。本発明において、
セラミックス層２、１２は、磁性体または非磁性体から
なる。

【００２２】

【実施例】以下に、本発明を実施例にて詳細に説明す
る。

【００２３】（実施例１）表１、表２の配合比でスパイ
ラルミキサーを用いて各々混合し、さらにビーズミルに
てそれぞれ混練分散し、３本ロールミルにて混練分散
し、フェライトペースト、ステアタイトペーストをそれ
ぞれ得た。フェライト、ステアタイトの焼結体の誘電率
は、それぞれ１７と５で、ステアタイトが低誘電率層用
である。また、表３の配合比で３本ロールミルにて混練
分散し、導体層形成用Ａｇぺ一ストを得た。

【００２４】

【表１】

【００２５】

【表２】

【００２６】

【表３】

【００２７】この実施例では、各ペーストをそれぞれ表
１、表２、表３の配合比で作製したが、これ以外の成
分、配合比でも、印刷可能なペーストが得られるもので
あればよい。また、この実施例では配合物に３本ロール
ミルを用いたが、これ以外にもホモジナイザーやサンド
ミル等を用いても良い。

【００２８】次に、作製したフェライトペースト、ステ
アタイトペーストの２種を、印刷法により所定の厚さ
（５００μｍ）に積層し、その上に導体層形成用ぺース
トとフェライトペースト、ステアタイトペーストを用い
て、磁路断面が図１に示すようなパターンの積層導体コ
イルを形成するように印刷積層を行った。その上に、フ
ェライトペースト、ステアタイトペーストの２種を、印
刷法により所定の厚さ（５００μｍ）に積層した。

【００２９】上記の作製した積層体を所定の大きさ（電
極間距離５.４ｍｍ×電極塗布面長さ３.０ｍｍ×電極塗
布面高さ３.０ｍｍ）に切断し、これを脱バインダー
後、９００℃で一体焼成した。この焼成体の積層巻線の
リードが露出している面に、Ａｇを主成分とした導電性
ぺ一ストを塗布し、約６００℃で焼き付けを行い、外部
電極を形成して積層型インピーダンス素子を作製した。

【００３０】上記と同様の方法で、素子内の螺旋状の導
体コイルが２個で磁路断面が図２に示すようなパターン
の積層導体コイルを形成するように、同等のターン数で
各々、印刷積層を行い、素子を作製した。

【００３１】また、同時に、従来例として、実施例１と
同様な方法で磁路断面が図７に示すようなパターンの積
層導体コイルを形成するように印刷積層を行い、素子を
作製した。

【００３２】作製した各積層型インピーダンス素子のイ
ンピーダンスの周波数特性を、ＹＨＰ製インピーダンス
アナライザーＨＰ４２９１Ａを用いて測定した。この結
果を図３に示す。

【００３３】図３から明らかなように、本発明による積
層型インピーダンス素子は、低周波から高周波まで高い
インピーダンスを示している。これより、素子内に低誘
電率層を設けることにより特性が改善されることがわか
る。

【００３４】（実施例２）実施例１と同様の方法でフェ
ライトペースト、導体形成用Ａｇぺーストを作製した。
次に、ステアタイトペーストの比誘電率が３〜１３にな
るように、ガラスとステアタイトの配合比を表４のよう
に変え、表５の配合比で各々スパイラルミキサーを用い
て混合し、さらにビーズミルにて混練分散し、ステアタ
イトペーストを得た。

【００３５】

【表４】

【００３６】

【表５】

【００３７】この実施例では、表５の配合比で作製した
が、これ以外の成分、配合比でも、印刷可能なペースト
が得られるものであれば良い。また、この実施例では配
合物に三本ロールミルを用いたが、これ以外にもホモジ
ナイザーやサンドミル等を用いても良い。

【００３８】これら作製したぺーストを用いて実施例１
の螺旋状導体２個（図２）と同様の素子を作製し、イン
ピーダンスの周波数特性を測定した。その結果を表６及
び図４に示す。また比較のため、上記の従来例のインピ
ーダンス素子の周波数特性を結果も並べて示す。

【００３９】

【表６】

【００４０】表６及び図４より、本発明品（本発明２−
１、２−２、２−３）は、誘電率１０の材料を低誘電率
層に用いても、周波数特性は改善されることがわかる。
また、周波数特性を改善するには、誘電率５以下である
ことが望ましい。

【００４１】（実施例３）実施例２における本発明２−
３（周波数特性が良好であった誘電率が３の素子）につ
いて、Ａｇを主成分とした導電性ぺーストをチップスタ
ー社製ディップ式外部電極塗布機を用いて、図５に示す
部分の外部電極の厚さが表７の条件になるように塗布
し、約６００℃で焼き付けを行い、外部電極を形成して
積層型インピーダンス素子を作製した。外部電極の塗布
厚は外部電極塗布機の、外部電極塗布時の素子上下動の
スピードを変えることによって調整した。

【００４２】

【表７】

【００４３】この作製したインピーダンス素子にめっき
処理を行い、めっき処理後に１００ＭＨｚでのインピー
ダンス特性を、ＹＨＰ製インピーダンスアナライザーＨ
Ｐ４２９１Ａを用いて測定した。測定数は、ｎ＝１００
０とした。この測定したインピーダンス特性の分布を図
６に示す。図６から明らかなように、本発明品の外部電
極厚さが２０μｍより小さいものはインピーダンスのば
らつきが小さいことがわかる。

【００４４】よって、本発明の積層型インピーダンス素
子は、セラミックス層の中に導体コイルを積層形成し
て、さらに導体コイルの端部を外部電極と接続し、かつ
外部電極と導体コイル間に低誘電率層を形成する、ま
た、１つの素子内に２つの導体コイルをコイル軸方向が
取り出し面と平行になるように積層形成して、それぞれ
隣り合う導体コイルの端部を接続し、さらにそれぞれの
導体コイルの両端にあるもう一方の端部を外部電極と接
続し、かつ外部電極と導体コイル間に低誘電率層を形成
するため、高周波領域でのインピーダンスの低下を抑制
できる。また、電極塗布面である導体コイル取り出し
面、コーナー部および導体コイル取り出し面に隣接する
面のいずれの電極部分も、外部電極の最厚部の厚みが２
０μｍ未満であり、焼成時の圧縮応力とめっき時の引っ
張り応力に差が生じにくいため、従来の素子と比べて素
子間でインピーダンス特性にばらつきが少ない。

【００４５】

【発明の効果】以上説明したように、本発明の積層型イ
ンピーダンス素子によれば、従来のものと比較して、高
周波で高いインピーダンスを示し、ノイズ吸収特性に優
れ、かつインピーダンス特性にばらつきが少なくなる。

【図面の簡単な説明】

【図１】螺旋状の導体コイルが１個の本発明の積層型イ
ンピーダンス素子の断面図。図１（ａ）は、縦断面図。
図１（ｂ）は、横断面図。

【図２】螺旋状の導体コイルが２個の本発明の積層型イ
ンピーダンス素子の断面図。図２（ａ）は、縦断面図。
図２（ｂ）は、横断面図。

【図３】実施例１における各素子のインピーダンスの周
波数特性を示す図。

【図４】実施例２における各素子のインピーダンスの周
波数特性を示す図。

【図５】実施例３における各素子の外部電極塗布部の概
略を示す断面図。

【図６】実施例３における各素子のインピーダンスの分
布を示す図。

【図７】従来の積層型インピーダンス素子の断面図。図
７（ａ）は、縦断面図。図７（ｂ）は、横断面図。

【符号の説明】

１，１１，２１積層型インピーダンス素子２，１２，２２（磁性体）セラミックス層３，１３，２３導体コイル４，１４低誘電率層５，１５，２５，３５外部電極３１磁性体セラミックス層、導体層、低誘電率層か
らなる素体

Claims

【特許請求の範囲】

【請求項１】セラミックス層形成用ペーストと導体層
形成用ペーストとを積層、同時焼成することにより、螺
旋状の導体コイルを前記セラミックス層の中に設け、前
記導体コイルの取り出し面に、外部電極を焼き付けてな
る積層型インピーダンス素子において、前記導体コイル
と外部電極の間に低誘電率層を形成し、かつ、前記外部
電極の最も厚い部分が２０μｍ未満であることを特徴と
する積層型インピーダンス素子。
【請求項２】前記導体コイルが、２つに折り返され、
軸方向が前記取り出し面と平行になるように配置された
ことを特徴とする請求項１記載の積層型インピーダンス
素子。
【請求項３】前記低誘電率層の誘電率が１０以下であ
ることを特徴とする請求項１または２記載の積層型イン
ピーダンス素子。