JP3397114B2 - 固体電子部品 - Google Patents
固体電子部品Info
- Publication number
- JP3397114B2 JP3397114B2 JP00499398A JP499398A JP3397114B2 JP 3397114 B2 JP3397114 B2 JP 3397114B2 JP 00499398 A JP00499398 A JP 00499398A JP 499398 A JP499398 A JP 499398A JP 3397114 B2 JP3397114 B2 JP 3397114B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- inductor
- solid
- capacitor
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Soft Magnetic Materials (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、磁性体材料と誘電
体材料との双方を含有する基体の内部にインダクタとキ
ャパシタが形成されてなる固体電子部品に関する。
体材料との双方を含有する基体の内部にインダクタとキ
ャパシタが形成されてなる固体電子部品に関する。
【０００２】
【従来の技術】従来より、電子機器の高周波ノイズ対策
用として、ＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ
Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタが使用されてい
る。一般にＥＭＩフィルタは、コンデンサとインダクタ
との個別素子を組み合わせて構成されており、これら個
別素子の組み合わせによる多くの型のＥＭＩフィルタが
提案されている。代表的なものとして、例えば１個のキ
ャパシタと１個のインダクタとの組み合わせからなるＬ
型のＥＭＩフィルタや、２個のキャパシタと１個のイン
ダクタとの組み合わせからなるπ（パイ）型のＥＭＩフ
ィルタが知られており、これらのＥＭＩフィルタにより
電子機器のノイズ対策が行なわれている。
用として、ＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ
Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタが使用されてい
る。一般にＥＭＩフィルタは、コンデンサとインダクタ
との個別素子を組み合わせて構成されており、これら個
別素子の組み合わせによる多くの型のＥＭＩフィルタが
提案されている。代表的なものとして、例えば１個のキ
ャパシタと１個のインダクタとの組み合わせからなるＬ
型のＥＭＩフィルタや、２個のキャパシタと１個のイン
ダクタとの組み合わせからなるπ（パイ）型のＥＭＩフ
ィルタが知られており、これらのＥＭＩフィルタにより
電子機器のノイズ対策が行なわれている。
【０００３】しかしながら、それぞれが個別素子である
キャパシタとインダクタを組み合わせてＥＭＩフィルタ
を構成するのではＥＭＩフィルタ全体が大型化し、その
ＥＭＩフィルタを回路基板等に取り付けるにあたり広い
面積を必要とし、また、個別素子を組み合わせるために
工数もかかるという問題がある。近年、１つのチップ部
品内にキャパシタとインダクタを内蔵したフィルタが提
案されている。１つのチップ部品内にキャパシタとイン
ダクタを内蔵する手法には、磁性体材料と誘電体材料と
を混合した混合磁器材料を用いる手法（第１の手法と称
する）と、磁性体材料を用いてインダクタを形成すると
ともに、それとは別体で、誘電体材料を用いてキャパシ
タを形成し、それらを層状に張り合わせて焼成する手法
（第２の手法と称する）との２つがある。
キャパシタとインダクタを組み合わせてＥＭＩフィルタ
を構成するのではＥＭＩフィルタ全体が大型化し、その
ＥＭＩフィルタを回路基板等に取り付けるにあたり広い
面積を必要とし、また、個別素子を組み合わせるために
工数もかかるという問題がある。近年、１つのチップ部
品内にキャパシタとインダクタを内蔵したフィルタが提
案されている。１つのチップ部品内にキャパシタとイン
ダクタを内蔵する手法には、磁性体材料と誘電体材料と
を混合した混合磁器材料を用いる手法（第１の手法と称
する）と、磁性体材料を用いてインダクタを形成すると
ともに、それとは別体で、誘電体材料を用いてキャパシ
タを形成し、それらを層状に張り合わせて焼成する手法
（第２の手法と称する）との２つがある。
【０００４】しかしながら、上記第１の手法の場合、混
合磁器材料中に磁性体材料が含まれているといっても、
それを用いて形成されたインダクタは純水な磁性体材料
を用いて形成されたインダクタと比べ特性が大きく劣化
し、またこれと同様に、混合磁器材料中に誘電体材料が
含まれているとはいってもそれを用いて形成されたキャ
パシタは、純水な誘電体材料を用いて形成されたキャパ
シタと比べ特性が大きく劣化するという問題がある。
合磁器材料中に磁性体材料が含まれているといっても、
それを用いて形成されたインダクタは純水な磁性体材料
を用いて形成されたインダクタと比べ特性が大きく劣化
し、またこれと同様に、混合磁器材料中に誘電体材料が
含まれているとはいってもそれを用いて形成されたキャ
パシタは、純水な誘電体材料を用いて形成されたキャパ
シタと比べ特性が大きく劣化するという問題がある。
【０００５】一方、上記第２の手法は、インダクタは磁
性体材料を用いて形成され、キャパシタは誘電体材料を
用いて形成されるため、インダクタ、キャパシタとして
の特性には問題はないと一応考えられるものの、それら
の磁性体材料と誘電体材料とを貼り合わせて焼成する必
要上、それらの磁性体材料と誘電体材料とで、焼成条
件、収縮率、熱膨張係数等を合わせる必要があり、この
ことが技術的に困難であるとともに製造コストの上昇を
招くという問題がある。また、焼成条件等を合わせる必
要上添加物等を必要とすることから、結果的に材料特性
の劣化を招くという問題もある。
性体材料を用いて形成され、キャパシタは誘電体材料を
用いて形成されるため、インダクタ、キャパシタとして
の特性には問題はないと一応考えられるものの、それら
の磁性体材料と誘電体材料とを貼り合わせて焼成する必
要上、それらの磁性体材料と誘電体材料とで、焼成条
件、収縮率、熱膨張係数等を合わせる必要があり、この
ことが技術的に困難であるとともに製造コストの上昇を
招くという問題がある。また、焼成条件等を合わせる必
要上添加物等を必要とすることから、結果的に材料特性
の劣化を招くという問題もある。
【０００６】
【発明が解決しようとする課題】本発明は、上記事情に
鑑み、特性をかなりの高水準で維持しつつ、技術的な困
難性を解消しコストの低減が図られた、インダクタとキ
ャパシタを含む回路を有する固体電子部品を提供するこ
とを目的とする。
鑑み、特性をかなりの高水準で維持しつつ、技術的な困
難性を解消しコストの低減が図られた、インダクタとキ
ャパシタを含む回路を有する固体電子部品を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成する本発
明の固体電子部品は、磁性体材料と誘電体材料とが混合
された磁器材料からなる基体と、その基体内部に形成さ
れたインダクタおよびキャパシタとを備え、上記基体
の、インダクタが形成されてなる第１の部分と、上記基
体の、キャパシタが形成されてなる第２の部分につい
て、第１の部分を形成する磁器材料中の磁性体材料と第
２の部分を形成する磁器材料中の磁性体材料とが同種の
化学組成を有するものであるとともに、第１の部分を形
成する磁器材料中の誘電体材料と第２の部分を形成する
磁器材料中の誘電体材料とが同種の化学組成を有するも
のであって、第１の部分における、磁性体材料に対する
誘電体材料の混合比率よりも、第２の部分における、磁
性体材料に対する誘電体材料の混合比率の方が高められ
てなることを特徴とする。
明の固体電子部品は、磁性体材料と誘電体材料とが混合
された磁器材料からなる基体と、その基体内部に形成さ
れたインダクタおよびキャパシタとを備え、上記基体
の、インダクタが形成されてなる第１の部分と、上記基
体の、キャパシタが形成されてなる第２の部分につい
て、第１の部分を形成する磁器材料中の磁性体材料と第
２の部分を形成する磁器材料中の磁性体材料とが同種の
化学組成を有するものであるとともに、第１の部分を形
成する磁器材料中の誘電体材料と第２の部分を形成する
磁器材料中の誘電体材料とが同種の化学組成を有するも
のであって、第１の部分における、磁性体材料に対する
誘電体材料の混合比率よりも、第２の部分における、磁
性体材料に対する誘電体材料の混合比率の方が高められ
てなることを特徴とする。
【０００８】本発明の固体電子部品は、第１の部分、第
２の部分にかかわらず、誘電体材料、磁性体材料として
そぞれ同種の化学組成を有するものを採用し、かつイン
ダクタが形成される第１の部分については相対的に磁性
体材料の比率を高め、キャパシタが形成される第２の部
分については相対的に誘電体材料の比率を高めたため、
かなり良好な特性を持ったインダクタやキャパシタを形
成することができ、しかも収縮率、熱膨張係数等の差異
も問題にならない程度に抑えられるため技術的な困難性
も解消され、良好な特性の固体電子部品を低コストで供
給することができる。
２の部分にかかわらず、誘電体材料、磁性体材料として
そぞれ同種の化学組成を有するものを採用し、かつイン
ダクタが形成される第１の部分については相対的に磁性
体材料の比率を高め、キャパシタが形成される第２の部
分については相対的に誘電体材料の比率を高めたため、
かなり良好な特性を持ったインダクタやキャパシタを形
成することができ、しかも収縮率、熱膨張係数等の差異
も問題にならない程度に抑えられるため技術的な困難性
も解消され、良好な特性の固体電子部品を低コストで供
給することができる。
【０００９】ここで、本発明の固体電子部品は、磁性体
材料と誘電体材料とが混合された磁器材料からなる層が
積層されてなる基体と、基体内部に形成されたスパイラ
ル構造内部の磁束がいずれも層に平行かつ互いに逆向き
となるように、層の積層方向に、互いに間隔を置いて相
互に並ぶとともに、相互に接続されてなる２つのスパイ
ラル構造を有するインダクタと、基体内部の、上記２つ
のスパイラル構造に挟まれた位置に形成されたキャパシ
タとを備え、上記基体の、インダクタが形成されてなる
第１の層と、上記基体の、キャパシタが形成されてなる
第２の層について、第１の層を形成する磁器材料中の磁
性体材料と第２の層を形成する磁器材料中の磁性体材料
とが同種の化学組成を有するものであるとともに、第１
の層を形成する磁器材料中の誘電体材料と第２の層を形
成する磁器材料中の誘電体材料とが同種の化学組成を有
するものであって、第１の層における、磁性体材料に対
する誘電体材料の混合比率よりも、第２の層における、
磁性体材料に対する誘電体材料の混合比率の方が高めら
れてなるものであってもよい。
材料と誘電体材料とが混合された磁器材料からなる層が
積層されてなる基体と、基体内部に形成されたスパイラ
ル構造内部の磁束がいずれも層に平行かつ互いに逆向き
となるように、層の積層方向に、互いに間隔を置いて相
互に並ぶとともに、相互に接続されてなる２つのスパイ
ラル構造を有するインダクタと、基体内部の、上記２つ
のスパイラル構造に挟まれた位置に形成されたキャパシ
タとを備え、上記基体の、インダクタが形成されてなる
第１の層と、上記基体の、キャパシタが形成されてなる
第２の層について、第１の層を形成する磁器材料中の磁
性体材料と第２の層を形成する磁器材料中の磁性体材料
とが同種の化学組成を有するものであるとともに、第１
の層を形成する磁器材料中の誘電体材料と第２の層を形
成する磁器材料中の誘電体材料とが同種の化学組成を有
するものであって、第１の層における、磁性体材料に対
する誘電体材料の混合比率よりも、第２の層における、
磁性体材料に対する誘電体材料の混合比率の方が高めら
れてなるものであってもよい。
【００１０】この場合、基体を構成する複数の層につい
て各層毎に材料を選択することになる。また、上記基体
の両端部に端子電極を備えるとともに、上記基体の側部
に接地電極を備え、上記インダクタが、螺旋を描きなが
ら端子電極どうしを結ぶ方向に延びる２つのスパイラル
構造を有するものであって、上記キャパシタが、電気的
に、上記インダクタの中間点もしくは一方の端点点と接
地電極との間に配置されたものであってもよい。
て各層毎に材料を選択することになる。また、上記基体
の両端部に端子電極を備えるとともに、上記基体の側部
に接地電極を備え、上記インダクタが、螺旋を描きなが
ら端子電極どうしを結ぶ方向に延びる２つのスパイラル
構造を有するものであって、上記キャパシタが、電気的
に、上記インダクタの中間点もしくは一方の端点点と接
地電極との間に配置されたものであってもよい。
【００１１】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明の固体電子部品の一実施形態
の外観斜視拡大図である。この固体電子部品１０は、磁
器材料からなる基体１１の両端部に、この固体電子部品
１０の内部回路と、外部の、例えば回路基板上の信号線
とを接続するための端子電極１２ａ，１２ｂが形成され
ており、さらに基体１１の側部には、この固体電子部品
１０の内部のグラウンドと、外部の、例えば回路基板上
のグラウンド線を接続するための接地電極１３ａ，１３
ｂが形成されている。この固体電子部品１０の内部に
は、以下に説明するように、インダクタおよびキャパシ
タが形成されている。
説明する。図１は、本発明の固体電子部品の一実施形態
の外観斜視拡大図である。この固体電子部品１０は、磁
器材料からなる基体１１の両端部に、この固体電子部品
１０の内部回路と、外部の、例えば回路基板上の信号線
とを接続するための端子電極１２ａ，１２ｂが形成され
ており、さらに基体１１の側部には、この固体電子部品
１０の内部のグラウンドと、外部の、例えば回路基板上
のグラウンド線を接続するための接地電極１３ａ，１３
ｂが形成されている。この固体電子部品１０の内部に
は、以下に説明するように、インダクタおよびキャパシ
タが形成されている。
【００１２】図２は、図１に外観を示す固体電子部品内
部に形成されたインダクタおよびキャパシタを示す模式
図である。図１に示す基体１１の内部には、図２に示す
ように２つのスパイラル構造１４ａ，１４ｂが形成され
ている。これら２つのスパイラル構造１４ａ，１４ｂ
は、互いに逆方向に巻かれた螺旋からなり、２つのスパ
イラル構造１４ａ，１４ｂの端子電極１２ａ側は相互に
接続されるとともにその端子電極１２ａに接続され、端
子電極１２ｂ側も同様にして、相互に接続されるととも
に端子電極１２ｂに接続されている。
部に形成されたインダクタおよびキャパシタを示す模式
図である。図１に示す基体１１の内部には、図２に示す
ように２つのスパイラル構造１４ａ，１４ｂが形成され
ている。これら２つのスパイラル構造１４ａ，１４ｂ
は、互いに逆方向に巻かれた螺旋からなり、２つのスパ
イラル構造１４ａ，１４ｂの端子電極１２ａ側は相互に
接続されるとともにその端子電極１２ａに接続され、端
子電極１２ｂ側も同様にして、相互に接続されるととも
に端子電極１２ｂに接続されている。
【００１３】またこれら２つのスパイラル構造１４ａ，
１４ｂは上下に配置されており、それら２つのスパイラ
ル構造１４ａ，１４ｂに挟まれた位置にキャパシタ１５
ａ，１５ｂが形成されている。これらのキャパシタ１５
ａ，１５ｂのうちの一方のキャパシタ１５ａは、２つの
スパイラル構造１４ａ，１４ｂからなるインダクタの端
子極１２ａ側の端と接地電極１３ａとの間に形成され、
もう一方のキャパシタ１５ｂは、そのインダクタの、端
子電極１２ｂ側の端と接地電極１３ｂとの間に形成され
ている。
１４ｂは上下に配置されており、それら２つのスパイラ
ル構造１４ａ，１４ｂに挟まれた位置にキャパシタ１５
ａ，１５ｂが形成されている。これらのキャパシタ１５
ａ，１５ｂのうちの一方のキャパシタ１５ａは、２つの
スパイラル構造１４ａ，１４ｂからなるインダクタの端
子極１２ａ側の端と接地電極１３ａとの間に形成され、
もう一方のキャパシタ１５ｂは、そのインダクタの、端
子電極１２ｂ側の端と接地電極１３ｂとの間に形成され
ている。
【００１４】図３は、２つのスパイラル構造１４ａ，１
４ｂを持つインダクタにより形成される磁場を示す図、
図４は、スパイラル構造が１つのみのインダクタにより
形成される磁場を示す図である。図２に示すような構造
のインダクタの場合、２つの端子電極１２ａ，１２ｂ間
に電流が流れると図３に示すような磁気閉回路が形成さ
れ、基体内部の、２つのスパイラル構造が形成された領
域以外の領域、すなわち、２つのスパイラル構造に挟ま
れた、キャパシタが形成された領域や、これら２つのス
パイラル構造から外れた横の領域等には、磁界はほとん
ど作用せず、それらの部分に、例えば図２に示すような
キャパシタ等を配置しても磁界による悪影響を受けずに
初期の特性をそのまま発揮することができる。
４ｂを持つインダクタにより形成される磁場を示す図、
図４は、スパイラル構造が１つのみのインダクタにより
形成される磁場を示す図である。図２に示すような構造
のインダクタの場合、２つの端子電極１２ａ，１２ｂ間
に電流が流れると図３に示すような磁気閉回路が形成さ
れ、基体内部の、２つのスパイラル構造が形成された領
域以外の領域、すなわち、２つのスパイラル構造に挟ま
れた、キャパシタが形成された領域や、これら２つのス
パイラル構造から外れた横の領域等には、磁界はほとん
ど作用せず、それらの部分に、例えば図２に示すような
キャパシタ等を配置しても磁界による悪影響を受けずに
初期の特性をそのまま発揮することができる。
【００１５】これに対し、図４に示すような、スパイラ
ル構造が１つのみの場合、磁気閉回路は形成されず、そ
のスパイラル構造内部を通り抜けた磁束は、そのスパイ
ラル構造のまわりに発散されてしまい、基体内部にキャ
パシタ等の回路部品を形成すると、その回路部品に対し
磁界による悪影響を及ぼす可能性が高い。また本発明の
固体電子部品では、２つのスパイラル構造間で磁気閉回
路が形成されているため、この固体電子部品の外部に洩
れ出る磁束も極めて弱く、この固体電子部品近傍に他の
回路素子が配置されても、その回路素子へは、この固体
電子部品内部で発生した磁界はほとんど作用しない。
ル構造が１つのみの場合、磁気閉回路は形成されず、そ
のスパイラル構造内部を通り抜けた磁束は、そのスパイ
ラル構造のまわりに発散されてしまい、基体内部にキャ
パシタ等の回路部品を形成すると、その回路部品に対し
磁界による悪影響を及ぼす可能性が高い。また本発明の
固体電子部品では、２つのスパイラル構造間で磁気閉回
路が形成されているため、この固体電子部品の外部に洩
れ出る磁束も極めて弱く、この固体電子部品近傍に他の
回路素子が配置されても、その回路素子へは、この固体
電子部品内部で発生した磁界はほとんど作用しない。
【００１６】本実施形態では、基体の材料として、磁性
体材料と誘電体材料とが混合された磁器材料が用いられ
る。そこで以下に、このような混合磁器材料の特性につ
いて説明する。図５は、材料の混合比率と、その混合材
料の比透磁率μr および比誘電率εrとの関係を示すグ
ラフである。
体材料と誘電体材料とが混合された磁器材料が用いられ
る。そこで以下に、このような混合磁器材料の特性につ
いて説明する。図５は、材料の混合比率と、その混合材
料の比透磁率μr および比誘電率εrとの関係を示すグ
ラフである。
【００１７】Ｎｉ−Ｚｎフェライトを主成分とする磁性
体材料は、比透磁率μr ＝５０００、比誘電率εr ＝１
０である。一方、チタン酸鉛を主成分とする誘電体材料
は、比透磁率μr ＝１、比誘電率εr ＝１０００であ
る。これらの磁性体材料と誘電体材料を混合すると、そ
の混合比率に応じて、直線Ａに示す比透磁率μr および
比誘電率εr を示す。
体材料は、比透磁率μr ＝５０００、比誘電率εr ＝１
０である。一方、チタン酸鉛を主成分とする誘電体材料
は、比透磁率μr ＝１、比誘電率εr ＝１０００であ
る。これらの磁性体材料と誘電体材料を混合すると、そ
の混合比率に応じて、直線Ａに示す比透磁率μr および
比誘電率εr を示す。
【００１８】ここで、磁性体材料および誘電体材料のう
ちの混合比率の少ない方の材料を２０％以上混合する
と、その範囲内で混合比率が変化しても、同一の焼成条
件で焼成することができ、収縮率、熱膨張率の相違も許
容内となる。そこで本実施形態では、基体内のインダク
タを形成する部分については磁性体材料の混合比率を高
めた材料が用いられ、基体内のキャパシタを形成する部
分については誘電体材料の混合比率を高めた材料あ用い
られる。詳細は後述する。
ちの混合比率の少ない方の材料を２０％以上混合する
と、その範囲内で混合比率が変化しても、同一の焼成条
件で焼成することができ、収縮率、熱膨張率の相違も許
容内となる。そこで本実施形態では、基体内のインダク
タを形成する部分については磁性体材料の混合比率を高
めた材料が用いられ、基体内のキャパシタを形成する部
分については誘電体材料の混合比率を高めた材料あ用い
られる。詳細は後述する。
【００１９】他の材料の組み合わせの場合も同様であ
り、例えば、図５のグラフに示すように、Ｎｉ−Ｚｎフ
ェライトを主成分とする磁性体材料は、比透磁率μr ＝
２０００、比誘電率εr ＝１０である。一方、チタン酸
ストロンチウムを主成分とする誘電体材料は、比透磁率
μr ＝１、比誘電率εr ＝２００を示す。これらの磁性
体材料と誘電体材料を混合するとその混合比率に応じて
直線Ｂに示す比透磁率μ r および比誘電率εr を示す。
り、例えば、図５のグラフに示すように、Ｎｉ−Ｚｎフ
ェライトを主成分とする磁性体材料は、比透磁率μr ＝
２０００、比誘電率εr ＝１０である。一方、チタン酸
ストロンチウムを主成分とする誘電体材料は、比透磁率
μr ＝１、比誘電率εr ＝２００を示す。これらの磁性
体材料と誘電体材料を混合するとその混合比率に応じて
直線Ｂに示す比透磁率μ r および比誘電率εr を示す。
【００２０】このように、組み合わせるべき磁性体材料
と誘電体材料をそれぞれ選定し、それらの混合比率を変
えることにより、様々な、比透磁率μr と比誘電率εr
との組合せを持った混合材料を得ることができる。図６
〜図２４は、本発明の固体電子部品の一実施形態の各製
造工程を示す図である。各図の（Ａ）は平面図、各図の
（Ｂ）は、図９に代表して示す矢印Ａ−Ａに沿う断面図
である。
と誘電体材料をそれぞれ選定し、それらの混合比率を変
えることにより、様々な、比透磁率μr と比誘電率εr
との組合せを持った混合材料を得ることができる。図６
〜図２４は、本発明の固体電子部品の一実施形態の各製
造工程を示す図である。各図の（Ａ）は平面図、各図の
（Ｂ）は、図９に代表して示す矢印Ａ−Ａに沿う断面図
である。
【００２１】ここでは、Ｎｉ−Ｚｎフェライトを主成分
とする磁性体材料とチタン酸鉛を主成分とする誘電体材
料を用いるものとする。先ず、Ｎｉ−Ｚｎフェライトの
出発原料であるＦｅ2 Ｏ3 ，ＮｉＯ，ＺｎＯ等を混合、
仮焼し、適切な粒径となるように粉砕して、所望の粒径
の磁性体原料仮焼粉を得る。一方、チタン酸鉛の出発原
料であるＰｂＯ，ＴｉＯ2 等も、混合、仮焼、粉粒し、
所望の粒径の誘電体原料仮焼粉を得る。
とする磁性体材料とチタン酸鉛を主成分とする誘電体材
料を用いるものとする。先ず、Ｎｉ−Ｚｎフェライトの
出発原料であるＦｅ2 Ｏ3 ，ＮｉＯ，ＺｎＯ等を混合、
仮焼し、適切な粒径となるように粉砕して、所望の粒径
の磁性体原料仮焼粉を得る。一方、チタン酸鉛の出発原
料であるＰｂＯ，ＴｉＯ2 等も、混合、仮焼、粉粒し、
所望の粒径の誘電体原料仮焼粉を得る。
【００２２】次に、磁性体原料仮焼粉と誘電体原料仮焼
粉を、ここでは、７０ｗｔ％：３０ｗｔ％、５０ｗｔ
％：５０ｗｔ％、３０ｗｔ％：７０ｗｔ％の３種類に混
合し、分散剤、バインダ、可塑剤、溶剤等を添加して印
刷用材料ペーストを作製する。ここでは、磁性体原料仮
焼粉：誘電体原料仮焼粉＝７０ｗｔ％：３０ｗｔ％の混
合割合の材料ペーストを、「インダクタ用材料ペース
ト」、磁性体原料仮焼粉：誘電体原料仮焼粉＝５０ｗｔ
％：５０ｗｔ％の混合割合の材料ペーストを、「標準材
料ペースト」、磁性体原料仮焼粉：誘電体原料仮焼粉＝
３０ｗｔ％：７０ｗｔ％の混合割合の材料ペーストを
「キャパシタ用材料ペースト」と称する。
粉を、ここでは、７０ｗｔ％：３０ｗｔ％、５０ｗｔ
％：５０ｗｔ％、３０ｗｔ％：７０ｗｔ％の３種類に混
合し、分散剤、バインダ、可塑剤、溶剤等を添加して印
刷用材料ペーストを作製する。ここでは、磁性体原料仮
焼粉：誘電体原料仮焼粉＝７０ｗｔ％：３０ｗｔ％の混
合割合の材料ペーストを、「インダクタ用材料ペース
ト」、磁性体原料仮焼粉：誘電体原料仮焼粉＝５０ｗｔ
％：５０ｗｔ％の混合割合の材料ペーストを、「標準材
料ペースト」、磁性体原料仮焼粉：誘電体原料仮焼粉＝
３０ｗｔ％：７０ｗｔ％の混合割合の材料ペーストを
「キャパシタ用材料ペースト」と称する。
【００２３】このようにして作製された材料ペースト
と、Ａｇ又はＰｄを主成分とする導電ペーストを交互に
スクリーン印刷しながら積層し、必要に応じて切断を行
なってグリーンの積層体を形成する。この積層体に脱バ
インダ処理を施し、さらに焼成して焼成体を形成し、こ
の焼成体に、例えばＡｇを主成分とする導体ペースト等
を用いて端子電極１２ａ，１２ｂおよび接地電極１３
ａ，１３ｂ（図１参照）を形成し、これにより固体電子
部品が完成する。
と、Ａｇ又はＰｄを主成分とする導電ペーストを交互に
スクリーン印刷しながら積層し、必要に応じて切断を行
なってグリーンの積層体を形成する。この積層体に脱バ
インダ処理を施し、さらに焼成して焼成体を形成し、こ
の焼成体に、例えばＡｇを主成分とする導体ペースト等
を用いて端子電極１２ａ，１２ｂおよび接地電極１３
ａ，１３ｂ（図１参照）を形成し、これにより固体電子
部品が完成する。
【００２４】以下、各図６〜図２４に沿って、本実施形
態の固体電子部品の各製造工程を説明する。先ず、図６
に示すように、上記のようにして作成された材料ペース
トのうちの、標準材料ペーストからなるベース基板１１
１を用意する。このベース基板１１１は、完成品におけ
る基体の第１層目となる。次にインダクタ用材料ペース
トにより、そのベース基板（第１層）１１１上に第２層
１１２を形成する（図７）。次に導電ペーストにより導
電膜１３１を形成する（図８）。さらにその上にインダ
クタ用材料ペーストを、スルーホール１１３ａが形成さ
れるようにスクリーン印刷して基体の第３層１１３を形
成する（図９）。さらに同様にして、導電ペーストによ
り、導体膜１３２を形成する（図８）。このとき、図７
に示すスルーホール１１３ａにも導体ペーストが充電さ
れて、この導体膜１３２と先に形成した導体膜１３１が
スルーホール１１３ａに充填された導体ペーストを介し
て接続され、これにより、螺旋を描きなが図の左右方向
に延びるスパイラル構造が１つ形成されることになる。
態の固体電子部品の各製造工程を説明する。先ず、図６
に示すように、上記のようにして作成された材料ペース
トのうちの、標準材料ペーストからなるベース基板１１
１を用意する。このベース基板１１１は、完成品におけ
る基体の第１層目となる。次にインダクタ用材料ペース
トにより、そのベース基板（第１層）１１１上に第２層
１１２を形成する（図７）。次に導電ペーストにより導
電膜１３１を形成する（図８）。さらにその上にインダ
クタ用材料ペーストを、スルーホール１１３ａが形成さ
れるようにスクリーン印刷して基体の第３層１１３を形
成する（図９）。さらに同様にして、導電ペーストによ
り、導体膜１３２を形成する（図８）。このとき、図７
に示すスルーホール１１３ａにも導体ペーストが充電さ
れて、この導体膜１３２と先に形成した導体膜１３１が
スルーホール１１３ａに充填された導体ペーストを介し
て接続され、これにより、螺旋を描きなが図の左右方向
に延びるスパイラル構造が１つ形成されることになる。
【００２５】このようにしてスパイラル構造を１つ形成
した後インダクタ用材料ペーストを全面に印刷して第４
層１１４を形成する（図１１）。次にこのインダクタ用
材料ペーストにより形成された第４層１４の上に、今度
はキャパシタ用材料ペーストを全面に印刷して第５層１
１５を形成し（図１２）、導電ペーストによりキャパシ
タ用の導電膜１３３を形成し（図１３）、キャパシタ用
ペーストを全面に印刷して第６層１１６を形成し（図１
４）、導電ペーストによりキャパシタ用の導体膜１３４
を形成し（図１５）、さらにキャパシタ用材料ペースト
により第７層１１７を形成し（図１６）、さらに導体ペ
ーストによりキャパシタ用の導体膜１３５を形成し（図
１７）、キャパシタ用材料ペーストにより第８層１１８
を形成する（図１８）。
した後インダクタ用材料ペーストを全面に印刷して第４
層１１４を形成する（図１１）。次にこのインダクタ用
材料ペーストにより形成された第４層１４の上に、今度
はキャパシタ用材料ペーストを全面に印刷して第５層１
１５を形成し（図１２）、導電ペーストによりキャパシ
タ用の導電膜１３３を形成し（図１３）、キャパシタ用
ペーストを全面に印刷して第６層１１６を形成し（図１
４）、導電ペーストによりキャパシタ用の導体膜１３４
を形成し（図１５）、さらにキャパシタ用材料ペースト
により第７層１１７を形成し（図１６）、さらに導体ペ
ーストによりキャパシタ用の導体膜１３５を形成し（図
１７）、キャパシタ用材料ペーストにより第８層１１８
を形成する（図１８）。
【００２６】さらにその上に、今度はインダクタ用材料
ペーストを用いて第９層１１９を形成し（図１９）、導
体膜１３６を形成し（図２０）、インダクタ用材料ペー
ストを用いて、スルーホール１２０ａを持った、基体の
第１０層１２０を形成し（図２１）、導体膜１３７を生
成する（図２１）。この導体膜１３７の印刷の際、スル
ーホール１２０ａにも導体ペーストが充電されて、その
充電された導体ペーストにより導体膜１３６と導体膜１
３７が相互に接続され、これにより、２つ目のスパイラ
ル構造が形成される。
ペーストを用いて第９層１１９を形成し（図１９）、導
体膜１３６を形成し（図２０）、インダクタ用材料ペー
ストを用いて、スルーホール１２０ａを持った、基体の
第１０層１２０を形成し（図２１）、導体膜１３７を生
成する（図２１）。この導体膜１３７の印刷の際、スル
ーホール１２０ａにも導体ペーストが充電されて、その
充電された導体ペーストにより導体膜１３６と導体膜１
３７が相互に接続され、これにより、２つ目のスパイラ
ル構造が形成される。
【００２７】ここで、図８に示す導体膜１３１と図１０
に示す導体膜１３２とで形成される１つ目のスパイラル
構造と、図２０に示す導体膜１３６と図２２に示す導体
膜１３７とで形成される２つ目のスパイラル構造は、互
いに逆方向に巻回している。また、これら２つのスパイ
ラル構造は層が積層される方向に重ねられているため
に、これら２つのスパイラル構造を同一の層に横に並べ
た場合と比べ、完成品の小型化に寄与している。またキ
ャパシタを成す導体膜１３３，１３４，１３５（図１
３，図１５，図１７）は、２つのスパイラル構造の間に
挟まれているために、この点も完成品の小型化に寄与し
ている。
に示す導体膜１３２とで形成される１つ目のスパイラル
構造と、図２０に示す導体膜１３６と図２２に示す導体
膜１３７とで形成される２つ目のスパイラル構造は、互
いに逆方向に巻回している。また、これら２つのスパイ
ラル構造は層が積層される方向に重ねられているため
に、これら２つのスパイラル構造を同一の層に横に並べ
た場合と比べ、完成品の小型化に寄与している。またキ
ャパシタを成す導体膜１３３，１３４，１３５（図１
３，図１５，図１７）は、２つのスパイラル構造の間に
挟まれているために、この点も完成品の小型化に寄与し
ている。
【００２８】また、上記２つのスパイラル構造は、図
８，図１０，図２０，図２２に示すように、導体膜の繰
り返しパターンにより図の左右方向に延びて形成されて
おり、したがってこれらの繰り返しのピッチや繰り返し
数を調整することにより、様々なインダクタスを持った
インダクタ、同一寸法かつ同一層数で容易用意に形成す
ることができる。
８，図１０，図２０，図２２に示すように、導体膜の繰
り返しパターンにより図の左右方向に延びて形成されて
おり、したがってこれらの繰り返しのピッチや繰り返し
数を調整することにより、様々なインダクタスを持った
インダクタ、同一寸法かつ同一層数で容易用意に形成す
ることができる。
【００２９】さらに、キャパシタを形成する導体膜は、
スパイラル構造を形成する導体膜とは別の層に形成され
ており、その面積を自由に調整することができ、したが
って様々なキャパシタンスを持ったキャパシタを容易に
形成することができる。図２２に示す導体膜１３７を形
成した後、インダクタ用材料ペーストを全面にスクリー
ン印刷して基体の第１１層１２１を形成し（図２３）、
さらに、今度は標準材料ペーストを全面に厚くスクリー
ン印刷して第１２層１２２を形成する。
スパイラル構造を形成する導体膜とは別の層に形成され
ており、その面積を自由に調整することができ、したが
って様々なキャパシタンスを持ったキャパシタを容易に
形成することができる。図２２に示す導体膜１３７を形
成した後、インダクタ用材料ペーストを全面にスクリー
ン印刷して基体の第１１層１２１を形成し（図２３）、
さらに、今度は標準材料ペーストを全面に厚くスクリー
ン印刷して第１２層１２２を形成する。
【００３０】尚、ここでは、固体電子部品１個分のみ示
されているが、通常は、同様のパターンを同時に複数形
成し、切断することにより、この１個分の積層体を多数
生成する。このようにしてこの積層体を形成した後、前
述したように、この積層体に脱バインダ処理を施し、さ
らに焼成して焼成体を形成し、図１に示す端子電極５２
ａ，５２ｂおよび接地電極５３ａ，５３ｂを形成する。
されているが、通常は、同様のパターンを同時に複数形
成し、切断することにより、この１個分の積層体を多数
生成する。このようにしてこの積層体を形成した後、前
述したように、この積層体に脱バインダ処理を施し、さ
らに焼成して焼成体を形成し、図１に示す端子電極５２
ａ，５２ｂおよび接地電極５３ａ，５３ｂを形成する。
【００３１】このような製造工程を経ることにより、図
１，図２に示す構造の固体電子部品が製造される。図２
５は、上記のようにして製造された固体電子部品の縦断
面拡大図（図２４（Ｂ）の拡大図）である。領域Ｉには
キャパシタが作り込まれており、その領域Ｉに対応す
る、基体の第５層１１５〜第８層１１８は、誘電体材料
の混合比率の高いキャパシタ用材料ペーストで形成され
ている。
１，図２に示す構造の固体電子部品が製造される。図２
５は、上記のようにして製造された固体電子部品の縦断
面拡大図（図２４（Ｂ）の拡大図）である。領域Ｉには
キャパシタが作り込まれており、その領域Ｉに対応す
る、基体の第５層１１５〜第８層１１８は、誘電体材料
の混合比率の高いキャパシタ用材料ペーストで形成され
ている。
【００３２】また、領域ＩＩには、インダクタ（スパイ
ラル構造）が作り込まれており、その領域ＩＩに対応す
る、基体の第２層１１２〜第４層１１４、および第９層
１１９〜第１１層１２１は、磁性体材料の混合比率の高
いインダクタ用材料ペーストで形成されている。尚、領
域ＩＩＩは、本実施形態では、標準材料ペーストで形成
されているが、この領域ＩＩＩに関しては、わざわざ標
準材料ペーストを用意することなく、インダクタ用材料
ペーストあるいはキャパシタ用材料ペーストをそのまま
用いてもよい。
ラル構造）が作り込まれており、その領域ＩＩに対応す
る、基体の第２層１１２〜第４層１１４、および第９層
１１９〜第１１層１２１は、磁性体材料の混合比率の高
いインダクタ用材料ペーストで形成されている。尚、領
域ＩＩＩは、本実施形態では、標準材料ペーストで形成
されているが、この領域ＩＩＩに関しては、わざわざ標
準材料ペーストを用意することなく、インダクタ用材料
ペーストあるいはキャパシタ用材料ペーストをそのまま
用いてもよい。
【００３３】ここでは、この図２５に示すように、キャ
パシタが形成された領域Ｉには、キャパシタの特性を高
めることのできる、誘電体材料の比率の高い混合磁器材
料が用いられ、インダクタが形成された領域ＩＩには、
インダクタの特性を高めることのできる、磁性体材料の
比率の高い混合磁器材料が用いられており、この固体電
子部品のフィルタ特性の向上が図られている。
パシタが形成された領域Ｉには、キャパシタの特性を高
めることのできる、誘電体材料の比率の高い混合磁器材
料が用いられ、インダクタが形成された領域ＩＩには、
インダクタの特性を高めることのできる、磁性体材料の
比率の高い混合磁器材料が用いられており、この固体電
子部品のフィルタ特性の向上が図られている。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
特性がかなりの高水準で維持されたインダクタおよびキ
ャパシタを１つの基体内に作り込むことができる。
特性がかなりの高水準で維持されたインダクタおよびキ
ャパシタを１つの基体内に作り込むことができる。
【図１】本発明の固体電子部品の一実施形態の外観斜視
拡大図である。
拡大図である。
【図２】図１に外観を示す固体電子部品内部に形成され
たインダクタおよびキャパシタを示す模式図である。
たインダクタおよびキャパシタを示す模式図である。
【図３】２つのスパイラル構造を持つインダクタにより
形成される磁場を示す図である。
形成される磁場を示す図である。
【図４】スパイラル構造が１つのみのインダクタにより
形成される磁場を示す図である。
形成される磁場を示す図である。
【図５】材料の混合比率と、その混合材料の比透磁率μ
r および比誘電率εr との関係を示すグラフである。
r および比誘電率εr との関係を示すグラフである。
【図６】本発明の固体電子部品の一実施形態の一製造工
程を示す図である。
程を示す図である。
【図７】本発明の固体電子部品の一実施形態の一製造工
程を示す図である。
程を示す図である。
【図８】本発明の固体電子部品の一実施形態の一製造工
程を示す図である。
程を示す図である。
【図９】本発明の固体電子部品の一実施形態の一製造工
程を示す図である。
程を示す図である。
【図１０】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１１】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１２】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１３】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１４】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１５】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１６】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１７】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１８】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図１９】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２０】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２１】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２２】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２３】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２４】本発明の固体電子部品の一実施形態の一製造
工程を示す図である。
工程を示す図である。
【図２５】製造された固体電子部品の縦断面拡大図（図
２４（Ｂ）の拡大図）である。
２４（Ｂ）の拡大図）である。
１０ 固体電子部品
１１ 基体
１２ａ，１２ｂ 端子電極
１３ａ，１３ｂ 接地電極
１４ａ，１４ｂ スパイラル構造
１５ａ，１５ｂ キャパシタ
１１１ ベース基板
１１２ 第２層
１１３ 第３層
１１３ａ スルーホール
１１４ 第４層
１１６ 第６層
１１７ 第７層
１１８ 第８層
１１９ 第９層
１２０ 第１０層
１２０ａ スルーホール
１３１，１３２，１３３，１３４，１３５，１３６，１
３７ 導体膜
３７ 導体膜
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01F 1/12 - 1/375
Claims (2)
- 【請求項１】 磁性体材料と誘電体材料とが混合された
磁器材料からなる層が積層されてなる基体と、 前記基体内部に形成されたスパイラル構造内部の磁束が
いずれも該層に平行かつ互いに逆向きとなるように、該
層の積層方向に、互いに間隔を置いて相互に並ぶととも
に、相互に接続されてなる２つのスパイラル構造を有す
るインダクタと、 前記基体内部の、前記２つのスパイラル構造に挟まれた
位置に形成されたキャパシタとを備え、 前記基体の、前記インダクタが形成されてなる第１の層
と、該基体の、前記キャパシタが形成されてなる第２の
層について、 該第１の層を形成する磁器材料中の磁性体材料と該第２
の層を形成する磁器材料中の磁性体材料とが同種の化学
組成を有するものであるとともに、該第１の層を形成す
る磁器材料中の誘電体材料と該第２の層を形成する磁器
材料中の誘電体材料とが同種の化学組成を有するもので
あって、 該第１の層における、磁性体材料に対する誘電体材料の
混合比率よりも、該第２の層における、磁性体材料に対
する誘電体材料の混合比率の方が高められてなることを
特徴とする固体電子部品。 - 【請求項２】 前記基体の両端部に端子電極を備えると
ともに、該基体側部に接地電極を備え、 前記インダクタが、螺旋を描きながら前記端子電極どう
しを結ぶ方向に延びる２つのスパイラル構造を有するも
のであって、 前記キャパシタが、電気的に、前記インダクタの中間点
もしくは一方の端点と前記接地電極との間に配置された
ものである ことを特徴とする請求項１記載の固体電子部
品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00499398A JP3397114B2 (ja) | 1998-01-13 | 1998-01-13 | 固体電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00499398A JP3397114B2 (ja) | 1998-01-13 | 1998-01-13 | 固体電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11204323A JPH11204323A (ja) | 1999-07-30 |
| JP3397114B2 true JP3397114B2 (ja) | 2003-04-14 |
Family
ID=11599138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00499398A Expired - Lifetime JP3397114B2 (ja) | 1998-01-13 | 1998-01-13 | 固体電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3397114B2 (ja) |
-
1998
- 1998-01-13 JP JP00499398A patent/JP3397114B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11204323A (ja) | 1999-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977845A (en) | LC composite part with no adverse magnetic field in the capacitor | |
| JP2001044036A (ja) | 積層インダクタ | |
| JP2001044037A (ja) | 積層インダクタ | |
| US6346865B1 (en) | EMI/RFI filter including a ferroelectric/ferromagnetic composite | |
| JPH07201570A (ja) | 厚膜積層インダクタ | |
| JPH08250309A (ja) | 複合積層電子部品 | |
| JP2000182834A (ja) | 積層型インダクタンス素子及びその製造方法 | |
| JP2626143B2 (ja) | 複合積層電子部品 | |
| KR101900881B1 (ko) | 적층형 소자 | |
| KR100229768B1 (ko) | 복합 기능 소자 및 이의 제조 방법 | |
| JP3397114B2 (ja) | 固体電子部品 | |
| JP2000196391A (ja) | フィルタ | |
| JPH11205063A (ja) | バンドストップフィルタ部品 | |
| JP3208842B2 (ja) | Ｌｃ複合電子部品 | |
| JP2007234755A (ja) | Ｌｃ複合フィルタ部品の製造方法及びｌｃ複合フィルタ部品 | |
| JP3319373B2 (ja) | 固体電子部品 | |
| JP3319372B2 (ja) | 固体電子部品 | |
| JP2000331831A (ja) | 積層型インピーダンス素子 | |
| JPH10126193A (ja) | Ｌｃフィルタ部品 | |
| JP4635430B2 (ja) | 積層コイル部品 | |
| JPH10116752A (ja) | Ｌｃフィルタ部品 | |
| JPH10116729A (ja) | 固体電子部品 | |
| JPH11354330A (ja) | 積層チップ部品およびその使用方法 | |
| KR100527225B1 (ko) | 엘씨복합부품 | |
| JPH08330137A (ja) | 積層インダクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110214 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120214 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130214 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140214 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |