JP2001023865A - 多連型電子部品 - Google Patents

Abstract

(57)【要約】 【課題】 電気的特性の異なる機能素子または同種機能
素子を複数個並列方向に貼り合わせた多連型電子部品に
おいて、小型で回路基板への実装面積を小さくすると共
に回路基板に実装する際の半田付け不良の発生を防ぎ、
しかも抗折力強度が高く、クロストークの小さい多連型
電子部品を提供することを目的とする。 【解決手段】 主平面９の少なくとも一方の面を窪ま
せ、相対向する両端面７に露出した内部電極４の端部５
と電気的に接続し、かつ両側面１０に折り返した外部電
極１１を両端面７の中央部に設けた直方体形状の積層セ
ラミックコンデンサ素子１２〜１５を主平面９どうしが
互いに接するようにし複数個並列方向に並べ、隣り合う
積層セラミックコンデンサ素子１２〜１５どうしの間に
生じる窪み部分に接着剤１６を充填し、接着結合を行っ
た。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電気特性が異なる同
種機能素子どうしを複数個接着結合した多連型電子部
品、またはコンデンサ素子、抵抗素子、サーミスタ等の
異種機能素子どうしを複数個組み合わせて接着結合した
多連型電子部品に関するものである。

【０００２】

【従来の技術】電子機器の電子回路を構成する機能素子
の小型化と、回路基板への実装作業を容易にするため
に、機能素子を直方体形状のチップ型に構成することは
良く知られている。

【０００３】また、機能素子の実装密度を高め、かつ実
装作業を容易にする方法として、異なる特性の機能素子
を複数個接着結合した多連型電子部品が特開平１１-４
０４５９号公報に開示されている。これは、図９に示す
ように直方体形状機能素子４１を主平面４２どうしが互
いに接触するように複数個並べ、これをシート４４を介
し接着剤４３で接着したものである。

【０００４】

【発明が解決しようとする課題】前記先行技術によれ
ば、直方体形状の機能素子４１を主平面４２どうしが接
するように複数個並べ、これを接着結合させている。ま
た、各機能素子４１の外部電極４６が互いに短絡しない
ように所定間隔を保って形成されている。したがって完
成品の多連型電子部品４５を回路基板に実装した際に実
装密度が高いものとなるとともに、実装した際、外部電
極４６間で短絡することがないとしている。

【０００５】しかしながら前記構成で各機能素子４１を
接着結合した場合、シート４４の厚みにより多連型電子
部品４５の寸法が長くなり実装面積が大きくなる。また
接着剤４３が各機能素子４１の端面４７に滲み出し外部
電極４６の表面を汚染し、回路基板上に実装した際に半
田付け不良となり易いという問題があった。

【０００６】本発明は前記従来の問題点を解決する多連
型電子部品を提供することを目的とするものである。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に本発明は、主平面の少なくとも一方の面を窪ませ、相
対向する両端面に露出した内部電極の端部と電気的に接
続し、かつ両側面に折り返した外部電極を両端面の中央
部に設けた直方体形状の機能素子を主平面どうしが互い
に接するように複数個並列方向に並べ、隣り合う前記機
能素子どうしの間に生じた紡錘形状の窪み部分に接着剤
を充填して接着結合した多連型電子部品である。

【０００８】この多連型電子部品は、シートを用いずに
隣り合う機能素子間の窪み部分に接着剤を充填して機能
素子どうしを接着結合するため、多連型電子部品の寸法
が小さくなり、従って実装面積も小さくなる。また接着
剤を隣り合う主平面どうしの間に生じる紡錘形状の窪み
部分に充填するため、窪み部分が接着剤の溜まりとなり
接着剤が機能素子の端面に滲み出し外部電極の表面を汚
染することがなくなり、完成品を回路基板上に実装する
際に半田付け不良が発生することはない。尚、充填する
接着剤は機能素子間の紡錘形状の窪みの体積以上になら
ないように配慮する必要がある。

【０００９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、主平面の少なくとも一方の面を窪ませ、相対向する
両端面に露出した内部電極の端部と電気的に接続し、か
つ両側面に折り返した外部電極を両端面の中央部に設け
た直方体形状の機能素子を主平面どうしが互いに接する
ようにし複数個並列方向に並べ、隣り合う前記機能素子
どうし間に生じた窪み部分に接着剤を充填して接着結合
した多連型電子部品であり、隣り合う機能素子間に生じ
た紡錘形状の窪み部分に接着剤を充填し接着結合するた
め、従来例に比べ多連型電子部品の寸法が小さくなり、
従って実装面積も小さくなる。また接着剤を紡錘形状の
窪み部分の体積に相当する量を用いることで、隣り合う
機能素子どうしの外部電極と所定の間隔を設けて形成し
た外部電極の表面に接着剤が滲み出し、その表面を汚染
することが無くなり、多連型電子部品を回路基板上に実
装する際に半田付け不良を発生させることがない。また
紡錘形状の窪み部分に充填した接着剤が機能素子どうし
を十分に固着し機械的強度も大きなものとなる。

【００１０】本発明の請求項２に記載の発明は、各機能
素子の各稜部の面取りを施した請求項1に記載の多連型
電子部品であり、これにより主平面どうしで接した機能
素子の稜の接する部分が溝状となり、隣り合う機能素子
の外部電極との間隔距離が広くなり、従って多連型電子
部品を回路基板に半田実装した際に半田による外部電極
間での短絡等の不具合の発生を防止することが可能とな
る。

【００１１】本発明の請求項３に記載の発明は、各機能
素子の主平面を円弧状に窪ませた請求項１または請求項
２に記載の多連型電子部品であり、焼結した機能素子の
面取りを行うと、焼結体の表面部は面取りメヂアの衝突
で円弧状に研磨され窪ませることができ、この面取り後
の機能素子を主平面どうしが接するように複数個並列方
向に並べると隣り合う機能素子間には紡錘形状の空間が
生じ、その空間体積に相当する分の接着剤を充填して機
能素子どうしを接着結合することによって、隣り合う機
能素子どうしを強固に確実に接着させることができると
共に、隣り合う機能素子間のクロストークを窪みの深さ
によって小さくできるという作用を有するものである。
但し、窪みの深さは機能素子内部に形成した内部電極に
接しない深さにする必要がある。

【００１２】本発明の請求項４に記載の発明は、各機能
素子の主平面を凹型方形状に窪ませた請求項１または請
求項２に記載の多連型電子部品であり、機能素子の主平
面に部分研磨または機械加工を施し、所定深さの凹型方
形状に窪ませることによって隣り合う機能素子間に方形
状の空間が生じ、その空間に接着剤を充填して機能素子
を接着結合することによって、機能素子間の接着強度を
向上させると共に、隣り合う機能素子間のクロストーク
を窪みの深さによって小さくできるという作用を有する
ものである。但し、窪みの深さは機能素子内部に形成し
た内部電極に接しない深さにする必要がある。

【００１３】本発明の請求項５に記載の発明は、各機能
素子の主平面に複数条の溝を設けた請求項１または請求
項２に記載の多連型電子部品であり、機能素子の主平面
に複数条の溝を設けることで機能素子の主平面は表面積
が大きくなり、並列方向に並べた機能素子間に接着剤を
充填し接着した際に隣り合う機能素子どうしをより強固
に接着することが可能となる作用を有するものである。
また溝は主平面に対し縦、横、斜めまたその組み合わせ
を行うことができる。但し、溝の深さは機能素子の内部
に形成した内部電極に接しない深さにする必要がある。

【００１４】本発明の請求項６に記載の発明は、各機能
素子の主平面の窪み部分の表面を粗面加工した請求項１
から請求項５の何れか１つに記載の多連型電子部品であ
り、機能素子の主平面部分に形成した窪み、溝の表面を
サンドブラスト等を用い粗面加工することにより主平面
の表面積がより大きくなり、並列方向に並べた機能素子
間に接着剤を充填し接着した際に隣り合う機能素子どう
しをより強固に接着することが可能となる作用を有する
ものである。

【００１５】本発明の請求項７に記載の発明は、機能素
子どうしを１５０℃より低い温度で硬化する熱硬化型接
着剤を用いて接着結合した請求項１から請求項６の何れ
か１つに記載の多連型電子部品であり、これは機能素子
どうしを接着する際にその端面に形成した外部電極に対
する熱の影響を小さくし、多連型電子部品を回路基板へ
実装する際に外部電極と回路基板ランドとの半田付け性
を低下させないためである。

【００１６】本発明の請求項８に記載の発明は、機能素
子どうしを１５秒より短時間で硬化する熱硬化型接着剤
を用いて接着結合した請求項１から請求項７の何れか１
つに記載の多連型電子部品であり、これは機能素子どう
しを接着する際に接着剤を短時間で硬化させて機能素子
の端面に形成した外部電極に対する熱の影響を小さく
し、多連型電子部品を回路基板へ実装する際に外部電極
と回路基板のランドとの半田付け性を低下させないため
である。

【００１７】本発明の請求項９に記載の発明は、各機能
素子の構成材料の誘電率より低い誘電率を有する接着剤
を用いて接着結合した請求項１から請求項８の何れか１
つに記載の多連型電子部品であり、接着に用いる接着剤
の誘電率を機能素子の誘電率より小さいものを用いるこ
とによって、隣り合う機能素子間で発生するクロストー
クをより小さくすることができるという作用を有するも
のである。

【００１８】本発明の請求項１０に記載の発明は、機能
素子の構成材料の絶縁抵抗率より高い絶縁抵抗率を有す
る接着剤を用いて接着結合した請求項１から請求項９の
何れか１つに記載の多連型電子部品であり、接着に用い
る接着剤の絶縁抵抗率を機能素子の絶縁抵抗率より高い
ものを用いることによって、隣り合う機能素子間の絶縁
抵抗を高くし、お互いの電気的特性の干渉を抑制すると
共に、外部電極間でのマイグレーションを防止するとい
う作用を有するものである。

【００１９】本発明の請求項１１に記載の発明は、各機
能素子の側面に特性を表示した請求項１から請求項１０
の何れか１つに記載の多連型電子部品であり、これによ
り各機能素子の諸特性を測定機で確認することなく、目
視で容易に識別できるという作用を有するものである。

【００２０】本発明の請求項１２に記載の発明は、機能
素子の両側面に接着剤を塗布し両側面を平坦にした請求
項１から請求項１１の何れか１つに記載の多連型電子部
品であり、これにより機能素子の側面に特性の捺印表示
をする際により鮮明に容易に捺印できると共に、各機能
素子を整列させる際に側面の吸着が容易となり所定位置
に正確に配置することができる。更に多連型電子部品を
回路基板に実装する際の吸着も容易となり、組立工程を
低減できるという作用を有するものである。

【００２１】本発明の請求項１３に記載の発明は、各機
能素子の側面方向の厚さと主平面方向の厚さを異ならせ
た請求項１から請求項１２の何れか１つに記載の多連型
電子部品であり、これにより各機能素子の方向性を容易
に識別することができるため、機能素子を整列する際所
定位置に正しい姿勢で配置して接着結合することがで
き、組立工数を低減できるという作用を有するものであ
る。

【００２２】本発明の請求項１４に記載の発明は、各機
能素子の側面方向の厚さを主平面方向の厚さより厚くし
た請求項１から請求項１３の何れか１つに記載の多連型
電子部品であり、これにより機能素子どうしを接着剤で
接着結合した多連型電子部品は接着面積が大きくなり接
着強度を強くすることができると共に、機能素子の端面
に形成する外部電極の面積を大きくすることができ、機
能素子と外部電極との固着強度を強くすることができる
という作用を有するものである。

【００２３】本発明の請求項１５に記載の発明は、各機
能素子の両端面に露出させた内部電極の端部の幅を機能
素子内部に形成した内部電極の幅より狭くした請求項１
から請求項１４の何れか１つに記載の多連型電子部品で
あり、これにより機能素子の内部電極の有効面積を広く
し機能素子の性能を確保でき、また端面に露出させた内
部電極の端部を狭くしても端部を介して外部電極との電
気的接続が確保できると共に、外部電極の幅を狭く形成
することができるので、隣り合う機能素子の外部電極ど
うしの間隔が広くなり、多連型電子部品を回路基板に実
装した際に外部電極間での短絡が防止できるという作用
を有するものである。

【００２４】本発明の請求項１６に記載の発明は、各機
能素子の両端面に露出させた内部電極の端部の幅を外部
電極の幅より狭くした請求項１から請求項１５の何れか
１つに記載の多連型電子部品であり、これにより機能素
子の端面に露出させた内部電極の端部全体が外部電極で
確実に覆われ、端部を介して外部電極との電気的接続が
確保されると共に、機能素子に外部電極を形成した後に
必要に応じてその表面にメッキ処理を施す場合、メッキ
液が内部電極の端部とセラミック誘電体層との隙間から
素子内に浸入するのを防止することができるという作用
を有するものである。

【００２５】本発明の請求項１７に記載の発明は、各機
能素子の両端面に露出させた内部電極の端部と接続する
外部電極を機能素子の端面に露出させた内部電極の端部
に対し垂直方向に形成した請求項１から請求項１６の何
れか１つに記載の多連型電子部品であり、これにより外
部電極が機能素子の端面に露出した内部電極の端部の全
てと交わり、端部を介して外部電極との電気的接続の信
頼性を向上させることができるという作用を有するもの
である。

【００２６】本発明の請求項１８に記載の発明は、各機
能素子の外部電極の幅を隣り合う機能素子の外部電極ど
うしの間隔より狭く形成した請求項１から請求項１７の
何れか１つに記載の多連型電子部品であり、これにより
隣り合う機能素子どうしの外部電極の間隔が広くなり、
多連型電子部品を回路基板に実装した際隣り合う外部電
極どうし間で半田ブリッジ等による短絡等の不具合を防
止できるという作用を有するものである。

【００２７】本発明の請求項１９に記載の発明は、個々
の機能素子が積層セラミックコンデンサ素子である請求
項１から請求項１８の何れか１つに記載の多連型電子部
品であり、これにより同特性または異なる特性の積層セ
ラミックコンデンサ素子を複数個接着結合した多連型積
層セラミックコンデンサを提供することが可能となる。

【００２８】本発明の請求項２０に記載の発明は、個々
の機能素子が抵抗体素子である請求項１から請求項１８
の何れか１つに記載の多連型電子部品であり、これによ
り同特性または異なる特性の抵抗素子を複数個接着結合
した多連型抵抗を提供することが可能となる。

【００２９】本発明の請求項２１に記載の発明は、個々
の機能素子がサーミスタ素子である請求項１から請求項
１８の何れか１つに記載の多連型電子部品であり、これ
により同特性または異なる特性のサーミスタ素子を複数
個接着結合した多連型サーミスタを提供することが可能
となる。

【００３０】本発明の請求項２２に記載の発明は、積層
セラミックコンデンサ素子、抵抗体素子またはサーミス
タ素子の機能素子を組み合わせて接着結合した請求項１
から請求項２１の何れか１つに記載の多連型電子部品で
あり、これにより電気特性の異なる電子部品素子を組み
合わせて複数個接着結合した複合特性の多連型電子部品
を提供することが可能となる。

【００３１】以下、本発明の一実施の形態の多連型電子
部品について、積層セラミックコンデンサ四個を主平面
どうしが接するように接着結合した四連型積層セラミッ
クコンデンサを用いて説明する。

【００３２】図１は積層セラミックコンデンサ素子１２
〜１５のグリーンチップ６の斜視図、図２はその展開
図、図３は面取り後の積層セラミックコンデンサ素子１
２〜１５の焼結体８、図４は積層セラミックコンデンサ
素子１２〜１５の斜視図、図５は多連型積層セラミック
コンデンサ１８の製造方法を説明する斜視図、図６は四
連型積層セラミックコンデンサ１８の斜視図、図７は主
平面９を凹型方形状に窪ませた積層セラミックコンデン
サ素子１２〜１５の斜視図、図８は主平面９に複数条の
溝状の窪みを設けた積層セラミックコンデンサ素子１２
〜１５の斜視図である。

【００３３】図において、１はセラミック誘電体層、２
は上部無効層、３は下部無効層、４は内部電極、５は内
部電極４の端部、６はグリーンチップ、７は端面、８は
焼結体、９は主平面、１０は側面、１１は外部電極、１
２〜１５は積層セラミックコンデンサ素子、１６は接着
剤、１７は捺印を示す。

【００３４】先ず、公知のドクターブレード法に従っ
て、誘電率１０００のセラミック誘電体材料を用いセラ
ミック誘電体層１のグリーンシートを作製する。

【００３５】次に、作製したグリーンシートを複数枚積
層し上部無効層２と下部無効層３を作製する。

【００３６】次いで、下部無効層３面にグリーンシート
を積層し、その面に第一層目の内部電極４を印刷した
後、第一層目の内部電極４の面にグリーンシートを積層
し、その面に第一層目の内部電極４と対になる第二層目
の内部電極４を印刷する。続いて、その上にグリーンシ
ートを積層した後、その面にグリーンシートを介して第
一層目の内部電極４の真上に重なるようにして第三層目
の内部電極４を印刷する。更に、その上にグリーンシー
トを積層した後、その面にグリーンシートを介して第二
層目の内部電極４の真上に重なるようにして第四層目の
内部電極４を印刷する。このようにして順次、グリーン
シートの積層と内部電極４の印刷を交互に所定数繰り返
した後、最後に上部無効層２を重ね加圧積層して積層体
グリーンブロック（図示せず）を作製する。この時、図
２に示すように内部電極４の幅は０．３ｍｍ、端部５の
幅を０．２ｍｍとなるように狭く形成する。

【００３７】その後、積層体グリーンブロックを所定形
状に切断し図１に示すグリーンチップ６を作製する。切
断されたグリーンチップ６は焼結後の寸法が幅（主平面
９方向の厚さ）０．８×厚み（側面１０方向の厚さ）
１．０×長さ（端面７方向の厚さ）１．６ｍｍなるよう
にし、また奇数層目の内部電極４と、偶数目の内部電極
４の狭い方の端部５がセラミック誘電体層１を挟んで一
層おきに交互に相対向する異なる端面７に露出した構造
となっている。

【００３８】次に、グリーンチップ６を所定温度で焼成
し焼結体８を作製する。

【００３９】次いで、焼結体８をアルミナボール（φ
２）、セラミック粉末、水と共にバレル研磨機で面取り
を行い、焼結体８の端面７に内部電極４の端部５を完全
に露出させる。更にバレル研磨を進めると図３に示すよ
うに焼結体８の主平面９及び側面１０は円弧状に研磨さ
れ窪みが生じる。主平面９は側面１０に比べ表面積が大
きいためバレル研磨のメヂア（アルミナボール、セラミ
ック粉末）で側面１０より多く研磨されている。続いて
焼結体８を乾燥した後更に主平面９に粗面加工を施し
た。

【００４０】その後、図４に示すように端面７に露出さ
せた内部電極４の端部５全体を覆い、かつ両側面１０に
折り返した外部電極１１を対向する両端面７の中央部分
に形成し、幅０．８ｍｍ×厚み１．０ｍｍ×長さ１．６
ｍｍの積層セラミックコンデンサ素子１２を完成した。
この時、外部電極１１は内部電極４の積層方向に対し垂
直にかつ焼結体８の端面７に露出した全ての端部５全体
を覆い、内部電極４との電気的接続の信頼性を確保する
と共に、必要に応じ外部電極１１表面に半田等のメッキ
処理を施す際にメッキ液がセラミック誘電体層１と内部
電極４の端部５との隙間から焼結体８の内部に浸入する
のを防止できる０．３〜０．４ｍｍの幅で端面７の中央
部に形成した。尚、外部電極１１を両側面１０に折り返
したのは、完成品の多連型積層セラミックコンデンサ１
８を回路基板に実装する際にランドとの接触面積を多く
し半田付け性を確保するためである。

【００４１】次に前記製造方法を用い、セラミック誘電
体層１を挟んで内部電極４の有効重なり面積とセラミッ
ク誘電体層１の厚みとそれぞれを変え、電気特性の異な
る積層セラミックコンデンサ素子１３，１４，１５をそ
れぞれ作製した。

【００４２】次いで、得られた積層セラミックコンデン
サ素子１２〜１５の側面１０に特性表示の捺印１７を行
った。尚、特性表示の捺印１７において、Ｃはコンデン
サ素子、Ｈは定格５０Ｖ、Ｋは許容差±１０％、ＢはＢ
特性、１０２は１ｎＦ、１５２は１．５ｎＦ、２２２は
２．２ｎＦ、１０３は１０ｎＦを表している。また捺印
１７を施す前にバレル研磨で研磨された両側面１０の窪
みに接着剤１６を充填し平坦にすることで捺印１７を容
易に、しかもより鮮明に表示を行うことが可能となる。
更に、次工程で積層セラミックコンデンサ素子１２〜１
５どうしを整列する際の側面１０の吸着が容易になり四
連型積層セラミックコンデンサ１８の組立工数を低減す
ると共に、完成品の多連型積層セラミックコンデンサ１
８を回路基板に実装する際の吸着も容易になる。

【００４３】その後、図５に示すように積層セラミック
コンデンサ素子１２〜１５各々の主平面９の窪みの中央
部分に誘電率が５．１で、体積抵抗率が４×１０¹⁴Ωｃ
ｍのアクリル樹脂を主成分とする熱硬化型接着剤１６を
塗布した後、主平面９どうしが接するようにして固定支
持治具２０に整列させ、可動押圧治具２１および２２で
押圧した後、紫外線（８０ｗ／ｃｍ）を約１０秒間照射
し接着剤１６の仮硬化に続いて、更に１５０℃の温度で
１０秒間加熱して完全硬化させ図６に示すような多連型
積層セラミックコンデンサ１８を完成させた。

【００４４】尚、積層セラミックコンデンサ素子１２〜
１５の幅を０．８、厚みを１．０のものを用いているた
め主平面９の識別が容易となり、それぞれの積層セラミ
ックコンデンサ素子１２〜１５の主平面９どうしが互い
に接するように並列方向に正しく配置することができ
る。また積層セラミックコンデンサ素子１２〜１５は主
平面９を円弧状に窪ませているので、隣り合う主平面９
の窪みが形成する紡錘形が接着剤１６の溜まりとなり、
接着剤１６が滲み出て外部電極１１面に達するのを防ぐ
ことができると共に、接着面積が大きくなり、隣り合う
積層セラミックコンデンサ素子１２〜１５どうしを強固
に接着させるため、多連型積層セラミックコンデンサ１
８が運搬や取り扱い時に積層セラミックコンデンサ素子
１２〜１５が分離することが無くなる。また窪みの表面
を更に粗面加工を施すことによって接着強度をより強固
なものにすることが可能となる。但し接着剤１６の量は
紡錘形状の窪みの体積に見合うだけの量に制御する必要
がある。尚、接着剤１６の硬化を１５０℃、１５秒間で
行ったのは、外部電極１１の半田付け性の低下を防ぐと
共に積層セラミックコンデンサ素子１２〜１５の特性劣
化を抑制するためである。

【００４５】積層セラミックコンデンサ素子１２〜１５
は、外部電極１１の幅を０．３〜０．４ｍｍで焼結体８
の端面７に露出させた内部電極４の端部５を覆うよう
に、中央部に形成し内部電極４との電気的接続の信頼性
を確保しながら、隣り合う外部電極１１どうしの間隔が
広くなるように配慮している。また焼結体８の稜部を面
取りしているので、隣り合う積層セラミックコンデンサ
素子１２〜１５が接した稜部分が溝状となり外部電極１
１どうしの空間距離が更に広くなる。従って、多連型積
層セラミックコンデンサ１８を回路基板へ実装した際、
隣り合う外部電極１１間で半田ブリッジによる短絡を防
止することができる。

【００４６】接着剤１６の誘電率、体積抵抗率の値につ
いては特に限定するものではないが、積層セラミックコ
ンデンサ素子１２〜１５の加熱による特性変化を抑制す
るために硬化温度は１００〜１５０℃の範囲で硬化する
材料を用いることが好ましい。更には、接着剤１６の誘
電率がセラミック誘電体材料の誘電率（１０００）に比
べて小さい５．１のアクリル系樹脂を用いたのは、積層
セラミックコンデンサ素子１２〜１５間の浮遊容量を小
さく抑制するためで、二桁以上の差がある接着剤を用い
ることが望ましい。

【００４７】また絶縁抵抗率がセラミック材料の絶縁抵
抗率に比べて大きい４×１０¹⁴Ωｃｍを用いたのは、隣
り合う外部電極１１間の表面絶縁抵抗を大きくし外部電
極１１間どうしのマイグレーションを防止するためで、
一〜二桁以上差のある接着剤を用いることが望ましい。
また更に積層セラミックコンデンサ素子１２〜１５の側
面１０が平坦になるように接着剤１６を塗布し硬化する
ことで、より鮮明な特性の捺印１７の表示を行うことが
できる。

【００４８】本実施の形態ではセラミック誘電体層１を
挟んで内部電極４の有効重なり面積とセラミック誘電体
層１の厚みとそれぞれを変え、電気特性の異なる積層セ
ラミックコンデンサ素子１３，１４，１５をそれぞれ作
製したが、それぞれの積層セラミックコンデンサ素子１
２〜１５をセラミック誘電体層１の構成材料の誘電率を
変えて作製することも可能である。

【００４９】また積層セラミックコンデンサ素子１２〜
１５の主平面９を円弧状に窪ませたが、図７に示す凹型
方形状や図８に示す複数条の溝状の窪みを形成すること
も有効な手段となる。

【００５０】更に、機能素子に積層セラミックコンデン
サ素子１２〜１５のみを組み合わせた多連型積層セラミ
ックコンデンサ１８を形成したが、抵抗体素子、サーミ
スタ素子等の機能素子を任意に組み合わせた複合体の多
連型電子部品を形成することも可能である。また更に、
積層セラミックコンデンサ素子１２〜１５の主平面方向
の厚さに対し、内部電極４の幅はマージンとしてその両
サイドに少なくとも０．２５ｍｍ以上確保できれば本実
施の形態の０．３ｍｍに限定されるものではない。

【００５１】以上のようにして作製した本発明の四連型
積層セラミックコンデンサ１８と、従来例の四連型積層
セラミックコンデンサ４５それぞれ１０個について、積
層セラミックコンデンサ素子１２〜１５の接着方向の長
さ寸法、接着剤の滲み出し状況、抗折力強度、クロスト
ークについて比較し、その結果を（表１）〜（表４）に
示した。

【００５２】

【表１】

【００５３】１０個の多連型積層セラミックコンデンサ
１８，４５について長さ寸法を、ノギスで測定を行っ
た。（表１）に示すように本発明の長さ寸法の平均値が
３．１２６ｍｍであるのに対して、従来例では３．４１
ｍｍであった。両者ともに幅（主平面９方向の寸法）が
０．８ｍｍ（但し、バレル研磨以前の寸法）の積層セラ
ミックコンデンサ素子１２〜１５、４１をそれぞれ四個
並列に使用しているが、本実施の形態は主平面９の中央
部を窪ませて接着剤１６で接着結合しているのに対し、
従来例は厚みが０．１ｍｍ程度のシート４４を介し接着
剤４３で接着結合している。そのため従来例ではシート
４４の三枚分の約０．３ｍｍ程度全長寸法が長くなって
いる。従って本発明の四連型積層セラミックコンデンサ
１８は回路基板への実装面積が小さくより高密度な実装
が可能となることが分かる。

【００５４】

【表２】

【００５５】接着剤１６の滲み出しは、積層セラミック
コンデンサ素子１２〜１５，４１どうしを接着した接着
剤１６が積層セラミックコンデンサ素子１２〜１５，４
１の端面７に滲み出し、それが外部電極１１，４６の表
面を汚染しているか、否かを目視検査したものである。
外部電極１１，４６の表面が汚染されていないものを
（○）、汚染が認められたものを（×）として評価し
た。

【００５６】（表２）に示すように、本実施の形態では
１０個全てが（○）であるのに対して、従来例では２個
の（×）が発生した。これは本発明では、隣り合う積層
セラミックコンデンサ素子１２〜１５の主平面９どうし
が接して形成される紡錘形状の隙間に接着剤１６を充填
して連結するのに対して、従来例は積層セラミックコン
デンサ（機能素子）４１の主平面４２全体に接着剤４３
を塗布しシート４４を介して接着結合するため、接着剤
４３が接着面から滲み出しやすく外部電極４６の表面を
汚染するものと思われる。外部電極４６の表面の汚染が
確認された（×）の四連型積層セラミックコンデンサ４
５を回路基板上に実装したところ、接着剤４３が外部電
極４６の表面を汚染した部分が半田付け不良となった。
本発明では接着剤１６が積層セラミックコンデンサ素子
１２〜１５の端面７に滲み出し、外部電極１１の表面を
汚染することがなく回路基板上に実装した際に半田付け
不良となることはない。

【００５７】

【表３】

【００５８】抗折力強度は、四連型積層セラミックコン
デンサ１８，４５を積層セラミックコンデンサ素子１２
〜１５，４１どうしの接続面に曲げ方向の加重を加えた
時の強度である。

【００５９】（表３）に示すように、本実施の形態の抗
折力強度の平均値が２．２３４ｋｇであるのに対し、従
来例では２．０１７ｋｇと小さな値を示した。本発明の
四連型積層セラミックコンデンサ１８は積層セラミック
コンデンサ素子１２〜１５の主平面９を窪ませ、更に粗
面加工を施しているため、積層セラミックコンデンサ素
子１２〜１５どうしの接着高度が強くなり、抗折力強度
も高くなっている。従って本発明の四連型積層セラミッ
クコンデンサ１８は運搬や、回路基板実装時に積層セラ
ミックコンデンサ素子１２〜１５どうしが分離すること
がなくなる。

【００６０】

【表４】

【００６１】クロストークは隣り合う積層セラミックコ
ンデンサ素子１２〜１５間に発生する浮遊容量である。

【００６２】（表４）に示すように、本実施の形態の平
均は２１．８４ｐＦと小さいのに対して、従来例は３
５．９１ｐＦと大きくなっている。本実施の形態の四連
型積層セラミックコンデンサ１８は隣り合う積層セラミ
ックコンデンサ素子１２〜１５間の窪みの深さと、貼り
合わせする接着剤１６の誘電率でクロストークをより小
さくすることが可能であるのに対して、従来例は積層セ
ラミックコンデンサ素子４１の主平面４２に窪みを設け
ていないため大きくなったものと思われる。

【００６３】

【発明の効果】以上本発明の多連型電子部品は、主平面
の少なくとも一方の面を窪ませ、また相対向する両端面
に露出させた内部電極の端部と電気的に接続し、かつ両
側面に折り返した外部電極を両端面の中央部に形成した
機能素子を主平面どうしが接するようにして複数個を並
列方向に並べ、隣り合う機能素子どうし間で生じた紡錘
形の窪みに低誘電率で高絶縁抵抗率を有する接着剤を充
填し、接着結合を行うものである。

【００６４】この多連型電子部品は、隣り合う機能素子
間の窪みに接着剤を充填し、機能素子どうしを接着結合
するため、機能素子を並列に並べた方向の寸法が長くな
ることはなく、完成品の回路基板への実装面積を小さく
することができる。また隣り合う機能素子間に生じる紡
錘形状の窪みが溜まりとなり接着剤が機能素子の端面に
滲み出し外部電極の表面を汚染することがなくなり、回
路基板に実装する際に外部電極とランドとの半田付け性
を低下させることはない。また窪み表面に粗面加工を行
うことにより、機能素子間どうしの接着高度がより強く
なり、輸送や、組立工程のハンドリングにおいて、接着
した機能素子間での剥離を防止することができる。更
に、低誘電率で高絶縁抵抗率を有する接着剤を用いるこ
とにより機能素子間のクロストークを小さくし、かつ隣
り合う外部電極間でマイグレーションを防止することが
可能となる。また更に、機能素子の外部電極を内部電極
の露出した端部全体を覆い、かつ、機能素子の端面の中
央部にのみ形成するために、完成品を回路基板に実装し
た際に隣り合う機能素子の外部電極間の間隔が広くな
り、半田ブリッジ等による短絡を防止することができ
る。

【図面の簡単な説明】

【図１】本発明の多連型電子部品の一実施の形態におけ
る積層セラミックコンデンサ素子のグリーンチップの斜
視図

【図２】同積層セラミックコンデンサ素子のグリーンチ
ップの展開図

【図３】本発明の面取りで円弧状の窪みを設けた積層セ
ラミックコンデンサの焼結体の斜視図

【図４】同積層セラミックコンデンサ素子の斜視図

【図５】同四連型積層セラミックコンデンサの製造方法
を説明する斜視図

【図６】同四連型積層セラミックコンデンサの斜視図

【図７】同主平面を凹型方形状に窪ませた積層セラミッ
クコンデンサ素子の斜視図

【図８】同主平面に溝を設けた積層セラミックコンデン
サ素子の斜視図

【図９】従来例の四連型積層セラミックコンデンサの斜
視図

【符号の説明】

１ セラミック誘電体層 ２ 上部無効層 ３ 下部無効層 ４ 内部電極 ５ 内部電極の端部 ６ グリーンチップ ７ 端面 ８ 焼結体 ９ 主平面 １０ 側面 １１ 外部電極 １２，１３，１４，１５ 積層セラミックコンデンサ素
子 １６ 接着剤 １７ 捺印 １８ 四連型積層セラミックコンデンサ ２０ 固定支持治具 ２１，２２ 可動押圧治具

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB03 AD03 AH04 AH06 AJ02 AZ01 5E082 AA01 AB03 BC14 BC31 BC39 CC05 DD03 EE04 EE35 FG06 FG26 FG54 GG10 GG26 JJ03 JJ15 MM24 MM28 PP01 PP02 PP05 PP06

Claims (22)

【特許請求の範囲】
1. 【請求項１】 主平面の少なくとも一方の面を窪ませ、
   相対向する両端面に露出した内部電極の端部と電気的に
   接続し、かつ両側面に折り返した外部電極を両端面の中
   央部に設けた直方体形状の機能素子を主平面どうしが互
   いに接するように複数個並列方向に並べ、隣り合う機能
   素子どうしの間に生じた窪み部分に接着剤を充填して接
   着結合した多連型電子部品。
2. 【請求項２】 機能素子の各稜部の面取りを施した請求
   項1に記載の多連型電子部品。
3. 【請求項３】 機能素子の主平面を円弧状に窪ませた請
   求項１または請求項２に記載の多連型電子部品。
4. 【請求項４】 機能素子の主平面を凹型方形状に窪ませ
   た請求項１または請求項2に記載の多連型電子部品。
5. 【請求項５】 機能素子の主平面に複数条の溝を設けた
   請求項１または請求項2に記載の多連型電子部品。
6. 【請求項６】 機能素子の主平面の窪み部分の表面を粗
   面加工した請求項1から請求項５の何れかに記載の多連
   型電子部品。
7. 【請求項７】 機能素子どうしを１５０℃より低い温度
   で硬化する熱硬化型接着剤を用いて接着結合した請求項
   １から請求項６の何れか１つに記載の多連型電子部品。
8. 【請求項８】 機能素子どうしを１５秒より短時間で硬
   化する熱硬化型接着剤を用いて接着結合した請求項１か
   ら請求項７の何れか１つに記載の多連型電子部品。
9. 【請求項９】 各機能素子の構成材料の誘電率より低い
   誘電率を有する接着剤を用いて接着結合した請求項１か
   ら請求項８の何れか１つに記載の多連型電子部品。
10. 【請求項１０】 各機能素子の構成材料の絶縁抵抗率よ
    り高い絶縁抵抗率を有する接着剤を用いて接着結合した
    請求項１から請求項９の何れか１つに記載の多連型電子
    部品。
11. 【請求項１１】 各機能素子の側面に特性表示を施した
    請求項１から請求項１０の何れか１つに記載の多連型電
    子部品。
12. 【請求項１２】 各機能素子の両側面に接着剤を塗布
    し、表面を平坦にした請求項１から請求項１１の何れか
    １つに記載の多連型電子部品。
13. 【請求項１３】 各機能素子の側面方向の厚さと主平面
    方向の厚さを異ならせた請求項１から請求項１２の何れ
    か１つに記載の多連型電子部品。
14. 【請求項１４】 各機能素子の側面方向の厚さを主平面
    方向の厚さより厚くした請求項１から請求項１３の何れ
    か１つに記載の多連型電子部品。
15. 【請求項１５】 各機能素子の両端面に露出させた内部
    電極の端部の幅を機能素子内部に形成した内部電極の幅
    より狭くした請求項１から請求項１４の何れか１つに記
    載の多連型電子部品。
16. 【請求項１６】 各機能素子の両端面に露出させた内部
    電極の端部の幅を外部電極の幅より狭くした請求項１か
    ら請求項１５の何れか１つに記載の多連型電子部品。
17. 【請求項１７】 各機能素子の両端面に露出させた内部
    電極の端部と接続する外部電極を機能素子の端面に対し
    垂直方向に形成した請求項１から請求項１６の何れか１
    つに記載の多連型電子部品。
18. 【請求項１８】 各機能素子の外部電極の幅を隣り合う
    機能素子の外部電極との間隔より狭く形成した請求項１
    から請求項１７の何れか１つに記載の多連型電子部品。
19. 【請求項１９】 個々の機能素子が積層セラミックコン
    デンサ素子である請求項１から請求項１８の何れか１つ
    に記載の多連型電子部品。
20. 【請求項２０】 個々の機能素子が抵抗体素子である請
    求項１から請求項１８の何れか１つに記載の多連型電子
    部品。
21. 【請求項２１】 個々の機能素子がサーミスタ素子であ
    る請求項１から請求項１８の何れか１つに記載の多連型
    電子部品。
22. 【請求項２２】 積層セラミックコンデンサ素子、抵抗
    体素子またはサーミスタ素子の機能素子を組み合わせて
    接着結合した請求項１から請求項２１の何れか１つに記
    載の多連型電子部品。