JP2020136553A - 積層セラミックコンデンサ - Google Patents

Abstract

【課題】外部電極の金属層がガラスを含まず、かつ、クラックの発生を抑制することが可能な積層セラミックコンデンサを提供する。【解決手段】積層セラミックコンデンサ１００は、積層された複数の誘電体層１１と複数の内部電極１２ａ、１２ｂとを含むセラミック素体１０と、内部電極と電気的に接続され、セラミック素体の両端面にそれぞれ設けられた外部電極２０ａ、２０ｂとを備える。外部電極２０ａ、２０ｂは、金属層２１ａ、２１ｂと、金属層の上に設けられためっき層２２ａ、２２ｂとを有する。外部電極を、幅方向における中央の位置において側面と平行な面で切断したときの金属層の断面において、金属層は、（ａ）誘電体材料を面積率で２０％以上含み、かつ、（ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下の割合で含んでいる。【選択図】図２

Description

本発明は、積層セラミックコンデンサに関する。

従来、積層された複数の誘電体層と複数の内部電極とを含むセラミック素体と、内部電極と電気的に接続され、セラミック素体の両端面に設けられた外部電極とを備えた積層セラミックコンデンサが知られている。

特許文献１には、そのような構造を有する積層セラミックコンデンサが記載されている。特許文献１に記載の積層セラミックコンデンサでは、外部電極が、金属およびガラスを含む金属層と、金属層を被覆するめっき層とを含んでいる。

特開２０１２−１８２３５５号公報

ここで、特許文献１に記載の積層セラミックコンデンサのように、金属層がガラスを含む場合、外部電極のめっき層の形成時に、金属層に含まれるガラスがめっき液中に溶出してしまう可能性がある。この場合、ガラスが溶出することによって形成された空洞にめっき液が残るため好ましくない。

このため、外部電極の金属層はガラスを含まないことが好ましい。しかしながら、金属層がガラスを含まない構成とした場合、積層セラミックコンデンサの製造工程における焼成時の金属層の熱収縮の応力により、焼成後の外部電極にクラックが発生する場合がある。

本発明は、上記課題を解決するものであり、外部電極の金属層がガラスを含まず、かつ、クラックの発生を抑制することが可能な積層セラミックコンデンサを提供することを目的とする。

本発明の積層セラミックコンデンサは、
積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
前記内部電極と電気的に接続され、前記セラミック素体の前記第１の端面および前記第２の端面にそれぞれ設けられた外部電極と、
を備え、
前記外部電極は、金属層と、前記金属層の上に設けられためっき層とを有し、
前記外部電極を、前記幅方向における中央の位置において前記第１の側面および前記第２の側面と平行な面で切断したときの前記金属層の断面において、前記金属層は、
（ａ）誘電体材料を面積率で２０％以上含み、かつ、
（ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下の割合で含んでいることを特徴とする。

前記金属層は、Ｎｉを含んでいてもよい。

また、前記めっき層は、Ｃｕを含んでいてもよい。

前記セラミック素体の前記積層方向の寸法をＤＴ、前記幅方向の寸法をＤＷ、前記長さ方向の寸法をＤＬとすると、ＤＴ＜ＤＷ＜ＤＬの関係が成り立つように構成されていてもよい。

前記セラミック素体の前記積層方向の寸法ＤＴは、０．０５ｍｍ以上０．２５ｍｍ以下であってもよい。

本発明の積層セラミックコンデンサにおいて、外部電極の金属層は、幅方向における中央の位置において側面と平行な面で外部電極を切断したときの金属層の断面において、（ａ）誘電体材料を面積率で２０％以上含み、かつ、（ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下の割合で含んでいる。そのような構造を有する積層セラミックコンデンサは、外部電極の金属層がガラスを含んでいなくても、クラックの発生を抑制することができる。

第１の実施形態における積層セラミックコンデンサの斜視図である。 図１に示す積層セラミックコンデンサのＩＩ−ＩＩ線に沿った断面図である。 図１に示す積層セラミックコンデンサのＩＩＩ−ＩＩＩ線に沿った断面図である。 第１の金属層の断面を模式的に示す図である。 第１の外部電極の一部がセラミック素体の内部に埋め込まれた状態を示す部分拡大断面図である。 積層セラミックコンデンサの第１の主面側の上面図である。 第２の実施形態における積層セラミックコンデンサの斜視図である。

以下に本発明の実施形態を示して、本発明の特徴を具体的に説明する。

＜第１の実施形態＞
図１は、第１の実施形態における積層セラミックコンデンサ１００の斜視図である。図２は、図１に示す積層セラミックコンデンサ１００のＩＩ−ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１００のＩＩＩ−ＩＩＩ線に沿った断面図である。

図１〜図３に示すように、積層セラミックコンデンサ１００は、全体として直方体形状を有する電子部品であり、セラミック素体１０と、第１の外部電極２０ａと、第２の外部電極２０ｂとを備える。

積層セラミックコンデンサ１００の長さ方向Ｌにおける寸法は、例えば０．８ｍｍ以上１．１ｍｍ以下であり、幅方向Ｗにおける寸法は、例えば０．４ｍｍ以上０．６ｍｍ以下であり、積層方向における寸法は、例えば０．０８ｍｍ以上０．３ｍｍ以下である。これらの寸法には、１０％の公差が含まれる。

セラミック素体１０は、長さ方向Ｌに相対する第１の端面１３ａおよび第２の端面１３ｂと、積層方向Ｔに相対する第１の主面１４ａおよび第２の主面１４ｂと、幅方向Ｗに相対する第１の側面１５ａおよび第２の側面１５ｂとを有する。

セラミック素体１０の長さ方向Ｌの寸法をＤＬ、幅方向Ｗの寸法をＤＷ、積層方向Ｔの寸法をＤＴとすると、ＤＴ＜ＤＷ＜ＤＬの関係が成り立つことが好ましい。セラミック素体１０の長さ方向Ｌの寸法ＤＬは、例えば０．４ｍｍ以上１．０ｍｍ以下であり、幅方向Ｗの寸法ＤＷは、例えば０．３ｍｍ以上０．５ｍｍ以下であり、積層方向Ｔの寸法ＤＴは、例えば０．０５ｍｍ以上０．２５ｍｍ以下である。セラミック素体１０の積層方向Ｔの寸法ＤＴは、次式（１）の関係が成り立つことが好ましく、０．１ｍｍ以下であることがより好ましい。なお、上述した寸法には、１０％の公差が含まれる。
（１／７）×ＤＷ≦ＤＴ≦（１／３）×ＤＷ （１）

セラミック素体１０は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体１０の３面が交わる部分であり、稜線部は、セラミック素体１０の２面が交わる部分である。

図２および図３に示すように、セラミック素体１０は、積層された複数の誘電体層１１と複数の内部電極１２とを含む。複数の内部電極１２には、複数の第１の内部電極１２ａと、複数の第２の内部電極１２ｂとが含まれている。

誘電体層１１は、セラミック素体１０の積層方向Ｔの両外側に位置する外層誘電体層１１１と、第１の内部電極１２ａと第２の内部電極１２ｂとの間に位置する内層誘電体層１１２とを含む。

誘電体層１１は、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、または、ＣａＺｒＯ₃などを主成分とする誘電体材料からなる。上述した主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの、主成分よりも含有量の少ない副成分が添加されていてもよい。

外層誘電体層１１１の厚みは、例えば１０μｍ以上３０μｍ以下である。また、内層誘電体層１１２の厚みは、例えば０．４μｍ以上０．８μｍ以下である。外層誘電体層１１１と内層誘電体層１１２とを含む誘電体層１１の積層枚数は、例えば１０枚以上２００枚以下である。

第１の内部電極１２ａは、セラミック素体１０の第１の端面１３ａに引き出されている。また、第２の内部電極１２ｂは、セラミック素体１０の第２の端面１３ｂに引き出されている。

なお、セラミック素体１０は、第１の内部電極１２ａおよび第２の内部電極１２ｂの他に、表面に露出しない内部電極を備えていてもよい。

第１の内部電極１２ａは、第２の内部電極１２ｂと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第１の端面１３ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１２ｂは、第１の内部電極１２ａと対向する部分である対向電極部と、対向電極部からセラミック素体１０の第２の端面１３ｂまで引き出された部分である引出電極部とを備えている。第１の内部電極１２ａの対向電極部と、第２の内部電極１２ｂの対向電極部とが内層誘電体層１１２を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。

第１の内部電極１２ａおよび第２の内部電極１２ｂは、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ｔｉ、ＣｒおよびＡｕなどの金属、またはそれらの金属を主成分とする合金などを含有している。第１の内部電極１２ａおよび第２の内部電極１２ｂは、共材として、誘電体層１１に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。

第１の内部電極１２ａおよび第２の内部電極１２ｂを含む内部電極１２の積層枚数は、例えば１０枚以上３０枚以下である。また、内部電極１２の厚みは、例えば０．３μｍ以上０．８μｍ以下である。

なお、内部電極１２の金属が外部電極２０ａ、２０ｂに拡散していることが好ましい。内部電極１２の金属が外部電極２０ａ、２０ｂに拡散していることにより、外部電極２０ａ、２０ｂの金属の体積が膨張して、電極中の微少な隙間を埋め、内部への水分侵入の抑制効果が向上する。内部電極１２の金属の外部電極２０ａ、２０ｂへの拡散は、４μｍ以上であることが好ましい。

ここで、誘電体層１１の厚みと、第１の内部電極１２ａおよび第２の内部電極１２ｂの各々の厚みは、以下の方法により測定することができる。

まず、セラミック素体１０の積層方向Ｔおよび幅方向Ｗにより規定される面、換言すると、セラミック素体１０の長さ方向Ｌと直交する面を研磨することによって、断面を露出させて、その断面を走査型電子顕微鏡で観察する。次に、露出させた断面の中心を通る積層方向Ｔに沿った中心線、および、この中心線から両側に等間隔に２本ずつ引いた線の合計５本の線上において、誘電体層１１の厚みを測定する。この５つの測定値の平均値を、誘電体層１１の厚みとする。

なお、より正確に求めるためには、積層方向Ｔにおいて、セラミック素体１０を上部、中央部、および、下部に分けて、上部、中央部、および、下部のそれぞれにおいて、上述した５つの測定値を求め、求めた全ての測定値の平均値を、誘電体層１１の厚みとする。

上では、誘電体層１１の厚みを測定する方法について説明したが、第１の内部電極１２ａおよび第２の内部電極１２ｂの厚みも、誘電体層１１の厚みを測定する方法に準じる方法で、誘電体層１１の厚みを測定した断面と同じ断面について、走査型電子顕微鏡を用いて測定することができる。

第１の外部電極２０ａは、セラミック素体１０の第１の端面１３ａの全体に形成されているとともに、第１の端面１３ａから、第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されている。第１の外部電極２０ａは、第１の内部電極１２ａと電気的に接続されている。

第２の外部電極２０ｂは、セラミック素体１０の第２の端面１３ｂの全体に形成されているとともに、第２の端面１３ｂから、第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されている。第２の外部電極２０ｂは、第２の内部電極１２ｂと電気的に接続されている。

第１の外部電極２０ａは、第１の金属層２１ａと、第１の金属層２１ａ上に配置された第１のめっき層２２ａとを備える。また、第２の外部電極２０ｂは、第２の金属層２１ｂと、第２の金属層２１ｂ上に配置された第２のめっき層２２ｂとを備える。

金属層２１ａ、２１ｂは、金属と誘電体材料とを含む。ただし、金属層２１ａ、２１ｂは、ガラスを含まない。金属層２１ａ、２１ｂに含まれる金属は、例えばＮｉまたはＣｕである。金属層２１ａ、２１ｂは、１層でもよいし、複数層でもよい。金属層２１ａ、２１ｂの最も厚みが厚い部分の厚みは、例えば１μｍ以上２０μｍ以下である。

本実施形態において、金属層２１ａ、２１ｂに含まれる誘電体材料は、誘電体層１１を構成する誘電体材料と同じである。ただし、金属層２１ａ、２１ｂに含まれる誘電体材料は、誘電体層１１を構成する誘電体材料と完全に同一ではなくてもよい。

外部電極２０ａ、２０ｂを、幅方向Ｗにおける中央の位置において第１の側面１５ａおよび第２の側面１５ｂと平行な面で切断したときの金属層２１ａ、２１ｂの断面において、金属層２１ａ、２１ｂは、
（ａ）誘電体材料を面積率で２０％以上含み、かつ、
（ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下含んでいる。

なお、上記（ａ）および（ｂ）における面積率とは、上記金属層２１ａ、２１ｂの断面における面積率である。また、空洞の平均径および最大径は、以下の方法により求めることができる。

まず、積層セラミックコンデンサ１００の幅方向Ｗの中央の位置まで、積層方向Ｔおよび長さ方向Ｌにより規定される面を研磨して断面を露出させる。そして、ＳＥＭを倍率５０００倍、加速電圧１５ｋＶ、視野３０μｍ×３０μｍの設定で、露出した断面を観察・撮像し、ＷＤＸ分析で組成が検出されない領域を空洞とみなす。

続いて、画像処理ソフトを用いて空洞の縁を認識して空洞の面積を算出し、この面積を円の面積とみなして、直径を算出する。撮像した範囲内に含まれる全ての空洞の直径を測定し、その平均値を平均径とする。また、最も大きい直径を最大径とする。

また、同じ断面において、ＷＤＸ分析によって誘電体材料部分を特定し、上記断面のうち、誘電体材料部分が占める面積の割合を誘電体材料の面積率として求めることができる。

図４は、金属層２１ａの断面を模式的に示す図である。なお、図は省略するが、金属層２１ｂの構成についても同様である。上述したように、金属層２１ａは、金属４１と、誘電体材料４２と、空洞４３とを含む。

上述した金属層２１ａ、２１ｂは、金属と誘電体材料とを含む導電性ペーストをセラミック素体に塗布して焼き付けることによって形成される。焼き付けは、セラミック素体の焼成と同時に行う。

めっき層２２ａ、２２ｂは、例えば、Ｃｕからなる。めっき層２２ａ、２２ｂは、１層であってもよいし、複数層であってもよい。めっき層２２ａ、２２ｂの１層あたりの厚みは、例えば１μｍ以上１０μｍ以下である。

めっき層２２ａ、２２ｂを複数層で構成する場合、最外層のめっき層を構成する金属として、Ｃｕ、Ａｕ、Ａｇ、およびＡｌからなる群より選ばれる１種の金属または当該金属を含む合金を用いることが好ましい。特に、後述する理由から、最外層のめっき層を構成する金属として、Ｃｕを用いることが好ましい。

本実施形態における積層セラミックコンデンサ１００は、基板に埋設されて使用することができる。その場合、積層セラミックコンデンサ１００が埋設された基板にスルーホールを設け、スルーホールを介して、基板の表面に配設される他の電子部品と積層セラミックコンデンサ１００とを電気的に接続する構成とすることができる。スルーホールは、基板の表面に配設される他の電子部品と、積層セラミックコンデンサ１００の外部電極２０ａ、２０ｂとを電気的に接続する接続導体として機能する。スルーホールは、例えば、ＣＯ₂レーザなどのレーザを用いて穴を形成し、穴の側面にめっき処理を施すことにより形成することができる。

レーザを用いて基板に穴を形成する際に、レーザに対する外部電極２０ａ、２０ｂの反射率が低いと、レーザが積層セラミックコンデンサ１００の内部に到達し、積層セラミックコンデンサ１００が損傷する可能性がある。このため、外部電極２０ａ、２０ｂの最外層のめっき層は、レーザの反射率が高い金属、例えばＣｕを含有していることが好ましい。

外部電極２０ａ、２０ｂの最外層のめっき層は、表面が酸化されていてもよい。その場合、少なくとも外部電極２０ａ、２０ｂの稜線部が酸化されていることが好ましい。最外層のめっき層が酸化されて酸化膜が形成されることにより、積層セラミックコンデンサ１００を基板に埋設したときに、酸化膜と、基板を構成する樹脂との間で酸素結合が生じ、積層セラミックコンデンサ１００と基板との密着性が向上する。密着性向上のためには、外部電極２０ａ、２０ｂの全体が酸化していることがより好ましい。

ここで、積層セラミックコンデンサ１００の積層方向Ｔにおける寸法を小さくするため、外部電極２０ａ、２０ｂは、その一部、より詳しくは、金属層２１ａ、２１ｂの一部がセラミック素体１０の内部に埋め込まれていてもよい。例えば、積層方向Ｔにプレスすることによって、外部電極２０ａ、２０ｂの一部をセラミック素体１０の内部に埋め込むことができる。

図５は、第１の外部電極２０ａの一部がセラミック素体１０の内部に埋め込まれた状態を示す部分拡大断面図である。図４に示すように、セラミック素体１０の第１の主面１４ａ側において、第１の外部電極２０ａの一部がセラミック素体１０の内部に埋め込まれている。なお、図５では、第１の外部電極２０ａの一部が内部に埋め込まれていない場合のセラミック素体１０の輪郭を点線で示している。

ここで、第１の外部電極２０ａのうち、セラミック素体１０の第１の主面１４ａ上に位置する部分の厚みをｔ０、セラミック素体１０に埋め込まれている部分の厚みをｔ１とすると、次式（２）の関係が成り立つことが好ましい。ただし、厚みｔ０およびｔ１はそれぞれ、幅方向Ｗにおける中央部の位置における厚みである。
（１／１０）×ｔ０≦ｔ１≦（２／５）×ｔ０ （２）

なお、図示は省略するが、第２の外部電極２０ｂについても同様の構成とすることができる。

厚みｔ１が（１／１０）×ｔ０未満の場合、外部電極２０ａ、２０ｂとセラミック素体１０との密着性が低くなり、外部電極２０ａ、２０ｂの剥離が生じて、信頼性が低下する可能性がある。また、厚みｔ１が（１／１０）×ｔ０未満の場合、セラミック素体１０の表面上に位置する部分の厚みが大きくなり、積層セラミックコンデンサ１００の十分な薄型化が難しくなる。

また、厚みｔ１が（２／５）×ｔ０より大きい場合、積層セラミックコンデンサ１００の信頼性が低下する可能性がある。すなわち、プレスによって外部電極２０ａ、２０ｂをセラミック素体１０の内部に埋め込む際に、内部電極１２ａ、１２ｂに大きい応力が加わって損傷し、所望の容量が得られなくなったり、隣り合う内部電極１２ａ、１２ｂ間で短絡が生じる可能性がある。

外部電極２０ａ、２０ｂのセラミック素体１０への埋め込み量は、以下の方法により測定することができる。まず、積層セラミックコンデンサ１００の幅方向Ｗにおける中央の位置まで、積層セラミックコンデンサ１００の長さ方向Ｌおよび積層方向Ｔにより規定される面を研磨して断面を露出させる。そして、断面に露出している外部電極２０ａ、２０ｂの上記厚みを、光学顕微鏡などを用いて測定する。

ここで、セラミック素体１０の第１の主面１４ａおよび第２の主面１４ｂ上の外部電極２０ａ、２０ｂの長さ方向Ｌにおける端縁の形状は、直線形状に近い形状であることが好ましく、直線形状であることがより好ましい。

図６は、積層セラミックコンデンサ１００の第１の主面１４ａ側の上面図である。ここでは、図６に示す第１の外部電極２０ａの端縁２１０ａの形状を参照しながら、直線形状に近い形状と直線形状について説明する。

図５に示す第１の外部電極２０ａのうち、第１の主面１４ａ上に位置する部分の長さ方向Ｌの端縁２１０ａの幅方向Ｗにおける両端部を結んだ線６１と、端縁２１０ａの長さ方向Ｌにおける最も外側の位置との間の距離Ｓ１が３０μｍ以下である場合に、第１の外部電極２０ａの長さ方向Ｌにおける端縁２１０ａの形状が直線形状に近い形状であると定義する。また、上述した距離Ｓ１が０の場合に、第１の外部電極２０ａの長さ方向Ｌにおける端縁２１０ａの形状が直線形状であると定義する。第２の外部電極２０ｂについても同様である。

なお、図６では、第１の外部電極２０ａの端縁２１０ａが第２の外部電極２０ｂの方向に膨らみ、かつ、第２の外部電極２０ｂの端縁２１０ｂが第１の外部電極２０ａの方に膨らむ形状を有している例を示しているが、長さ方向Ｌの反対方向に膨らむ形状を有している場合も同様である。

外部電極２０ａ、２０ｂの端縁の形状を直線形状または直線形状に近い形状とすることにより、積層セラミックコンデンサ１００を基板内に埋め込んで使用する場合に、基板に形成されるスルーホールと、外部電極２０ａ、２０ｂとの間の位置ズレを抑制することができる。特に、外部電極２０ａ、２０ｂの端縁が、同一主面上の別の外部電極側ではなく、端面側に膨らんでいる場合に、基板に形成するスルーホールと外部電極２０ａ、２０ｂとの間の位置ズレを効果的に抑制することができる。

（積層セラミックコンデンサの製造方法）
初めに、セラミックグリーンシート、内部電極用導電性ペースト、および、外部電極用導電性ペーストをそれぞれ用意する。セラミックグリーンシート、および、内部電極用導電性ペーストはそれぞれ、有機バインダおよび有機溶剤を含む公知のものを用いることができる。

続いて、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。

続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、その上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。

続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法により、積層方向にプレスする。プレスすることにより、マザー積層体の外側に位置するセラミックグリーンシートに、外部電極パターンの一部が埋め込まれる。

外部電極パターンの埋め込み量は、例えば、プレス量、プレス圧、プレス時にマザー積層体に接触するプレス部材の硬度や弾性率を調整することによって、所望の値に調整することができる。例えば、プレス部材とマザー積層体との間に、ゴムなどの弾性体を介在させないでプレスした場合には、埋め込み量が大きくなり、弾性体を介在させた状態でプレスした場合には、埋め込み量が小さくなる。また、弾性体を介在させる場合でも、弾性体の弾性率を調整することによって、埋め込み量を調整することができる。

続いて、プレスされたマザー積層体を、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットし、積層チップを得る。この後、バレル研磨などにより、積層チップの角部および稜線部に丸みをつけてもよい。

続いて、積層チップを８０℃以上２００℃以下の温度で、所定時間、例えば１２０分加熱し、積層チップに含まれるバインダや溶剤などを消失させる。これにより、完成後のセラミック素体と外部電極との固着力を向上させることができる。

その後、積層チップの両端面と、両主面の一部とに、外部電極用導電性ペーストを塗布する。外部電極用導電性ペーストは、焼成後に金属層の誘電体材料となる誘電体粒子が含まれている。また、外部電極用導電性ペーストには、ガラスは含まれていない。

その後、積層チップを乾燥させる。積層チップの乾燥は、例えば、熱風または常温の風を積層チップに当てるか、遠赤外線を照射することによって行うことができる。

続いて、積層チップを焼成する。焼成温度は、用いられるセラミック材料や導電性ペーストの材料にもよるが、例えば９００℃以上１３００℃以下である。これにより、セラミック素体および外部電極の金属層が形成される。

最後に、金属層の表面にめっき層を形成する。めっきは、例えばＣｕめっきとすることができる。めっき処理は、電解めっきにより行ってもよいし、無電解めっきにより行ってもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、めっき処理の工程が複雑化する。したがって、電解めっきにより行うことが好ましい。めっき層を複数層形成する場合には、さらに１層以上のめっき層を形成する。

上述した工程により、積層セラミックコンデンサを製造することができる。

＜第２の実施形態＞
第１の実施形態における積層セラミックコンデンサ１００では、第１の外部電極２０ａは、セラミック素体１０の第１の端面１３ａの全体に形成されているとともに、第１の端面１３ａから、第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されている。また、第２の外部電極２０ｂは、セラミック素体１０の第２の端面１３ｂの全体に形成されているとともに、第２の端面１３ｂから、第１の主面１６ａおよび第２の主面１６ｂに回り込むように形成されている。

これに対して、第２の実施形態における積層セラミックコンデンサでは、第１の外部電極２０ａおよび第２の外部電極２０ｂは、セラミック素体１０の第１の側面１５ａおよび第２の側面１５ｂにも回り込むように形成されている。

図７は、第２の実施形態における積層セラミックコンデンサ１００Ａの斜視図である。第１の外部電極２０ａはセラミック素体１０の第１の端面１３ａの全体に形成されているとともに、第１の端面１３ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１５ａおよび第２の側面１５ｂに回り込むように形成されている。また、第２の外部電極２０ｂは、セラミック素体１０の第２の端面１３ｂの全体に形成されているとともに、第２の端面１３ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１５ａおよび第２の側面１５ｂに回り込むように形成されている。

（高温負荷試験）
外部電極の金属層の構造が異なる７種類の積層セラミックコンデンサをそれぞれ５０個用意して、高温負荷試験を行った。ここでは、温度１２５℃、湿度９５％、電圧２Ｖでリーク電流が２０μＡ以下の場合に良品と判定し、それ以外の場合に不良品（ＮＧ）と判定した。また、目視により、外部電極のクラックの有無を確認した。その結果を表１に示す。

試料番号１〜５の積層セラミックコンデンサは、「外部電極を、幅方向における中央の位置において第１の側面および第２の側面と平行な面で切断したときの金属層の断面において、金属層は、
（ａ）誘電体材料を面積率で２０％以上含み、かつ、
（ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下の割合で含んでいる」という本発明の要件を満たす試料である。

一方、試料番号に＊が付されている試料番号６および７の積層セラミックコンデンサは、本発明の上記要件を満たしていない試料である。

表１に示すように、本発明の要件を満たす試料番号１〜５の積層セラミックコンデンサは、外部電極にクラックは発生しておらず、また、高温負荷試験で不良品と判定されたものはなかった。

これに対して、空洞の面積率が５％未満であり、本発明の要件を満たしてない試料番号６の積層セラミックコンデンサは、５０個のうち３個、外部電極にクラックが発生していた。また、空洞の面積率が２０％より高く、本発明の要件を満たしてない試料番号７の積層セラミックコンデンサは、５０個のうち１２個が高温負荷試験の結果、不良が生じていると判定された。

すなわち、本発明の積層セラミックコンデンサは、外部電極の金属層がガラスを含まず、かつ、クラックの発生を抑制することができる。

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

１０ セラミック素体
１１ 誘電体層
１２ａ 第１の内部電極
１２ｂ 第２の内部電極
１３ａ セラミック素体の第１の端面
１３ｂ セラミック素体の第２の端面
１４ａ セラミック素体の第１の主面
１４ｂ セラミック素体の第２の主面
１５ａ セラミック素体の第１の側面
１５ｂ セラミック素体の第２の側面
２０ａ 第１の外部電極
２０ｂ 第２の外部電極
２１ａ 第１の金属層
２１ｂ 第２の金属層
２２ａ 第１のめっき層
２２ｂ 第２のめっき層
４１ 金属層に含まれる金属
４２ 金属層に含まれる誘電体材料
４３ 金属層内の空洞
１００ 積層セラミックコンデンサ
１１１ 外層誘電体層
１１２ 内層誘電体層

Claims (5)

1. 積層された複数の誘電体層と複数の内部電極とを含み、積層方向において相対する第１の主面および第２の主面と、前記積層方向と直交する幅方向において相対する第１の側面および第２の側面と、前記積層方向および前記幅方向と直交する長さ方向において相対する第１の端面および第２の端面とを有するセラミック素体と、
   前記内部電極と電気的に接続され、前記セラミック素体の前記第１の端面および前記第２の端面にそれぞれ設けられた外部電極と、
   を備え、
   前記外部電極は、金属層と、前記金属層の上に設けられためっき層とを有し、
   前記外部電極を、前記幅方向における中央の位置において前記第１の側面および前記第２の側面と平行な面で切断したときの前記金属層の断面において、前記金属層は、
   （ａ）誘電体材料を面積率で２０％以上含み、かつ、
   （ｂ）平均径が０．５μｍ以上１．５μｍ以下で、最大径が５．０μｍ以下の複数の空洞を、面積率で５％以上２０％以下の割合で含んでいることを特徴とする積層セラミックコンデンサ。
2. 前記金属層は、Ｎｉを含むことを特徴とする請求項１に記載の積層セラミックコンデンサ。
3. 前記めっき層は、Ｃｕを含むことを特徴とする請求項１または２に記載の積層セラミックコンデンサ。
4. 前記セラミック素体の前記積層方向の寸法をＤＴ、前記幅方向の寸法をＤＷ、前記長さ方向の寸法をＤＬとすると、ＤＴ＜ＤＷ＜ＤＬの関係が成り立つことを特徴とする請求項１〜３のいずれかに記載の積層セラミックコンデンサ。
5. 前記セラミック素体の前記積層方向の寸法ＤＴは、０．０５ｍｍ以上０．２５ｍｍ以下であることを特徴とする請求項４に記載の積層セラミックコンデンサ。

Images